KR100832028B1 - Method for manufacturing semiconductor memory device - Google Patents
Method for manufacturing semiconductor memory device Download PDFInfo
- Publication number
- KR100832028B1 KR100832028B1 KR1020060003042A KR20060003042A KR100832028B1 KR 100832028 B1 KR100832028 B1 KR 100832028B1 KR 1020060003042 A KR1020060003042 A KR 1020060003042A KR 20060003042 A KR20060003042 A KR 20060003042A KR 100832028 B1 KR100832028 B1 KR 100832028B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- planarization
- source
- interlayer insulating
- drain
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000002265 prevention Effects 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims description 2
- 230000000996 additive effect Effects 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 2
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 239000002184 metal Substances 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000000126 substance Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 층간 절연막을 평탄화하기 위한 평탄화 공정 진행시 주변 영역에 인접한 셀 영역에 형성된 메모리 셀의 문턱전압이 급격히 변화하는 것을 억제할 수 있는 반도체 메모리 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 복수의 게이트 전극이 형성된 기판을 제공하는 단계와, 상기 게이트 전극의 양측으로 노출된 상기 기판 내에 소스/드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 상기 기판 상부의 단차를 따라 평탄화 정지막 및 평탄화 방지막을 순차적으로 증착하는 단계와, 상기 평탄화 방지막 상부에 층간 절연막을 증착하는 단계와, 상기 평탄화 정지막이 손상되지 않도록 상기 층간 절연막 및 상기 평탄화 방지막을 평탄화하는 단계와, 상기 소스/드레인 영역이 노출되도록 상기 층간 절연막, 상기 평탄화 방지막 및 상기 평탄화 정지막의 일부를 식각하여 소스/드레인 컨택홀을 각각 형성하는 단계와, 상기 소스/드레인 컨택홀이 매립되도록 소스/드레인 컨택 플러그를 각각 형성하는 단계를 포함하는 반도체 메모리 소자의 제조방법을 제공한다.The present invention is to provide a method of manufacturing a semiconductor memory device that can suppress the sudden change in the threshold voltage of the memory cell formed in the cell region adjacent to the peripheral region during the planarization process for planarizing the interlayer insulating film. The present invention provides a method comprising: providing a substrate on which a plurality of gate electrodes are formed, forming a source / drain region in the substrate exposed to both sides of the gate electrode, and stopping planarization along a step of an upper portion of the substrate including the gate electrode. Depositing a film and a planarization prevention film sequentially, depositing an interlayer insulating film on the planarization prevention film, planarizing the interlayer insulating film and the planarization prevention film so that the planarization stop film is not damaged, and the source / drain region The interlayer insulating film, the planarization room so that it is exposed Forming a source / drain contact hole by etching a film and a portion of the planarization stop layer, and forming a source / drain contact plug to fill the source / drain contact hole, respectively. To provide.
평탄화, CMP, 층간 절연막, 폴리 실리콘막, 질화막, 문턱전압. Planarization, CMP, interlayer insulating film, polysilicon film, nitride film, threshold voltage.
Description
도 1a 및 도 1b는 일반적인 낸드 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 공정 단면도들.1A and 1B are cross-sectional views illustrating a method of manufacturing a general NAND flash memory device.
도 2는 종래 기술에 따라 실제로 드레인 컨택 플러그 및 소스 컨택 플러그 형성공정이 완료된 낸드 플래시 메모리 소자를 도시한 SEM(Scanning Electron Microscope) 사진.2 is a scanning electron microscope (SEM) photograph showing a NAND flash memory device in which a drain contact plug and a source contact plug forming process are actually completed according to the prior art.
도 3은 종래 기술에 따른 프로그램된 셀(Programmed Cell)과 소거된 셀(Erased Cell)에 각각 10K와 100K를 가했을 때의 워드라인 별 문턱전압을 나타낸 도면.3 is a diagram illustrating threshold voltages per word line when 10K and 100K are applied to a programmed cell and an erased cell according to the prior art, respectively.
도 4a 및 도 4b는 본 발명의 실시예에 따른 낸드 플래시 메모리 소자의 제조방법을 설명하기 위해 비트라인 방향으로 절단한 공정 단면도들.4A and 4B are cross-sectional views taken along a bit line to illustrate a method of manufacturing a NAND flash memory device according to an exemplary embodiment of the present invention.
도 5는 본 발명의 실시예에 따라 실제로 드레인 컨택 플러그 및 소스 컨택 플러그 형성공정이 완료된 낸드 플래시 메모리 소자를 도시한 SEM(Scanning Electron Microscope) 사진.5 is a scanning electron microscope (SEM) photograph showing a NAND flash memory device in which a drain contact plug and a source contact plug forming process are actually completed according to an embodiment of the present invention.
도 6은 본 발명의 실시예에 따른 프로그램된 셀(Programmed Cell)과 소거된 셀(Erased Cell)에 각각 10K와 100K를 가했을 때의 워드라인 별 문턱전압을 나타낸 도면.FIG. 6 is a diagram illustrating threshold voltages of word lines when 10K and 100K are respectively applied to a programmed cell and an erased cell according to an embodiment of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
CELL : 셀 영역 DSL : 드레인 선택영역CELL: Cell Area DSL: Drain Selection Area
SSL : 소스 선택영역 10, 110 : 기판SSL:
11, 111 : 터널 산화막 12a, 112a : 플로팅 게이트11, 111:
12b, 112b : 제1 게이트 도전막 13, 113 : 유전체막12b and 112b: first gate
14a, 114a : 컨트롤 게이트 14b, 114b : 제2 게이트 도전막14a and 114a:
15, 115 : 도전층 16, 116 : 하드 마스크15, 115:
17a, 117a, 17b, 117b : 게이트 전극17a, 117a, 17b, 117b: gate electrode
19a, 119a : 드레인 영역 19b, 119b : 소스 영역19a, 119a: drain
20, 120 : 스페이서 21, 121 : 질화막20, 120:
122 : 폴리 실리콘막 22, 22a, 123, 123a : 층간 절연막122: polysilicon
본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 특히 70㎚의 선폭을 갖는 F70 낸드 플래시(NAND FLASH) 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of manufacturing a F70 NAND FLASH memory device having a line width of 70 nm.
일반적으로, 반도체 메모리 소자에서는 금속배선을 형성하기 위한 배선기술로서 절연막 상에 도전체막을 증착한 후, 포토리소그래피(photolithography) 공정 및 식각공정을 이용하여 도전체막을 패터닝하여 금속배선을 형성하는 기술이 널리 사용되고 있다.In general, in semiconductor memory devices, a technique for forming a metal wiring by depositing a conductor film on an insulating film and then patterning the conductor film using a photolithography process and an etching process is used as a wiring technology for forming metal wiring. It is widely used.
이러한 금속배선은 외부로부터 인가되는 구동전압(바이어스 전압)을 하부의 반도체 구조물층으로 전달하는 역할을 수행하는데, 금속배선과 소정의 반도체 구조물층을 전기적으로 접속시키기 위해서 컨택 플러그(Contact plug)가 필요하게 된다.The metal wiring transfers a driving voltage (bias voltage) applied from the outside to the lower semiconductor structure layer. A contact plug is required to electrically connect the metal wiring to a predetermined semiconductor structure layer. Done.
반도체 메모리 소자 중 낸드 플래시(NAND FALSH) 메모리 소자에서는 컨택 플러그로 소스 컨택 플러그(Source Contact Plug)와 드레인 컨택 플러그(Drain Contact Plug)가 형성된다. 소스 컨택 플러그는 소스 영역과 소정의 금속배선을 접속시키고, 드레인 컨택 플러그는 드레인 영역과 소정의 금속배선을 전기적으로 접속시킨다.In the NAND FALSH memory device of the semiconductor memory device, a source contact plug and a drain contact plug are formed as contact plugs. The source contact plug connects the source region and the predetermined metal wiring, and the drain contact plug electrically connects the drain region and the predetermined metal wiring.
이하에서는, 일반적인 낸드 플래시 메모리 소자의 제조방법을 도 1a 및 도 1b를 참조하여 설명하기로 한다. 도 1a 및 도 1b는 비트라인(Bit Line) 방향으로 절단한 공정 단면도들이다. Hereinafter, a method of manufacturing a general NAND flash memory device will be described with reference to FIGS. 1A and 1B. 1A and 1B are cross-sectional views of a process cut in a bit line direction.
특히, 여기서 'CELL'은 낸드 플래시 메모리 셀이 형성될 셀 영역을 나타내고, 'DSL'은 드레인 선택 라인(Drain Select Line)으로 드레인 컨택 플러그가 형성될 드레인 연결영역을 나타내며, 'SSL'은 소스 선택 라인(Source Select Line)으로 소스 컨택 플러그가 형성될 소스 연결영역을 나타낸다. 'DSL' 및 'SSL'은 모두 셀 을 구동하기 위한 주변 소자가 형성될 주변 영역에 해당된다.In particular, 'CELL' indicates a cell region where a NAND flash memory cell is to be formed, 'DSL' indicates a drain connection region where a drain contact plug is to be formed by a drain select line, and 'SSL' indicates a source selection. A line (Source Select Line) represents a source connection region where a source contact plug is to be formed. 'DSL' and 'SSL' both correspond to the peripheral area where a peripheral device for driving a cell is to be formed.
먼저, 도 1a에 도시된 바와 같이, 셀 영역(CELL)과 드레인 선택 영역 및 소스 선택 영역(DSL, SSL)의 기판(10) 상에 각각 복수의 게이트 전극(17a, 17b)을 형성한다. 여기서, 셀 영역(CELL)에 형성된 게이트 전극(17a)은 터널 산화막(11), 플로팅 게이트(12), 유전체막(13), 컨트롤 게이트(14), 도전층(15) 및 하드 마스크(16)로 이루어진다. First, as illustrated in FIG. 1A, a plurality of
한편, 드레인 선택 영역 및 소스 선택 영역(DSL, SSL)에 형성된 게이트 전극(17b)은 일반적인 트랜지스터로 구동하기 위해 유전체막(13)을 포함하지 않고, 게이트 절연막으로 기능하는 터널 산화막(11), 제1 및 제2 게이트 도전막(12b, 14b), 도전층(15) 및 하드 마스크(16)로 이루어진다.On the other hand, the
이어서, 게이트 전극(17a, 17b)의 양측으로 노출된 기판(10) 내에 각각 소스 영역(19b) 및 드레인 영역(19a)을 형성한다. 여기서는 설명의 편의를 위해 셀 영역(CELL)에 형성되는 소스/드레인 영역의 도시는 생략하였다.Subsequently, a
이어서, 게이트 전극(17a, 17b)의 양측벽에 각각 스페이서(20)를 형성한다. 그런 다음, 스페이서(20) 및 게이트 전극(17a, 17b)을 포함한 기판(10) 상부의 단차를 따라 평탄화 정지막으로 질화막(21)을 증착한 후, 질화막(21) 상부에 두꺼운 층간 절연막(22)을 증착한다.Subsequently,
이어서, 도 1b에 도시된 바와 같이, 평탄화 공정을 실시하여 층간 절연막(22a)을 질화막(21) 상부까지 평탄화한다. 예컨대, CMP(Chemical Mechanical Polishing) 공정을 실시하여 층간 절연막(22a)을 평탄화한다.Subsequently, as shown in FIG. 1B, the planarization process is performed to planarize the
그러나, 이러한 평탄화 공정을 실시하게 되면, 셀 영역(CELL)과 드레인 선택 영역 및 소스 선택 영역(DSL, SSL) 간의 높이 단차로 인해 드레인 선택 영역 및 소스 선택 영역(DSL, SSL)에 형성된 게이트 전극(17b) 상의 질화막(21)이 제거되어 게이트 전극(17b) 상부가 오픈(open)되는 문제가 발생한다. 이는, 셀 영역(CELL)에 형성된 게이트 전극(17a)에 비해 상대적으로 드레인 선택 영역 및 소스 선택 영역(DSL, SSL)에 형성된 게이트 전극(17b)의 높이가 높기 때문이다.However, when the planarization process is performed, the gate electrode formed in the drain selection region and the source selection region DSL and SSL due to the height difference between the cell region CELL, the drain selection region, and the source selection region DSL and SSL. The
이처럼, 오픈된 부분('D' 부위 참조)의 게이트 전극(17b)으로는 후속공정 진행시 H+, 수분(Moisture) 및 플라즈마 데미지(Plasma damage)와 같은 오염원들이 쉽게 침투된다. 이러한 오염원들의 침투는 드레인 선택 영역 및 소스 선택 영역(DSL, SSL)과 인접한 셀 영역(CELL)의 게이트 전극(17a)에도 영향을 미쳐 셀 영역(CELL)에 형성된 메모리 소자의 문턱전압(threshold vlotage, Vt)이 변하게 되는 문제를 유발한다.As such, contaminants such as H + , moisture, and plasma damage easily penetrate into the
이후에는, 도면에 도시하진 않았지만, 공지된 기술에 따라 드레인 영역(19a) 및 소스 영역(19b)이 각각 노출되도록 층간 절연막(22a)을 식각하여 층간 절연막(22a) 내에 컨택홀을 형성한 후, 컨택홀이 매립되도록 드레인 영역(19a) 및 소스 영역(19b)에 각각 전기적으로 접속되는 드레인 컨택 플러그 및 소스 컨택 플러그를 형성한다. Subsequently, although not shown in the drawing, after forming the contact hole in the
도 2는 실제로 드레인 컨택 플러그(DPP, Drain Poly Plug) 및 소스 컨택 플러그(SWP, Source W Plug) 형성공정이 완료된 낸드 플래시 메모리 소자를 도시한 SEM(Scanning Electron Microscope) 사진이다. 도 2를 참조하면, 드레인 선택 영역(DSL) 및 소스 선택 영역(SSL)에 형성된 게이트 전극(17b)의 상부가 오픈된 영역(D)을 통해 여러 가지(H+, Moisture, Plasma damage) 오염원들이 침투하는 것을 알 수 있다.FIG. 2 is a scanning electron microscope (SEM) photograph showing a NAND flash memory device in which a drain contact plug (DPP) and a source contact plug (SWP) are formed. Referring to FIG. 2, various (H + , Moisture, Plasma damage) contaminants are formed through the open area D of the
도 3은 종래 기술에 따른 경우, 즉 드레인 선택 영역(DSL) 및 소스 선택 영역(SSL)에 형성된 게이트 전극(17b)의 상부가 오픈된 경우 셀 영역(CELL)에 형성된 복수의 게이트 전극(17a), 즉 복수의 워드라인(Word Line) 별 문턱전압 특성을 나타낸 도면이다. 3 illustrates a plurality of
구체적으로, 도 3은 프로그램된 셀(Programmed Cell)과 소거된 셀(Erased Cell)에 각각 10K와 100K를 가했을 때의 워드라인 별 문턱전압을 나타낸 도면이다. 도 3을 참조하면, 드레인 선택 영역(DSL) 및 소스 선택 영역(SSL)에 가장 인접하여 형성된 워드라인(예컨대, WL0 및 WL31)에서 급격히 문턱전압이 변하는 것을 알 수 있다.Specifically, FIG. 3 is a diagram illustrating threshold voltages per word line when 10K and 100K are respectively applied to a programmed cell and an erased cell. Referring to FIG. 3, it can be seen that the threshold voltage suddenly changes in the word lines (eg, WL0 and WL31) formed closest to the drain select region DSL and the source select region SSL.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 제안된 것으로, 층간 절연막을 평탄화하기 위한 평탄화 공정 진행시 주변 영역에 인접한 셀 영역에 형성된 메모리 셀의 문턱전압이 급격히 변화하는 것을 억제할 수 있는 반도체 메모리 소자의 제조방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention has been proposed to solve the above problems, and is a semiconductor memory capable of suppressing a sudden change in the threshold voltage of a memory cell formed in a cell region adjacent to a peripheral region during a planarization process for planarizing an interlayer insulating film. It is an object of the present invention to provide a method for manufacturing the device.
상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 복수의 게이트 전극이 형성된 기판을 제공하는 단계와, 상기 게이트 전극의 양측으로 노출된 상기 기판 내에 소스/드레인 영역을 형성하는 단계와, 상기 게이트 전극을 포함한 상기 기판 상부의 단차를 따라 평탄화 정지막 및 평탄화 방지막을 순차적으로 증착하는 단계와, 상기 평탄화 방지막 상부에 층간 절연막을 증착하는 단계와, 상기 평탄화 정지막이 손상되지 않도록 상기 층간 절연막 및 상기 평탄화 방지막을 평탄화하는 단계와, 상기 소스/드레인 영역이 노출되도록 상기 층간 절연막, 상기 평탄화 방지막 및 상기 평탄화 정지막의 일부를 식각하여 소스/드레인 컨택홀을 각각 형성하는 단계와, 상기 소스/드레인 컨택홀이 매립되도록 소스/드레인 컨택 플러그를 각각 형성하는 단계를 포함하는 반도체 메모리 소자의 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method including providing a substrate on which a plurality of gate electrodes are formed, forming a source / drain region in the substrate exposed to both sides of the gate electrode; Sequentially depositing a planarization stop film and a planarization prevention film along a step of an upper portion of the substrate including the gate electrode, depositing an interlayer insulating film on the planarization prevention film, and preventing the planarization stop film from being damaged. Planarizing the planarization prevention layer, etching a portion of the interlayer insulating layer, the planarization prevention layer, and the planarization stop layer to expose the source / drain regions, respectively, and forming a source / drain contact hole, and the source / drain contact Each forming a source / drain contact plug to fill a hole It provides a method for producing a semiconductor memory device comprising the system.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. Also, throughout the specification, the same reference numerals denote the same components.
실시예Example
도 4a 및 도 4b는 본 발명의 실시예에 따른 낸드 플래시 메모리 소자의 제조방법을 설명하기 위해 비트라인 방향으로 절단한 공정 단면도들이다. 4A and 4B are cross-sectional views illustrating a process of manufacturing a NAND flash memory device according to an exemplary embodiment of the present invention, cut in the bit line direction.
특히, 여기서 'CELL'은 낸드 플래시 메모리 셀이 형성될 셀 영역을 나타내고, 'DSL'은 드레인 선택 라인(Drain Select Line)으로 드레인 컨택 플러그가 형성될 드레인 연결영역을 나타내며, 'SSL'은 소스 선택 라인(Source Select Line)으로 소스 컨택 플러그가 형성될 소스 연결영역을 나타낸다. 'DSL' 및 'SSL'은 모두 셀을 구동하기 위한 주변 소자가 형성될 주변 영역에 해당된다.In particular, 'CELL' indicates a cell region where a NAND flash memory cell is to be formed, 'DSL' indicates a drain connection region where a drain contact plug is to be formed by a drain select line, and 'SSL' indicates a source selection. A line (Source Select Line) represents a source connection region where a source contact plug is to be formed. 'DSL' and 'SSL' both correspond to peripheral regions in which peripheral elements for driving a cell are to be formed.
먼저, 도 4a에 도시된 바와 같이, 셀 영역(CELL)과 드레인 선택 영역 및 소스 선택 영역(DSL, SSL)의 기판(110) 상에 각각 복수의 게이트 전극(117a, 117b)을 형성한다. 여기서, 셀 영역(CELL)에 형성된 게이트 전극(117a)은 낸드 플래시의 메모리 셀로 구동하기 위해 터널 산화막(111), 플로팅 게이트(112), 유전체막(113), 컨트롤 게이트(114), 도전층(115) 및 하드 마스크(116)로 이루어진다. First, as illustrated in FIG. 4A, a plurality of
한편, 드레인 선택 영역 및 소스 선택 영역(DSL, SSL)에 형성된 게이트 전극(117b)은 일반적인 주변 회로의 트랜지스터로 구동하기 위해 유전체막(113)을 포함하지 않고, 게이트 절연막으로 기능하는 터널 산화막(111), 제1 및 제2 게이트 도전막(112b, 114b), 도전층(115) 및 하드 마스크(116)로 이루어진다.On the other hand, the gate electrode 117b formed in the drain selection region and the source selection region DSL and SSL does not include the
이어서, 소스/드레인 이온주입 마스크를 형성하고, 이를 이용한 소스/드레인 이온주입 공정을 실시하여 게이트 전극(117a, 117b)의 양측으로 노출된 기판(110) 내에 각각 소스 영역(119b) 및 드레인 영역(119a)을 형성한다. 여기서는 설명의 편 의를 위해 셀 영역(CELL)에 형성되는 소스/드레인 영역의 도시는 생략하였다.Subsequently, a source / drain ion implantation mask is formed, and a source / drain ion implantation process using the same is performed, so that the
이어서, 게이트 전극(117a, 117b)의 양측벽에 각각 스페이서(120)를 형성한다. 그런 다음, 스페이서(120) 및 게이트 전극(117a, 117b)을 포함한 기판(110) 상부의 단차를 따라 평탄화 정지막으로 질화막(121)을 증착한다. 여기서, 질화막(121)은 540~660Å의 두께로 증착한다. 예컨대, 질화막(121)은 PE(Plasma Enhanced)-Nitride 또는 LP(Low Pressure)-Nitride로 형성한다.Subsequently,
이어서, 질화막(121) 상부의 단차를 따라 평탄화 방지막으로 폴리 실리콘막(122)을 증착한다. 예컨대, 폴리 실리콘막(122)은 100~200Å의 두께로 증착한다. Subsequently, the
이어서, 폴리 실리콘막(122) 상부에 전체적으로 두꺼운 층간 절연막(123)을 증착한다. 여기서, 층간 절연막(123)은 폴리 실리콘막(122)과 식각 선택비가 다른 산화막 계열의 물질로 형성한다. 예컨대, 층간 절연막(123)은 HDP(High Density Plasma) 산화막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, PETEOS(Plasma Enhanced Tetra Ethyle Ortho Silicate)막, PECVD(Plasma Enhanced Chemical Vapor Deposition)막, USG(Un117doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organic Silicate Glass)막 중 어느 하나를 이용하여 단층막 또는 이들이 적층된 적층막으로 형성한다. 바람직하게는, 층간 절연막(123)은 HDP 산화막을 5400~6600Å의 두께로 증착하여 형성한다.Subsequently, an overall thick
이어서, 도 4b에 도시된 바와 같이, 평탄화 공정을 실시하여 질화막(121)이 손상되지 않도록 층간 절연막(123a) 및 폴리 실리콘막(122)을 평탄화한다. 예컨대, CMP(Chemical Mechanical Polishing) 공정을 2번으로 나누어 실시하여 층간 절연막(123a) 및 폴리 실리콘막(122)을 평탄화한다. 바람직하게는, 제1 CMP 공정시에는 LSS(Low Selectivity Slurry)를 사용하고, 제2 CMP 공정시에는 HSS(High Selectivity Slurry)를 사용한다. Subsequently, as shown in FIG. 4B, the planarization process is performed to planarize the
특히, 제2 CMP 공정시 사용되는 HSS는 폴리 실리콘에 대한 식각 선택비가 낮은 특성이 있어, 평탄화 공정 진행시 폴리 실리콘막(122)은 거의 평탄화가 되지 않고 산화막 계열의 층간 절연막(123a)만이 평탄화되게 된다. 이를 통해, 드레인 선택영역(DSL) 및 소스 선택영역(SSL)의 게이트 전극(117b) 상부가 오픈되는 현상을 방지하여 드레인 선택영역(DSL) 및 소스 선택영역(SSL)에 인접한 셀 영역(CELL)에 형성된 메모리 셀의 문턱전압 변화를 억제할 수 있다.In particular, since the HSS used in the second CMP process has a low etching selectivity to polysilicon, the
이는, 드레인 선택영역(DSL) 및 소스 선택영역(SSL)의 게이트 전극(117b)으로 후속공정 진행시 H+, 수분(Moisture) 및 플라즈마 데미지(Plasma damage)와 같은 오염원들이 침투되는 것이 방지되기 때문이다. This is because contaminants such as H + , moisture, and plasma damage are prevented from penetrating into the gate electrode 117b of the drain selection region DSL and the source selection region SSL during subsequent processing. to be.
바람직하게는, 제2 CMP 공정은 게이트 전극(117a, 117b) 상부로 노출된 폴리 실리콘막(122)이 50~100Å 잔류할 때까지 진행한다. 이러한 경우에는, 별도의 습식식각공정을 통해 게이트 전극(117a, 117b) 상부로 노출된 폴리 실리콘막(122)을 제거한다.Preferably, the second CMP process is performed until the
이후에는, 도면에 도시하진 않았지만, 공지된 기술에 따라 드레인 영역(119a) 및 소스 영역(119b)이 각각 노출되도록 층간 절연막(123a)을 식각하여 층간 절연막(123a) 내에 컨택홀을 형성한 후, 컨택홀이 매립되도록 드레인 영역(119a) 및 소스 영역(119b)에 각각 전기적으로 접속되는 드레인 컨택 플러그 및 소스 컨택 플러그를 형성한다. Subsequently, although not shown in the drawing, after forming the contact hole in the
이하에서는, 드레인 컨택 플러그 및 소스 컨택 플러그를 형성하는 방법에 대해 간략히 설명하기로 한다. Hereinafter, a method of forming the drain contact plug and the source contact plug will be briefly described.
예컨대, 먼저 드레인 컨택 마스크를 형성한 후, 질화막(121)을 식각 정지막으로 하여 드레인 컨택 마스크를 이용한 식각공정을 실시하여 층간 절연막(123a) 및 폴리 실리콘막(122)을 순차적으로 식각한다. 여기서, 식각공정은 저압력, 예컨대 10~30mTorr의 압력으로 CHF3/CF4 혼합가스를 주요 가스(main gas)로 사용하여 실시하되, 층간 절연막(123a) 식각 후 폴리 실리콘막(122)이 노출되는 순간 첨가 가스로 O2 가스를 주입하여 실시한다. 이때, O2 가스는 주요 가스의 5~10% 양만큼 주입한다.For example, after the drain contact mask is first formed, the
이어서, 스트립(strip) 공정과 세정공정을 실시하여 드레인 컨택 마스크를 제거하는 한편, 패터닝된 층간 절연막(123a)을 통해 노출되는 질화막(121)을 제거하여 드레인 영역(119a)이 노출되도록 드레인 컨택홀을 형성한다. 그런 다음, 드레인 컨택홀이 매립되도록 플러그 물질을 증착하여 드레인 컨택 플러그를 형성한다.Subsequently, the drain contact mask is removed by performing a strip process and a cleaning process, and the
소스 컨택 플러그는 드레인 컨택 플러그와 동일한 방식으로 형성한다.The source contact plug is formed in the same manner as the drain contact plug.
도 5는 실제로 드레인 컨택 플러그(DPP, Drain Poly Plug) 및 소스 컨택 플러그(SWP, Source W Plug) 형성공정이 완료된 낸드 플래시 메모리 소자를 도시한 SEM(Scanning Electron Microscope) 사진이다. 도 5를 참조하면, 드레인 선택 영역(DSL) 및 소스 선택 영역(SSL)에 형성된 게이트 전극(117b)의 상부에 질화막(SAC NIT)이 존재하여 게이트 전극(117b)의 상부가 오픈되지 않는 것을 알 수 있다. 따라서, 게이트 전극(117b)을 통해 셀 영역(CELL)에 형성된 메모리 셀로 여러 가지 오염원이 침투할 수 없다.FIG. 5 is a scanning electron microscope (SEM) photograph showing a NAND flash memory device in which a drain contact plug (DPP) and a source contact plug (SWP) are formed. Referring to FIG. 5, it is understood that the nitride film SAC NIT is present on the gate electrode 117b formed in the drain select region DSL and the source select region SSL so that the upper portion of the gate electrode 117b is not opened. Can be. Therefore, various pollutants cannot penetrate into the memory cell formed in the cell region CELL through the gate electrode 117b.
도 6은 본 발명의 실시예에 따른 경우, 즉 드레인 선택 영역(DSL) 및 소스 선택 영역(SSL)에 형성된 게이트 전극(117b)의 상부가 오픈되지 않은 경우 셀 영역(CELL)에 형성된 복수의 게이트 전극(117a), 즉 복수의 워드라인(Word Line) 별 문턱전압 특성을 나타낸 도면이다. FIG. 6 illustrates a plurality of gates formed in the cell region CELL when the upper portion of the gate electrode 117b formed in the drain select region DSL and the source select region SSL is not opened according to an exemplary embodiment of the present invention. The threshold voltage characteristics of the
구체적으로, 도 6은 프로그램된 셀(Programmed Cell)과 소거된 셀(Erased Cell)에 각각 10K와 100K를 가했을 때의 워드라인 별 문턱전압을 나타낸 도면이다. 도 6을 참조하면, 셀 영역(CELL)에 형성된 복수의 워드라인(예컨대, WL0 내지 WL30)의 문턱전압이 거의 균일함을 알 수 있다.Specifically, FIG. 6 is a diagram illustrating threshold voltages of word lines when 10K and 100K are respectively applied to a programmed cell and an erased cell. Referring to FIG. 6, it can be seen that the threshold voltages of the plurality of word lines (eg, WL0 to WL30) formed in the cell region CELL are almost uniform.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
이상에서 설명한 바와 같이, 본 발명에 의하면, 게이트 전극 상부에 평탄화 정지막으로 기능하는 질화막 뿐만 아니라 평탄화 방지막으로 기능하는 폴리 실리콘막을 추가로 증착한 후, 폴리 실리콘막 상에 증착된 층간 절연막을 평탄화함으로써, 특히 HSS를 이용한 CMP 공정을 통해 층간 절연막을 평탄화함으로써 질화막의 손상이 방지되도록 하여 게이트 전극 상부가 오픈되는 것을 방지할 수 있다. As described above, according to the present invention, by further depositing not only a nitride film functioning as a planarization stop film but also a polysilicon film functioning as a planarization prevention film on the gate electrode, the interlayer insulating film deposited on the polysilicon film is planarized. In particular, the planarization of the interlayer insulating layer may be prevented by opening the upper portion of the gate electrode by planarizing the interlayer insulating layer through a CMP process using HSS.
따라서, 게이트 전극 내로의 오염원 침투를 미리 차단하여 메모리 셀의 문턱전압 변화를 억제할 수 있다. 이를 통해, 반도체 메모리 소자의 동작 특성을 개선시킬 수 있다.Therefore, the change of the threshold voltage of the memory cell can be suppressed by blocking the penetration of the contaminant into the gate electrode in advance. Through this, it is possible to improve operating characteristics of the semiconductor memory device.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003042A KR100832028B1 (en) | 2006-01-11 | 2006-01-11 | Method for manufacturing semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003042A KR100832028B1 (en) | 2006-01-11 | 2006-01-11 | Method for manufacturing semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070074912A KR20070074912A (en) | 2007-07-18 |
KR100832028B1 true KR100832028B1 (en) | 2008-05-26 |
Family
ID=38500137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060003042A KR100832028B1 (en) | 2006-01-11 | 2006-01-11 | Method for manufacturing semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100832028B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010076739A (en) * | 2000-01-27 | 2001-08-16 | 윤종용 | Method for forming a contact hole in a semiconductor device |
KR20040095075A (en) * | 2003-05-06 | 2004-11-12 | 삼성전자주식회사 | Method for forming a Gate at semiconductor device |
KR20050018020A (en) * | 2003-08-12 | 2005-02-23 | 동부아남반도체 주식회사 | Manufacturing method of semiconductor device |
-
2006
- 2006-01-11 KR KR1020060003042A patent/KR100832028B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010076739A (en) * | 2000-01-27 | 2001-08-16 | 윤종용 | Method for forming a contact hole in a semiconductor device |
KR20040095075A (en) * | 2003-05-06 | 2004-11-12 | 삼성전자주식회사 | Method for forming a Gate at semiconductor device |
KR20050018020A (en) * | 2003-08-12 | 2005-02-23 | 동부아남반도체 주식회사 | Manufacturing method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20070074912A (en) | 2007-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100745957B1 (en) | Method of manufacturing a flash memory device | |
US20070004141A1 (en) | Method of manufacturing flash memory device | |
JP5160738B2 (en) | Manufacturing method of semiconductor device | |
CN1988117B (en) | Method of manufacturing flash memory device | |
JP2007158289A (en) | Semiconductor storage device and manufacturing method of the same | |
KR100655433B1 (en) | Nonvolatile memory device and method of fabricating the same | |
KR20100078263A (en) | Method manufactruing of flash memory device | |
US7851290B2 (en) | Method of fabricating semiconductor device | |
US7365430B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100580118B1 (en) | Method of forming a gate electrode pattern in semiconductor device | |
KR20100008942A (en) | Semiconductor device and manufacturing method thereof | |
KR100889313B1 (en) | Method for manufacturing semiconductor device | |
KR100830591B1 (en) | Methods of forming a semiconductor device including openings | |
TW201737471A (en) | Memory structure and manufacturing method of the same | |
KR100945229B1 (en) | Method for manufacturing semiconductor device | |
KR100832028B1 (en) | Method for manufacturing semiconductor memory device | |
KR100671603B1 (en) | Method of manufacturing a flash memory device | |
US20080254584A1 (en) | Method of manufacturing flash memory device | |
KR100691932B1 (en) | Method of forming a floating gate in a flash memory device | |
KR20070080334A (en) | Method of manufacturing a flash memeory device | |
KR20070094150A (en) | Method for fabricating flash memory device | |
KR100723769B1 (en) | Method of manufacturing in flash memory device | |
KR20070098330A (en) | Method for manufacturing flash memory device | |
KR100875048B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100624947B1 (en) | Flash memory device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |