KR100824900B1 - 유기 전계 발광 표시 장치 및 그의 구동회로 - Google Patents

유기 전계 발광 표시 장치 및 그의 구동회로 Download PDF

Info

Publication number
KR100824900B1
KR100824900B1 KR1020060138323A KR20060138323A KR100824900B1 KR 100824900 B1 KR100824900 B1 KR 100824900B1 KR 1020060138323 A KR1020060138323 A KR 1020060138323A KR 20060138323 A KR20060138323 A KR 20060138323A KR 100824900 B1 KR100824900 B1 KR 100824900B1
Authority
KR
South Korea
Prior art keywords
signal
output signal
output
switching element
electrode
Prior art date
Application number
KR1020060138323A
Other languages
English (en)
Inventor
정보용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060138323A priority Critical patent/KR100824900B1/ko
Priority to US11/976,657 priority patent/US8018407B2/en
Application granted granted Critical
Publication of KR100824900B1 publication Critical patent/KR100824900B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 유기 전계 발광 표시 장치 및 그의 구동회로에 관한 것으로, 해결하고자 하는 기술적 과제는 발광제어 구동회로가 화소 회로와 동일한 트랜지스터로 구현되어, 공정비용 및 시간을 감소시켜 제조원가 절감 및 수율 향상시키고, 제1전원전압과 제2전원전압이 동시에 공급되는 것을 방지하는 스위칭소자를 통해서 발광제어 구동회로에 고장이나 발열 같은 이상증상이 발생하는 것을 방지하는 효과를 갖는 유기 전계 발광 표시 장치 및 그의 구동회로를 제공하는 것이다.
이를 위해 본 발명은 클럭신호, 입력신호 및 부입력신호를 전달받아 제1출력신호를 생성하는 제1신호처리부와 제1출력신호, 부클럭신호, 제1부궤환신호 및 제2부궤환신호를 전달받아 제2출력신호를 생성하는 제2신호처리부와 제2출력신호, 입력신호 및 클럭신호를 전달받아 제2출력신호의 부신호인 제3출력신호를 생성하는 제3신호처리부와 제2출력신호와 제3출력신호를 전달받아 제4출력신호를 생성하는 제4신호처리부 및 제3출력신호와 제4출력신호를 전달받아 제5출력신호를 생성하는 제5신호처리부를 포함하고, 제3신호처리부에는 제1전원전압과 제2전원전압이 동시에 제3출력신호에 인가되는 것을 차단하는 스위칭소자를 포함하는 유기 전계 발광 표시 장치 및 그의 구동회로를 개시한다.
발광제어 구동회로, 유기전계발광소자, 발광, 스위칭소자, 트랜지스터

Description

유기 전계 발광 표시 장치 및 그의 구동회로{Organic Light Emitting Display and Driver Circuit Thereof}
도 1은 일반적인 유기 전계 발광 표시 장치의 화소 회로도이다.
도 2는 일반적인 유기 전계 발광 표시 장치의 발광제어 구동 회로도이다.
도 3은 본 발명에 따른 유기 전계 발광 표시 장치를 도시한 개략적인 구조도이다.
도 4는 본 발명의 일실시예에 따른 유기 전계 발광 표시 장치의 발광제어 구동회로를 도시한 회로도이다.
도 5는 도 4에 도시된 발광제어 구동회로의 동작을 나타내는 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치의 발광제어 구동회로를 도시한 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
401; 제1신호처리부 402; 제2신호처리부
403; 제3신호처리부 404; 제4신호처리부
405; 제5신호처리부
M1; 제1스위칭 소자 M2; 제2스위칭소자
M3; 제3스위칭 소자 M4; 제4스위칭소자
M5; 제5스위칭 소자 M6; 제6스위칭소자
M7; 제7스위칭 소자 M8; 제8스위칭소자
M9; 제9스위칭 소자 M10; 제10스위칭소자
M11; 제11스위칭 소자 M12; 제12스위칭소자
M13; 제13스위칭 소자 M14; 제14스위칭소자
M15; 제15스위칭 소자 M16; 제16스위칭소자
M17; 제17스위칭 소자 M18; 제18스위칭소자
M19; 제19스위칭 소자
C1; 제1용량성 소자 C2; 제2용량성 소자
C3; 제3용량성 소자
본발명은 유기 전계 발광 표시 장치 및 그의 구동회로에 관한 것으로서, 보다 자세하게는 발광제어 구동회로가 화소 회로와 동일한 트랜지스터로 구현되어, 공정비용 및 시간을 감소시켜 제조원가 절감 및 수율 향상을 제공하는 데 있다.
유기 전계 발광 표시 장치는 형광 또는 인광 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, N×M개의 유기전계발광소자들을 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기전계발광소자는 애노드(ITO), 유기박막, 캐소드(metal)의 구조로 되어 있다. 유기 박막은 전자와 정공의 결합을 통해 빛을 발광하는 발광층(emitting layer, EML), 전자를 수송하는 전자 수송 층(electron transport layer, ETL) 및 정공을 수송하는 정공수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자를 주입하는 전자 주입층(electron injecting layer, EIL)과 정공을 주입하는 정공주입층(hole injecting layer, HIL)층을 포함할 수 있다.
이와 같이 이루어지는 유기전계발광소자를 구동하는 방식에는 단순매트릭스(passive matrix, PM) 방식과 MOS형(Metal Oxide Silicon)박막 트랜지스터(thin film transistor, TFT) 능동 구동(active matrix, AM) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하여 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터와 커패시터를 각 ITO(indium tin oxide)화소 전극에 접속하여 커패시터 용량에 의해 전압을 유지하도록 하는 구동 방식이다. 이때, 데이터 드라이버에서 인가하는 신호가 전압 혹은 전류인가에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 구분된다.
이러한 유기 전계 발광 표시 장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 표시장치로서 사용되고 있다.
최근에 음극선관에 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며, 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기전계발광 표시장치가 주목 받고 있다.
도1 는 유기 전계 발광 소자를 구동하기 위한 종래의 전압 기입 방식의 화소 회로로서, N×M개의 화소 회로 중 하나를 대표적으로 도시한 것이다. 도 1를 참조하면, 제2스위칭소자(P13)에 구동트랜지스터(P11)가 연결되어 발광을 위한 구동전류를 유기전계발광소자(OLED)에 공급한다. 구동트랜지스터(P11)의 전류량은 제1스위칭소자(P12)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 인가된 데이터전압을 일정 기간 유지하기 위한 용량성소자(C11)가 구동트랜지스터(P11)의 게이트와 소스 사이에 연결되어 있다. 제1스위칭소자(P12)의 제1전극은 데이터선(Data[m])에 연결되고, 제어 전극은 주사선(Sacn[n])에 연결되어 있다. 제2스위칭소자(P13)는 구동트랜지스터(P11)로 부터 공급되는 전류를 발광제어신호에 의해 유기전계발광소자(OLED)로 전달한다.
이와 같은 구조의 화소 회로의 동작을 살펴보면, 제1스위칭소자(P12)의 제어 전극에 인가되는 주사신호에 의해 제1스위칭소자(P12)가 턴온 되면, 데이터선(Data[m])으로 부터 데이터 전압이 구동트랜지스터(P11)의 제어 전극에 인가된다. 그러면, 용량성소자(C1)에 의해 게이트와 소스 사이에 충전된 전압 (VGS)에 대응하여 구동트랜지스터(P11)의 드레인에 구동전류(IOLED)가 흐른다. 그리고 이 전류는 발광제어신호에 의해 제2스위칭소자(P13) 턴온되면 구동전류(IOLED)가 유기전계발광소자(OLED)에 전달되어 발광한다.
도 2는 도 1에 도시된 화소 회로에 발광제어신호를 전달하는 발광제어 구동회로도이다. 발광제어 구동회로는 2개의 PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터와 2개의 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터와 용량성소자(C21)를 포함하며, 클럭신호(CLK, 로우레벨이 에이블신호), 부클럭 신호(CLKB, 하이레벨이 에이블신호) 및 입력신호(in)를 전달받아 출력신호(out)를 생성한다.
상기와 같은 발광제어 구동회로는 PMOS 트랜지스터와 NMOS트랜지스터를 이용하여 손쉽게 회로를 구성할수 있다. 그러나, 상기와 같이 구성된 발광제어 구동회로는 PMOS 트랜지스터와 NMOS트랜지스터 두 종류를 사용하여 구현해야 하므로, 별도의 외장드라이버로 형성하거나 추가적인 공정이 필요하게 되어 유기 전계 발광 표시 장치의 크기가 커지고 무거워 지며 공정이 복잡해 지는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 발광제어 구동회로가 화소 회로와 동일한 트랜지스터로 구현되어, 공정비용 및 시간을 감소시켜 제조원가 절감하고 수율을 향상시키는 유기 전계 발광 표시 장치 및 그의 구동회로를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 제1전원전압과 제2전원전압이 동시에 공급되는 것을 방지하는 스위칭소자를 통해서 발광제어 구동회로에 고장이나 발열 같은 이상증상이 발생하는 것을 방지하는 유기 전계 발광 표시 장치 및 그의 구동회로를 제공하는 데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 유기 전계 발광 표시 장치 및 그의 구동회로의 발광제어 구동회로는 클럭신호, 입력신호 및 부입력신호를 전달받아 제1출력신호를 생성하는 제1신호처리부와 상기 제1출력신호, 부클럭신호, 제1부궤환신호 및 제2부궤환신호를 전달받아 제2출력신호를 생성하는 제2신호처리부와 상기 제2출력신호, 상기 입력신호 및 상기 클럭신호를 전달받아 상기 제2출력신호의 부신호인 제3출력신호를 생성하는 제3신호처리부와 상기 제2출력신호와 상기 제3출력신호를 전달받아 제4출력신호를 생성하는 제4신호처리부 및 상기 제3출력신호와 상기 제4출력신호를 전달받아 제5출력신호를 생성하는 제5신호처리부를 포함하고, 상기 제3신호처리부에는 제1전원전압과 제2전원전압이 동시에 제3출력신호에 인가되는 것을 차단하는 스위칭소자를 포함하여 이루어질 수 있다.
상기 제1부궤환신호는 상기 제3출력신호일 수 있고, 상기 제2부궤환신호는 상기 제4출력신호일 수 있다.
상기 제1출력신호는 클럭신호가 에이블신호에서만 출력될 수 있고, 상기 제2출력신호는 부클럭신호가 에이블신호에서만 출력될 수 있다.
상기 제1신호처리부와 상기 제2신호처리부와 상기 제3신호처리부와 제4신호처리부와 및 상기 제5신호처리부는 제1전원전압과 제2전원전압사이에 전기적으로 연결(electrically couple)될 수 있다.
상기 제5출력신호는 발광제어 구동회로의 출력신호일 수 있고, 상기 제4출력신호는 발광제어 구동회로의 부출력신호일 수 있다.
상기 제1신호처리부는, 상기 클럭신호에 의해 제1전원전압을 스위칭하는 제1스위칭소자와 상기 입력신호가 제어전극에 인가되어, 제1스위칭소자에서 전달되는 상기 제1전원전압을 상기 제1출력신호로 출력하는 제2스위칭소자와 상기 입력신호가 제어전극에 인가되어, 상기 제4스위칭소자를 다이오드 구조로 연결하는 제3스위칭소자와 상기 제3스위칭소자의 제1전극과 제1전극이 전기적으로 연결되고, 상기 제3스위칭소자의 제2전극과 제2전극이 전기적으로 연결된 제1용량성소자와 상기 제3스위칭소자의 제1전극과 상기 제1용량성소자의 제1전극에 제어전극이 전기적으로 연결되어, 상기 제2전원전압을 제1출력신호로 출력하는 제4스위칭소자와 상기 부입력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제4스위칭소자의 제어전극에 전달하는 제5스위칭소자 및 상기 클럭신호에 의해 제2전원전압을 제4스위칭소자로 전달하는 제6스위칭소자를 포함하여 이루어질 수 있다.
상기 제2신호처리부는, 상기 부클럭신호에 의해 제1전원전압을 스위칭하는 제7스위칭소자와 상기 제3출력신호가 제어전극에 인가되어, 제7스위칭소자에서 전달되는 상기 제1전원전압을 제2출력신호로 출력하는 제8스위칭소자와 상기 제3출력신호가 제어전극에 인가되어, 상기 제10스위칭소자를 다이오드 구조로 연결하는 제9스위칭소자와 상기 제9스위칭소자의 제1전극과 제1전극이 전기적으로 연결되고, 상기 제9스위칭소자의 제2전극과 상기 제1출력신호 사이에 제2전극이 전기적으로 연결된 제2용량성소자와 상기 제9스위칭소자의 제1전극과 상기 제2용량성소자의 제1전극에 제어전극이 전기적으로 연결되어, 상기 제2전원전압을 상기 제2출력신호로 출력하는 제10스위칭소자와 상기 제4출력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제10스위칭소자의 제어전극에 전달하는 제11스위칭소자 및 상기 부클럭신호에 의해 제2전원전압을 제10스위칭소자로 전달하는 제12스위칭소자를 포함하여 이루어질 수 있다.
상기 제3신호처리부는, 상기 제2출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제3출력신호로 출력하는 제13스위칭소자와 상기 입력신호가 제어전극에 인가되어 상기 제2전원전압을 상기 제3출력신호로 출력하는 제14스위칭소자 및 상기 클럭신호에 의해 제2전원전압을 제14스위칭소자로 전달하는 제15스위칭소자를 포함하여 이루어질 수 있다.
상기 제15스위칭소자는 제1전원전압과 제2전원전압이 동시에 제3출력신호에 인가되는 것을 차단할 수 있다.
상기 제4신호처리부는, 상기 제3출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제4출력신호로 출력하는 제16스위칭소자 및 상기 입력신호가 제어전극에 인가되어 상기 제2전원전압을 상기 제4출력신호로 출력하는 제17스위칭소자를 포함하여 이루어질 수 있다.
상기 제5신호처리부는, 상기 제4출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제5출력신호로 출력하는 제18스위칭소자와 상기 제3출력신호가 제어전극에 인가되어 상기 제2전원전압을 상기 제5출력신호로 출력하는 제19스위칭소자 및 상기 제19스위칭소자의 제어전극과 제1전극이 전기적으로 연결되고, 상기 제19스위칭소자의 제1전극과 상기 제5출력신호 사이에 제2전극이 전기적으로 연결된 제3용량성소자를 포함하여 이루어질 수 있다.
상기 제1신호처리부 내지 제5신호처리부는 복수의 스위칭소자를 포함하며, 상기 복수의 스위칭소자는 PMOS트랜지스터 또는 NMOS트랜지스터로만 구현될 수 있다.
상기 클럭신호와 상기 부클럭신호는 로우레벨과 하이레벨이 반대되는 신호이고, 상기 입력신호와 상기 부입력신호도 로우레벨과 하이레벨이 반대되는 신호일 수 있다.
데이터선에 데이터신호를 공급하는 데이터구동부와 주사선에 주사신호를 공급하는 주사구동부와 방광제어선에 발광신호를 공급하는 발광제어 구동부 및 상기 데이터선, 상기 주사선 및 상기 발광신호선에 의해 정의되는 영역에 형성되는 화소에 의해 화상을 표현하는 화소부를 포함하되, 상기 발광제어 구동부의 발광제어 구동회로는 클럭신호, 입력신호 및 부입력신호를 전달받아 제1출력신호를 생성하는 제1신호처리부와 상기 제1출력신호, 부클럭신호, 제1부궤환신호 및 제2부궤환신호를 전달받아 제2출력신호를 생성하는 제2신호처리부와 상기 제2출력신호, 상기 입력신호 및 상기 클럭신호를 전달받아 상기 제2출력신호의 부신호인 제3출력신호를 생성하는 제3신호처리부와 상기 제2출력신호와 상기 제3출력신호를 전달받아 제4출력신호를 생성하는 제4신호처리부 및 상기 제3출력신호와 상기 제4출력신호를 전달받아 제5출력신호를 생성하는 제5신호처리부를 포함하고, 상기 제3신호처리부에는 제1전원전압과 제2전원전압이 동시에 제3출력신호에 인가되는 것을 차단하는 스위칭소자를 포함하여 이루어 질 수 있다.
유기 전계 발광 표시 장치의 박막트랜지스터의 결정화 방법으로는 엑시머 레이저(Excimer Laser)를 사용한 레이저 결정화 방법(ELA)과 금속촉매(Promoting Material)을 사용한 금속촉매 결정화 방법(MIC:Metal Induced Crystallization)과 고상결정화(SPC:Solid Phase Crystallization)방법등이 있다. 이외에도 고온 고습한 분위기에서 결정화를 진행하는 고압결정화 방법(HPA:High Pressure Annealing)방법, 기존 레이저 결정화 방법에 마스크를 추가로 사용하는(SLS: Sequential Lateral Solidfication)방법들이 있다.
상기 레이저 결정화 방법은 박막트랜지스터를 다결정실리콘(Poly Silicon)으로 결정화 하는 방법중 가장 많이 이용되고 있다. 기존의 다결정 액정표시장치의 결정화 방법을 그대로 이용할 수 있을 뿐만 아니라 공정방법이 간단하며 공정방법에 대한 기술 개발이 완료된 상태이다.
상기 금속촉매 결정화 방법은 상기 레이저 결정화 방법을 사용하지 않고 저온에서 결정화 할 수 방법중 하나이다. 초기에는 비정질 실리콘(a-Si)표면에 금속촉매금속인 Ni, Co, Pd, Ti등을 증착 혹은 스핀코팅하여 상기 금속촉매 금속이 상기 비정질 실리콘 표면에 직접 침투하여 상기 비정질 실리콘의 상을 변화시키면서 결정화 하는 방법으로 저온에서 결정화 할 수 있는 장점이 있다.
상기 금속촉매 결정화 방법의 다른 하나는 상기 비정질 실리콘 표면에 금속층을 개재시킬 때 마스크를 이용해 상기 박막트랜지스터의 특정 영역에 니켈실리사이드와 같은 오염물이 개재되는 최대한 억제할 수 있는 장점이 있다. 상기 결정화 방법을 금속촉매유도측면결정화 방법(MILC:Metal Induced Lateral Crystallization)이라고 한다. 상기 금속촉매유도측면결정화 방법에 사용되는 마스크로는 섀도우 마스크(Shadow)마스크가 사용될 수 있는데 상기 섀도우 마스크는 선형 마스크 혹은 점형 마스크일 수 있다.
상기 금속촉매 결정화 방법의 또 다른 하나는 상기 비정질 실리콘 표면에 금속촉매층을 증착 혹은 스핀코팅할 때 캡핑층(Capping Layer)을 먼저 개재시켜 상기 비정질 실리콘으로 유입되는 금속 촉매량을 컨트롤하는 금속촉매유도캡핑층결정화 방법(MICC:Metal Induced Crystallization with Capping Layer)이 있다. 상기 캡핑층으로는 실리콘질화막(Silicon Nitride)막을 사용할 수 있다. 상기 실리콘 질화막의 두께에 따라 상기 금속 촉매층에서 상기 비정질 실리콘으로 유입되는 금속 촉매량이 달라진다. 이때 상기 실리콘 질화막으로 유입되는 금속 촉매는 상기 실리콘 질화막 전체에 형성될 수 도 있고, 섀도우 마스크등을 사용하여 선택적으로 형성될 수 있다. 상기 금속 촉매층이 상기 비정질 실리콘을 다결정 실리콘으로 결정화가 된 이후에 선택적으로 상기 캡핑층을 제거할 수 있다. 상기 캡핑층 제거방법에는 습식 식각방법(Wet Etching)방법 혹은 건식 식각방법(Dry Etching)을 사용할 수 있다. 추가적으로, 상기 다결정 실리콘이 형성된 이후에 게이트 절연막을 형성하고 상기 게이트 절연막 상에 게이트 전극을 형성한다. 상기 게이트 전극상에 층간절연막(Interlayer)을 형성할 수 있다. 상기 층간 절연막상에 비아홀(Via Hole)을 형성한 후에 불순물을 상기 비아홀을 통해서 결정화된 다결정실리콘 상으로 투입하여 내부의 형성된 금속촉매 불순물을 추가적으로 제거할 수 있다. 상기 금속 촉매 불순물을 추가적으로 제거하는 방법을 게터링 공정(Gattering Process)라고 한다. 상 기 게터링 공정에는 상기 불순물을 주입하는 공정외에 저온에서 박막트랜지스터를 가열하는 가열공정(Heating Process)이 있다. 상기 게터링 공정을 통해서 양질의 박막트랜지스터를 구현할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 3을 참조하면, 본 발명에 따른 유기 전계 발광 표시 장치의 구성이 블록도로서 도시되어 있다.
도 3에서 도시된 바와 같이 유기 전계 발광 표시 장치(100)는 주사구동부(110), 데이터구동부(120), 발광 제어 구동부(130) 유기 전계 발광 표시 패널(이하, 패널 (140))를 포함 할 수 있다.
상기 주사 구동부(110)는 다수의 주사선(Scan[1],Scan[2],…,Scan[n])을 통하여 상기 패널(140)에 주사신호를 순차적으로 공급할 수 있다.
상기 데이터 구동부(120)는 다수의 데이터선 (Data[1],Data[2],…,Data[m])을 통하여 상기 패널(140)에 데이터 신호를 공급할수 있다.
상기 발광 제어 구동부(130)는 다수의 발광제어선 (Em[1],Em[2],…, Em[n]) 을 통하여 상기 패널(140)에 발광 제어 신호를 순차적으로 공급할 수 있다. 또한 발광 제어 구동부(130)는 발광제어신호의 펄스폭을 조절할 수 있도록 하며 한 구간에서 발생하는 발광제어신호의 펄스의 수를 조절할 수 있다. 발광제어선 (Em[1],Em[2],…, Em[n])과 연결되어 있는 화소 회로(141)는 발광제어신호를 전달받아 화소 회로(141)에서 생성된 전류가 발광소자로 흐르도록 하는 시점을 결정할 수 있다. 이때, 발광 제어 구동부(130)의 회로는 화소 회로와 동일한 트랜지스터로 구현되어 패널이 형성될 때 별도의 공정 없이 기판상에 형성될 수 있도록 하여, 별도의 칩 형태로 구현되지 않을 수 있다.
또한 상기 패널(140)은 열방향으로 배열되어 있는 다수의 주사선(Scan[1],Scan[2],…,Scan[n])및 발광제어선 (Em[1],Em[2],…, Em[n])과, 행방향으로 배열되는 다수의 데이터선(Data[1],Data[2],…,Data[m])과, 상기의 다수의 주사선(Scan[1],Scan[2],…,Scan[n]) 및 데이터선 (Data[1],Data[2],…,Data[m])과 발광제어선 (Em[1],Em[2],…, Em[n])에 의해 정의되는 화소 회로(141, Pixel)를 포함 할 수 있다.
여기서 상기 화소 회로(Pixel)는 이웃하는 두 주사선(또는 발광제어선)과 이웃하는 두 데이터선에 의해 정의 되는 화소 영역에 형성 될 수 있다. 물론, 상술한 바와 같이 상기 주사선(Scan[1],Scan[2],…,Scan[n])에는 상기 주사 구동부(110)로 부터 주사신호가 공급될 수 있고, 상기 데이터선 (Data[1],Data[2],…,Data[m])에는 상기의 데이터 구동부(120)로 부터 데이터 신호가 공급될 수 있으며, 상기 발광제어선 (Em[1],Em[2],…, Em[n])에는 상기 발광 제어 구동부(130)으로부터 발광 제 어 신호가 공급 될 수 있다.
상기 발광제어구동부의 박막트랜지스터의 결정화 방법으로는 엑시머 레이저(Excimer Laser)를 사용한 레이저 결정화 방법(ELA)과 금속촉매(Promoting Material)을 사용한 금속촉매 결정화 방법(MIC:Metal Induced Crystallization)과 고상결정화(SPC:Solid Phase Crystallization)방법등이 있다. 이외에도 고온 고습한 분위기에서 결정화를 진행하는 고압결정화 방법(HPA:High Pressure Annealing)방법, 기존 레이저 결정화 방법에 마스크를 추가로 사용하는(SLS: Sequential Lateral Solidfication)방법들이 있다.
상기 레이저 결정화 방법은 박막트랜지스터를 다결정실리콘(Poly Silicon)으로 결정화 하는 방법중 가장 많이 이용되고 있다. 기존의 다결정 액정표시장치의 결정화 방법을 그대로 이용할 수 있을 뿐만 아니라 공정방법이 간단하며 공정방법에 대한 기술 개발이 완료된 상태이다.
상기 금속촉매 결정화 방법은 상기 레이저 결정화 방법을 사용하지 않고 저온에서 결정화 할 수 방법중 하나이다. 초기에는 비정질 실리콘(a-Si)표면에 금속촉매금속인 Ni, Co, Pd, Ti등을 증착 혹은 스핀코팅하여 상기 금속촉매 금속이 상기 비정질 실리콘 표면에 직접 침투하여 상기 비정질 실리콘의 상을 변화시키면서 결정화 하는 방법으로 저온에서 결정화 할 수 있는 장점이 있다.
상기 금속촉매 결정화 방법의 다른 하나는 상기 비정질 실리콘 표면에 금속층을 개재시킬 때 마스크를 이용해 상기 박막트랜지스터의 특정 영역에 니켈실리사이드와 같은 오염물이 개재되는 최대한 억제할 수 있는 장점이 있다. 상기 결정화 방법을 금속촉매유도측면결정화 방법(MILC:Metal Induced Lateral Crystallization)이라고 한다. 상기 금속촉매유도측면결정화 방법에 사용되는 마스크로는 섀도우 마스크(Shadow)마스크가 사용될 수 있는데 상기 섀도우 마스크는 선형 마스크 혹은 점형 마스크일 수 있다.
상기 금속촉매 결정화 방법의 또 다른 하나는 상기 비정질 실리콘 표면에 금속촉매층을 증착 혹은 스핀코팅할 때 캡핑층(Capping Layer)을 먼저 개재시켜 상기 비정질 실리콘으로 유입되는 금속 촉매량을 컨트롤하는 금속촉매유도캡핑층결정화 방법(MICC:Metal Induced Crystallization with Capping Layer)이 있다. 상기 캡핑층으로는 실리콘질화막(Silicon Nitride)막을 사용할 수 있다. 상기 실리콘 질화막의 두께에 따라 상기 금속 촉매층에서 상기 비정질 실리콘으로 유입되는 금속 촉매량이 달라진다. 이때 상기 실리콘 질화막으로 유입되는 금속 촉매는 상기 실리콘 질화막 전체에 형성될 수 도 있고, 섀도우 마스크등을 사용하여 선택적으로 형성될 수 있다. 상기 금속 촉매층이 상기 비정질 실리콘을 다결정 실리콘으로 결정화가 된 이후에 선택적으로 상기 캡핑층을 제거할 수 있다. 상기 캡핑층 제거방법에는 습식 식각방법(Wet Etching)방법 혹은 건식 식각방법(Dry Etching)을 사용할 수 있다. 추가적으로, 상기 다결정 실리콘이 형성된 이후에 게이트 절연막을 형성하고 상기 게이트 절연막 상에 게이트 전극을 형성한다. 상기 게이트 전극상에 층간절연막(Interlayer)을 형성할 수 있다. 상기 층간 절연막상에 비아홀(Via Hole)을 형성한 후에 불순물을 상기 비아홀을 통해서 결정화된 다결정실리콘 상으로 투입하여 내부의 형성된 금속촉매 불순물을 추가적으로 제거할 수 있다. 상기 금속 촉매 불 순물을 추가적으로 제거하는 방법을 게터링 공정(Gattering Process)라고 한다. 상기 게터링 공정에는 상기 불순물을 주입하는 공정외에 저온에서 박막트랜지스터를 가열하는 가열공정(Heating Process)이 있다. 상기 게터링 공정을 통해서 양질의 박막트랜지스터를 구현할 수 있다.
도 4을 참조하면, 본 발명의 일실시예에 의한 유기 전계 발광 표시 장치 및 그의 구동회로가 도시되어 있다. 이하에서 설명하는 발광제어 구동회로는 도 3에서 도시된 발광제어 구동부를 의미한다.
도 4에 나타낸 바와 같이, 본 발명에 따른 유기 전계 발광 표시 장치의 발광제어 구동회로는 제1전원전압(VDD), 제2전원전압(VSS), 제1신호처리부(401), 제2신호처리부(402), 제3신호처리부(403), 제4신호처리부(404) 및 제5신호처리부(405)를 포함할 수 있다. 그리고 입력신호(IN), 부입력신호(INB), 클럭신호(CLK) 및 부클럭신호(CLKB)를 입력받아 동작하여, 출력신호(OUT, 제5출력신호와 같음), 부출력신호(OUTB, 제4출력신호와 같음)를 출력한다. 이때, 상기 입력신호(IN)가 하이레벨일 경우에, 상기 부입력신호(INB)는 로우레벨이 되고, 상기 입력신호(IN)가 로우레벨일 경우에, 상기 부입력신호(INB)는 하이레벨이 되는 반대되는 신호이다. 그리고 상기 클럭신호(CLK)가 하이레벨일 경우에, 상기 부클럭신호(CLKB)는 로우레벨이 되고, 상기 클럭신호(CLK)가 로우레벨일 경우에, 상기 부클럭신호(CLKB)는 하이레벨이 되는 반대되는 신호이다. 상기 클럭신호(CLK)와 상기 부클럭신호(CLK)는 로우레벨일때 에이블신호(스위치가 턴온됨)가 된다.
상기 제1전원전압(VDD)은 제1신호처리부(401) 내지 제5신호처리부(405)에 공 급한다.
상기 제2전원전압(VSS)은 제1신호처리부(401) 내지 제5신호처리부(405)에 공급한다.
상기 제1신호처리부(401)는 클럭신호(CLK), 입력신호(IN), 부입력신호(INB)를 전달받아 제1출력신호(N1)를 생성한다. 그리고 제1신호처리부(401)는 제1스위칭소자(M1) 내지 제6스위칭소자(M6)와, 제1용량성소자(C1)로 이루어져 있다.
상기 제1스위칭소자(M1)의 제1전극(드레인 전극 또는 소스 전극)에 제1전원전압(VDD)이 인가되고 제2전극(드레인 전극 또는 소스 전극)은 제2스위칭소자(M2)에 전기적으로 연결되고, 제어전극(게이트 전극)에 클럭신호(CLK)가 인가된다. 이러한 제1스위칭소자(M1)는 제어전극에 로우레벨의 클럭신호(CLK)가 입력되면 턴온되어 제1전원전압(VDD)을 상기 제2스위칭소자(M2)의 제1전극에 공급한다.
상기 제2스위칭소자(M2)의 제1전극은 상기 제1스위칭소자(M1)의 제2전극에 전기적으로 연결되고, 제2전극은 상기 제3스위칭소자(M3)의 제2전극에 전기적으로 연결되고, 제어전극에 입력신호(IN)가 인가된다. 이러한 제2스위칭소자(M2)는 제어전극에 로우레벨의 입력신호(IN)가 입력되면 턴온되어 제1스위칭소자(M1)에서 공급받은 제1전원전압(VDD)를 제1출력신호(N1)로 공급한다.
상기 제3스위칭소자(M3)의 제1전극은 상기 제1용량성소자(C1)의 제1전극에 전기적으로 연결되고 제2전극은 상기 제1용량성소자(C1)의 제2전극에 전기적으로 연결되고, 제어전극에 입력신호(IN)가 인가된다. 이러한 제3스위칭소자(M3)는 제어전극에 로우레벨의 입력신호(IN)가 입력되면 턴온되어 제4스위칭소자(M4)를 다이오드 구조로 연결하여 제2전원전압(VSS)이 제1출력신호(N1)에 공급되는 것을 차단한다.
상기 제4스위칭소자(M4)의 제어전극은 상기 제1용량성소자(C1)의 제1전극과 제5스위칭소자(M5)의 제1전극 사이에 전기적으로 연결되고, 제1전극은 상기 제1용량성소자(C1)의 제2전극에 전기적으로 연결되고 제2전극은 상기 제6스위칭소자(M6)의 제1전극에 전기적으로 연결된다. 이러한 제4스위칭소자(M4)는 구동트랜지스터로서, 제3스위칭소자(M3)가 턴온되면 제1전원전압(VDD)에서 제2전원전압(VSS)으로 전류를 흘려보내는 다이오드 구조가 되고, 제5스위칭소자(M5)와 제6스위칭소자(M6)가 턴온되면, 제2전원전압(VSS)에서 제1전원전압(VDD)으로 전류를 흘려보내는 다이오드 구조가 된다.
상기 제5스위칭소자(M5)의 제1전극은 상기 제1용량성소자(C1)의 제1전극과 제4스위칭소자(M4)의 제어전극 사이에 전기적으로 연결되고 제2전극에 상기 제2전원전압(VSS)이 인가되고, 제어전극에 부입력신호(INB)가 인가된다. 이러한 제5스위칭소자(M5)는 제어전극에 로우레벨의 부입력신호(INB)가 입력되면 턴온되어 제4스위칭소자(M4)를 다이오드 구조로 연결한다.
상기 제6스위칭소자(M6)의 제1전극은 상기 제4스위칭소자(M4)의 제2전극에 전기적으로 연결되고 제2전극에 상기 제2전원전압(VSS)이 인가되고, 제어전극에 상기 클럭신호(CLK)가 인가된다. 이러한 제6스위칭소자(M6)는 제어전극에 로우레벨의 클럭신호(CLK)가 입력되면 턴온되어 제2전원전압(VSS)를 제4스위칭소자(M4)로 공급한다.
상기 제1용량성소자(C1)는 제1전극은 상기 제3스위칭소자(M3)의 제1전극에 전기적으로 연결되고 제2전극은 상기 제3스위칭소자(M3)의 제2전극에 전기적으로 연결된다. 이러한 제1용량성소자(C1)는, 제5스위칭소자(M5)가 턴온되어 제4스위칭소자(M4)를 다이오드 구조로 연결할때, 제4스위칭소자(M4)의 문턱전압을 저장한다. 제1용량성소자(C1)에 저장된 문턱전압은 다이오드 구조로 인해 손실되는 전압을 보상하여 제2전원전압(VSS)를 출력할수 있다.
상기 제2신호처리부(402)는 상기 제1출력신호(N1), 부클럭신호(CLKB), 제1부궤환신호(N3, 제3출력신호와 같음) 및 제2부궤환신호(N4, 제4출력신호와 같음)를 전달받아 제2출력신호(N2)를 생성한다. 그리고 제2신호처리부(402)는 제7스위칭소자(M7) 내지 제12스위칭소자(M12)와, 제2용량성소자(C2)로 이루어져 있다.
상기 제1출력신호(N1)는 클럭신호(CLK)가 로우레벨일 경우 즉, 부클럭신호(CLKB)가 하이레벨일 경우 제2출력신호(N2)로 출력된다. 그리고 제1출력신호(N1)는 클럭신호(CLK)신호가 하이레벨일 경우 즉, 부클럭신호(CLKB)가 로우레벨일 경우 제1부궤환신호(N3) 및 제2부궤환신호(N4)에 의해 제2출력신호(N2)로 출력된다. 즉 제1출력신호(N1)와 제2출력신호(N2)가 클럭신호(CLK) 반주기동안씩 출력신호를 형성하여 제2출력신호(N2)가 이루어진다.
상기 제7스위칭소자(M7)의 제1전극(드레인 전극 또는 소스 전극)에 제1전원전압(VDD)이 인가되고 제2전극(드레인 전극 또는 소스 전극)은 제2스위칭소자(S2)에 전기적으로 연결되고, 제어전극(게이트 전극)에 부클럭신호(CLKB)가 인가된다. 이러한 제7스위칭소자(M7)는 제어전극에 로우레벨의 부클럭신호(CLKB)가 입력되면 턴온되어 제1전원전압(VDD)을 상기 제8스위칭소자(M8)의 제1전극에 공급한다.
상기 제8스위칭소자(M8)의 제1전극은 상기 제7스위칭소자(M7)의 제2전극이 전기적으로 연결되고, 제2전극은 상기 제9스위칭소자(M9)의 제2전극에 전기적으로 연결되고, 제어전극에 제1부궤환신호(N3)가 인가된다. 이러한 제8스위칭소자(M8)는 제어전극에 로우레벨의 제1부궤환신호(N3)가 입력되면 턴온되어 제7스위칭소자(M7)에서 공급받은 제1전원전압(VDD)를 제1출력신호(N1)로 공급한다.
상기 제9스위칭소자(M9)의 제1전극은 상기 제2용량성소자(C2)의 제1전극에 전기적으로 연결되고 제2전극은 상기 제2용량성소자(C2)의 제2전극에 전기적으로 연결되고, 제어전극에 제1부궤환신호(N3)가 인가된다. 이러한 제9스위칭소자(M9)는 제어전극에 로우레벨의 제1부궤환신호(N3)가 입력되면 턴온되어 제10스위칭소자(M10)를 다이오드 구조로 연결하여 제2전원전압(VSS)이 제2출력신호(N2)에 공급되는 것을 차단한다.
상기 제10스위칭소자(M10)의 제어전극은 상기 제2용량성소자(C2)의 제1전극과 제11스위칭소자(M11)의 제1전극 사이에 전기적으로 연결되고, 제1전극은 상기 제2용량성소자(C2)의 제2전극에 전기적으로 연결되고 제2전극은 상기 제12스위칭소자(M12)의 제1전극에 전기적으로 연결된다. 이러한 제10스위칭소자(M10)는 구동트랜지스터로서, 제9스위칭소자(M9)가 턴온되면 제1전원전압(VDD)에서 제2전원전압(VSS)으로 전류를 흘려보내는 다이오드 구조가 되고, 제11스위칭소자(M11)와 제 12스위칭소자(M12)가 턴온되면, 제2전원전압(VSS)에서 제1전원전압(VDD)으로 전류를 흘려보내는 다이오드 구조가 된다.
상기 제11스위칭소자(M11)의 제1전극은 상기 제2용량성소자(C2)의 제1전극과 제10스위칭소자(M10)의 제어전극 사이에 전기적으로 연결되고 제2전극에 상기 제2전원전압(VSS)이 인가되고, 제어전극에 제2부궤환신호(N4)가 인가된다. 이러한 제11스위칭소자(M11)는 제어전극에 로우레벨의 제2부궤환신호(N4)가 입력되면 턴온되어 제10스위칭소자(M10)를 다이오드 구조로 연결한다.
상기 제12스위칭소자(M12)의 제1전극은 상기 제10스위칭소자(M10)의 제2전극에 전기적으로 연결되고 제2전극에 상기 제2전원전압(VSS)이 인가되고, 제어전극에 상기 부클럭신호(CLKB)가 인가된다. 이러한 제12스위칭소자(M12)는 제어전극에 로우레벨의 부클럭신호(CLKB)가 입력되면 턴온되어 제2전원전압(VSS)를 제10스위칭소자(M10)로 공급한다.
상기 제2용량성소자(C2)는 제1전극은 상기 제9스위칭소자(M9)의 제1전극에 연결되고 제2전극은 상기 제9스위칭소자(M9)의 제2전극에 연결된다. 이러한 제2용량성소자(C2)는, 제11스위칭소자(M11)가 턴온되어 제10스위칭소자(M10)를 다이오드 구조로 연결할때, 제10스위칭소자(M10)의 문턱전압을 저장한다. 제2용량성소자(C2)에 저장된 문턱전압은 다이오드 구조로 인해 손실되는 전압을 보상하여 제2전원전압(VSS)를 출력할수 있다.
상기 제3신호처리부(403)는 클럭신호(CLK), 제2출력신호(N2) 및 입력신호(IN)를 전달받아 상기 제2출력신호(N2)의 부신호인 제3출력신호(N3)를 생성한다. 그리고 제3신호처리부(403)는 제13스위칭소자(M13) 내지 제15스위칭소자(M15)로 이루어져 있다.
상기 제13스위칭소자(M13)의 제1전극에 제1전원전압(VDD)이 인가되고, 제2전극은 상기 제14스위칭소자(M14)의 제1전극에 전기적으로 연결되고, 제어전극에 제2출력신호(N2)가 인가된다. 이러한 제13스위칭소자(M13)는 제어전극에 로우레벨의 제2출력신호(N2)가 입력되면 턴온되어 제1전원전압(VDD)를 상기 제3출력신호(N3)로 공급한다.
상기 제14스위칭소자(M14)의 제1전극에 상기 제3출력신호(N3)가 인가되고 제2전극은 제15스위칭소자(M15)의 제1전극에 전기적으로 연결되고, 제어전극은 상기 입력신호(IN)가 인가된다. 이러한 제14스위칭소자(M14)는 제어전극에 로우레벨의 입력신호(IN)가 입력되면 턴온되어 제15스위칭소자(M15)로부터 공급받은 제2전원전압(VSS)를 제3출력신호(N3)로 공급한다.
상기 제15스위칭소자(M15)의 제1전극은 상기 제14스위칭소자(M14)의 제2전극에 전기적으로 연결되고 제2전극에 상기 제2전원전압(VSS)이 인가되고, 제어전극은 상기 클럭신호(CLK)가 인가된다. 이러한 제15스위칭소자(M15)는 제어전극에 로우레벨의 클럭신호(CLK)가 입력되면 턴온되어 제2전원전압(VSS)를 제14스위칭소자(M14)로 공급한다. 그리고, 제15스위칭소자(M15)에 하이레벨의 클럭신호(CLK)가 입력되면, 턴오프되어 제2전원전압(VSS)를 차단한다. 이는 제3출력신호(N3)에 제1전원전압(VDD)와 제2전원전압(VSS)이 동시에 공급되는 것을 방지하기 위함이다.
상기 제4신호처리부(404)는 상기 제2출력신호(N2)와 제3출력신호(N3)를 전달받아 제4출력신호(N4, OUTB과 같음)를 생성한다. 그리고 제4신호처리부(404)는 제16스위칭소자(M16) 내지 제17스위칭소자(M17)로 이루어져 있다.
상기 제16스위칭소자(M16)의 제1전극에 제1전원전압(VDD)이 인가되고, 제2전극은 상기 제17스위칭소자(M17)의 제1전극에 전기적으로 연결되고, 제어전극에 제3출력신호(N3)가 인가된다. 이러한 제16스위칭소자(M16)는 제어전극에 로우레벨의 제3출력신호(N3)가 입력되면 턴온되어 제1전원전압(VDD)를 상기 제4출력신호(N4)로 공급한다.
상기 제17스위칭소자(M17)의 제1전극에 상기 제4출력신호(N4)가 인가되고 제2전극에 상기 제2전원전압(VSS)이 인가되고, 제어전극은 상기 제2출력신호(N2)가 인가된다. 이러한 제17스위칭소자(M17)는 제어전극에 로우레벨의 제2출력신호(N2)가 입력되면 턴온되어 제2전원전압(VSS)를 제4출력신호(N4)로 공급한다.
상기 제5신호처리부(405) 상기 제3출력신호(N3)와 제4출력신호(N4, OUTB과 같음)를 전달받아 제5출력신호(N5, OUT과 같음)를 생성한다. 그리고 제5신호처리부(405)는 제18스위칭소자(M18) 내지 제19스위칭소자(M19)와 제3용량성소자(C3)로 이루어져 있다.
상기 제18스위칭소자(M18)의 제1전극에 제1전원전압(VDD)이 인가되고, 제2전극은 상기 제19스위칭소자(M19)의 제1전극에 전기적으로 연결되고, 제어전극에 제4출력신호(N4)가 인가된다. 이러한 제18스위칭소자(M18)는 제어전극에 로우레벨의 제4출력신호(N4)가 입력되면 턴온되어 제1전원전압(VDD)를 상기 제5출력신호(N5)로 공급한다.
상기 제19스위칭소자(M19)의 제1전극에 상기 제5출력신호(N5)가 인가되고 제2전극에 상기 제2전원전압(VSS)이 인가되고, 제어전극은 상기 제3출력신호(N3)가 인가된다. 이러한 제19스위칭소자(M19)는 제어전극에 로우레벨의 제3출력신호(N3)가 입력되면 턴온되어 제2전원전압(VSS)를 제5출력신호(N5)로 공급한다.
상기 제3용량성소자(C3)는 제1전극은 상기 제19스위칭소자(M9)의 제어전극에 전기적으로 연결되고 제2전극은 상기 제9스위칭소자(M9)의 제1전극에 전기적으로 연결된다. 이러한 제3용량성소자(C3)는, 제19스위칭소자(M19)가 턴온되어 제2전원전압(VSS)를 제5출력신호(N5)로 공급할때, 제19스위칭소자(M19)의 게이트와 소스 사이에 전압을 저장한다. 이때의 게이트와 소스 사이에 전압은 제3출력전압(N3)과 제5출력전압(N5, OUT와 같음) 사이에 전압으로 제3용량성소자에 저장되어, 제2전원전압(VSS)출력시 손실되는 전압을 보상하여 제2전원전압(VSS)를 출력할수 있다.
여기서, 동일기판에 화소 회로를 생성할 때 발광제어 구동회로를 기판에 형성할 수 있게 되어 공정을 간단히 할 수 있기 위해서는 유기 전계 발광 표시 장치의 화소 회로와 발광제어 구동회로는 동일한 트랜지스터로 이루어져야 한다. 그리고 동일 기판상에 화소 회로와 발광제어 구동회로를 생성하면, 유기 전계 발광 표시 장치의 크기, 무게 및 원가등을 줄일 수 있게 된다. 도 4에서 발광제어 구동회로는 PMOS 트랜지스터를 이용하여 구성하였으므로, PMOS 트랜지스터를 이용하여 구 성한 화소 회로와 동일 기판에 형성하면, 공정을 간단하게 할 수 있다.
상기 발광제어구동회로의 PMOS 박막트랜지스터의 결정화 방법으로는 엑시머 레이저(Excimer Laser)를 사용한 레이저 결정화 방법(ELA)과 금속촉매(Promoting Material)을 사용한 금속촉매 결정화 방법(MIC:Metal Induced Crystallization)과 고상결정화(SPC:Solid Phase Crystallization)방법등이 있다. 이외에도 고온 고습한 분위기에서 결정화를 진행하는 고압결정화 방법(HPA:High Pressure Annealing)방법, 기존 레이저 결정화 방법에 마스크를 추가로 사용하는(SLS: Sequential Lateral Solidfication)방법들이 있다.
상기 레이저 결정화 방법은 박막트랜지스터를 다결정실리콘(Poly Silicon)으로 결정화 하는 방법중 가장 많이 이용되고 있다. 기존의 다결정 액정표시장치의 결정화 방법을 그대로 이용할 수 있을 뿐만 아니라 공정방법이 간단하며 공정방법에 대한 기술 개발이 완료된 상태이다.
상기 금속촉매 결정화 방법은 상기 레이저 결정화 방법을 사용하지 않고 저온에서 결정화 할 수 방법중 하나이다. 초기에는 비정질 실리콘(a-Si)표면에 금속촉매금속인 Ni, Co, Pd, Ti등을 증착 혹은 스핀코팅하여 상기 금속촉매 금속이 상기 비정질 실리콘 표면에 직접 침투하여 상기 비정질 실리콘의 상을 변화시키면서 결정화 하는 방법으로 저온에서 결정화 할 수 있는 장점이 있다.
상기 금속촉매 결정화 방법의 다른 하나는 상기 비정질 실리콘 표면에 금속층을 개재시킬 때 마스크를 이용해 상기 박막트랜지스터의 특정 영역에 니켈실리사이드와 같은 오염물이 개재되는 최대한 억제할 수 있는 장점이 있다. 상기 결정화 방법을 금속촉매유도측면결정화 방법(MILC:Metal Induced Lateral Crystallization)이라고 한다. 상기 금속촉매유도측면결정화 방법에 사용되는 마스크로는 섀도우 마스크(Shadow)마스크가 사용될 수 있는데 상기 섀도우 마스크는 선형 마스크 혹은 점형 마스크일 수 있다.
상기 금속촉매 결정화 방법의 또 다른 하나는 상기 비정질 실리콘 표면에 금속촉매층을 증착 혹은 스핀코팅할 때 캡핑층(Capping Layer)을 먼저 개재시켜 상기 비정질 실리콘으로 유입되는 금속 촉매량을 컨트롤하는 금속촉매유도캡핑층결정화 방법(MICC:Metal Induced Crystallization with Capping Layer)이 있다. 상기 캡핑층으로는 실리콘질화막(Silicon Nitride)막을 사용할 수 있다. 상기 실리콘 질화막의 두께에 따라 상기 금속 촉매층에서 상기 비정질 실리콘으로 유입되는 금속 촉매량이 달라진다. 이때 상기 실리콘 질화막으로 유입되는 금속 촉매는 상기 실리콘 질화막 전체에 형성될 수 도 있고, 섀도우 마스크등을 사용하여 선택적으로 형성될 수 있다. 상기 금속 촉매층이 상기 비정질 실리콘을 다결정 실리콘으로 결정화가 된 이후에 선택적으로 상기 캡핑층을 제거할 수 있다. 상기 캡핑층 제거방법에는 습식 식각방법(Wet Etching)방법 혹은 건식 식각방법(Dry Etching)을 사용할 수 있다. 추가적으로, 상기 다결정 실리콘이 형성된 이후에 게이트 절연막을 형성하고 상기 게이트 절연막 상에 게이트 전극을 형성한다. 상기 게이트 전극상에 층간절연막(Interlayer)을 형성할 수 있다. 상기 층간 절연막상에 비아홀(Via Hole)을 형성한 후에 불순물을 상기 비아홀을 통해서 결정화된 다결정실리콘 상으로 투입하여 내부의 형성된 금속촉매 불순물을 추가적으로 제거할 수 있다. 상기 금속 촉매 불 순물을 추가적으로 제거하는 방법을 게터링 공정(Gattering Process)라고 한다. 상기 게터링 공정에는 상기 불순물을 주입하는 공정외에 저온에서 박막트랜지스터를 가열하는 가열공정(Heating Process)이 있다. 상기 게터링 공정을 통해서 양질의 박막트랜지스터를 구현할 수 있다.
도 5를 참조하면, 도 4에 도시된 유기 전계 발광 표시 장치의 발광제어 구동회로의 구동 타이밍도가 도시되어 있다. 여기서, 본 발명의 일실시예에 따른 유기 전계 발광 표시장치의 발광제어 구동회로의 동작에 대하여 설명한다.
먼저 제1구동기간(T1)의 클럭신호(CLK)신호는 로우레벨, 부클럭신호(CLKB)는 하이레벨, 입력신호(IN)는 하이레벨 및 부입력신호(INB)는 로우레벨일 때의 구동방법이다.
먼저, 제1구동기간(T1)의 제1신호처리부(401, 도 4 참조)에서 제1스위칭소자(M1), 제5스위칭소자(M5) 및 제6스위칭소자(M6)는 턴온되고, 제2스위칭소자(M2)와 제3스위칭소자(M3)는 턴오프 된다. 제5스위칭소자(M5)와 제6스위칭소자(M6)이 모두 턴온 되므로, 제4스위칭소자(M4)는 다이오드 구조로 연결되고, 제1출력신호(N1)는 제2전원전압(VSS)이 출력된다. 이때, 제1용량성소자(C1)는 제4스위칭소자(M4)의 문턱전압을 저장하여, 제2전원전압(VSS) 출력시 손실되는 문턱전압을 보상할수 있다.
다음, 제1구동기간(T1)의 제2신호처리부(402, 도 4 참조)에서 부클럭신호(CLKB)가 하이레벨일 경우 제1출력신호(N1)가 제2출력신호(N2)로 출력된다. 제7스위칭소자(M7)와 제12스위칭소자(M12)가 턴오프 되므로, 제1전원전압(VDD)와 제2 전원전압(VSS)가 제2출력신호(N2)로 출력될수 없다. 이때, 제1출력신호(N1)와 제2출력신호(N2)가 연결되어 있으므로, 제1출력신호(N1)와 동일한 값이 제2출력신호(N2)로 출력된다.
다음 제1구동기간(T1)의 제3신호처리부(403, 도 4 참조)에서 제13스위칭소자(M13)와 제15스위칭소자(M15)는 턴온되고, 제14스위칭소자(M14)는 턴오프 된다. 제3출력신호(N3)는 제13스위칭소자(M13)가 턴온되므로, 제3출력신호(N3)는 제1전원전압(VDD)이 출력된다.
다음 제1구동기간(T1)의 제4신호처리부(404, 도 4참조)에서 제17스위칭소자(M17)는 턴온되고, 제16스위칭소자(M16)는 턴오프 된다. 제4출력신호(N4)는 제17스위칭소자(M17)가 턴온되므로, 제4출력신호(N4)는 제2전원전압(VSS)이 출력된다.
그리고, 제1구동기간(T1)의 제5신호처리부(405, 도 4참조)에서 제18스위칭소자(M18)는 턴온되고, 제19스위칭소자(M19)는 턴오프 된다. 제5출력신호(N5)는 제18스위칭소자(M18)가 턴온되므로, 제5출력신호(N5)는 제1전원전압(VDD)이 출력된다.
다음, 제2구동기간(T2)의 클럭신호(CLK)신호는 하이레벨, 부클럭신호(CLKB)는 로우레벨, 입력신호(IN)는 로우레벨 및 부입력신호(INB)는 하이레벨일 때의 구동방법이다.
먼저, 제2구동기간(T2)의 제1신호처리부(401)에서 클럭신호(CLK)가 하이레벨일 경우 제1스위칭소자(M1)와 제6스위칭소자(M6)이 턴오프 되므로, 제1전원전압(VDD)와 제2전원전압(VSS)가 제1출력신호(N1)로 출력될 수 없다. 이때, 제1출력신호(N1)와 제2출력신호(N2)가 연결되어 있으므로, 제2출력신호(N2)와 동일한 값이 제1출력신호(N1)로 출력된다.
다음, 제2구동기간(T2)의 제2신호처리부(402)에서 제7스위칭소자(M7), 제11스위칭소자(M11) 및 제12스위칭소자(M12)는 턴온되고, 제8스위칭소자(M8)와 제9스위칭소자(M9)는 턴오프 된다. 제11스위칭소자(M11)와 제12스위칭소자(M12)가 턴온 되므로, 제10스위칭소자(M10)는 다이오드 구조로 연결되고, 제2출력신호(N2)는 제2전원전압(VSS)이 출력된다. 이때, 제2용량성소자(C2)는 제10스위칭소자(M10)의 문턱전압을 저장하여, 제2전원전압(VSS) 출력시 손실되는 문턱전압을 보상할수 있다.
다음 제2구동기간(T2)의 제3신호처리부(403)에서 제13스위칭소자(M13)와 제14스위칭소자(M14)는 턴온되고, 제15스위칭소자(M15)는 턴오프 된다. 제3출력신호(N3)는 제13스위칭소자(M13)가 턴온되므로, 제3출력신호(N3)는 제1전원전압(VDD)이 출력된다. 이때, 제 15스위칭소자(M15)가 없다면, 제1전원전압(VDD)과 제2전원전압(VSS)이 동시에 제3출력신호(N3)에 공급된다. 이를 방지 하기 위하여 제15스위칭소자(M15)를 제14스위칭 소자와 제2전원전압(VSS) 사이에 전기적으로 연결하여 제2전원전압(VSS)의 공급을 차단한다.
다음 제2구동기간(T2)의 제4신호처리부(404)에서 제17스위칭소자(M17)는 턴온되고, 제16스위칭소자(M16)는 턴오프 된다. 제4출력신호(N4)는 제17스위칭소자(M17)가 턴온되므로, 제4출력신호(N4)는 제2전원전압(VSS)이 출력된다.
그리고, 제2구동기간(T2)의 제5신호처리부(405)에서 제18스위칭소자(M18)는 턴온되고, 제19스위칭소자(M19)는 턴오프 된다. 제5출력신호(N5)는 제18스위칭소 자(M18)가 턴온되므로, 제5출력신호(N5)는 제1전원전압(VDD)이 출력된다.
다음, 제3구동기간(T3)의 클럭신호(CLK)신호는 로우레벨, 부클럭신호(CLKB)는 하이레벨, 입력신호(IN)는 로우레벨 및 부입력신호(INB)는 하이레벨일 때의 구동방법이다.
먼저, 제3구동기간(T3)의 제1신호처리부(401)에서 제1스위칭소자(M1) 내지 제3스위칭소자(M3) 및 제6스위칭소자(M6)는 턴온되고, 제5스위칭소자(M5)는 턴오프 된다. 제1출력신호(N1)는 제1스위칭소자(M1) 내지 제2스위칭소자(M2)가 턴온되므로, 제1출력신호(N1)는 제1전원전압(VDD)이 출력된다. 그리고, 제3스위칭소자(M3)가 턴온되어 제4스위칭소자(M4)는 다이오드 구조로 연결된다. 그래서, 제2전원전압(VSS)에서 공급되는 전압이 제4스위칭소자(M4)로 입력되는것을 차단할수 있다.
다음, 제3구동기간(T3)의 제2신호처리부(402)에서 부클럭신호(CLKB)가 하이레벨일 경우 제1출력신호(N1)가 제2출력신호(N2)로 출력된다. 제7스위칭소자(M7)와 제12스위칭소자(M12)가 턴오프 되므로, 제1전원전압(VDD)와 제2전원전압(VSS)가 제2출력신호(N2)로 출력될수 없다. 이때, 제1출력신호(N1)와 제2출력신호(N2)가 연결되어 있으므로, 제1출력신호(N1)와 동일한 값이 제2출력신호(N2)로 출력된다.
다음 제3구동기간(T3)의 제3신호처리부(403)에서 제14스위칭소자(M14)와 제15스위칭소자(M15)는 턴온되고, 제13스위칭소자(M13)는 턴오프 된다. 제3출력신호(N3)는 제14스위칭소자(M14)와 제15스위칭소자(M15)가 턴온되므로, 제3출력신호(N3)는 제2전원전압(VSS)이 출력된다.
다음 제3구동기간(T3)의 제4신호처리부(404)에서 제16스위칭소자(M16)는 턴 온되고, 제17스위칭소자(M17)는 턴오프 된다. 제4출력신호(N4)는 제16스위칭소자(M16)가 턴온되므로, 제4출력신호(N4)는 제1전원전압(VDD)이 출력된다.
그리고, 제3구동기간(T3)의 제5신호처리부(405)에서 제19스위칭소자(M19)는 턴온되고, 제18스위칭소자(M18)는 턴오프 된다. 제5출력신호(N5)는 제19스위칭소자(M19)가 턴온되므로, 제5출력신호(N5)는 제2전원전압(VSS)이 출력된다. 이때, 제3용량성소자(C3)는 제19스위칭소자(M19)의 게이트와 소스 사이에 전압을 저장한다. 이때의 게이트와 소스 사이에 전압은 제3출력전압(N3)과 제5출력전압(N5) 사이에 전압으로 제3용량성소자(C3)에 저장되어, 제2전원전압(VSS)출력시 손실되는 전압을 보상하여 제2전원전압(VSS)를 출력할수 있다.
여기서, 제1신호처리부(401) 내지 제5신호처리부(405)의 동작에 의해 입력신호(IN)의 펄스폭이 길어지면 출력신호(OUT)의 펄스폭이 길어지고 입력신호의 펄스폭이 짧아 지면 출력신호의 펄스폭이 짧아진다. 그리고, 입력신호의 펄스의 수와 동일하게 출력신호의 펄스의 수가 나타나게 되어 발광제어신호의 펄스폭과 그 수를 입력신호를 이용하여 조절할수 있게 된다. 이때, 입력신호의 펄스폭은 클럭신호의 1주기보다는 커야 한다.
상기 발광제어 신호처리부의 박막트랜지스터의 결정화 방법으로는 엑시머 레이저(Excimer Laser)를 사용한 레이저 결정화 방법(ELA)과 금속촉매(Promoting Material)을 사용한 금속촉매 결정화 방법(MIC:Metal Induced Crystallization)과 고상결정화(SPC:Solid Phase Crystallization)방법등이 있다. 이외에도 고온 고습한 분위기에서 결정화를 진행하는 고압결정화 방법(HPA:High Pressure Annealing) 방법, 기존 레이저 결정화 방법에 마스크를 추가로 사용하는(SLS: Sequential Lateral Solidfication)방법들이 있다.
상기 레이저 결정화 방법은 박막트랜지스터를 다결정실리콘(Poly Silicon)으로 결정화 하는 방법중 가장 많이 이용되고 있다. 기존의 다결정 액정표시장치의 결정화 방법을 그대로 이용할 수 있을 뿐만 아니라 공정방법이 간단하며 공정방법에 대한 기술 개발이 완료된 상태이다.
상기 금속촉매 결정화 방법은 상기 레이저 결정화 방법을 사용하지 않고 저온에서 결정화 할 수 방법중 하나이다. 초기에는 비정질 실리콘(a-Si)표면에 금속촉매금속인 Ni, Co, Pd, Ti등을 증착 혹은 스핀코팅하여 상기 금속촉매 금속이 상기 비정질 실리콘 표면에 직접 침투하여 상기 비정질 실리콘의 상을 변화시키면서 결정화 하는 방법으로 저온에서 결정화 할 수 있는 장점이 있다.
상기 금속촉매 결정화 방법의 다른 하나는 상기 비정질 실리콘 표면에 금속층을 개재시킬 때 마스크를 이용해 상기 박막트랜지스터의 특정 영역에 니켈실리사이드와 같은 오염물이 개재되는 최대한 억제할 수 있는 장점이 있다. 상기 결정화 방법을 금속촉매유도측면결정화 방법(MILC:Metal Induced Lateral Crystallization)이라고 한다. 상기 금속촉매유도측면결정화 방법에 사용되는 마스크로는 섀도우 마스크(Shadow)마스크가 사용될 수 있는데 상기 섀도우 마스크는 선형 마스크 혹은 점형 마스크일 수 있다.
상기 금속촉매 결정화 방법의 또 다른 하나는 상기 비정질 실리콘 표면에 금속촉매층을 증착 혹은 스핀코팅할 때 캡핑층(Capping Layer)을 먼저 개재시켜 상기 비정질 실리콘으로 유입되는 금속 촉매량을 컨트롤하는 금속촉매유도캡핑층결정화 방법(MICC:Metal Induced Crystallization with Capping Layer)이 있다. 상기 캡핑층으로는 실리콘질화막(Silicon Nitride)막을 사용할 수 있다. 상기 실리콘 질화막의 두께에 따라 상기 금속 촉매층에서 상기 비정질 실리콘으로 유입되는 금속 촉매량이 달라진다. 이때 상기 실리콘 질화막으로 유입되는 금속 촉매는 상기 실리콘 질화막 전체에 형성될 수 도 있고, 섀도우 마스크등을 사용하여 선택적으로 형성될 수 있다. 상기 금속 촉매층이 상기 비정질 실리콘을 다결정 실리콘으로 결정화가 된 이후에 선택적으로 상기 캡핑층을 제거할 수 있다. 상기 캡핑층 제거방법에는 습식 식각방법(Wet Etching)방법 혹은 건식 식각방법(Dry Etching)을 사용할 수 있다. 추가적으로, 상기 다결정 실리콘이 형성된 이후에 게이트 절연막을 형성하고 상기 게이트 절연막 상에 게이트 전극을 형성한다. 상기 게이트 전극상에 층간절연막(Interlayer)을 형성할 수 있다. 상기 층간 절연막상에 비아홀(Via Hole)을 형성한 후에 불순물을 상기 비아홀을 통해서 결정화된 다결정실리콘 상으로 투입하여 내부의 형성된 금속촉매 불순물을 추가적으로 제거할 수 있다. 상기 금속 촉매 불순물을 추가적으로 제거하는 방법을 게터링 공정(Gattering Process)라고 한다. 상기 게터링 공정에는 상기 불순물을 주입하는 공정외에 저온에서 박막트랜지스터를 가열하는 가열공정(Heating Process)이 있다. 상기 게터링 공정을 통해서 양질의 박막트랜지스터를 구현할 수 있다.
도 6을 참조하면, 본 발명의 다른 실시예에 의한 유기 전계 발광 표시 장치 및 그의 구동회로가 도시되어 있다. 이하에서 설명하는 발광제어 구동회로는 도 3에서 도시된 발광제어 구동부를 의미한다.
도 6에 나타낸 바와 같이, 본 발명에 따른 유기 전계 발광 표시 장치의 발광제어 구동회로는 도 4에서 도시된 발광제어 구동회로와 동일하게 제1신호처리부(601), 제2신호처리부(602), 제3신호처리부(603), 제4신호처리부(604) 및 제5신호처리부(605)로 이루어져 있다. 여기서, 각 신호처리부에 포함된 스위칭소자가 NMOS 트랜지스터로 구현되고, 각 신호처리부의 동작은 도 4와 동일하다.
도 6에서는 발광제어 구동회로는 NMOS 트랜지스터를 이용하여 구성하였으므로, NMOS 트랜지스터를 이용하여 구성한 화소 회로와 동일 기판에 형성하면, 공정을 간단하게 할 수 있다.
상기 발광제어 구동회로의 NMOS 박막트랜지스터의 결정화 방법으로는 엑시머 레이저(Excimer Laser)를 사용한 레이저 결정화 방법(ELA)과 금속촉매(Promoting Material)을 사용한 금속촉매 결정화 방법(MIC:Metal Induced Crystallization)과 고상결정화(SPC:Solid Phase Crystallization)방법등이 있다. 이외에도 고온 고습한 분위기에서 결정화를 진행하는 고압결정화 방법(HPA:High Pressure Annealing)방법, 기존 레이저 결정화 방법에 마스크를 추가로 사용하는(SLS: Sequential Lateral Solidfication)방법들이 있다.
상기 레이저 결정화 방법은 박막트랜지스터를 다결정실리콘(Poly Silicon)으로 결정화 하는 방법중 가장 많이 이용되고 있다. 기존의 다결정 액정표시장치의 결정화 방법을 그대로 이용할 수 있을 뿐만 아니라 공정방법이 간단하며 공정방법 에 대한 기술 개발이 완료된 상태이다.
상기 금속촉매 결정화 방법은 상기 레이저 결정화 방법을 사용하지 않고 저온에서 결정화 할 수 방법중 하나이다. 초기에는 비정질 실리콘(a-Si)표면에 금속촉매금속인 Ni, Co, Pd, Ti등을 증착 혹은 스핀코팅하여 상기 금속촉매 금속이 상기 비정질 실리콘 표면에 직접 침투하여 상기 비정질 실리콘의 상을 변화시키면서 결정화 하는 방법으로 저온에서 결정화 할 수 있는 장점이 있다.
상기 금속촉매 결정화 방법의 다른 하나는 상기 비정질 실리콘 표면에 금속층을 개재시킬 때 마스크를 이용해 상기 박막트랜지스터의 특정 영역에 니켈실리사이드와 같은 오염물이 개재되는 최대한 억제할 수 있는 장점이 있다. 상기 결정화 방법을 금속촉매유도측면결정화 방법(MILC:Metal Induced Lateral Crystallization)이라고 한다. 상기 금속촉매유도측면결정화 방법에 사용되는 마스크로는 섀도우 마스크(Shadow)마스크가 사용될 수 있는데 상기 섀도우 마스크는 선형 마스크 혹은 점형 마스크일 수 있다.
상기 금속촉매 결정화 방법의 또 다른 하나는 상기 비정질 실리콘 표면에 금속촉매층을 증착 혹은 스핀코팅할 때 캡핑층(Capping Layer)을 먼저 개재시켜 상기 비정질 실리콘으로 유입되는 금속 촉매량을 컨트롤하는 금속촉매유도캡핑층결정화 방법(MICC:Metal Induced Crystallization with Capping Layer)이 있다. 상기 캡핑층으로는 실리콘질화막(Silicon Nitride)막을 사용할 수 있다. 상기 실리콘 질화막의 두께에 따라 상기 금속 촉매층에서 상기 비정질 실리콘으로 유입되는 금속 촉매량이 달라진다. 이때 상기 실리콘 질화막으로 유입되는 금속 촉매는 상기 실리콘 질화막 전체에 형성될 수 도 있고, 섀도우 마스크등을 사용하여 선택적으로 형성될 수 있다. 상기 금속 촉매층이 상기 비정질 실리콘을 다결정 실리콘으로 결정화가 된 이후에 선택적으로 상기 캡핑층을 제거할 수 있다. 상기 캡핑층 제거방법에는 습식 식각방법(Wet Etching)방법 혹은 건식 식각방법(Dry Etching)을 사용할 수 있다. 추가적으로, 상기 다결정 실리콘이 형성된 이후에 게이트 절연막을 형성하고 상기 게이트 절연막 상에 게이트 전극을 형성한다. 상기 게이트 전극상에 층간절연막(Interlayer)을 형성할 수 있다. 상기 층간 절연막상에 비아홀(Via Hole)을 형성한 후에 불순물을 상기 비아홀을 통해서 결정화된 다결정실리콘 상으로 투입하여 내부의 형성된 금속촉매 불순물을 추가적으로 제거할 수 있다. 상기 금속 촉매 불순물을 추가적으로 제거하는 방법을 게터링 공정(Gattering Process)라고 한다. 상기 게터링 공정에는 상기 불순물을 주입하는 공정외에 저온에서 박막트랜지스터를 가열하는 가열공정(Heating Process)이 있다. 상기 게터링 공정을 통해서 양질의 박막트랜지스터를 구현할 수 있다.
상술한 바와 같이, 본 발명에 따른 유기 전계 발광 표시 장치 및 그의 구동회로는 발광제어 구동회로가 화소 회로와 동일한 트랜지스터로 구현되어, 공정비용 및 시간을 감소시켜 제조원가 절감하고 수율을 향상시키는 효과가 있다.
또한, 제1전원전압과 제2전원전압이 동시에 공급되는 것을 방지하는 스위칭소자를 통해서 발광제어 구동회로에 고장이나 발열 같은 이상증상이 발생하는 것을 방지하는 효과를 갖는다.
이상에서 설명한 것은 본 발명에 따른 유기 전계 발광 표시 장치 및 그의 구동회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (32)

  1. 클럭신호, 입력신호 및 부입력신호를 전달받아 제1출력신호를 생성하는 제1신호처리부;
    상기 제1출력신호, 부클럭신호, 제1부궤환신호 및 제2부궤환신호를 전달받아 제2출력신호를 생성하는 제2신호처리부;
    상기 제2출력신호, 상기 입력신호 및 상기 클럭신호를 전달받아 상기 제2출력신호의 부신호인 제3출력신호를 생성하는 제3신호처리부;
    상기 제2출력신호와 상기 제3출력신호를 전달받아 제4출력신호를 생성하는 제4신호처리부; 및
    상기 제3출력신호와 상기 제4출력신호를 전달받아 제5출력신호를 생성하는 제5신호처리부를 포함하고,
    상기 제3신호처리부에는 제1전원전압과 제2전원전압이 동시에 상기 제3출력신호에 인가되는 것을 차단하는 스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  2. 청구항 1 항에 있어서,
    상기 제1부궤환신호는 상기 제3출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  3. 청구항 1 항에 있어서,
    상기 제2부궤환신호는 상기 제4출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  4. 청구항 1 항에 있어서,
    상기 제1출력신호는 상기 클럭신호가 에이블신호에서만 출력되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  5. 청구항 1 항에 있어서,
    상기 제2출력신호는 상기 부클럭신호가 에이블신호에서만 출력되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  6. 청구항 1 항에 있어서,
    상기 제1신호처리부와 상기 제2신호처리부와 상기 제3신호처리부와 상기 제4신호처리부와 및 상기 제5신호처리부는 상기 제1전원전압과 상기 제2전원전압 사이에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  7. 청구항 1 항에 있어서,
    상기 제5출력신호는 유기 전계 발광 표시 장치의 구동회로의 출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  8. 청구항 1 항에 있어서,
    상기 제4출력신호는 유기 전계 발광 표시 장치의 구동회로의 부출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  9. 청구항 1 항에 있어서,
    상기 제1신호처리부는,
    상기 클럭신호에 의해 상기 제1전원전압을 스위칭하는 제1스위칭소자;
    상기 입력신호가 제어전극에 인가되어, 상기 제1스위칭소자에서 전달되는 상기 제1전원전압을 상기 제1출력신호로 출력하는 제2스위칭소자;
    상기 입력신호가 제어전극에 인가되어, 상기 제2전원전압이 상기 제1출력신호로 출력되는 것을 차단하는 제3스위칭 소자;
    상기 제3스위칭소자의 제1전극에 제1전극이 전기적으로 연결되고, 상기 제3스위칭소자의 제2전극에 제2전극이 전기적으로 연결된 제1용량성소자;
    상기 제3스위칭소자의 제1전극과 상기 제1용량성소자의 제1전극 사이에 제어전극이 전기적으로 연결되어, 상기 제2전원전압을 상기 제1출력신호로 출력하는 제4스위칭소자;
    상기 부입력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제4스위칭소자의 제어전극으로 전달하는 제5스위칭소자; 및
    상기 클럭신호에 의해 상기 제2전원전압을 상기 제4스위칭소자로 전달하는 제6스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  10. 청구항 1 항에 있어서,
    상기 제2신호처리부는,
    상기 부클럭신호에 의해 상기 제1전원전압을 스위칭하는 제7스위칭소자;
    상기 제3출력신호가 제어전극에 인가되어, 상기 제7스위칭소자에서 전달되는 상기 제1전원전압을 상기 제2출력신호로 출력하는 제8스위칭소자;
    상기 제3출력신호가 제어전극에 인가되어, 상기 제2전원전압이 상기 제2출력신호로 출력되는 것을 차단하는 제9스위칭소자;
    상기 제9스위칭소자의 제1전극에 제1전극이 전기적으로 연결되고, 상기 제9스위칭소자의 제2전극에 제2전극이 전기적으로 연결된 제2용량성소자;
    상기 제9스위칭소자의 제1전극과 상기 제2용량성소자의 제1전극 사이에 제어전극이 전기적으로 연결되어, 상기 제2전원전압을 상기 제2출력신호로 출력하는 제10스위칭소자;
    상기 제4출력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제10스위칭소자의 제어전극으로 전달하는 제11스위칭소자; 및
    상기 부클럭신호에 의해 상기 제2전원전압을 상기 제10스위칭소자로 전달하는 제12스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  11. 청구항 1 항에 있어서,
    상기 제3신호처리부는,
    상기 제2출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제3출력신호로 출력하는 제13스위칭소자;및
    상기 입력신호가 제어전극에 인가되어, 상기 스위칭소자에서 전달되는 상기 제2전원전압을 상기 제3출력신호로 출력하는 제14스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  12. 삭제
  13. 청구항 1 항에 있어서,
    상기 제4신호처리부는,
    상기 제3출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제4출력신호로 출력하는 제16스위칭소자; 및
    상기 제2출력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제4출력신호로 출력하는 제17스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  14. 청구항 1 항에 있어서,
    상기 제5신호처리부는,
    상기 제4출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제5출력신호로 출력하는 제18스위칭소자;
    상기 제3출력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제5출력신호로 출력하는 제19스위칭소자; 및
    상기 제19스위칭소자의 제어전극과 제1전극이 전기적으로 연결되고, 상기 제19스위칭소자의 제1전극에 제2전극이 전기적으로 연결된 제3용량성소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  15. 청구항 1 항에 있어서,
    상기 제1신호처리부 내지 상기 제5신호처리부는 복수의 스위칭소자를 포함하며, 상기 복수의 스위칭소자는 PMOS트랜지스터 또는 NMOS트랜지스터로만 구현되는 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  16. 청구항 1 항에 있어서,
    상기 클럭신호와 상기 부클럭신호는 로우레벨과 하이레벨이 반대되는 신호이고, 상기 입력신호와 상기 부입력신호도 로우레벨과 하이레벨이 반대되는 신호인 것을 특징으로 하는 유기 전계 발광 표시 장치의 구동회로.
  17. 데이터선에 데이터신호를 공급하는 데이터구동부;
    주사선에 주사신호를 공급하는 주사구동부;
    발광제어선에 발광신호를 공급하는 발광제어 구동부; 및
    상기 데이터선, 상기 주사선 및 상기 발광제어선에 의해 정의되는 영역에 형성되는 화소에 의해 화상을 표현하는 화소부를 포함하는 유기 전계 발광 표시 장치에 있어서,
    상기 발광제어 구동부는
    클럭신호, 입력신호 및 부입력신호를 전달받아 제1출력신호를 생성하는 제1신호처리부;
    상기 제1출력신호, 부클럭신호, 제1부궤환신호 및 제2부궤환신호를 전달받아 제2출력신호를 생성하는 제2신호처리부;
    상기 제2출력신호, 상기 입력신호 및 상기 클럭신호를 전달받아 상기 제2출력신호의 부신호인 제3출력신호를 생성하는 제3신호처리부;
    상기 제2출력신호와 상기 제3출력신호를 전달받아 제4출력신호를 생성하는 제4신호처리부; 및
    상기 제3출력신호와 상기 제4출력신호를 전달받아 제5출력신호를 생성하는 제5신호처리부를 포함하고,
    상기 제3신호처리부에는 제1전원전압과 제2전원전압이 동시에 상기 제3출력신호에 인가되는 것을 차단하는 스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치.
  18. 청구항 17항에 있어서,
    상기 제1부궤환신호는 상기 제3출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  19. 청구항 17항에 있어서,
    상기 제2부궤환신호는 상기 제4출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  20. 청구항 17항에 있어서,
    상기 제1출력신호는 상기 클럭신호가 에이블신호에서만 출력되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  21. 청구항 17항에 있어서,
    상기 제2출력신호는 상기 부클럭신호가 에이블신호에서만 출력되는 것을 특징으로 하는 유기 전계 발광 표시 장치.
  22. 청구항 17항에 있어서,
    상기 제1신호처리부와 상기 제2신호처리부와 상기 제3신호처리부와 상기 제4신호처리부와 및 상기 제5신호처리부는 상기 제1전원전압과 상기 제2전원전압 사이에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  23. 청구항 17항에 있어서,
    상기 제4출력신호는 상기 발광제어 구동부의 부출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  24. 청구항 17항에 있어서,
    상기 제5출력신호는 상기 발광제어 구동부의 출력신호인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  25. 청구항 17항에 있어서,
    상기 제1신호처리부는,
    상기 클럭신호에 의해 상기 제1전원전압을 스위칭하는 제1스위칭소자;
    상기 입력신호가 제어전극에 인가되어, 상기 제1스위칭소자에서 전달되는 상기 제1전원전압을 상기 제1출력신호로 출력하는 제2스위칭소자;
    상기 입력신호가 제어전극에 인가되어, 상기 제2전원전압이 상기 제1출력신호로 출력되는 것을 차단하는 제3스위칭소자;
    상기 제3스위칭소자의 제1전극에 제1전극이 전기적으로 연결되고, 상기 제3스위칭소자의 제2전극에 제2전극이 전기적으로 연결된 제1용량성소자;
    상기 제3스위칭소자의 제1전극과 상기 제1용량성소자의 제1전극 사이에 제어전극이 전기적으로 연결되어, 상기 제2전원전압을 상기 제1출력신호로 출력하는 제4스위칭소자;
    상기 부입력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제4스위칭소자의 제어전극으로 전달하는 제5스위칭소자; 및
    상기 클럭신호에 의해 상기 제2전원전압을 상기 제4스위칭소자로 전달하는 제6스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치.
  26. 청구항 17항에 있어서,
    상기 제2신호처리부는,
    상기 부클럭신호에 의해 상기 제1전원전압을 스위칭하는 제7스위칭소자;
    상기 제3출력신호가 제어전극에 인가되어, 상기 제7스위칭소자에서 전달되는 상기 제1전원전압을 상기 제2출력신호로 출력하는 제8스위칭소자;
    상기 제3출력신호가 제어전극에 인가되어, 상기 제2전원전압이 상기 제2출력신호로 출력되는 것을 차단하는 제9스위칭소자;
    상기 제9스위칭소자의 제1전극에 제1전극이 전기적으로 연결되고, 상기 제9스위칭소자의 제2전극에 제2전극이 전기적으로 연결된 제2용량성소자;
    상기 제9스위칭소자의 제1전극과 상기 제2용량성소자의 제1전극 사이에 제어전극이 전기적으로 연결되어, 상기 제2전원전압을 상기 제2출력신호로 출력하는 제10스위칭소자;
    상기 제4출력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제10스위칭소자의 제어전극으로 전달하는 제11스위칭소자; 및
    상기 부클럭신호에 의해 상기 제2전원전압을 상기 제10스위칭소자로 전달하는 제12스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치.
  27. 청구항 17항에 있어서,
    상기 제3신호처리부는,
    상기 제2출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제3출력신호로 출력하는 제13스위칭소자; 및
    상기 입력신호가 제어전극에 인가되어, 상기 스위칭 소자에서 전달되는 상기 제2전원전압을 상기 제3출력신호로 출력하는 제14스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치.
  28. 삭제
  29. 청구항 17항에 있어서,
    상기 제4신호처리부는,
    상기 제3출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제4출력신호로 출력하는 제16스위칭소자; 및
    상기 제2출력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제4출력신호로 출력하는 제17스위칭소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치.
  30. 청구항 17항에 있어서,
    상기 제5신호처리부는,
    상기 제4출력신호가 제어전극에 인가되어, 상기 제1전원전압을 상기 제5출력신호로 출력하는 제18스위칭소자;
    상기 제3출력신호가 제어전극에 인가되어, 상기 제2전원전압을 상기 제5출력신호로 출력하는 제19스위칭소자; 및
    상기 제19스위칭소자의 제어전극에 제1전극이 전기적으로 연결되고, 상기 제19스위칭소자의 제1전극에 제2전극이 전기적으로 연결된 제3용량성소자를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 표시 장치.
  31. 청구항 17항에 있어서,
    상기 발광제어 구동부는 복수의 스위칭 소자를 포함하며, 상기 화소부의 스위칭 소자와 동일한 소자인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  32. 청구항 17항에 있어서,
    상기 클럭신호와 상기 부클럭신호는 로우레벨과 하이레벨이 반대되는 신호이고, 상기 입력신호와 상기 부입력신호도 로우레벨과 하이레벨이 반대되는 신호인 것을 특징으로 하는 유기 전계 발광 표시 장치.
KR1020060138323A 2006-12-29 2006-12-29 유기 전계 발광 표시 장치 및 그의 구동회로 KR100824900B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060138323A KR100824900B1 (ko) 2006-12-29 2006-12-29 유기 전계 발광 표시 장치 및 그의 구동회로
US11/976,657 US8018407B2 (en) 2006-12-29 2007-10-26 Light emitting driver and electroluminescent display including such light emitting driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138323A KR100824900B1 (ko) 2006-12-29 2006-12-29 유기 전계 발광 표시 장치 및 그의 구동회로

Publications (1)

Publication Number Publication Date
KR100824900B1 true KR100824900B1 (ko) 2008-04-23

Family

ID=39572464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138323A KR100824900B1 (ko) 2006-12-29 2006-12-29 유기 전계 발광 표시 장치 및 그의 구동회로

Country Status (2)

Country Link
US (1) US8018407B2 (ko)
KR (1) KR100824900B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835626B2 (ja) 2008-04-03 2011-12-14 ソニー株式会社 シフトレジスタ回路、表示パネル及び電子機器
KR101975581B1 (ko) 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
KR20160076179A (ko) * 2014-12-22 2016-06-30 삼성디스플레이 주식회사 전계발광 디스플레이 장치 및 그 구동 방법
KR102463953B1 (ko) * 2016-05-25 2022-11-08 삼성디스플레이 주식회사 발광 제어 구동부 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002583A (ko) * 2003-06-27 2005-01-07 산요덴키가부시키가이샤 표시 장치
KR20050065442A (ko) * 2003-12-25 2005-06-29 산요덴키가부시키가이샤 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921510B2 (ja) * 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
CN100428592C (zh) * 2001-03-05 2008-10-22 富士施乐株式会社 发光元件驱动装置和发光元件驱动系统
US6720942B2 (en) * 2002-02-12 2004-04-13 Eastman Kodak Company Flat-panel light emitting pixel with luminance feedback
TWI238374B (en) * 2004-06-17 2005-08-21 Au Optronics Corp Organic light emitting diode display, display luminance compensating device thereof, and compensating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002583A (ko) * 2003-06-27 2005-01-07 산요덴키가부시키가이샤 표시 장치
KR20050065442A (ko) * 2003-12-25 2005-06-29 산요덴키가부시키가이샤 표시 장치

Also Published As

Publication number Publication date
US20080158109A1 (en) 2008-07-03
US8018407B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
KR100865393B1 (ko) 유기 전계 발광 표시 장치 및 그의 구동회로
US8013810B2 (en) Scan driving circuit, electroluminescent display having the same
KR100833756B1 (ko) 유기 전계 발광 표시 장치
US8040303B2 (en) Organic light emitting display
KR100865394B1 (ko) 유기 전계 발광 표시 장치
JP4074871B2 (ja) トランジスターとその製造方法及び発光表示装置
EP2006904B1 (en) Organic light emitting diode display device and method of fabricating the same
KR101358179B1 (ko) 반도체장치 및 그 구동방법
US8416157B2 (en) Organic light emitting display and driving circuit thereof
JP5520919B2 (ja) 発光装置
KR100846971B1 (ko) 유기 전계 발광 표시 장치 및 그의 구동회로
JP4944689B2 (ja) 有機電界発光表示装置及びその駆動回路
JP2006018277A (ja) 発光表示装置
KR100824900B1 (ko) 유기 전계 발광 표시 장치 및 그의 구동회로
KR100658257B1 (ko) 발광 표시장치
KR20060001343A (ko) 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
JP2006039521A (ja) アクティブマトリクス型表示装置及び負荷の駆動装置
JP4999446B2 (ja) 発光装置
KR20080042616A (ko) 유기 전계 발광 표시 장치의 화소 회로
KR100648674B1 (ko) 발광 표시 장치 및 그 구동 방법
KR102273542B1 (ko) 표시장치
KR20060001344A (ko) 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
KR20070071320A (ko) 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법
KR20050104606A (ko) 발광표시 장치의 게이트 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12