KR20080042616A - 유기 전계 발광 표시 장치의 화소 회로 - Google Patents

유기 전계 발광 표시 장치의 화소 회로 Download PDF

Info

Publication number
KR20080042616A
KR20080042616A KR1020060111296A KR20060111296A KR20080042616A KR 20080042616 A KR20080042616 A KR 20080042616A KR 1020060111296 A KR1020060111296 A KR 1020060111296A KR 20060111296 A KR20060111296 A KR 20060111296A KR 20080042616 A KR20080042616 A KR 20080042616A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
electrically connected
light emitting
pixel circuit
Prior art date
Application number
KR1020060111296A
Other languages
English (en)
Other versions
KR100834065B1 (ko
Inventor
한민구
신희선
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020060111296A priority Critical patent/KR100834065B1/ko
Publication of KR20080042616A publication Critical patent/KR20080042616A/ko
Application granted granted Critical
Publication of KR100834065B1 publication Critical patent/KR100834065B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 유기 전계 발광 표시 장치 및 그의 화소 회로에 관한 것으로서, 해결하고자 하는 기술적 과제는 클럭 신호를 이용하여 용량성 소자를 초기화하는 동시에 트랜지스터의 문턱 전압을 저장하는데 있다. 이를 위해 본 발명은 제1전원전압을 공급하는 제1전원전압선과, 클럭 신호를 공급하는 제1신호입력부와, 상기 제1전원전압선과 전기적으로 연결되는 제1트랜지스터와, 상기 제1신호입력부와 전기적으로 연결되는 제2트랜지스터와, 상기 제1트랜지스터의 제어 전극과 제1전극 사이의 전압을 유지하는 제1용량성 소자와, 상기 제1트랜지스터의 제어 전극과 제2전극 사이에 상기 제2트랜지스터가 전기적으로 연결된 유기 전계 발광 표시 장치 및 그의 화소 회로를 개시한다.
AMOLED, 문턱 전압, 초기화, 트랜지스터, 데이터 전압

Description

유기 전계 발광 표시 장치 및 그의 화소 회로{ORGANIC ELECTRO-LUMINESCENCE DISPLAY DEVICE AND PIXEL CIRCUIT THEREOF}
도 1은 통상의 유기 전계 발광 소자를 도시한 개략도이다.
도 2a는 유기 전계 발광 표시 장치중 전압 프로그래밍 방식의 화소 회로를 도시한 것이고, 도 2b는 도 2a에 도시된 화소 회로의 구동 타이밍도이다.
도 3은 본 발명의 유기 전계 발광 표시 장치의 구성을 도시한 개략도이다.
도 4는 본 발명에 따른 유기 전계 발광 표시 장치용 화소 회로의 기본 회로를 도시한 것이다.
도 5는 도 4의 기본 회로에서 클럭 신호의 시간 변화에 따른 노드 A와 노드 B의 전압 변화를 도시한 그래프이다.
도 6은 본 발명의 일실시예에 따른 유기 전계 발광 표시 장치용 화소 회로를 도시한 회로도이다.
도 7은 도 6에 도시된 화소 회로의 구동 타이밍도이다.
도 8은 도 7에 도시된 구동 타이밍에 따른 제1트랜지스터의 제어 전극 전압 변화를 도시한 그래프이다.
도 9a 및 도 9b는 도 6에 도시된 제1트랜지스터의 문턱 전압 변화에 따른 유기 전계 발광 소자에 흐르는 전류의 변화를 도시한 그래프이다.
도 10은 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치용 화소 회로를 도시한 회로도이다.
도 11은 도 10에 도시된 회로의 구동 타이밍도이다.
도 12는 도 10에 도시된 구동 타이밍에 따른 제1트랜지스터의 제어 전극 전압 변화를 도시한 그래프이다.
도 13a 및 도 13b는 도 10에 도시된 제3트랜지스터의 문턱 전압 변화에 따른 유기 전계 발광 소자에 흐르는 전류의 변화를 도시한 그래프이다.
도 14a 및 도 14b는 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치용 화소 회로를 도시한 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 본 발명의 화소 회로가 적용되는 유기 전계 발광 표시 장치
102; 기판 110; 주사 구동부
120; 데이터 구동부 130; 클럭 구동부
140; 패널 142; 화소 회로
본 발명은 유기 전계 발광 표시 장치 및 그의 화소 회로에 관한 것으로서, 보다 상세하게는 클럭 신호를 이용하여 용량성 소자를 초기화하고, 트랜지스터의 문턱 전압을 저장할 수 있는 유기 전계 발광 표시 장치 및 그의 화소 회로에 관한 것이다.
일반적으로 유기 전계 발광 소자(다이오드)는 애노드에 정공을 주입하고 캐소드에 전자를 주입함으로써 형광 혹은 인광 유기 화합물에서 전자와 정공이 결합하여 발광하는 장치이다. 이러한 유기 전계 발광 소자는 도 1에 도시된 바와 같이 애노드 전극(ITO), 유기 박막 및 캐소드 전극을 기본 구조로 한다. 상기 유기 박막은 전자와 정공이 만나 여기자(exciton)를 형성하여 발광하는 발광층(emitting layer, EML), 전자를 수송하는 전자 수송층(electron transport layer, ETL), 정공을 수송하는 정공 수송층(hole transport layer, HTL)으로 구성될 수 있다. 또한, 상기 전자 수송층의 일측면에는 전자를 주입하는 전자 주입층(electron injecting layer, EIL)이 형성되고, 상기 정공 수송층의 일면에는 정공을 주입하는 정공 주입층(hole injecting layer, HIL)이 더 형성될 수 있다.
이와 같은 유기 전계 발광 소자를 구동하는 방식으로서는 수동 매트릭스(passive matrix) 구동 방식과 능동 매트릭스(active matrix) 구동 방식이 알려져 있다. 상기 수동 매트릭스 구동 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동함으로써 제작 공정이 단순하고 투자비가 적으나 대화면 구현시 전류 소모량이 많다는 단점이 있다. 상기 능동 매트릭스 구동 방식은 트랜지스터와 같은 능동 소자 및 용량성 소자를 각 화소에 형성함으로써 전류 소모량이 적고 화질 및 수명이 우수하며 중대형까지 확대 가능하다는 장점이 있다.
그러나, 종래의 유기 전계 발광 표시 장치 및 그의 화소 회로는 다수의 신호선(예를 들면, 주사선, 오토제로선 및 오토제로바선)이 필요하므로, 화소 회로와 그 주위 회로들이 다소 복잡해지는 문제가 있다.
한편, 고해상도 및 대면적의 표시 장치를 위해서는 되도록 빠른 데이터 전압의 프로그래밍 시간이 필요하다. 그런데, 종래의 화소 회로는 문턱 전압의 저장을 위해 트랜지스터의 다이오드 연결 구조를 채택한다.
주지된 바와 같이 이러한 다이오드 연결 구조를 채택한 문턱 전압 저장 방식은 제1용량성 소자에 비교적 긴 충전 시간과 비교적 긴 방전 시간을 필요로 한다. 실제로 종래의 화소 회로에서는 용량성 소자에 문턱 전압을 저장(보상)하는 시간이 대부분의 데이터 저장 시간을 차지한다. 따라서, 종래의 화소 회로는 고해상도 및 대면적의 유기 전계 발광 표시 장치에 적용하기 어려운 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 통상의 클럭 신호를 이용하여 용량성 소자를 신속하게 초기화하고 또한 용량성 소자에 트랜지스터의 문턱 전압을 신속하게 저장하여 보상할 수 있는 유기 전계 발광 표시 장치 및 그의 화소 회로를 제공하는데 있다.
본 발명의 다른 목적은 트랜지스터의 문턱 전압 및 데이터 전압을 신속하게 용량성 소자에 동시에 저장할 수 있는 유기 전계 발광 표시 장치 및 그의 화소 회로를 제공하는데 있다.
일반적으로 능동 매트릭스 구동 방식의 화소 회로에서는 엑시머 레이저 어닐링(Excimer Laser Annealing, ELA) 방식을 이용한 저온 결정화 실리콘 박막 트랜지 스터(Low Temperature Polycrystalline silicon Thin Film Transistors, LTPS-TFTs)가 채택될 수 있다. 그런데, 이와 같은 방법으로 제조된 트랜지스터는 엑시머 레이저의 에너지 편차로 인해 문턱 전압 변화와 같은 트랜지스터의 전기적 특성이 균일하지 않는 단점이 있다. 물론, 이로 인해 유기 전계 발광 소자의 전류 레벨 및 휘도도 균일하지 않게 된다. 이와 같이 트랜지스터의 전기적 특성이 균일하지 않은 현상을 보상하기 위해 다양한 화소 회로가 연구되고 있으며, 대표적으로 전류 프로그래밍(current programming) 방식과 전압 프로그래밍(voltage programming) 방식이 알려져 있다. 상기 전류 프로그래밍 방식은 문턱 전압 변화뿐만 아니라 캐리어 이동도까지 보상할 수 있는 것으로 알려져 있고, 상기 전압 프로그래밍 방식은 문턱 전압 변화의 보상에 매우 탁월한 것으로 알려져 있다.
아래에서는 대표적으로 전압 프로그래밍 방식에 의한 유기 전계 발광 표시 장치의 화소 회로의 구성 및 작용에 대해 설명한다.
도 2a를 참조하면, 유기 전계 발광 표시 장치중 전압 프로그래밍 방식의 화소 회로가 도시되어 있고, 도 2b를 참조하면, 도 2a에 도시된 화소 회로의 구동 타이밍도가 도시되어 있다. 이러한 화소 회로는 n×m개의 화소중 하나를 대표적으로 도시한 것이다.
도 2a에 도시된 바와 같이 전압 프로그래밍 방식 화소 회로는 주사 신호를 공급하는 주사선(SEL), 데이터 전압을 공급하는 데이터선(Vdata), 제1전원전압을 공급하는 제1전원전압선(VDD), 제2전원전압을 공급하는 제2전원전압선(VSS), 오토제로 신호를 공급하는 오토제로선(AZ), 오토제로바 신호를 공급하는 오토제로바 선(AZ), 제1트랜지스터 내지 제4트랜지스터(T1,T2,T3,T4), 제1,2용량성 소자(C1,C2) 및 유기 전계 발광 소자(OLED)로 이루어져 있다. 여기서, 상기 제1전원전압선(VDD)의 전압은 상기 제2전원전압선(VSS)의 전압에 비해 상대적으로 높은 레벨이다.
도 2b에 도시된 바와 같이 전압 프로그래밍 방식 화소 회로는 제3트랜지스터(T3)의 제어 전극에 오토제로선(AZ)으로부터 로우 레벨의 오토제로 신호가 공급되면 상기 제3트랜지스터(T3)가 턴온된다. 이어서, 제4트랜지스터(T4)의 제어 전극에 오토제로바선(AZB)으로부터 하이 레벨의 오토제로바 신호가 공급되면 상기 제4트랜지스터(T4)가 턴오프된다. 그러면, 상기 제1트랜지스터(T1)는 다이오드 형태로 연결되면서 제1용량성 소자(C1)에 상기 제1트랜지스터(T1)의 문턱 전압이 저장된다.(오토제로 동작) 다시 상기 오토제로 신호가 하이 레벨이 되고, 이어서 데이터선(Vdata)으로부터 로우 레벨의 데이터 전압이 인가되면, 상기 제1용량성 소자(C1)와 제2용량성 소자(C2)의 커플링 비(coupling ratio)에 의하여 문턱 전압이 보상된 형태의 데이터 전압이 제1트랜지스터(T1)의 제어 전극에 공급된다.(데이터 프로그래밍 동작) 이때 제1트랜지스터(T1)의 제어 전극 전압은 아래의 수학식 1과 같이 나타난다. 이어서 상기 오토제로바 신호가 로우 레벨이 되면, 수학식 1의 전압값에 의해 수학식 2와 같은 전류가 유기 전계 발광 소자(OLED)로 흘러 발광이 이루어진다.
[수학식 1]
Figure 112006082543866-PAT00001
Figure 112006082543866-PAT00002
여기서, VGS는 제1트랜지스터의 제어 전극 전압과 제1전극 사이의 전압, VDD는 제1전원전압선으로부터 공급되는 제1전원전압, VTH는 제1트랜지스터의 문턱 전압, Vdata는 공급된 데이터 전압, C1 및 C2는 제1용량성 소자 및 제2용량성 소자의 각 커패시턴스이다.
[수학식 2]
Figure 112006082543866-PAT00003
Figure 112006082543866-PAT00004
Figure 112006082543866-PAT00005
여기서, IOLED는 유기 전계 발광 소자에 흐르는 전류, VGS는 제1트랜지스터의 제어 전극과 제1전극 사이의 전압, Vdata는 공급된 데이터 전압, |VTH|는 제1트랜지스터의 문턱 전압, β는 제1트랜지스터의 전기 전도도에 관계된 함수이다. 이는 아래의 수학식 3과 같다.
[수학식 3]
Figure 112006082543866-PAT00006
여기서, 상기 μ는 정공 또는 전자의 이동도이고, COX는 절연막의 커패시턴스이며, W 및 L은 각각 제1트랜지스터의 채널 폭 및 길이이다.
상기 수학식 2에서 나타낸 바와 같이 도 2a에 도시한 화소 회로에 의하면 유기 전계 발광 소자에 흐르는 전류(IOLED)는 제1트랜지스터의 문턱 전압에 관계없이 데이터선으로부터 공급되는 데이터 전압에만 대응하여 흐른다. 즉, 상기의 화소 회로에 따르면 제1트랜지스터의 문턱 전압의 편차가 보상되기 때문에 고계조의 유기 전계 발광 표시 장치를 구현할 수 있다.
그러나, 이러한 화소 회로는 3개의 다른 신호선(주사선, 오토제로선 및 오토제로바선)이 필요하므로, 화소 회로와 그 주위 회로들이 다소 복잡해지는 문제가 있다.
한편, 고해상도 및 대면적의 표시 장치를 위해서는 되도록 빠른 데이터 전압의 프로그래밍 시간이 필요하다. 그런데, 상술한 화소 회로는 문턱 전압의 저장을 위해 트랜지스터의 다이오드 연결 구조를 채택한다.
주지된 바와 같이 이러한 다이오드 연결 구조를 채택한 문턱 전압 저장 방식은 제1용량성 소자에 비교적 긴 충전 시간과 비교적 긴 방전 시간을 필요로 한다. 실제로 도 2a에 도시된 화소 회로에서는 용량성 소자에 문턱 전압을 저장(보상)하는 시간이 대부분의 데이터 저장 시간을 차지한다. 따라서, 도 2a에 도시된 화소 회로는 고해상도 및 대면적의 유기 전계 발광 표시 장치에 적용하기 어려운 문제가 있다.
상기한 목적을 달성하기 위해 본 발명의 일실시예에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로는 제1전원전압을 공급하는 제1전원전압선과, 클럭 신호를 공급하는 제1신호입력부와, 상기 제1전원전압선과 전기적으로 연결되는 제1트랜지스터와, 상기 제1신호입력부와 전기적으로 연결되는 제2트랜지스터와, 상기 제1트랜지스터의 제어 전극과 제1전극 사이의 전압을 유지하는 제1용량성 소자를 포함하고, 상기 제1트랜지스터의 제어 전극과 제2전극 사이에 상기 제2트랜지스터가 전기적으로 연결될 수 있다.
여기서, 상기 제2트랜지스터의 제1전극은 상기 제1신호입력부에 전기적으로 연결되고, 상기 제2트랜지스터의 제어 전극은 상기 제1트랜지스터의 제2전극에 전기적으로 연결되며, 상기 제2트랜지스터의 제2전극은 상기 제1트랜지스터의 제어 전극에 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터의 제2전극과 상기 제2트랜지스터의 제어 전극 사이에는 제3트랜지스터가 전기적으로 연결될 수 있다.
또한, 상기 제3트랜지스터는 제1전극이 상기 제1트랜지스터의 제2전극에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 제2트랜지스터의 제어 전극에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터의 제2전극에는 유기 전계 발광 소자가 전기적으로 연결되고, 상기 유기 전계 발광 소자에는 제2전원전압을 공급하는 제2전원전압선이 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터에는 제4트랜지스터가 전기적으로 연결되고, 상기 제4트랜지스터에는 데이터 신호를 공급하는 데이터선이 전기적으로 연결될 수 있다.
또한, 상기 제4트랜지스터는 제1전극이 데이터선에 전기적으로 연결되고, 상기 제4트랜지스터의 제2전극은 제1트랜지스터의 제어 전극에 전기적으로 연결되며, 상기 제4트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터의 제어 전극과 상기 제4트랜지스터의 제2전극 사이에는 제1트랜지스터의 문턱 전압을 보상하며 데이터 전압을 저장하는 제2용량성 소자가 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터는 폴리 실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 유기 박막 트랜지스터 및 그 등가물중 선택된 어느 하나일 수 있다.
또한, 상기 폴리 실리콘 박막 트랜지스터는 레이저 결정화 방법, 금속 유도 결정화 방법, 고압 결정화 방법 및 그 등가 방법중 선택된 어느 하나로 형성될 수 있다.
또한, 상기 제1트랜지스터는 PMOS, NMOS 및 그 등가물중 선택된 어느 하나일 수 있다.
상기한 목적을 달성하기 위해 본 발명의 다른 실시예에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로는 제1전원전압을 공급하는 제1전원전압선과, 클럭 신호를 공급하는 제1신호입력부와, 상기 제1전원전압선과 전기적으로 연결되는 제1트랜지스터와, 상기 제1신호입력부와 전기적으로 연결되는 제2트랜지스터와, 상기 제1트랜지스터의 제어 전극과 제1전극 사이의 전압을 유지하는 제1용량성 소자와, 상기 제1트랜지스터의 제어 전극과 상기 제1전원전압선 사이에 전기적으로 연결된 제3트랜지스터를 포함하고, 상기 제1트랜지스터의 제어 전극과 제2전극 사이에 상기 제2트랜지스터가 전기적으로 연결될 수 있다.
여기서, 상기 제3트랜지스터의 제2전극에는 유기 전계 발광 소자가 전기적으로 연결되고, 상기 유기 전계 발광 소자에는 제2전원전압을 공급하는 제2전원전압선이 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터의 제2전극 및 제2트랜지스터의 제어 전극에는 제4트랜지스터의 제1전극이 전기적으로 연결되고, 상기 제4트랜지스터의 제2전극은 상기 제3트랜지스터의 제2전극에 전기적으로 연결되며, 상기 제4트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터에는 제5트랜지스터가 전기적으로 연결되고, 상기 제5트랜지스터에는 데이터 신호를 공급하는 데이터선이 전기적으로 연결될 수 있다.
또한, 상기 제5트랜지스터는 제1전극이 데이터선에 전기적으로 연결되고, 상 기 제5트랜지스터의 제2전극은 제1트랜지스터의 제1전극에 전기적으로 연결되며, 상기 제5트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터의 제1전극과 제1용량성 소자 사이에는 제1트랜지스터의 문턱 전압을 보상하며 데이터 전압이 저장되는 제2용량성 소자가 전기적으로 연결될 수 있다.
또한, 상기 제1트랜지스터의 문턱 전압과 상기 제3트랜지스터의 문턱 전압은 같을 수 있다.
또한, 상기 제3트랜지스터는 폴리 실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 유기 박막 트랜지스터 및 그 등가물중 선택된 어느 하나일 수 있다.
또한, 상기 폴리 실리콘 박막 트랜지스터는 레이저 결정화 방법, 금속 유도 결정화 방법, 고압 결정화 방법 및 그 등가 방법중 선택된 어느 하나로 형성될 수 있다.
또한, 상기 제3트랜지스터는 PMOS, NMOS 및 그 등가물중 선택된 어느 하나일 수 있다.
또한, 상기 제2트랜지스터의 제1전극과 제1신호입력부 사이에는 제3트랜지스터가 전기적으로 연결될 수 있다.
상기 제3트랜지스터는 제1전극이 상기 제1신호입력부에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 제2트랜지스터의 제1전극에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 주사 신호를 인가하는 주사선에 전기적으로 연결될 수 있다.
상기 제1트랜지스터의 제2전극과 유기 전계 발광 소자 사이에는 제3트랜지스터가 전기적으로 연결될 수 있다.
상기 제3트랜지스터는 제1전극이 상기 제1트랜지스터의 제2전극에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 유기 전계 발광 소자의 애노드에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 부주사선 및 발광 제어선중 선택된 어느 하나에 전기적으로 연결될 수 있다.
상기와 같이 하여 본 발명의 일실시예에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로는 통상의 클럭 신호를 이용하여 용량성 소자를 신속히 초기화하고, 또한 제1트랜지스터의 문턱 전압이 반영된 값을 용량성 소자에 신속히 저장할 수 있게 된다. 따라서, 본 발명에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로는 회로 동작이 빨라진다.
또한, 상기와 같이 하여 본 발명의 다른 실시예에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로 역시 통상의 클럭 신호를 이용하여 제1용량성 소자를 신속히 초기화시키게 된다. 더불어, 본 발명은 제1용량성 소자에 제1트랜지스터의 문턱 전압이 반영된 값을 신속히 저장할뿐만 아니라 제2용량성 소자에 데이터 전압을 동시에 저장한다. 따라서, 본 발명에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로는 회로 동작이 더욱 빨라진다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명을 명확하게 설명하기 위해 첨부된 도면에서 발명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 3을 참조하면, 본 발명이 적용될 수 있는 유기 전계 발광 표시 장치의 구성이 개략적으로 도시되어 있다.
도 3에 도시된 바와 같이 유기 전계 발광 표시 장치(100)는 주사 구동부(110), 데이터 구동부(120), 클럭 구동부(130) 및 유기 전계 발광 표시 패널(140)(이하, 패널(140))을 포함할 수 있다.
상기 주사 구동부(110)는 다수의 주사선(S1,...,Sn)을 통하여 상기 패널(140)에 주사 신호를 순차적으로 공급할 수 있다.
또한, 상기 데이터 구동부(120)는 다수의 데이터선(D1,...,Dm)을 통하여 상기 패널(140)에 데이터 전압을 공급할 수 있다.
또한, 상기 클럭 구동부(130)는 다수의 제1신호입력부(CLK1,...,CLKm)를 통하여 상기 패널(140)에 클럭 신호를 공급할 수 있다.
또한, 상기 패널(140)은 열방향으로 배열되어 있는 다수의 주사선(S1,...,Sn)과, 행방향으로 배열되는 다수의 데이터선(D1,...,Dm) 및 제1신호입력부(CLK1,...,CLKm)와, 상기 주사선(S1,...,Sn)과 데이터선(D1,...,Dm)에 의해 정의되는 화소 회로(142)를 포함할 수 있다. 여기서, 상기 화소 회로(142)는 이웃하는 두 주사선과 이웃하는 두 데이터선에 의해 정의되는 화소 영역에 형성될 수 있다. 물론, 상술한 바와 같이 상기 주사선(S1,...,Sn)에는 상기 주사 구동부(110)로부터 주사 신호가 공급될 수 있고, 상기 데이터선(D1,...,Dm)에는 상기 데이터 구동부(120)로부터 데이터 전압이 공급될 수 있으며, 상기 제1신호입력부(CLK1,...,CLKm)에는 상기 클럭 구동부(130)로부터 클럭 신호가 공급될 수 있다. 더불어, 도면에서는 상기 클럭 구동부(130)를 별도로 도시하였으나 이러한 클럭 구동부(130)는 주사 구동부(110) 또는 데이터 구동부(120)에 함께 형성될 수 있다.
한편, 도 3에 도시된 바와 같이 이러한 주사 구동부(110), 데이터 구동부(120), 클럭 구동부(130) 및 패널(140)은 하나의 기판(102)에 모두 형성될 수 있다. 특히, 상기 구동부들(110,120,130)은 집적회로 형태로 하나의 기판(102)에 형성될 수 있다. 더욱이, 상기 구동부들(110,120,130)은 주사선(S1,...,Sn), 데이터선(D1,...,Dm), 제1신호입력부(CLK1,...,CLKm) 및 화소 회로(142)의 트랜지스터(도시되지 않음)를 형성하는 층과 동일 층에 형성될 수도 있다. 물론, 상기 구동부들(110,120,130)은 상기 기판(102)과 별도의 다른 기판(도시되지 않음)에 형성하고, 이를 상기 기판(102)에 전기적으로 연결할 수도 있다. 더불어, 상기 구동부들(110,120,130)은 상기 기판(102)에 전기적으로 연결하는 TCP(Tape Carrier Package), FPC(Flexible Printed Circuit), TAB(Tape Automatic Bonding), COG(Chip On Glass) 및 그 등가물중 선택된 어느 하나의 형태로 형성할 수 있으며, 본 발명에서 상기 구동부들(110,120,130)의 형태 및 형성 위치 등을 한정하는 것은 아니다.
도 4를 참조하면, 본 발명에 따른 유기 전계 발광 표시 장치용 화소 회로의 동작 이해를 위한 기본 회로가 도시되어 있다.
도 4에 도시된 바와 같이, 본 발명에 이용된 회로는 제1전원전압선(VDD), 제1신호입력부(CLK), 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제1용량성 소자(C1)를 포함할 수 있다.
상기 제1전원전압선(VDD)은 미리 정해진 제1전원전압을 회로에 공급할 수 있다. 물론, 이를 위해 상기 제1전원전압선(VDD)은 제1전원전압을 공급하는 제1전원전압 공급부(도시되지 않음)에 연결될 수 있다.
상기 제1신호입력부(CLK)는 미리 정해된 주파수의 클럭 신호를 회로에 공급할 수 있다. 물론, 이를 위해 상기 제1신호입력부(CLK)는 클럭 신호를 공급하는 클럭 구동부(도시되지 않음)에 연결될 수 있다.
상기 제1트랜지스터(T1)는 제어 전극, 제1전극 및 제2전극을 포함할 수 있다. 상기 제어 전극은 통상의 게이트 전극으로, 상기 제1전극은 통상의 소스 전극(또는 드레인 전극)으로, 상기 제2전극은 통상의 드레인 전극(또는 소스 전극)으로 정의할 수도 있다. 여기서, 상기 제1트랜지스터(T1)는 제1전극이 상기 제1전원전압 선(VDD)에 연결될 수 있다.
상기 제2트랜지스터(T2) 역시 제어 전극, 제1전극 및 제2전극을 포함할 수 있다. 또한, 상기 제2트랜지스터(T2)의 제어 전극은 상기 제1트랜지스터(T1)의 제2전극에 전기적으로 연결될 수 있다. 더욱이, 상기 제2트랜지스터(T2)의 제1전극은 상기 제1신호입력부(CLK)에 연결될 수 있다. 마지막으로, 상기 제2트랜지스터(T2)의 제2전극은 상기 제1트랜지스터(T1)의 제어 전극에 전기적으로 연결될 수 있다.
상기 제1용량성 소자(C1)는 상기 제1트랜지스터(T1)의 제어 전극과 제1전극 사이에 연결될 수 있다. 물론, 상기 제1용량성 소자(C1)는 상기 제2트랜지스터(T2)의 제2전극 및 제1전원전압선(VDD)에 연결될 수 있다.
여기서, 상기 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 일례로 PMOS일 수 있으나, 이러한 도전 형태로 본 발명을 한정하는 것은 아니다.
도 5를 참조하면, 도 4의 기본 회로에서 클럭 신호의 시간 변화에 따른 노드 A와 노드 B의 전압 변화가 도시되어 있다. 여기서, 노드 A는 제1트랜지스터(T1)의 제어 전극과 제2트랜지스터(T2)의 제2전극 사이이고, 노드 B는 제1트랜지스터(T1)의 제2전극과 제2트랜지스터(T2)의 제어 전극 사이이다.
먼저 하이 레벨의 클럭 신호가 제2트랜지스터(T2)의 제1전극에 인가될 경우, 상기 제2트랜지스터(T2)는 턴온된다. 즉, 하이 레벨의 클럭 신호는 기본적으로 노드 B의 전압보다 높기 때문에, 상기 제2트랜지스터(T2)는 턴온된다.
그러면, 상기 하이 레벨의 클럭 신호가 상기 제2트랜지스터(T2)를 통하여 상 기 제1트랜지스터(T1)의 제어 전극에 전달되고, 이어서 상기 제1트랜지스터(T1)는 턴오프된다.
또한, 동시에 상기 하이 레벨의 클럭 신호는 제1용량성 소자(C1)에도 전달되므로, 상기 제1전원전압선(VDD)과 하이 레벨의 클럭 신호에 의해 결정되는 값으로 상기 제1용량성 소자(C1)가 초기화된다.
이어서, 상기 클럭 신호가 하이 레벨에서 로우 레벨로 떨어지는 동안, 제1트랜지스터(T1)의 제어 전극 전압 즉, 노드 A의 전압은 상기 제2트랜지스터(T2)가 아직 턴온되어 있기 때문에 상기 클럭 신호와 함께 소정 로우 레벨까지 떨어지기 시작한다.
그런데, 상기 클럭 신호가 완전히 로우 레벨이 되기 직전에 상기 제1트랜지스터(T1)의 제어 전극 즉, 노드 A의 전압은 스스로를 턴온할 수 있는 전압(제1트랜지스터(T1)의 문턱 전압이 반영된 값=VDD-|VTH|)이 된다. 즉, 상기 클럭 신호가 완전히 로우 레벨로 떨어지기 전에 상기 제1트랜지스터(T1)는 턴온된다.
이에 따라, 상기 제1트랜지스터(T1)에 의해 제1전원전압선(VDD)으로부터 제1전원전압이 상기 제1트랜지스터(T1)를 통하여 상기 제2트랜지스터(T2)의 제어 전극에 공급된다. 이러한 제1전원전압은 상기 노드 A의 전압보다는 높기 때문에, 상기 제2트랜지스터(T2)는 턴오프된다.
이때, 상기 제1트랜지스터(T1)의 제어 전극 전압은 상기 클럭 신호를 따라서 완전히 로우 레벨까지 떨어지지 않고, 상기 제2트랜지스터(T2)가 턴오프 되기 직전 의 전압(제1트랜지스터(T1)의 문턱 전압이 반영된 값)을 유지하게 된다. 물론, 이와 같이 하여 상기 제1용량성 소자(C1)에는 상기 제1트랜지스터(T1)의 문턱 전압을 반영한 값이 저장된다. 다른 말로 클럭 신호가 로우 레벨일 경우에는 상기 제1용량성 소자(C1)에는 상기 제1트랜지스터(T1)의 문턱 전압을 반영한 전압이 저장된다.
상술한 바와 같이, 본 발명에 개시된 기본 회로는 클럭 신호가 하이 레벨일 경우 제1용량성 소자(C1)가 초기화되고, 또한 클럭 신호가 하이 레벨에서 로우 레벨로 떨어지는 동안 제1용량성 소자(C1)에 제1트랜지스터(T1)의 문턱 전압을 반영한 전압이 저장된다. 따라서, 본 발명에 개시된 기본 회로는 별도로 제1용량성 소자(C1)를 초기화 및 충전시키기 위한 회로나 시간이 필요없고, 단순히 클럭 신호만을 이용해서 빠른 속도로 제1트랜지스터(T1)의 문턱 전압을 제1용량성 소자(C1)에 저장할 수 있게 된다. 실제로 이러한 기본 회로는 제1용량성 소자(C1)에 문턱 전압을 저장하는데 있어 대략 1.2μsec의 짧은 시간이 소요된다. 반면, 종래 다이오드 연결 구조를 갖는 화소 회로는 용량성 소자에 문턱 전압을 저장하는데 있어 대략 10μsec의 시간이 소요된다.
도 6을 참조하면, 본 발명에 따른 유기 전계 발광 표시 장치용 화소 회로의 일례가 도시되어 있다. 여기서, 상기 화소 회로는 설명의 편의상 n번째 주사선(SEL), m번째 데이터선(Vdata) 및 m번째 제1신호입력부(CLK)에 연결된 것만을 도시하였다. 또한, 상기 화소 회로는 설명의 편의상 주사선을 주사 신호와 같은 도면 부호 SEL로 정의하고, 데이터선을 데이터 전압과 같은 Vdata로 정의하며, 제1신호 입력부를 클럭 신호와 같은 CLK로 정의하기로 한다.
도 6에 도시된 바와 같이, 본 발명에 따른 유기 전계 발광 표시 장치 및 그의 화소 회로는 주사선(SEL), 데이터선(Vdata), 제1전원전압선(VDD), 제2전원전압선(VSS), 제1신호입력부(CLK), 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제1용량성 소자(C1), 제2용량성 소자(C2) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 상기 제1트랜지스터 내지 제4트랜지스터(T1,T2,T3,T4)는 폴리 실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 유기 박막 트랜지스터 및 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에 상기 제1트랜지스터 내지 제4트랜지스터(T1,T2,T3,T4)의 종류를 한정하는 것은 아니다. 또한, 상기 제1트랜지스터 내지 제4트랜지스터(T1,T2,T3,T4)가 폴리 실리콘 박막 트랜지스터일 경우, 이는 레이저 결정화 방법, 금속 유도 결정화 방법, 고압 결정화 방법 및 그 등가 방법중 선택된 어느 하나의 방법으로 형성될 수 있으나, 본 발명에서 상기 폴리 실리콘 박막 트랜지스터의 제조 방법을 한정하는 것은 아니다. 참고로, 상기 레이저 결정화 방법은 비정질 실리콘에 예를 들면 엑시머 레이저를 조사하여 결정화하는 방법이고, 상기 금속 유도 결정화 방법은 비정질 실리콘 위에 예를 들면 금속을 위치시킨 채 소정 온도를 가하여 상기 금속으로부터 결정화가 시작되도록 하는 방법이며, 상기 고압 결정화 방법은 비정질 실리콘에 예를 들면 소정 압력을 가하여 결정화하는 방법이다.
또한, 상기 제1트랜지스터 내지 제4트랜지스터(T1,T2,T3,T4)는 통상의 PMOS, NMOS 및 그 등가물중 선택된 어느 하나일 수 있으나 본 발명에서 상기 트랜지스터 의 도전 형태를 한정하는 것은 아니다. 그러나 도면에서는 본 발명의 동작 이해를 위해 PMOS 트랜지스터를 기준으로 도시하였다.
상기 제1전원전압선(VDD), 제1신호입력부(CLK), 제1트랜지스터(T1), 제2트랜지스터(T2), 제1용량성 소자(C1)의 구성은 도 4를 참조하여 이미 설명하였다. 따라서, 여기서는 제3트랜지스터(T3), 제4트랜지스터(T4), 제2용량성 소자(C2), 유기 발광 소자(OLED) 및 제2전원전압선(VSS) 등의 구성을 위주로 설명한다.
상기 제3트랜지스터(T3)는 제1트랜지스터(T1)와 제2트랜지스터(T2) 사이에 전기적으로 연결될 수 있다. 즉, 상기 제3트랜지스터(T3)의 제1전극은 상기 제1트랜지스터(T2)의 제2전극에 전기적으로 연결되고, 상기 제3트랜지스터(T3)의 제2전극은 상기 제2트랜지스터(T1)의 제어 전극에 전기적으로 연결될 수 있다. 더불어, 상기 제3트랜지스터(T3)의 제어 전극은 주사 신호를 공급하는 주사선(SEL)에 전기적으로 연결될 수 있다.
상기 제4트랜지스터(T4)는 상기 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제3트랜지스터(T3)에 전기적으로 연결될 수 있다. 좀더 구체적으로, 상기 제4트랜지스터(T4)의 제1전극은 데이터 신호를 공급하는 데이터선(Vdata)에 전기적으로 연결되고, 상기 제4트랜지스터(T4)의 제2전극은 제1트랜지스터(T1)의 제어 전극과 제2트랜지스터(T2)의 제2전극에 전기적으로 연결될 수 있다. 물론, 상기 제1트랜지스터(T1)의 제어 전극, 제2트랜지스터(T2)의 제2전극 및 제4트랜지스터(T4)의 제2전극에는 제1용량성 소자(C1)가 전기적으로 연결될 수 있다. 또한, 상기 제4트랜지스터(T4)의 제어 전극은 주사 신호를 공급하는 주사선(SEL)에 전기적으로 연결되 고, 이러한 주사선(SEL)은 상술한 바와 같이 제3트랜지스터(T3)의 제어 전극에도 전기적으로 연결될 수 있다.
상기 제2용량성 소자(C2)는 상기 제4트랜지스터(T4)와 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제1용량성 소자(C1)에 전기적으로 연결될 수 있다. 좀더 구체적으로, 상기 제2용량성 소자(C2)의 일측은 상기 제4트랜지스터(T4)의 제2전극에 전기적으로 연결되고, 상기 제2용량성 소자(C2)의 타측은 상기 제1트랜지스터(T1)의 제어 전극, 제2트랜지스터(T2)의 제2전극 및 제1용량성 소자(C1)에 전기적으로 연결될 수 있다.
상기 유기 발광 소자(OLED)는 상기 제1트랜지스터(T1)와 상기 제2전원전압선(VSS) 사이에 전기적으로 연결될 수 있다. 즉, 상기 유기 발광 소자(OLED)는 애노드(anode)가 상기 제1트랜지스터(T1)의 제2전극에 전기적으로 연결되고, 캐소드(cathode)가 상기 제2전원전압선(VSS)에 전기적으로 연결될 수 있다.
도 7을 참조하면, 도 6에 도시된 화소 회로의 동작 설명을 위한 구동 타이밍도가 도시되어 있다. 이를 참조하여 도 6에 도시된 화소 회로의 동작을 설명한다.
먼저 구간 ①에서 데이터선(Vdata) 및 제1신호입력부(CLK)로부터는 각각 하이 레벨의 데이터 전압 및 하이 레벨의 클럭 신호가 공급되고, 제1전원전압선(VDD) 및 주사선(SEL)으로부터는 각각 로우 레벨의 제1전원전압 및 주사 신호가 공급된다.
상기와 같이 주사선(SEL)을 통하여 로우 레벨의 주사 신호가 입력되면, 이것 에 연결된 제3트랜지스터(T3) 및 제4트랜지스터(T4)가 턴온된다. 그러면, 상기 제3트랜지스터(T3)의 제1전극과 제2전극이 도통되고, 이에 따라 제1트랜지스터(T1)의 제2전극과 제2트랜지스터(T2)의 제어 전극이 전기적으로 연결된다. 그러나, 아직 제1트랜지스터(T1)는 턴오프 상태이기 때문에 전원(VDD)으로부터 제1전원전압이 상기 제2트랜지스터(T2)의 제어 전극에 전달되는 상태는 아니다.
또한 제1신호입력부(CLK)를 통하여 하이 레벨의 클럭 신호가 공급되므로, 이것에 연결된 제2트랜지스터(T2)가 턴온된다. 즉, 제2트랜지스터(T2)의 제1전극 전압은 하이 레벨이고, 제2트랜지스터(T2)의 제어 전극 전압은 아직 상대적으로 로우 레벨이므로, 상기 제2트랜지스터(T2)는 턴온 상태가 된다.
그러면, 상기 하이 레벨의 클럭 신호가 제1트랜지스터(T1)의 제어 전극에 전달되고, 따라서 상기 제1트랜지스터(T1)는 계속 턴오프 상태를 유지한다.
또한, 상기 하이 레벨의 클럭 신호는 제1용량성 소자(C1)에도 전달되므로, 이전에 상기 제1용량성 소자(C1)에 저장된 데이터 전압은 초기화된다.
이어서, 구간 ①과 구간 ②의 경계 영역 즉, 상기 주사 신호가 여전히 로우 레벨인 상태에서 상기 클럭 신호가 하이 레벨에서 로우 레벨로 떨어지는 동안, 상기 제1트랜지스터(T1)의 제어 전극 전압은 상기 제2트랜지스터(T2)가 아직 턴온되어 있는 상태이므로, 상기 클럭 신호와 함께 소정 로우 레벨까지 떨어진다.
이때, 상기 클럭 신호가 완전히 로우 레벨이 되기 직전 상기 제1트랜지스터(T1)의 제어 전극 전압은 스스로를 턴온할 수 있는 전압(제1트랜지스터(T1)의 문 턱 전압이 반영된 값=VDD-|VTH|)이 된다. 즉, 상기 클럭 신호가 하이 레벨에서 로우 레벨로 떨어지는 동안 상기 제1트랜지스터(T1)는 턴온된다.
이에 따라, 상기 제1트랜지스터(T1)에 의해 제1전원전압선(VDD)의 제1전원전압이 상기 제1트랜지스터(T1) 및 제3트랜지스터(T3)를 통하여 상기 제2트랜지스터(T2)의 제어 전극에 공급된다. 이러한 제1전원전압은 상기 제2트랜지스터(T2)와 제1용량성 소자(C1) 사이의 B 노드 전압보다 크므로, 상기 제2트랜지스터(T2)를 충분히 턴오프시킬 수 있다.
따라서, 구간 ②에서 상기 제1트랜지스터(T1)의 제어 전극 전압은 상기 클럭 신호를 따라서 완전한 로우 레벨로 떨어지지 않고, 상기 제2트랜지스터(T2)가 턴오프 되기 직전의 전압(즉, 제1트랜지스터(T1)의 문턱 전압을 반영한 값)을 유지하게 된다. 물론, 이에 따라 상기 제1용량성 소자(C1)에는 상기 제1트랜지스터(T1)의 문턱 전압을 반영한 값이 빠르게 저장된다.
이어서, 구간 ③ 즉, 상기 주사 신호 및 클럭 신호가 여전히 로우 레벨인 상태에서, 데이터선(Vdata)을 통하여 로우 레벨의 데이터 전압이 상기 제4트랜지스터(T4)를 통하여 공급된다. 그러면, 제4트랜지스터(T4)와 제2용량성 소자(C2) 사이의 A 노드 전압이 데이터 전압만큼 감소한다. 따라서, 상기 제1용량성 소자(C1)와 제2용량성 소자(C2) 사이의 B 노드 전압 역시 그만큼 감소한다. 물론, 상기 B 노드 전압은 제1트랜지스터(T1)의 제어 전극 전압이므로, 상기 제어 전극 전압 역시 감소한다. 여기서, 상기 B 노드 전압은 데이터 전압에 상기 제1용량성 소자(C1)와 제 2용량성 소자(C2)에 의해 분배되는 전압을 곱하여 계산된다. 더불어, 상기 B 노드는 상기 제1트랜지스터(T1)의 제어 전극 전압이므로, 상기 제1트랜지스터(T1)의 제어 전극 전압과 제1전극 사이의 전압은 아래의 수학식 4와 같이 계산된다.
[수학식 4]
Figure 112006082543866-PAT00007
Figure 112006082543866-PAT00008
여기서, VGS는 제1트랜지스터(T1)의 제어 전극과 제1전극 사이의 전압, VDD는 제1전원전압선(VDD)을 통해 공급되는 제1전원전압, |VTH|는 제1트랜지스터(T1)의 문턱 전압, Vdata는 데이터선(Vdata)을 통해 공급된 데이터 전압, C1, C2는 제1용량성 소자 및 제2용량성 소자의 캐패시턴스이다.
이후, 제1트랜지스터(T1)는 상기 문턱 전압이 보상된 제어 전극과 제1전극 사이의 전압에 대응하는 전류를 유기 발광 소자(OLED)쪽으로 흘려 보내줌으로써, 상기 유기 발광 소자(OLED)는 소정 밝기로 발광하게 된다.
여기서, 상기 유기 발광 소자(OLED)에 흐르는 전류 IOLED는 상기 수학식 4에 의해 하기 수학식 5와 같이 계산된다.
[수학식 5]
Figure 112006082543866-PAT00009
Figure 112006082543866-PAT00010
Figure 112006082543866-PAT00011
여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, β는 제1트랜지스터(T1)의 전기 전도도에 관계된 상수이다.
상기 수학식 5에서와 같이 도 6에 도시된 화소 회로에 의하면 유기 전계 발광 소자(OLED)에 흐르는 전류(IOLED)는 제1트랜지스터(T1)의 문턱 전압에 관계없이 데이터선(Vdata)에 인가된 데이터 전압에 대응하여 흐른다. 즉, 상기 화소 회로에 의하면 제1트랜지스터(T1)의 문턱 전압 편차가 보상되기 때문에 고계조의 유기 전계 발광 표시 장치용 화소 회로의 구동이 가능하다.
더불어 도 6에 도시된 화소 회로에 의하면 주사 신호가 로우 레벨인 상태에서 클럭 신호가 하이 레벨일 경우 제1용량성 소자(C1)가 초기화되고, 또한 주사 신호가 로우 레벨인 동시에 클럭 신호가 하이 레벨에서 로우 레벨로 떨어지는 동안 제1용량성 소자(C1)에 제1트랜지스터(T1)의 문턱 전압을 반영한 전압이 신속히 저장된다. 즉, 도 6에 도시된 화소 회로는 별도로 제1용량성 소자(C1)를 초기화 및 충전시키기 위한 회로나 시간이 필요없으며, 따라서 회로 동작이 빨라진다.
한편, 도 6에서 구간 ④는 제1전원전압선(VDD)으로부터 하이 레벨의 제1전원전압이 인가되어, 유기 발광 소자(OLED)가 발광하는 구간을 의미한다.
도 8을 참조하면, 도 7에 도시된 구동 타이밍에 따른 제1트랜지스터의 제어 전극 전압 변화가 도시되어 있다. 즉, 도 8은 -1.9V, -2.2V 및 -2.5V로서 서로 다른 문턱 전압을 갖는 3개의 화소 회로에 -2V의 데이터 전압이 인가될 때, 제1트랜지스터의 제어 전극 전압을 도시하고 있다.
도시된 바와 같이 대략 ±0.3V의 문턱 전압 편차가 있을 경우, 모듈레이트(modulate)된 전압 차이도 거의 문턱 전압의 차이와 같게 나타난다. 이러한 결과는 제1용량성 소자(C1)에 문턱 전압의 저장이 효과적으로 달성되었음을 의미한다.
즉, 도 8을 참조하면, 데이터 전압으로서 -2V가 대략 118μsec에 공급되었을 때, 제1트랜지스터의 제어 전극 전압이 대략 0.4V 하강되었음을 도시하고 있다. 이것은 제1용량성 소자(C1) 및 제2용량성 소자(C2)에 의해 데이터 전압이 적절히 강하(scaled down)되었음을 의미한다.
도 8에서 ①은 제2트랜지스터(T2)를 통하여 하이 레벨의 클럭 신호가 공급됨으로써 제1트랜지스터(T1)의 제어 전극 전압이 높아지며 제1용량성 소자(C1)가 초기화되는 초기화 구간, ②는 제1트랜지스터(T1)의 제어 전극 전압이 로우 레벨의 클럭 신호를 따라서 하강하다가 VDD-VTH의 전압에서 제1트랜지스터(T1)의 턴온으로 제2트랜지스터(T2)가 턴오프되고 따라서 제1용량성 소자(C1)에 문턱 전압이 저장(보상)되는 구간, ③은 데이터선(Vdata)으로부터 공급되는 데이터 전압에 의해 제1,2용량성 소자(C1,C2)가 커플링되며 제1트랜지스터(T1)의 제어 전극 전압이 약간 더 낮아지는 데이터 저장 구간, ④는 제3트랜지스터(T3) 및 제4트랜지스터(T4)가 턴오프된 후, 상기 제1트랜지스터(T1)의 제어 전극과 제1전극 사이의 전압에 대응하여 유기 발광 소자에 전류를 흘려 보내는 발광 구간을 의미한다.
도 9a 및 도 9b를 참조하면, 도 6에 도시된 제1트랜지스터의 문턱 전압 변화에 따른 유기 전계 발광 소자에 흐르는 전류 변화를 도시한 그래프가 도시되어 있다. 좀더 구체적으로 도 9a 및 도 9b는 제1트랜지스터의 문턱 전압 편차가 대략 ±0.3V일 경우, 본 발명의 화소 회로에서의 IOLED 변화를 도시한 것이다.
먼저 도 9a에 도시된 바와 같이, IOLED=1μA 기준일 경우 IOLED의 편차는 대략 0.03μA(대략 3%)으로 나타났다. 또한, 도 9b에 도시된 바와 같이 IOLED=100nA 기준일 경우 IOLED의 편차는 대략 6nA(대략 6%)으로 나타났다.
이러한 전류 편차는 고해상도 유기 전계 발광 표시 장치에서 충분히 허용 가능한 범위이다. 따라서, 본 발명은 트랜지스터의 문턱 전압 변화를 성공적으로 제거할 수 있음을 보여 주고 있다.
이와 같이 하여 본 발명의 일실시예에 의한 화소 회로는 4개의 트랜지스터, 2개의 용량성 소자 및 하나의 추가적인 제1신호입력부로 이루어진다. 또한, 다이오드 연결 방법에 의한 문턱 전압 보상 방법 대신, 클럭 신호의 하강시 문턱 전압을 감지하여 보상하는 새로운 방법을 제공한다. 이에 따라, 본 발명은 대략 1.2μsec보다 작은 시간동안 문턱 전압의 성공적인 저장이 가능하다. 더불어, 데이터 전압의 입력 범위가 2개의 용량성 소자로 인해 쉽게 제어 가능하다. 따라서, 본 발명은 고해상도 및 대형 크기의 표시 장치에 용이하게 이용될 수 있다.
도 10을 참조하면, 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치용 화소 회로가 도시되어 있다.
도 10에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치 및 그의 화소 회로는 주사선(SEL), 데이터선(Vdata), 제1전원전압선(VDD), 제2전원전압선(VSS), 제1신호입력부(CLK), 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제1용량성 소자(C1), 제2용량성 소자(C2) 및 유기 발광 소자(OLED)를 포함할 수 있다. 여기서, 상기 제1트랜지스터 내지 제5트랜지스터(T1,T2,T3,T4,T5)중 적어도 어느 하나는 폴리 실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 유기 박막 트랜지스터 및 그 등가 트랜지스터중 선택된 어느 하나일 수 있으나, 본 발명에 상기 제1트랜지스터 내지 제5트랜지스터(T1,T2,T3,T4,T5)의 종류를 한정하는 것은 아니다. 또한, 상기 제1트랜지스터 내지 제5트랜지스터(T1,T2,T3,T4,T5)중 적어도 어느 하나가 폴리 실리콘 박막 트랜지스터일 경우, 이는 레이저 결정화 방법, 금속 유도 결정화 방법, 고압 결정화 방법 및 그 등가 방법중 선택된 어느 하나의 방법으로 형성될 수 있으나, 본 발명에서 상기 폴리 실리콘 박막 트랜지스터의 제조 방법을 한정하는 것은 아니다. 또한, 상기 제1트랜지스터 내지 제5트랜지스터(T1,T2,T3,T4,T5)는 통상의 PMOS, NMOS 및 그 등가물중 선택된 어느 하나일 수 있으나 본 발명에서 상기 트랜지스터의 도전 형태를 한정하는 것은 아니다. 그러 나, 도면에서는 본 발명의 이해를 위해 PMOS 트랜지스터를 도시하였다.
상기 제1전원전압선(VDD), 제1신호입력부(CLK), 제1트랜지스터(T1), 제2트랜지스터(T2), 제1용량성 소자(C1)의 구성은 도 4를 참조하여 이미 설명하였다. 따라서, 여기서는 제3트랜지스터(T3), 제4트랜지스터(T4), 제5트랜지스터(T5), 제2용량성 소자(C2), 유기 발광 소자(OLED) 및 제2전원전압선(VSS) 등의 구성을 위주로 설명한다.
상기 제3트랜지스터(T3)는 상기 제1트랜지스터(T1)에 대략 전류 미러 형태로 전기 연결될 수 있다. 즉, 상기 제1트랜지스터(T1)의 제어 전극에 상기 제3트랜지스터(T3)의 제어 전극이 전기적으로 연결될 수 있다. 또한, 상기 제3트랜지스터(T3)의 제1전극은 상기 제1전원전압선(VDD)에 전기적으로 연결될 수 있다.
상기 제4트랜지스터(T4)는 상기 제1트랜지스터(T1)와 상기 제3트랜지스터(T3) 사이에 전기적으로 연결될 수 있다. 즉, 상기 제4트랜지스터(T4)는 제1전극이 제1트랜지스터(T1)의 제2전극에 전기적으로 연결되고, 상기 제4트랜지스터(T4)의 제2전극이 상기 제3트랜지스터(T3)의 제2전극에 전기적으로 연결될 수 있다. 물론, 상기 제4트랜지스터(T4)의 제1전극은 제2트랜지스터(T2)의 제어 전극에도 전기적으로 연결될 수 있다. 더욱이, 상기 제4트랜지스터(T4)의 제어 전극은 주사 신호를 공급하는 주사선(SEL)에 전기적으로 연결될 수 있다.
상기 제5트랜지스터(T5)는 상기 제1트랜지스터(T1)에 전기적으로 연결될 수 있다. 즉, 상기 제5트랜지스터(T5)의 제1전극은 데이터 전압을 공급하는 데이터선(Vdata)에 전기적으로 연결될 수 있고, 상기 제5트랜지스터(T5)의 제2전극은 제1 트랜지스터(T1)의 제1전극에 전기적으로 연결될 수 있다. 또한, 상기 제5트랜지스터(T5)의 제어 전극은 주사 신호를 공급하는 주사선(SEL)에 전기적으로 연결될 수 있다.
상기 제2용량성 소자(C2)는 상기 제5트랜지스터(T5)와 제1용량성 소자(C1) 사이에 전기적으로 연결될 수 있다. 좀더 구체적으로, 상기 제2용량성 소자(C2)의 일측은 상기 제1트랜지스터(T1)의 제1전극 및 제5트랜지스터(T5)의 제2전극에 전기적으로 연결될 수 있고, 상기 제2용량성 소자(C2)의 타측은 상기 제1용량성 소자(C1) 및 제1전원전압선(VDD)에 전기적으로 연결될 수 있다.
상기 유기 발광 소자(OLED)는 상기 제3트랜지스터(T3)와 상기 제2전원전압선(VSS) 사이에 전기적으로 연결될 수 있다. 즉, 상기 유기 발광 소자(OLED)는 애노드가 상기 제3트랜지스터(T3)의 제2전극에 전기적으로 연결될 수 있고, 캐소드가 상기 제2전원전압선(VSS)에 전기적으로 연결될 수 있다.
도 11을 참조하면, 도 10에 도시된 등가 회로도의 동작 설명을 위한 구동 타이밍도가 도시되어 있다. 또한, 도 12를 참조하면, 도 11에 도시된 구동 타이밍에 따른 제1트랜지스터의 제어 전극 전압 변화가 도시되어 있다. 이를 참조하여 도 10에 도시된 화소 회로의 동작을 설명한다.
먼저 구간 ①에서 데이터선(Vdata)으로부터 로우 레벨의 데이터 전압이 공급되고, 주사선(SEL)으로부터 로우 레벨의 주사 신호가 공급되며, 제1신호입력부(CLK)로부터 하이 레벨의 클럭 신호가 공급되면, 제1용량성 소자(C1)에서 이전에 저장된 데이터 전압이 초기화된다.
즉, 주사선(SEL)으로부터 로우 레벨의 주사 신호가 공급되면, 제4트랜지스터(T4)가 턴온되므로 노드 B는 유기 전계 발광 소자(OLED)의 애노드에 연결된 상태가 된다. 상기 노드 B의 전압은 제2트랜지스터(T2)를 턴온시킬 수 있을 정도로 충분히 낮은 레벨의 전압이므로, 상기 제1신호입력부(CLK)를 통한 하이 레벨의 전압은 상기 제2트랜지스터(T2)를 통하여 제1트랜지스터(T1)의 제어 전극, 제3트랜지스터(T3)의 제어 전극 및 제1용량성 소자(C1)에 전달된다. 따라서, 제1트랜지스터(T1) 및 제3트랜지스터(T3)는 턴오프되는 동시에, 제1용량성 소자(C1)는 이전에 기억된 데이터 전압이 초기화된다.
이어서, 구간 ② 즉, 데이터 전압이 로우 레벨에서 하이 레벨로 상승하고, 주사 신호는 하이 레벨이며, 클럭 신호가 하이 레벨에서 로우 레벨로 하강하는 구간에서 제1트랜지스터(T1)의 문턱 전압이 감지되어 제1용량성 소자(C1)에 저장된다. 더불어, 미리 상기 제2용량성 소자(C2)에는 데이터 전압이 저장된다. 즉, 상기 데이터 전압은 구간 ①에서 이미 제5트랜지스터(T5)가 턴온되어 있는 상태였기 때문에, 상기 제2용량성 소자(C2)에 공급되고 있었다.
상기 제1트랜지스터(T1)의 제어 전극 전압 및 제3트랜지스터(T3)의 제어 전극 전압은 상기 제2트랜지스터(T2)가 아직 턴온되어 있기 때문에 상기 클럭 신호와 함께 소정 로우 레벨까지 떨어진다.
이때, 상기 클럭 신호가 완전히 로우 레벨이 되기 직전 상기 제1트랜지스터(T1) 및 제3트랜지스터(T3)의 각 제어 전극이 스스로를 턴온할 수 있는 전압(제1 트랜지스터(T1) 및 제3트랜지스터(T3)의 문턱 전압이 반영된 값)이 된다. 즉, 상기 클럭 신호가 로우 레벨로 떨어지는 동안 상기 제1트랜지스터(T1) 및 제3트랜지스터(T3)는 문턱 전압에 도달하여 턴온된다.
이와 동시에, 상기 제5트랜지스터(T5)를 통해서는 데이터선(Vdata)을 통해서 아직 로우 레벨의 데이터 전압이 공급되고 있는 상태이며, 또한 제2용량성 소자(C2)에도 데이터 전압이 충전된 상태이다. 따라서, 상기 데이터 전압은 상기 제1트랜지스터(T1)를 통하여 제2트랜지스터(T2)의 제어 전극에 공급된다.
이러한 데이터 전압은 상기 제2트랜지스터(T2)를 충분히 턴오프시킬 수 있는 레벨이므로, 상기 제2트랜지스터(T2)는 결국 턴오프된다. 즉, 도 6에 도시된 화소 회로에서는 제2트랜지스터(T2)를 턴오프시키는 수단이 제1전원전압선(VDD)로부터 공급되는 제1전원전압이었지만, 도 10에 도시된 화소 회로에서는 제2트랜지스터(T2)를 턴오프시키는 수단이 데이터선(Vdata)으로부터 공급되는 데이터 전압이다.
그러면, 상기 제1트랜지스터(T1) 및 제3트랜지스터(T3)의 각 제어 전극 전압은 상기 클럭 신호를 따라서 완전한 로우 레벨로 떨어지지 않고, 상기 제2트랜지스터(T2)가 턴오프 되기 직전의 전압(즉, 제1트랜지스터(T1) 및 제3트랜지스터(T3)의 문턱 전압을 반영한 값)을 유지하게 된다.
따라서, A 노드는 제1트랜지스터(T1) 및 제3트랜지스터(T3)의 문턱 전압을 반영한 전압값을 갖게 된다. 더불어, 본 발명은 상기 A 노드에 제3트랜지스터(T3)의 문턱 전압이 인가되는 동시에, 제2용량성 소자(C2)에 데이터 전압이 공급됨으로 써, 상기 A 노드에는 Vdata-|VTH|가 공급된다. 따라서, 본 발명의 화소 회소에서 유기 발광 소자(OLED)에 흐르는 전류는 수학식 6과 같이 계산된다.
[수학식 6]
Figure 112006082543866-PAT00012
Figure 112006082543866-PAT00013
여기서 VGS(T3)은 제3트랜지스터(T3)의 제어 전극과 제1전극 사이의 전압, VTH(T3)는 제3트랜지스터(T3)의 문턱 전압, Vdata는 데이터선으로부터 공급되는 데이터 전압, VTH(T1)은 제1트랜지스터(T1)의 문턱 전압이다.
또한, 상기 제1트랜지스터(T1)와 제3트랜지스터(T3)의 문턱 전압은 동일하거나 거의 같도록 제조된다. 실제로, 라인 빔 레이저를 이용한 제1트랜지스터(T1) 및 제3트랜지스터(T3)의 제공 공정에서, 레이저 스캐닝 방향에 평행한 트랜지스터들은 전기적 특성이 비슷하게 나타난다. 만약 제1트랜지스터(T1)와 제2트랜지스터(T3)가 레이저 스캐닝 방향에 대해 평행하다면, 상기 문턱 전압은 거의 같다.(VTH(T1) = VTH(T3)
따라서, 상기 유기 발광 소자(OLED)에 흐르는 전류는 수학식 7과 같이 정리된다.
[수학식 7]
Figure 112006082543866-PAT00014
이와 같이 하여, 본 발명은 제3트랜지스터(T3)를 통해 흐르는 전류(드레인 전류)는 자신의 문턱 전압에 관계없이 상기 A 노드의 전압 Vdata-|VTH|에 대응하여 흐르게 되고, 이에 따라 화소 회로간 문턱 전압 차이는 더 이상 유기 전계 발광 소자의 전류(IOLED)에 영향을 미치지 않게 된다.
본 발명에 의한 화소 회로는 클럭 신호가 하이 레벨에서 로우 레벨로 하강하는 동안 제1트랜지스터(T1)의 문턱 전압을 저장하기 때문에, 대략 1μsec의 문턱 전압 보상 시간과, 대략 7μsec의 스캔 시간을 필요로 한다.
도 13a 및 도 13b를 참조하면, 도 10에 도시된 제3트랜지스터의 문턱 전압 변화에 따른 유기 전계 발광 소자에 흐르는 전류의 변화가 도시되어 있다.
먼저 도 13a에 도시된 바와 같이, IOLED=1μA 기준일 경우 IOLED의 편차는 대략 0.06μA(대략 6%)이다. 또한, 도 13b에 도시된 바와 같이 IOLED=100nA 기준일 경우 IOLED의 편차는 대략 8nA(대략 8%)이다. 이러한 전류 변화는 고해상도 유기 전계 발광 표시 장치에 충분히 적용 가능한 범위이다. 따라서, 본 발명은 빠른 주사 시간에도 불구하고, 트랜지스터의 문턱 전압 편차를 성공적으로 제거할 수 있음을 알 수 있다.
이와 같이 하여 본 발명의 다른 실시예에 의한 화소 회로는 5개의 트랜지스터, 2개의 용량성 소자 및 하나의 추가적인 제1신호입력부로 이루어진다. 또한, 다이오드 연결 방법에 의한 문턱 전압 저장 방법 대신, 클럭 신호의 하강시 문턱 전압을 감지하여 저장하는 새로운 방법을 제공한다. 이에 따라, 본 발명은 대략 7μsec보다 작은 주사 시간동안 문턱 전압의 성공적인 보상이 가능하다. 따라서, 본 발명은 고해상도 및 대형 크기의 표시 장치에 용이하게 이용될 수 있다.
도 14a 및 도 14b를 참조하면, 본 발명의 다른 실시예에 따른 유기 전계 발광 표시 장치용 화소 회로가 도시되어 있다.
여기서, 도 14a 및 도 14b에 도시된 화소 회로는 도 6에 도시된 화소 회로와 구성 및 작용 효과면에서 거의 유사하므로, 그 차이점을 중심으로 설명한다. 또한, 여기서 설명되는 트랜지스터의 종류 및 제조 방법 등도 위에서 설명한 것과 모두 동일한 것으로 가정한다.
먼저, 도 14a를 참조하면, 제3트랜지스터(T3)는 제1신호입력부(CLK)와 제2트랜지스터(T2) 사이에 전기적으로 연결될 수 있다. 즉, 상기 제3트랜지스터(T3)의 제1전극은 상기 제1신호입력부(CLK)에 전기적으로 연결되고, 상기 제3트랜지스터(T3)의 제2전극은 제2트랜지스터(T2)의 제1전극에 전기적으로 연결될 수 있다. 더불어, 상기 제3트랜지스터(T3)의 제어 전극은 주사 신호를 공급하는 주사선(SEL)에 전기적으로 연결될 수 있다.
또한, 도 14a에 도시된 화소 회로는 도 7에 도시된 구동 타이밍도와 동일한 구동 타이밍을 가질 수 있다. 다만, 상술한 바와 같이 제3트랜지스터(T3)가 제1신호입력부(CLK) 및 제2트랜지스터(T2) 사이에 전기적으로 연결되어 있으므로, 상기 제3트랜지스터(T3)의 제어 전극에 로우 레벨의 주사 신호가 인가되어야, 상기 제1신호입력부(CLK)로부터의 클럭 신호가 제2트랜지스터(T2)로 전달된다. 물론, 제1트랜지스터(T1)의 제2전극과 제2트랜지스터(T2)의 제어 전극은 항상 전기적으로 연결되어 있기 때문에, 제1트랜지스터(T1)의 제2전극 전압이 바로 제2트랜지스터(T2)의 제어 전극에 인가된다. 더불어, 이러한 전기적 연결 구조를 갖는 제3트랜지스터(T3)는 주사 신호가 하이 레벨인 상태에서는 항상 턴오프 상태에 있기 때문에, 유기 전계 발광 소자(OLED)의 발광 기간중 제1트랜지스터(T1)의 제어 전극으로부터 누설 전류를 확실히 차단하는 역할을 한다. 따라서, 유기 전계 발광 소자(OLED)의 발광 기간중 상기 제1트랜지스터(T1)를 통한 전류에 변화가 발생하지 않게 된다.
한편, 도 14b를 참조하면, 제3트랜지스터(T3)가 유기 전계 발광 소자(OLED)와 제1트랜지스터(T1) 사이에 전기적으로 연결될 수 있다. 좀더 자세히 설명하면, 상기 제3트랜지스터(T3)의 제1전극은 제1트랜지스터(T1)의 제2전극 즉, 노드 A에 전기적으로 연결되고, 상기 제3트랜지스터(T3)의 제2전극은 유기 전계 발광 소자(OLED)의 애노드에 전기적으로 연결될 수 있다.
여기서, 주의할 점은 상기 제3트랜지스터(T3)의 제어 전극에 부주사 신호를 공급하는 부주사선(
Figure 112006082543866-PAT00015
)이 전기적으로 연결될 수 있다는 것이다. 따라서, 상기 제3트랜지스터(T3)는 로우 레벨의 주사 신호가 인가되는 구간에서는 턴오프 상태를 유지하고, 로우 레벨의 부주사 신호가 인가되는 구간에서 턴온 상태를 유지한다.
또한, 도 14b에 도시된 화소 회로 역시 도 7에 도시된 구동 타이밍도와 유사한 구동 타이밍을 가질 수 있다. 다만, 상술한 바와 같이 제3트랜지스터(T3)가 유기 전계 발광 소자(OLED)와 노드 A 사이에 전기적으로 연결되어 있으므로, 상기 제3트랜지스터(T3)의 제어 전극에 로우 레벨의 부주사 신호가 인가되어야, 비로소 상기 제1트랜지스터(T1)로부터의 전류가 유기 전계 발광 소자(OLED)쪽으로 흐르게 된다. 또한, 상기 제3트랜지스터(T3)의 제어 전극에는 주사 신호선 및 부주사 신호선 대신 별도의 발광 제어선을 전기적으로 연결해서 상기 유기 전계 발광 소자(OLED)의 발광 시간을 제어할 수도 있다. 물론, 상기 제3트랜지스터(T3)는 도면에 도시된 것과는 다르게 P채널이 아닌 N채널 트랜지스터를 이용하고, 상기 N채널 트랜지스터에의 제어 전극에 주사 신호 또는 발광 제어 신호를 인가해도 위와 같은 동작을 얻을 수 있다.
더불어, 도면에 도시하지는 않았지만 본 발명은 상기 도 14a와 도 14b에 도시된 화소 회로를 혼합한 구조도 가능할 것이다. 즉, 도 14a에 도시된 바와 같이 제1신호입력부(CLK)와 제2트랜지스터(T2)의 사이에 트랜지스터를 전기적으로 연결하는 동시에, 도 14b에 도시된 바와 같이 유기 전계 발광 소자(OLED)와 노드 A 사이에 트랜지스터를 전기적으로 연결하는 구성이 가능하다. 물론, 이때 상기 유기 전계 발광 소자(OLED)의 적절한 발광 시간을 제어하기 위해, 상기 유기 전계 발광 소자(OLED)와 노드 A 사이에 전기적으로 연결되는 트랜지스터가 P채널형일 경우 그 제어 전극에 부주사 신호 또는 별도의 발광 제어 신호가 인가되도록 함이 바람직하 다. 더불어, 상기 트랜지스터가 N채널형일 경우에는 그것의 제어 전극에 주사 신호 또는 발광 제어 신호를 인가해도 좋다.
상기와 같이 하여 본 발명의 일실시예에 의한 유기 전계 발광 표시 장치용 화소 회로는 통상의 클럭 신호를 이용하여 용량성 소자를 신속히 초기화하고, 또한 제1트랜지스터의 문턱 전압이 반영된 값을 상기 용량성 소자에 신속히 저장할 수 있게 된다. 따라서, 본 발명에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로는 회로 동작이 빨라진다.
또한, 상기와 같이 하여 본 발명의 다른 실시예에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로 역시 통상의 클럭 신호를 이용하여 제1용량성 소자를 신속히 초기화시키게 된다. 더불어, 본 발명은 상기 제1용량성 소자에 제1트랜지스터의 문턱 전압이 반영된 값을 저장하는 동시에, 제2용량성 소자에 데이터 전압을 저장한다. 따라서, 본 발명에 의한 유기 전계 발광 표시 장치 및 그의 화소 회로는 회로 동작이 더욱 빨라진다.
이상에서 설명한 것은 본 발명에 따른 유기 전계 발광 표시 장치 및 그의 화소 회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (66)

  1. 제1전원전압을 공급하는제1전원전압선;
    클럭 신호를 공급하는 제1신호입력부;
    상기 제1전원전압선과 전기적으로 연결되는 제1트랜지스터;
    상기 제1신호입력부와 전기적으로 연결되는 제2트랜지스터;
    상기 제1트랜지스터의 제어 전극과 제1전극 사이에 전기적으로 연결되며 데이터 전압을 저장하는 제1용량성 소자; 및
    상기 제1트랜지스터의 제어 전극과 제2전극 사이에 상기 제2트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  2. 청구항 1 항에 있어서, 상기 제2트랜지스터의 제1전극은 상기 제1신호입력부에 전기적으로 연결되고, 상기 제2트랜지스터의 제어 전극은 상기 제1트랜지스터의 제2전극에 전기적으로 연결되며, 상기 제2트랜지스터의 제2전극은 상기 제1트랜지스터의 제어 전극에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  3. 청구항 1 항에 있어서, 상기 제1트랜지스터의 제2전극과 상기 제2트랜지스터의 제어 전극 사이에는 제3트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  4. 청구항 3 항에 있어서, 상기 제3트랜지스터는 제1전극이 상기 제1트랜지스터의 제2전극에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 제2트랜지스터의 제어 전극에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  5. 청구항 1 항에 있어서, 상기 제1트랜지스터의 제2전극에는 유기 전계 발광 소자가 전기적으로 연결되고, 상기 유기 전계 발광 소자에는 제2전압을 공급하는 제2전원선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  6. 청구항 1 항에 있어서, 상기 제1트랜지스터에는 제4트랜지스터가 전기적으로 연결되고, 상기 제4트랜지스터에는 데이터 신호를 공급하는 데이터선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  7. 청구항 6 항에 있어서, 상기 제4트랜지스터는 제1전극이 데이터선에 전기적으로 연결되고, 상기 제4트랜지스터의 제2전극은 제1트랜지스터의 제어 전극에 전기적으로 연결되며, 상기 제4트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  8. 청구항 6 항에 있어서, 상기 제1트랜지스터의 제어 전극과 상기 제4트랜지스터의 제2전극 사이에는 제1트랜지스터의 문턱 전압을 보상하며 데이터 전압을 저장하는 제2용량성 소자가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  9. 청구항 1 항에 있어서, 상기 제1트랜지스터는 폴리 실리콘 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  10. 청구항 1 항에 있어서, 상기 제1트랜지스터는 비정질 실리콘 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  11. 청구항 1 항에 있어서, 상기 제1트랜지스터는 유기 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  12. 청구항 9 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 레이저 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  13. 청구항 9 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 금속 유도 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  14. 청구항 9 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 고압 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  15. 청구항 1 항에 있어서, 상기 제1트랜지스터는 PMOS인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  16. 청구항 1 항에 있어서, 상기 제1트랜지스터의 제어 전극에는 제3트랜지스터의 제어 전극이 전기적으로 연결되고, 상기 제3트랜지스터의 제1전극은 상기 제1전원선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  17. 청구항 16 항에 있어서, 상기 제3트랜지스터의 제2전극에는 유기 전계 발광 소자가 전기적으로 연결되고, 상기 유기 전계 발광 소자에는 제2전압을 공급하는 제2전원선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  18. 청구항 16 항에 있어서, 상기 제1트랜지스터의 제2전극 및 제2트랜지스터의 제어 전극에는 제4트랜지스터의 제1전극이 전기적으로 연결되고, 상기 제4트랜지스터의 제2전극은 상기 제3트랜지스터의 제2전극에 전기적으로 연결되며, 상기 제4트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  19. 청구항 16 항에 있어서, 상기 제1트랜지스터에는 제5트랜지스터가 전기적으로 연결되고, 상기 제5트랜지스터에는 데이터 신호를 공급하는 데이터선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  20. 청구항 19 항에 있어서, 상기 제5트랜지스터는 제1전극이 데이터선에 전기적으로 연결되고, 상기 제5트랜지스터의 제2전극은 제1트랜지스터의 제1전극에 전기적으로 연결되며, 상기 제5트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  21. 청구항 16 항에 있어서, 상기 제1트랜지스터의 제1전극과 제1용량성 소자 사이에는 제1트랜지스터의 문턱 전압을 보상하며 데이터 전압이 저장되는 제2용량성 소자가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  22. 청구항 16 항에 있어서, 상기 제1트랜지스터의 문턱 전압과 상기 제3트랜지스터의 문턱 전압은 같은 것을 특징으로 하는 유기 전계 발광 표시 장치.
  23. 청구항 16 항에 있어서, 상기 제3트랜지스터는 폴리 실리콘 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  24. 청구항 16 항에 있어서, 상기 제3트랜지스터는 비정질 실리콘 박막 트랜지스 터인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  25. 청구항 16 항에 있어서, 상기 제3트랜지스터는 유기 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  26. 청구항 23 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 레이저 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  27. 청구항 23 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 금속 유도 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  28. 청구항 23 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 고압 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  29. 청구항 16 항에 있어서, 상기 제3트랜지스터는 PMOS인 것을 특징으로 하는 유기 전계 발광 표시 장치.
  30. 청구항 1 항에 있어서, 상기 제2트랜지스터의 제1전극과 제1신호입력부 사이에는 제3트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  31. 청구항 30 항에 있어서, 상기 제3트랜지스터는 제1전극이 상기 제1신호입력부에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 제2트랜지스터의 제1전극에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  32. 청구항 1 항에 있어서, 상기 제1트랜지스터의 제2전극과 유기 전계 발광 소자 사이에는 제3트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  33. 청구항 32 항에 있어서, 상기 제3트랜지스터는 제1전극이 상기 제1트랜지스터의 제2전극에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 유기 전계 발광 소자의 애노드에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 부주사선 및 발광 제어선중 선택된 어느 하나가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치.
  34. 제1전원전압을 공급하는제1전원전압선;
    클럭 신호를 공급하는 제1신호입력부;
    상기 제1전원전압선과 전기적으로 연결되는 제1트랜지스터;
    상기 제1신호입력부와 전기적으로 연결되는 제2트랜지스터;
    상기 제1트랜지스터의 제어 전극과 제1전극 사이에 전기적으로 연결되며 데이터 전압을 저장하는 제1용량성 소자; 및
    상기 제1트랜지스터의 제어 전극과 제2전극 사이에 상기 제2트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  35. 청구항 34 항에 있어서, 상기 제2트랜지스터의 제1전극은 상기 제1신호입력부에 전기적으로 연결되고, 상기 제2트랜지스터의 제어 전극은 상기 제1트랜지스터의 제2전극에 전기적으로 연결되며, 상기 제2트랜지스터의 제2전극은 상기 제1트랜지스터의 제어 전극에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  36. 청구항 34 항에 있어서, 상기 제1트랜지스터의 제2전극과 상기 제2트랜지스터의 제어 전극 사이에는 제3트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  37. 청구항 36 항에 있어서, 상기 제3트랜지스터는 제1전극이 상기 제1트랜지스터의 제2전극에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 제2트랜지스터의 제어 전극에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  38. 청구항 34 항에 있어서, 상기 제1트랜지스터의 제2전극에는 유기 전계 발광 소자가 전기적으로 연결되고, 상기 유기 전계 발광 소자에는 제2전압을 공급하는 제2전원선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  39. 청구항 34 항에 있어서, 상기 제1트랜지스터에는 제4트랜지스터가 전기적으로 연결되고, 상기 제4트랜지스터에는 데이터 신호를 공급하는 데이터선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  40. 청구항 39 항에 있어서, 상기 제4트랜지스터는 제1전극이 데이터선에 전기적으로 연결되고, 상기 제4트랜지스터의 제2전극은 제1트랜지스터의 제어 전극에 전기적으로 연결되며, 상기 제4트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  41. 청구항 39 항에 있어서, 상기 제1트랜지스터의 제어 전극과 상기 제4트랜지스터의 제2전극 사이에는 제1트랜지스터의 문턱 전압을 보상하며 데이터 전압을 저장하는 제2용량성 소자가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  42. 청구항 34 항에 있어서, 상기 제1트랜지스터는 폴리 실리콘 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  43. 청구항 34 항에 있어서, 상기 제1트랜지스터는 비정질 실리콘 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  44. 청구항 34 항에 있어서, 상기 제1트랜지스터는 유기 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  45. 청구항 42 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 레이저 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  46. 청구항 42 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 금속 유도 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  47. 청구항 42 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 고압 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  48. 청구항 34 항에 있어서, 상기 제1트랜지스터는 PMOS인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  49. 청구항 34 항에 있어서, 상기 제1트랜지스터의 제어 전극에는 제3트랜지스터의 제어 전극이 전기적으로 연결되고, 상기 제3트랜지스터의 제1전극은 상기 제1전원선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  50. 청구항 49 항에 있어서, 상기 제3트랜지스터의 제2전극에는 유기 전계 발광 소자가 전기적으로 연결되고, 상기 유기 전계 발광 소자에는 제2전압을 공급하는 제2전원선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  51. 청구항 49 항에 있어서, 상기 제1트랜지스터의 제2전극 및 제2트랜지스터의 제어 전극에는 제4트랜지스터의 제1전극이 전기적으로 연결되고, 상기 제4트랜지스터의 제2전극은 상기 제3트랜지스터의 제2전극에 전기적으로 연결되며, 상기 제4트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  52. 청구항 49 항에 있어서, 상기 제1트랜지스터에는 제5트랜지스터가 전기적으 로 연결되고, 상기 제5트랜지스터에는 데이터 신호를 공급하는 데이터선이 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  53. 청구항 52 항에 있어서, 상기 제5트랜지스터는 제1전극이 데이터선에 전기적으로 연결되고, 상기 제5트랜지스터의 제2전극은 제1트랜지스터의 제1전극에 전기적으로 연결되며, 상기 제5트랜지스터의 제어 전극은 주사 신호를 공급하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  54. 청구항 49 항에 있어서, 상기 제1트랜지스터의 제1전극과 제1용량성 소자 사이에는 제1트랜지스터의 문턱 전압을 보상하며 데이터 전압이 저장되는 제2용량성 소자가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  55. 청구항 49 항에 있어서, 상기 제1트랜지스터의 문턱 전압과 상기 제3트랜지스터의 문턱 전압은 같은 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  56. 청구항 49 항에 있어서, 상기 제3트랜지스터는 폴리 실리콘 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  57. 청구항 49 항에 있어서, 상기 제3트랜지스터는 비정질 실리콘 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  58. 청구항 49 항에 있어서, 상기 제3트랜지스터는 유기 박막 트랜지스터인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  59. 청구항 56 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 레이저 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  60. 청구항 56 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 금속 유도 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  61. 청구항 56 항에 있어서, 상기 폴리 실리콘 박막 트랜지스터는 고압 결정화 방법으로 형성된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  62. 청구항 49 항에 있어서, 상기 제3트랜지스터는 PMOS인 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  63. 청구항 34 항에 있어서, 상기 제2트랜지스터의 제1전극과 제1신호입력부 사이에는 제3트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표 시 장치의 화소 회로.
  64. 청구항 63 항에 있어서, 상기 제3트랜지스터는 제1전극이 상기 제1신호입력부에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 제2트랜지스터의 제1전극에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 주사 신호를 인가하는 주사선에 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  65. 청구항 34 항에 있어서, 상기 제1트랜지스터의 제2전극과 유기 전계 발광 소자 사이에는 제3트랜지스터가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
  66. 청구항 65 항에 있어서, 상기 제3트랜지스터는 제1전극이 상기 제1트랜지스터의 제2전극에 전기적으로 연결되고, 상기 제3트랜지스터의 제2전극은 상기 유기 전계 발광 소자의 애노드에 전기적으로 연결되며, 상기 제3트랜지스터의 제어 전극은 부주사선 및 발광 제어선중 선택된 어느 하나가 전기적으로 연결된 것을 특징으로 하는 유기 전계 발광 표시 장치의 화소 회로.
KR1020060111296A 2006-11-10 2006-11-10 유기 전계 발광 표시 장치의 화소 회로 KR100834065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060111296A KR100834065B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치의 화소 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111296A KR100834065B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치의 화소 회로

Publications (2)

Publication Number Publication Date
KR20080042616A true KR20080042616A (ko) 2008-05-15
KR100834065B1 KR100834065B1 (ko) 2008-06-02

Family

ID=39649293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111296A KR100834065B1 (ko) 2006-11-10 2006-11-10 유기 전계 발광 표시 장치의 화소 회로

Country Status (1)

Country Link
KR (1) KR100834065B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015014025A1 (zh) * 2013-07-31 2015-02-05 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101509113B1 (ko) 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180018B2 (ja) * 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
US6995519B2 (en) * 2003-11-25 2006-02-07 Eastman Kodak Company OLED display with aging compensation
KR100642265B1 (ko) * 2005-01-24 2006-11-06 재단법인서울대학교산학협력재단 전압기입방식 화소구조
KR100646989B1 (ko) 2005-09-08 2006-11-23 삼성에스디아이 주식회사 유기 발광 표시장치와 그의 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015014025A1 (zh) * 2013-07-31 2015-02-05 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
US9548024B2 (en) 2013-07-31 2017-01-17 Boe Technology Group Co., Ltd. Pixel driving circuit, driving method thereof and display apparatus

Also Published As

Publication number Publication date
KR100834065B1 (ko) 2008-06-02

Similar Documents

Publication Publication Date Title
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
JP4396848B2 (ja) 発光表示装置
KR101064381B1 (ko) 유기전계발광 표시장치
JP4630789B2 (ja) 発光表示装置，及び画素回路
KR101279115B1 (ko) 유기전계발광표시장치의 화소 회로
KR100926591B1 (ko) 유기 전계 발광 표시 장치
JP4914177B2 (ja) 有機発光ダイオード表示装置と、その駆動方法。
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
JP4786737B2 (ja) 発光表示装置
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
KR100684714B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100646935B1 (ko) 발광 표시장치
KR100599596B1 (ko) 발광 표시 장치
KR100658257B1 (ko) 발광 표시장치
KR100536237B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100834065B1 (ko) 유기 전계 발광 표시 장치의 화소 회로
JP5789585B2 (ja) 表示装置および電子機器
KR100761130B1 (ko) 전계발광소자 및 그 구동방법
KR100648690B1 (ko) 발광 표시 장치
KR100699999B1 (ko) 유기 전계 발광 표시장치
KR100581805B1 (ko) 발광 표시 장치
KR100581804B1 (ko) 화소 회로와 그 구동 방법 및 이를 채용한 유기 발광 표시장치
KR100648674B1 (ko) 발광 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130508

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee