KR100820842B1 - 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판 - Google Patents

노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판 Download PDF

Info

Publication number
KR100820842B1
KR100820842B1 KR1020020041181A KR20020041181A KR100820842B1 KR 100820842 B1 KR100820842 B1 KR 100820842B1 KR 1020020041181 A KR1020020041181 A KR 1020020041181A KR 20020041181 A KR20020041181 A KR 20020041181A KR 100820842 B1 KR100820842 B1 KR 100820842B1
Authority
KR
South Korea
Prior art keywords
pattern
antistatic
thin film
liquid crystal
crystal display
Prior art date
Application number
KR1020020041181A
Other languages
English (en)
Other versions
KR20040006788A (ko
Inventor
송유리
박운용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020041181A priority Critical patent/KR100820842B1/ko
Publication of KR20040006788A publication Critical patent/KR20040006788A/ko
Application granted granted Critical
Publication of KR100820842B1 publication Critical patent/KR100820842B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판이 개시되어 있다. 화상이 디스플레이 되는 액티브 영역을 감싸도록 제 1 정전기 방지 패턴을 형성하고, 제 1 정전기 방지 패턴과 일부가 연결된 제 2 정전기 방지 패턴이 감싸도록 하여 액티브 영역의 파괴 또는 손상을 최소화한다.
Figure R1020020041181
패턴 마스크 어셈블리, 정전기

Description

노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판{PATTERN MASK ASSEMBLY FOR EXPOSURE AND LIQUID CRYSTAL DISPLAY SUBSTRATE USING THE SAME}
도 1은 종래 모기판 상에 형성된 정전기 방지용 패턴의 개념도이다.
도 2는 종래 모기판 상에 형성된 정전기 방지용 패턴을 형성하기 위한 패턴 마스크 어셈블리이다.
도 3은 본 발명의 일실시예에 의한 노광용 패턴 마스크 어셈블리의 평면도이다.
도 4는 도 3의 실시예 중 노광용 패턴 마스크 어셈블리 중 패턴 마스크를 도시한 평면도이다.
도 5는 도 3의 실시예에 의한 노광용 패턴 마스크 어셈블리 중 마스크 블레이드를 도시한 평면도이다.
도 6은 본 발명의 일실시예에 의한 액정표시기판의 평면도이다.
도 7은 본 발명의 일실시예에 의한 액정표시기판에서 액티브 영역에 게이트 전극 및 제 1, 제 2 정전기 방지용 패턴을 형성하는 것을 도시한 평면도이다.
도 8은 본 발명의 일실시예에 의한 액정표시기판에서 투명 기판에 채널층 및 정전기 방지 패턴을 형성하는 것을 도시한 평면도이다.
도 9는 본 발명의 일실시예에 의한 액정표시기판에서 모기판에 소오스 전극, 드레인 전극 및 정전기 방지 패턴을 형성하는 것을 도시한 평면도이다.
도 10은 본 발명의 일실시예에 의한 액정표시기판에서 모기판에 화소 전극 및 정전기 방지 패턴을 형성하는 것을 도시한 평면도이다.
본 발명은 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판에 관한 것으로, 특히, 액정표시장치의 제조 과정에서 빈번한 불량을 발생시키는 정전기가 영상이 디스플레이 되는 액티브 영역(active area)으로 인가되지 않도록 하는 정전기 방지 패턴을 제작하는데 필요한 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판에 관한 것이다.
일반적으로, 액정표시장치(liquid crystal display device, LCD)는 액정(Liquid Crystal, LC)을 정밀하게 제어하여 정보처리장치에서 처리된 영상을 디스플레이 하는 장치이다.
이와 같이 정의된 액정표시장치는 액정에 공급될 광을 발생하기 위한 광공급 파트, 광학 파트에서 발생한 광의 휘도 균일성을 극대화시키는 광학 파트 및 액정을 정밀하게 제어하는 액정 제어 파트를 필요로 한다.
이들 광공급 파트, 광학 파트 및 액정 제어 파트는 모두 중요하지만, 액정 제어 파트는 제작이 매우 복잡하며 정밀한 제조 공정을 필요로 한다.
액정 제어 파트는 다시 액정표시패널 및 액정표시패널을 구동하기 위한 구동 모듈로 구성된다.
액정표시패널은 TFT 기판(Thin Film Transistor substrate), 액정 및 컬러필터기판(color filter substrate)으로 구성된다.
TFT 기판은 투명기판, 박막 트랜지스터, 화소 전극(pixel electrode)으로 구성된다. 컬러필터 기판은 투명기판, 컬러필터 및 공통 전극(common electrode)으로 구성된다.
액정표시패널은 TFT 기판 및 컬러필터 기판은 상호 마주보도록 배치된 상태에서 상호 결합되고, TFT 기판 및 컬러필터 기판의 사이에는 액정이 주입되어 제작된다.
이와 같은 액정표시패널의 TFT 기판 또는 컬러필터 기판은 모기판(mother glass)이라 불리는 대형 투명 기판에 마련된 TFT 기판 형성 영역 또는 컬러필터 기판 형성 영역에 TFT 기판 또는 컬러필터 기판의 구성 요소를 모두 형성한 후, 모기판으로부터 TFT 기판 형성 영역 또는 컬러필터 기판 형성 영역을 분리하는 방법을 사용하여 제작된다.
이와 같은 방법을 사용하는 것은 TFT 기판 또는 컬러필터 기판의 생산 효율을 극대화하기 위함이다.
그러나, 이와 같은 방법으로 TFT 기판 또는 컬러필터 기판을 제작할 경우, 생산 효율은 극대화되지만, 제작 과정에서 빈번한 공정 불량이 발생하는 문제점을 갖는다.
문제점은 박막 공정을 진행하는 과정 발생하여 박막 트랜지스터에 치명적인 손상을 발생시키는 정전기 방지용 패턴에서도 발생된다.
구체적으로, 정전기 방지용 패턴은 TFT 기판을 제작하기 위한 모기판 상에 형성된다. 정전기 방지용 패턴은 외부에서 발생한 정전기가 TFT 기판 형성 영역에 형성된 박막 트랜지스터들로 유입되지 못하도록 하기 위해서 TFT 기판 형성 영역의 바깥쪽에 띠 형상으로 둘러져 형성된다.
도 1은 종래 모기판 상에 형성된 정전기 방지용 패턴의 개념도이다.
도 1을 참조하면, 미설명 도면부호 10은 모기판이다. 정전기 방지 패턴(20)은 TFT 기판 형성 영역(30)의 바깥쪽에 샵 "#"(sharp)형상으로 형성된다. 이때, 샵 형상으로 형성된 정전기 방지 패턴(20)중 돌출된 부분(22)은 모기판(10)에 2 개 이상의 TFT 기판 형성 영역(30)이 형성되었을 때, 2 개 이상의 TFT 기판 형성 영역(30)이 상호 연결될 수 있도록 하기 위함이다.
도 2는 종래 모기판 상에 형성된 정전기 방지용 패턴을 형성하기 위한 패턴 마스크 어셈블리이다.
도 1 또는 도 2를 참조하면, 패턴 마스크 어셈블리(40)는 다시 패턴 마스크(42) 및 마스크 블레이드(44)로 구성된다.
패턴 마스크(42)는 유리 기판(42a), 노광 패턴(42b), 정전기 방지용 노광 패턴(42c)으로 구성된다.
이때, 정전기 방지용 노광 패턴(42c)은 앞서 도 1에서 설명한 바와 같이 샵 형상으로 형성되어야 모기판(10)에서 정전기 방지 패턴(20)이 샵 형상을 가질 수 있게 된다.
이때, 패턴 마스크(42)는 각각의 TFT 기판 형성 영역(30)으로 이동되면서 노광을 수행하게 되고, 모기판(10)에 존재하는 모든 TFT 기판 형성 영역(30)이 노광 될 경우, 샵 형상을 갖는 정전기 방지 패턴(20)중 돌출된 부분끼리는 상호 연결되어, 모기판(10)에 존재하는 정전기 방지 패턴(20)들은 모두 연결되어 격자 형상과 유사한 형상을 갖게 된다.
이와 같이 격자 형상으로 모기판(10)의 TFT 기판 형성 영역(30)에 형성된 정전기 방지 패턴(20)은 TFT 기판 형성 영역(30)으로 정전기가 유입되지 않도록 하기에는 충분하다.
그러나, 상호 연결된 정전기 방지 패턴(20)중에는 패턴 마스크(42)의 정전기 방지용 노광 패턴(42c)에 의하여 원하지 않게 바깥쪽으로 돌출된 부분이 존재하게 된다. 이처럼 바깥쪽으로 돌출된 부분은 피뢰침 역할을 한다. 이에 따라, 외부로부터 고압의 방전이 유도될 경우에는 정전기 방지 패턴(20)이 오히려 고압의 정전기가 박막 트랜지스터로 인가하는 통로 역할을 하게 되는 문제점을 갖는다.
또한, 정전기 방지 패턴(20)의 일부가 형성되지 않거나 끊어졌을 때 정전기 방지 패턴(20)의 기능이 반감되는 문제점도 함께 갖는다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 제 1 목적은 박막 트랜지스터를 손상시키는 정전기를 보다 효율적으로 제거할 수 있는 정전기 방지 패턴을 제조할 수 있는 노광용 패턴 마스크를 제공한다.
본 발명의 제 2 목적은 박막 트랜지스터를 손상시키는 정전기를 보다 효율적 으로 제거할 수 있는 정전기 방지 패턴을 갖는 액정표시기판을 제공한다.
이와 같은 본 발명의 제 1 목적을 구현하기 위하여 본 발명은 노광 패턴 영역, 띠 형상으로 노광 패턴 영역을 감싸는 제 1 정전기 방지 노광 패턴, 제 1 정전기 방지 노광 패턴보다 넓은 폭을 갖으며, 일부는 제 1 정전기 방지 노광 패턴과 연결되고, 나머지는 제 1 정전기 방지 노광 패턴을 감싸는 제 2 정전기 방지 노광 패턴을 포함하는 패턴 마스크; 및 제 2 정전기 방지 노광 패턴과 평행하며, 제 2 정전기 방지 노광 패턴과 일부가 오버랩 되는 마스크 블레이드를 포함하는 노광용 패턴 마스크 어셈블리를 제공한다.
또한, 본 발명의 제 2 목적을 구현하기 위하여 본 발명은 박막이 패터닝되는 액티브 영역이 복수개 형성된 투명 기판, 각각의 액티브 영역을 개별적으로 감싸도록 박막으로부터 패터닝된 제 1 정전기 방지용 패턴들 및 제 1 정전기 방지용 패턴들을 감싸며, 제 1 정전기 방지용 패턴들을 하나로 연결하기 위해 박막으로부터 패터닝된 제 2 정전기 방지용 패턴을 포함하는 액정표시기판을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 3은 본 발명의 일실시예에 의한 노광용 패턴 마스크 어셈블리의 평면도이다.
도 3을 참조하면, 노광용 패턴 마스크 어셈블리(300)는 다시 패턴 마스크(100) 및 마스크 블레이드(200)로 구성된다.
도 4는 도 3의 실시예에 의한 노광용 패턴 마스크 어셈블리 중 패턴 마스크를 도시한 평면도이다.
도 4를 참조하면, 패턴 마스크(100)는 투명기판(110), 노광 패턴 영역(120), 제 1 정전기 방지용 노광 패턴(130) 및 제 2 정전기 방지 노광 패턴(140)으로 구성된다.
투명 기판(110)의 일측면 가운데 부분에는 직사각형 형상을 갖는 노광 패턴 영역(120)이 형성된다. 노광 패턴 영역(120)에는 상세하게 후술될 박막 트랜지스터 및 화소 전극을 제작하기 위한 노광 패턴이 형성된다.
제 1 정전기 방지용 노광 패턴(130)은 제 1 폭을 갖는 띠 형상을 갖으며, 투명 기판(110) 중 노광 패턴 영역(120)이 형성된 일측면에 노광 패턴 영역(120)에 대하여 바깥쪽으로 오프셋(offset)된 형상으로 형성된다.
이때, 제 1 정전기 방지용 노광 패턴(130)은 노광 패턴 영역(120)에 형성된 노광 패턴의 일부와 연결되도록 할 수 있다.
제 2 정전기 방지용 노광 패턴(140)은 제 1 폭보다 넓은 제 2 폭을 갖는 띠 형상을 갖으며, 제 1 정전기 방지용 노광 패턴(130)에 대하여 바깥쪽으로 역시 오프셋(offset)된 형상으로 형성된다.
이때, 제 2 정전기 방지용 노광 패턴(140)은 제 1 정전기 방지용 노광 패턴(130)과 일부가 연결되도록 한다.
도 5는 도 3의 실시예에 의한 노광용 패턴 마스크 어셈블리 중 마스크 블레이드를 도시한 평면도이다.
마스크 블레이드(200)는 4 개의 조각으로 이루어진다. 4 개의 마스크 블레이드(200)중 도면부호 210 및 220으로 도시된 2 개는 상호 평행하게 소정 간격 이격되어 배치된다. 도면부호 210 및 도면부호 220으로 도시된 2 개를 제 1 마스크 블레이드라 정의하기로 한다. 한편, 도면부호 230 및 도면부호 240으로 도시된 나머지 2 개의 마스크 블레이드(200)는 제 1 마스크 블레이드에 대하여 수직 상태로 상호 소정 간격 이격되도록 제 1 마스크 블레이드에 배치된다.
도면부호 230 및 도면부호 240으로 도시된 나머지 2 개의 마스크 블레이드(200)를 제 2 마스크 블레이드라 정의하기로 한다.
이때, 제 1 마스크 블레이드(210, 220) 및 제 2 마스크 블레이드(230, 240)가 조립된 상태에서 제 1 마스크 블레이드(210, 220) 및 제 2 마스크 블레이드(230, 240)의 내측면은 제 2 폭을 갖는 제 2 정전기 방지용 노광 패턴(140)의 상면에 오버랩 된다.
이때, 제 1 마스크 블레이드(210, 220) 및 제 2 마스크 블레이드(230, 240)의 내측면은 제 2 폭의 1/2 되는 지점에 배치되도록 한다.
도 6은 본 발명의 일실시예에 의한 액정표시기판의 평면도이다.
도 3 또는 도 6을 참조하면, 액정표시기판(500)은 바람직한 일실시예로 액정표시패널을 이루는 구성 기판의 하나인 TFT 기판이다.
액정표시기판(500)은 모기판(510), 액티브 영역(520), 제 1 정전기 방지 패턴(530) 및 제 2 정전기 방지 패턴(540)으로 구성된다.
이들을 형성하기 위해서, 박막 및 포토레지스트 박막이 형성된 액정표시기판(500)중 도면번호 A로 도시된 영역에는 앞서 설명한 노광 패턴 마스크 어셈블리(300)가 위치한다.
노광 패턴 마스크 어셈블리(300)에 광이 공급되어 A 영역에는 노광이 수행된다.
이때, A 영역에는 노광 패턴 마스크 어셈블리(300)의 노광 패턴 영역(120)의 패턴이 전사되어 박막 패턴이 형성된다. A 영역 중 박막 패턴이 형성된 영역을 액티브 영역(520)이라 정의하기로 한다.
또한, A 영역에는 도 4에 도시된 노광 패턴 마스크 어셈블리(300)의 제 1 정전기 방지용 노광 패턴(130)의 형상대로 노광이 수행되어 제 1 정전기 방지 패턴(530)이 형성된다. 이 제 1 정전기 방지 패턴(530)은 액티브 영역(520)을 감싸는 형상으로 형성된다.
또한, A 영역에는 도 4에 도시된 노광 패턴 마스크 어셈블리(300)의 제 2 정전기 방지용 노광 패턴(140)의 형상대로 노광이 수행되어 제 2 정전기 방지용 패턴(540)이 형성된다. 이 제 2 정전기 방지용 패턴(540)은 일부가 제 1 정전기 방지용 패턴(530)과 연결되면서 제 1 정전기 방지용 패턴(530)을 감싸는 역할을 수행한다.
이어서, A 영역에서 노광이 수행되면, 노광 패턴 마스크 어셈블리(300)는 A 영역과 인접한 B 영역으로 이송되어 노광이 수행되고, 이어서 C 영역, D 영역, E 영역 및 F 영역이 순서대로 노광 된다.
이때, A 내지 F 영역에서, 제 1 정전기 방지용 패턴(530)은 각 액티브 영역(520)을 개별적으로 감싸고, 제 2 정전기 방지용 패턴(540)은 상호 연결되도록 형성된다.
이하, 액정표시기판에 박막 트랜지스터 및 박막 트랜지스터의 출력단에 연결되는 화소 전극을 형성하는 과정을 첨부된 도면을 참조하여 설명하기로 한다.
도 7은 본 발명의 일실시예에 의한 액정표시기판에서 액티브 영역에 게이트 전극 및 제 1, 제 2 정전기 방지용 패턴을 형성하는 것을 도시한 평면도이다.
도 7을 참조하면, 모기판(510)의 전면적에는 게이트 메탈 물질 및 포토레지스트 박막이 형성된다. 이어서, 도 6에 도시된 A 영역에는 앞서 상세하게 설명한 노광 패턴 마스크 어셈블리(300)가 얼라인 된 후 노광공정이 수행된다.
이로 인해 A 영역 중 액티브 영역(520)에는 박막 트랜지스터의 게이트 전극(522)이 형성되고, A 영역 중 액티브 영역(520)의 외측으로는 제 1 정전기 방지용 패턴(530) 및 제 2 정전기 방지 패턴(540)이 형성된다.
도 8은 본 발명의 일실시예에 의한 액정표시기판에서 모기판에 채널층 및 정전기 방지 패턴을 형성하는 것을 도시한 평면도이다.
이어서, 도 8에 도시된 바와 같이 게이트 전극(522)이 형성된 모기판(510)에는 전면적에 걸쳐 절연막(523)이 형성되고, 절연막(523)의 상면에는 아몰퍼스 실리콘 및 n+ 아몰퍼스 실리콘으로 구성된 채널 박막 및 포토레지스트 박막이 형성된다.
이 상태에서 채널 박막의 상면으로는 채널 박막을 패터닝하기 위한 노광 패턴 마스크 어셈블리(300)가 위치한다.
노광 패턴 마스크 어셈블리(300)를 통하여 광이 노광 됨에 따라, 게이트 전극(522)이 위치한 액티브 영역(520)에는 채널 박막이 패터닝되어 채널층(524)이 형성된다. 채널층(524)은 게이트 전극(522)의 상면에 절연막(523)을 사이에 두고 형성된다.
액티브 영역(520)에 채널층(524)이 형성될 때, 인접한 액티브 영역(520)들의 사이에서는 아몰퍼스 실리콘 또는 n+ 아몰퍼스 실리콘 물질로 이루어진 제 1 정전기 방지용 패턴(532) 및 제 2 정전기 방지용 패턴(542)이 함께 형성된다.
도 9는 본 발명의 일실시예에 의한 액정표시기판에서 모기판에 소오스 전극, 드레인 전극 및 정전기 방지 패턴을 형성하는 것을 도시한 평면도이다.
도 9를 참조하면, 게이트 전극(522) 및 채널층(524)이 형성된 모기판(510)에는 전면적에 걸쳐 소오스/드레인 메탈 박막 및 포토레지스트 박막이 형성된다.
이 상태에서 소오스/드레인 메탈 박막의 상면으로는 소오스/드레인 메탈 박막을 패터닝하기 위한 노광 패턴을 갖는 노광 패턴 마스크 어셈블리(300)가 위치한다.
노광 패턴 마스크 어셈블리(300)를 통하여 광이 노광 됨에 따라, 게이트 전극(522) 및 채널층(524)이 위치한 액티브 영역(520)에는 소오스/드레인 메탈 박막이 패터닝되어 소오스 전극(526) 및 드레인 전극(528)이 형성된다. 소오스 전극(526) 및 드레인 전극(528)은 채널층(524)의 상면에 형성된다.
한편, 액티브 영역(520)에 소오스 전극(526) 및 드레인 전극(528)이 형성될 때, 액티브 영역(520)의 사이에서는 소오스/드레인 메탈 박막 재질로 이루어진 제 1 정전기 방지용 패턴(534) 및 제 2 정전기 방지용 패턴(544)이 함께 형성되어 소오스 전극(526) 및 드레인 전극(528)으로 정전기가 인가되지 않도록 한다.
도 10은 본 발명의 일실시예에 의한 액정표시기판에서 모기판에 화소 전극 및 정전기 방지 패턴을 형성하는 것을 도시한 평면도이다.
도 10을 참조하면, 게이트 전극(522), 채널층(524), 소오스 전극(526) 및 드레인 전극(528)이 형성된 모기판(510)에는 전면적에 걸쳐 투명한 인듐 틴 옥사이드 박막 및 포토레지스트 박막이 형성된다.
이 상태에서 인듐 틴 옥사이드 박막의 상면으로는 인듐 틴 옥사이드 박막을 패터닝하기 위한 노광 패턴을 갖는 노광 패턴 마스크 어셈블리(300)가 위치한다.
노광 패턴 마스크 어셈블리(300)를 통하여 광이 노광 됨에 따라, 게이트 전극(522) , 채널층(524), 소오스 전극(526) 및 드레인 전극(528)이 위치한 액티브 영역(520)에는 인듐 틴 옥사이드 박막이 패터닝되어 화소 전극(529)이 형성된다. 화소 전극(529)은 드레인 전극(528)에 연결되도록 형성된다.
한편, 액티브 영역(520)에 화소 전극(529)이 형성될 때, 액티브 영역(520)의 사이에서는 인듐 틴 옥사이드 물질로 이루어진 제 1 정전기 방지용 패턴(536) 및 제 2 정전기 방지용 패턴(544)이 함께 형성되어 소오스 전극(526) 및 드레인 전극(528)으로 정전기가 인가되지 않도록 한다.
이상에서 상세하게 설명한 바에 의하면, 아킹 또는 정전기로부터 매우 복잡하면서 정밀한 공정을 거쳐 제작한 액정표시기판이 파손 또는 손상을 방지할 수 있 으며, 정전기가 다양한 경로를 통하여 외부로 빠져나갈 수 있도록 하는 등 다양한 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 노광 패턴 영역, 띠 형상으로 상기 노광 패턴 영역을 감싸는 제 1 정전기 방지 노광 패턴, 상기 제 1 정전기 방지 노광 패턴보다 넓은 폭을 갖으며, 일부는 상기 제 1 정전기 방지 노광 패턴과 연결되고, 나머지는 상기 제 1 정전기 방지 노광 패턴을 감싸는 제 2 정전기 방지 노광 패턴을 포함하는 패턴 마스크; 및
    상기 제 2 정전기 방지 노광 패턴과 평행하며, 상기 제 2 정전기 방지 노광 패턴과 일부가 오버랩 되는 마스크 블레이드를 포함하는 노광용 패턴 마스크 어셈블리.
  2. 제 1 항에 있어서, 상기 마스크 블레이드는 상기 제 2 정전기 방지 노광 패턴의 중앙에 오버랩 되는 것을 특징으로 하는 노광용 패턴 마스크 어셈블리.
  3. 투명 기판;
    상기 투명 기판 상에 형성되며, 박막이 패터닝되어 있는 복수개의 액티브 영역들;
    각각의 상기 액티브 영역을 개별적으로 감싸도록 상기 박막으로부터 패터닝된 제 1 정전기 방지용 패턴; 및
    상기 제 1 정전기 방지용 패턴을 감싸며, 상기 제 1 정전기 방지용 패턴을 하나로 연결하기 위해 상기 박막으로부터 패터닝된 제 2 정전기 방지용 패턴을 포 함하는 액정표시기판.
  4. 제 3 항에 있어서, 상기 제 1 정전기 방지 패턴은 상기 액티브 영역과 전기적으로 연결된 것을 특징으로 하는 액정표시기판.
  5. 제 3 항에 있어서, 상기 박막은 박막 트랜지스터의 게이트 전극을 형성하기 위한 게이트 메탈 박막인 것을 특징으로 하는 액정표시기판.
  6. 제 3 항에 있어서, 상기 박막은 박막 트랜지스터의 채널층을 형성하기 위한 반도체 박막인 것을 특징으로 하는 액정표시기판.
  7. 제 3 항에 있어서, 상기 박막은 박막 트랜지스터의 소오스 전극 및 드레인 전극을 형성하기 위한 소오스/드레인 메탈 박막인 것을 특징으로 하는 액정표시기판.
  8. 제 3 항에 있어서, 상기 박막은 박막 트랜지스터의 화소 전극을 형성하기 위한 인듐 주석 산화막인 것을 특징으로 하는 액정표시기판.
  9. 제 3 항에 있어서, 상기 제 2 정전기 방지 패턴의 폭은 200㎛ ∼ 2㎜인 것을 특징으로 하는 액정표시기판.
KR1020020041181A 2002-07-15 2002-07-15 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판 KR100820842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020041181A KR100820842B1 (ko) 2002-07-15 2002-07-15 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020041181A KR100820842B1 (ko) 2002-07-15 2002-07-15 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판

Publications (2)

Publication Number Publication Date
KR20040006788A KR20040006788A (ko) 2004-01-24
KR100820842B1 true KR100820842B1 (ko) 2008-04-10

Family

ID=37316646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020041181A KR100820842B1 (ko) 2002-07-15 2002-07-15 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판

Country Status (1)

Country Link
KR (1) KR100820842B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383964B1 (ko) * 2007-03-15 2014-04-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047650A (ko) * 1997-12-05 1999-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법
KR20010038388A (ko) * 1999-10-25 2001-05-15 구본준 정전기 방지구조를 갖는 마스크패턴
KR20010092358A (ko) * 2000-03-15 2001-10-24 히로 산쥬 액정표시장치
KR20010104263A (ko) * 2000-05-13 2001-11-24 야마자끼 순페이 반도체장치의 제작방법
KR20010105059A (ko) * 2000-05-18 2001-11-28 구본준, 론 위라하디락사 액정 표시장치 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047650A (ko) * 1997-12-05 1999-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법
KR20010038388A (ko) * 1999-10-25 2001-05-15 구본준 정전기 방지구조를 갖는 마스크패턴
KR20010092358A (ko) * 2000-03-15 2001-10-24 히로 산쥬 액정표시장치
KR20010104263A (ko) * 2000-05-13 2001-11-24 야마자끼 순페이 반도체장치의 제작방법
KR20010105059A (ko) * 2000-05-18 2001-11-28 구본준, 론 위라하디락사 액정 표시장치 제조방법

Also Published As

Publication number Publication date
KR20040006788A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
KR101152528B1 (ko) 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법
KR100333180B1 (ko) Tft-lcd제조방법
US20090297958A1 (en) Exposure mask and exposure method using the same
US20070141481A1 (en) Photo Mask and method of Fabricating array Substrate for Liquid Crystal Display Device Using The Same
JP4401551B2 (ja) 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置
JP2007086657A (ja) 液晶表示装置
US6327443B1 (en) Liquid crystal display device
JP2003161957A (ja) 液晶表示装置及びその製造方法
KR100890745B1 (ko) 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이
KR20060133896A (ko) 전자부품 및 그 제조방법
US8263982B2 (en) Thin film transistor with a high impurity region overlapping the gate electrode
KR100484950B1 (ko) 액정표시장치 및 그 제조방법
KR100820842B1 (ko) 노광용 패턴 마스크 어셈블리 및 이를 이용한 액정표시기판
US20110169004A1 (en) Display device and manufacturing method therefor
US8450135B2 (en) Pixel structure and manufacturing method thereof
JP3521490B2 (ja) 液晶表示素子およびその製造方法
KR100765135B1 (ko) 액정표시장치 및 이의 제조 방법
JPH03146927A (ja) Ｔｆｔアクティブマトリックス型液晶表示パネルおよびその製造方法
KR100437595B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
JP2005091643A (ja) 液晶表示装置の製造方法
KR100962505B1 (ko) 노광 마스크 및 그를 이용한 노광 방법
JPH09318958A (ja) 液晶表示装置およびその製造方法
KR101325976B1 (ko) 박막트랜지스터와, 이를 포함하는 어레이기판 및 이의제조방법
JP3272137B2 (ja) 液晶表示装置
KR101023319B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee