KR100819874B1 - stamper and manufacturing method of PCB using it - Google Patents

stamper and manufacturing method of PCB using it Download PDF

Info

Publication number
KR100819874B1
KR100819874B1 KR1020060083309A KR20060083309A KR100819874B1 KR 100819874 B1 KR100819874 B1 KR 100819874B1 KR 1020060083309 A KR1020060083309 A KR 1020060083309A KR 20060083309 A KR20060083309 A KR 20060083309A KR 100819874 B1 KR100819874 B1 KR 100819874B1
Authority
KR
South Korea
Prior art keywords
insulating layer
lower frame
stamper
upper frame
hole
Prior art date
Application number
KR1020060083309A
Other languages
Korean (ko)
Other versions
KR20080020182A (en
Inventor
이상문
홍명호
나승현
조재춘
이춘근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060083309A priority Critical patent/KR100819874B1/en
Publication of KR20080020182A publication Critical patent/KR20080020182A/en
Application granted granted Critical
Publication of KR100819874B1 publication Critical patent/KR100819874B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing

Abstract

스템퍼 및 이를 이용한 인쇄회로기판 제조방법이 개시된다. 임프린트 공정에 사용되는 장치로서 상부틀과 하부틀로 구성된 스템퍼에 있어서, 상기 상부틀은, 제1 평판과, 제1 평판에 천공된 관통홀과, 제1 평판에 돌출된 상부 양각을 포함하며, 상기 하부틀은, 제2 평판과, 관통홀과 대응되도록 제2 평판에 돌출되어 형성된 관통돌기를 포함하는 스템퍼는 잔유물을 남기지 않고 절연층에 비아홀을 형성할 수 있다.A stamper and a method of manufacturing a printed circuit board using the same are disclosed. An apparatus for use in an imprint process, the stamper comprising an upper frame and a lower frame, wherein the upper frame includes a first plate, a through hole drilled in the first plate, and an upper relief protruding from the first plate. The stamper may include a second plate and a through protrusion formed on the second plate so as to correspond to the through hole, and form a via hole in the insulating layer without leaving residue.

스템퍼, 상부틀, 하부틀, 잔유물, 평판 Stamper, Upper Frame, Lower Frame, Residue, Plate

Description

스템퍼 및 이를 이용한 인쇄회로기판 제조방법{stamper and manufacturing method of PCB using it}Stamper and manufacturing method of printed circuit board using same

도 1은 종래 기술에 따른 임프린트 공정도.1 is an imprint process diagram according to the prior art.

도 2a는 본 발명의 바람직한 제1 실시예에 따른 스템퍼의 상부틀의 평면도 및 단면도.Figure 2a is a plan view and a cross-sectional view of the upper frame of the stamper according to the first embodiment of the present invention.

도 2b는 본 발명의 바람직한 제1 실시예에 따른 스템퍼의 하부틀의 평면도 및 단면도.Figure 2b is a plan view and a cross-sectional view of the lower frame of the stamper according to the first embodiment of the present invention.

도 2c는 본 발명의 바람직한 제1 실시예에 따른 상부틀, 하부틀, 절연층의 정렬 방법을 나타낸 단면도.Figure 2c is a cross-sectional view showing the alignment method of the upper frame, the lower frame, the insulating layer according to a first embodiment of the present invention.

도 3a는 본 발명의 바람직한 제2 실시예에 따른 스템퍼의 상부틀의 단면도.Figure 3a is a cross-sectional view of the upper frame of the stamper according to a second preferred embodiment of the present invention.

도 3b는 본 발명의 바람직한 제2 실시예에 따른 이중 스템러의 하부틀의 단면도.3B is a cross-sectional view of the undercarriage of a dual stemr according to a second preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 제3 실시예에 따른 스템퍼를 이용한 인쇄회로기판 제조방법의 순서도.Figure 4 is a flow chart of a printed circuit board manufacturing method using a stamper according to a third embodiment of the present invention.

도 5는 본 발명의 바람직한 제3 실시예에 따른 스템퍼를 이용한 인쇄회로기판 제조 공정도.5 is a process diagram for manufacturing a printed circuit board using a stamper according to a third embodiment of the present invention.

도 6a, 도6b 는 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 제조 시 온도와 압력의 제어를 나타내는 그래프. 도 6c는 본 발명의 바람직한 제3 실시예에 따른 열경화성수지의 온도와 점도와의 관계를 나타내는 그래프.6A and 6B are graphs showing control of temperature and pressure in the manufacture of a printed circuit board according to a third preferred embodiment of the present invention. Figure 6c is a graph showing the relationship between the temperature and viscosity of the thermosetting resin according to a third preferred embodiment of the present invention.

도 7은 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도.7 is a manufacturing process diagram of a printed circuit board using a stamper according to a fourth embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

51: 상부틀 51a: 관통홀51: upper frame 51a: through hole

51b: 상부 양각 51c: 스페이서51b: upper embossed 51c: spacer

52: 하부틀 52a: 관통돌기52: lower frame 52a: through protrusion

52b: 제2 평판 54:절연층52b: second flat plate 54: insulating layer

54a: 음각54a: engraved

본 발명은 스템퍼에 관한 것으로서, 보다 상세하게는 이중 구조의 스템퍼 및 이를 이용한 임프린트 방법에 관한 것이다.The present invention relates to a stamper, and more particularly, to a stamper having a dual structure and an imprint method using the same.

현재 전자 전기 기술은 21세기 고도 정보 통신 사회의 구현에 발 맞추기 위하여 더 많은 용량의 정보 저장, 더 빠른 정보 처리와 전송, 더 간편한 정보 통신망의 구축을 위해 빠르게 발전해가고 있다.Today, electronic and electric technology is rapidly evolving for more information storage, faster information processing and transmission, and simpler communication network to keep pace with the 21st century's high information and communication society.

특히, 주어진 정보 전송 속도의 유한성이라는 조건 하에서, 이러한 요구 조건을 충족시킬 수 있는 한 방법으로서 그 구성 소자들을 가능한 더욱 작게 구현하 는 동시에 신뢰성을 높여 새로운 기능성을 부여하기 위한 방안이 제시되고 있다.In particular, under the condition of the finiteness of a given information transmission rate, as a way of meeting these requirements, a method for implementing the components as small as possible while increasing reliability and providing new functionality has been proposed.

상술한 바와 같이, 전자제품의 경박 단소화 추세에 따라 인쇄회로기판 역시 미세 패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있으며, 이에 따라 신호 처리 능력이 뛰어난 회로를 보다 좁은 면적에 구현하기 위해서 고밀도의 기판(line/space≤10㎛/10㎛, Microvia<30㎛) 제조에 대한 필요성이 대두되고 있다.As described above, in accordance with the trend of light and short size of electronic products, fine patterns, miniaturization, and packaging of printed circuit boards are also progressing simultaneously. Accordingly, a circuit having excellent signal processing capability in a smaller area may be implemented. For this purpose, there is a need for manufacturing high density substrates (line / space ≦ 10 μm / 10 μm, Microvia <30 μm).

지금까지 가장 널리 사용되고 있는 미세 구조 제작 기술 중의 하나는 UV 리소그래피(UV lithography)로서, 포토 레지스트 박막이 입혀진 기판 위에 자외선을 쪼아주어 회로 패턴을 형성시키는 방법이다.One of the most widely used microstructure fabrication techniques to date is UV lithography, a method of forming a circuit pattern by injecting ultraviolet rays onto a substrate coated with a photoresist thin film.

하지만, UV 리소그라피 방법을 사용하여 기판을 제조할 때에는 회로로 사용되는 동박이 두꺼워야 한다는 점과 습식 에칭법을 사용해야 한다는 제한이 있기 때문에 UV 리소그라피로 10㎛ 이하의 미세 선폭을 형성할 경우 제품의 신뢰성이 떨어진다는 문제점을 안고 있다.However, when manufacturing a substrate using the UV lithography method, there is a limitation that the copper foil used as the circuit has to be thick and the wet etching method is used, so that the reliability of the product when forming a fine line width of 10 μm or less with UV lithography This has the problem of falling.

한편, 최근에는 인쇄회로기판의 집적도가 더욱 높아지는 추세이며 그에 따라 미세 패턴을 형성하는 방법에 대한 연구가 더욱 활발해지고 있는 바, 상술한 UV 리소그라피의 대체 공법으로서 회로 패턴 형성용 스템퍼를 이용하여 고밀도의 기판을 제조하려는 시도가 주목을 받고 있다.On the other hand, in recent years, the integration degree of printed circuit boards is increasing, and as a result, research into a method of forming a fine pattern is becoming more active. As an alternative method of the above-described UV lithography, a high density using a stamper for forming a circuit pattern Attempts to manufacture substrates of interest have attracted attention.

도 1은 종래 기술에 따른 임프린트 공정도로서, 도 1의 (a)와 같이 다단구조의 양각(11a)이 형성된 스템퍼(11)를 보강판(12b) 상면에 레진층(12a)이 형성된 기판(12)에 임프린트 한다. 그 결과 기판(12)은 다단 구조의 음각(14)이 형성된다. 한편, 보강판(12b)은 추후에 제거되며, 이때, 심도가 깊은 음각(14)은 관통되어 비아홀을 형성 하여야 한다. 그러나, 관통홀이 되어야 할 부분에 잔유물(13,residue)이 남는 문제가 있으며, 이를 제거하기 위하여 화학적 또는 기계적인 공정을 한번 더 거쳐야 한다. 특히 화학적인 공정을 거칠 경우 환경 오염이 발생하여 친환경 공정을 추구하는 지금의 기술 추세에 반하게 된다. 1 is an imprint process chart according to the prior art, a substrate having a resin layer 12a formed on an upper surface of a reinforcing plate 12b with a stamper 11 having a multi-stage relief 11a as shown in FIG. Imprint to 12). As a result, the substrate 12 is formed with an intaglio 14 having a multi-stage structure. On the other hand, the reinforcing plate 12b is later removed, at this time, the deep intaglio 14 should be penetrated to form the via hole. However, there is a problem that a residue 13, which remains to be a through hole, remains, and a chemical or mechanical process has to be performed once more to remove it. In particular, the chemical process causes environmental pollution, which is contrary to the current technological trend of pursuing eco-friendly processes.

본 발명은 임프린트 공정에서 레진층에 관통홀을 형성할 시에 잔유물을 남기지 않고 인쇄회로기판을 제조하는 방법을 제공하고자 한다. An object of the present invention is to provide a method of manufacturing a printed circuit board without leaving residue when forming through holes in a resin layer in an imprint process.

본 발명의 일측면에 따르면, 임프린트 공정에 사용되는 장치로서 상부틀과 하부틀로 구성된 스템퍼에 있어서, 상기 상부틀은, 제1 평판과, 제1 평판에 천공된 관통홀과, 제1 평판에 돌출된 상부 양각을 포함하며, 상기 하부틀은, 제2 평판과, 관통홀과 대응되도록 제2 평판에 돌출되어 형성된 관통돌기를 포함하는 스템퍼가 제공된다. 이러한 스템퍼는 잔유물을 남기지 않고 절연층에 비아홀을 형성할 수 있다.According to one aspect of the invention, in the stamper consisting of the upper frame and the lower frame as an apparatus used in the imprint process, the upper frame, the first plate, the through-hole perforated in the first plate, the first plate It includes an upper embossed protruding in the, the lower frame is provided with a stamper comprising a second plate and a through protrusion formed to protrude from the second plate to correspond to the through hole. Such a stamper may form via holes in the insulating layer without leaving residue.

상기 상부 양각은 관통홀과 인접하여 형성되는 것이 바람직한데, 이 경우 상부 양각은 관통돌기의 가이드 역할을 한다.The upper relief is preferably formed adjacent to the through hole, in which case the upper relief serves as a guide of the through projection.

또한, 상기 상부틀 또는 상기 하부틀 중 어느 하나의 가장자리에 있어서 상부 양각보다 더 돌출된 스페이서가 형성된 것이 바람직하다. 스페이서는 상부틀과 하부틀을 일정한 이격거리로 유지하는 역할을 한다.In addition, at the edge of any one of the upper frame or the lower frame it is preferable that a spacer protruding more than the upper relief. The spacer serves to maintain the upper frame and the lower frame at a constant separation distance.

상기 제2 평판에는 하부 양각이 더 형성된 될 수도 있다. 이러한 하부 양각을 이용하여 임프린트 공정을 진행할 경우에는 절연층 양면에 회로 패턴을 형성할 수 있는 장점이 잇다. A lower relief may be further formed on the second flat plate. When the imprint process is performed using the lower relief, there is an advantage in that circuit patterns may be formed on both surfaces of the insulating layer.

한편, 관통돌기의 끝을 뾰족하게 형성할 경우 절연층을 보다 더 쉽게 관통할 수 잇다.On the other hand, if the end of the through protrusion is formed to be pointed more easily can penetrate the insulating layer.

본 발명의 다른 측면은, (a) 관통홀과 양각이 형성된 상부틀과, 관통홀에 대응하는 위치에 형성된 관통돌기를 포함하는 하부틀 사이에 절연층을 개재하는 단계, (b) 상부틀과 하부틀을 밀착하여 양각을 절연층에 임프린트하는 단계, 및 (c) 상부틀과 하부틀을 절연층으로부터 분리하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법이 제공된다. Another aspect of the present invention, (a) a step of interposing an insulating layer between the through-hole and the embossed upper frame, and the lower frame including a through projection formed at a position corresponding to the through hole, (b) the upper frame and A method of manufacturing a printed circuit board using a stamper is provided, the method including imprinting an embossment on an insulating layer by closely contacting a lower frame, and (c) separating the upper frame and the lower frame from the insulating layer.

상기 단계(b) 전에, 상부틀과 하부틀 표면에 이형재를 도포하는 단계를 더 포함하는 것이 바람직하다. 이형재는 상부틀과 하부틀을 쉽게 분리되도록하는 역할을 한다.Before the step (b), it is preferable to further include the step of applying a release material on the upper frame and the lower frame surface. The release member serves to easily separate the upper frame and the lower frame.

또한, 상기 단계 (b)는 관통돌기가 절연층을 천공하여 상기 관통홀 외부로 돌출되도록 임프린트하는 것이 바람직하다. 이러한 천공작업의 결과 비아홀이 형성되며, 비아홀 주변에 잔유물이 남지 않게 된다.In addition, in the step (b), it is preferable to imprint such that the through protrusion penetrates the insulating layer to protrude out of the through hole. As a result of this drilling, a via hole is formed, and no residue remains around the via hole.

절연층은 열경화성 수지일 수 있으며, 이때 상기 단계 (b)는, (b1) 절연층의 온도를 증가시켜 최저 점도를 유지하는 단계, (b2) 최저 점도에서 상부틀과 하부틀을 압착하여 절연층 임프린트하는 단계, (b3) 절연층에 온도를 더 증가시켜 절연층을 경화시키는 단계를 더 포함할 수 있다. 열경화성 수지의 최저 점도에 해당하는 온도에서 임프린트할 경우 보다 쉽게 공정을 진행할 수 있다.The insulating layer may be a thermosetting resin, in which step (b) increases the temperature of the insulating layer (b1) to maintain the lowest viscosity, and (b2) compresses the upper frame and the lower frame at the lowest viscosity to insulate the insulating layer. The method may further include imprinting and (b3) increasing the temperature of the insulating layer to cure the insulating layer. Imprinting at a temperature corresponding to the lowest viscosity of the thermosetting resin may facilitate the process.

상기 단계 (c) 이후에, (d) 절연층에 형성된 음각 내부를 도전층으로 충진하여 단위 인쇄회로기판을 제조하는 단계 더 포함할 수 있다. 음각 내부에 도전층이 충진되면 회로 패턴이나 비아홀이 완성된다.After the step (c), (d) it may further comprise a step of manufacturing a unit printed circuit board by filling the intaglio inside formed in the insulating layer with a conductive layer. When the conductive layer is filled in the intaglio, a circuit pattern or via hole is completed.

상기 단계 (d)이후에, (e) 상기 단위 인쇄회로기판을 복수개 적층하는 단계를 더 포함할 수 있다. 이는 다층 인쇄회로기판을 제조하기 위한 공정이다.After the step (d), (e) may further comprise the step of laminating a plurality of the unit printed circuit board. This is a process for manufacturing a multilayer printed circuit board.

이하, 본 발명에 따른 스템퍼 및 이를 이용한 회로패턴 형성 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a stamper according to the present invention and a circuit pattern forming method using the same will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same components will be denoted by the same reference numerals regardless of the reference numerals and redundant description thereof will be omitted.

도 2의 (a) 본 발명의 바람직한 제1 실시예에 따른 스템퍼의 상부틀의 평면도 및 단면도이며, 도 2b는 본 발명의 바람직한 제1 실시예에 따른 스템퍼의 하부틀의 평면도 및 단면도이다. 도 2a와 도 2b를 참조하면, 상부틀(21), 관통홀(21a), 상부 양각(21b), 스페이서(spacer, 21c), 제1 평판(21d), 하부틀(22), 관통돌기(22a), 제2 평판(22b)이 도시되어 있다.Figure 2 (a) is a plan view and a cross-sectional view of the upper frame of the stamper according to a first embodiment of the present invention, Figure 2b is a plan view and a cross-sectional view of the lower frame of the stamper according to a first embodiment of the present invention . 2A and 2B, the upper frame 21, the through hole 21a, the upper relief 21b, the spacer 21c, the first flat plate 21d, the lower frame 22, and the through protrusions 22a), a second plate 22b is shown.

도 1과 같이 종래의 스템퍼(11)는 하나의 부재로 이루어져 있으나, 본 실시예의 경우는 상부틀(21)과 하부틀(22)이 셋(set)으로 되어 하나의 스템퍼(stamper)가 된다. As shown in FIG. 1, the conventional stamper 11 is composed of one member. However, in the present embodiment, the upper mold 21 and the lower mold 22 are set so that one stamper is provided. do.

도 2a에 도시된 상부틀(21)은 제1 평판(21d)과 제1 평판(21d)에 천공된 관통홀(21a)과, 관통홀(21a)에 인접하여 돌출된 상부 양각(21b)과, 제1 평판(21d)의 가장자리에 돌출되되, 상부 양각(21b)보다 더 돌출된 스페이서(21c)로 구성된다.The upper frame 21 shown in FIG. 2A includes a through hole 21a perforated in the first plate 21d and the first plate 21d, and an upper relief 21b protruding adjacent to the through hole 21a. The spacer 21c protrudes at the edge of the first flat plate 21d and protrudes more than the upper relief 21b.

제1 평판(21d)은 상부틀(21)의 몸체에 해당하는 부분으로, 경도가 우수한 재질을 사용하는 것이 바람직하다. 일반적으로 금속을 사용하며, 경우에 따라서 고분자 폴리머를 사용할 수 있다.The first flat plate 21d is a portion corresponding to the body of the upper frame 21, and it is preferable to use a material having excellent hardness. In general, a metal is used, and in some cases, a polymer polymer may be used.

관통홀(21a)은 도 2b에서 설명할 하부틀(22)의 관통돌기(22a)가 관통할 부분이다. 따라서, 관통돌기(22a)보다 직경이 미세하게 더 커야한다. 관통홀(21a)과 관통돌기(22a)에 의해서 인쇄회로기판의 비아홀이 형성된다. 이때 비아홀의 크기는 관통돌기(22a)에 의해서 결정되므로 원하는 크기의 비아홀에 맞추어 관통돌기(22a)의 직경을 선택하는 것이 바람직하다.The through hole 21a is a portion through which the through protrusion 22a of the lower frame 22 to be described with reference to FIG. 2B passes. Therefore, the diameter must be slightly larger than the through protrusion 22a. The via hole of the printed circuit board is formed by the through hole 21a and the through protrusion 22a. At this time, since the size of the via hole is determined by the through protrusion 22a, it is preferable to select the diameter of the through protrusion 22a according to the via hole having a desired size.

상부 양각(21b)은 제1 평판(21d)에 형성되어 있으며, 후에 임프린트를 진행할 경우 도 2c에 도시된 절연층(24)에 음각을 형성하도록 한다. 상부 양각(21b)은 원하는 회로 패턴에 맞도록 다양하게 형성할 수 있다. 한편, 관통홀(21a)에 인접하여 상부 양각(21b)을 형성할 경우, 상부 양각(21b)이 관통돌기(22a)의 가이드 역할도 동시에 할 수 있는 장점이 있다. 여기서 '인접'이라는 의미는 도 2a와 같이 관통홀(21a)의 직경과 관통홀(21a) 주변을 둘러싼 상부 양각(21b)의 내부 홀의 직경이 동일하도록 상부 양각(21b)이 제1 평판(21d)에 형성되어 있다는 것이다.The upper relief 21b is formed on the first flat plate 21d, and when the imprint is performed later, an intaglio is formed in the insulating layer 24 shown in FIG. 2C. The upper relief 21b may be formed in various ways to fit the desired circuit pattern. On the other hand, when the upper embossed 21b is formed adjacent to the through hole 21a, the upper embossed 21b may also serve as a guide of the through protrusion 22a at the same time. Here, the meaning of 'adjacent' means that the upper embossed portion 21b has the first flat plate 21d such that the diameter of the through hole 21a and the inner hole of the upper embossed portion 21b surrounding the through hole 21a are the same as shown in FIG. 2A. ) Is formed.

스페이서(21c)는 제1 평판(21d) 가장자리에 돌출된 형상으로 형성되며, 상부 양각(21b)보다 더 돌출되어 있다. 이는 하부틀(22)과 상부틀(21)사이에 절연층(24) 을 개재하여 임프린트 공정을 진행시, 하부틀(22)과 상부틀(51)을 일정한 이격거리를 유지하도록 한다. 즉 상하부에서 압력을 인가할 경우 돌출된 스페이서(21c)에 의하여 상부틀(21)과 하부틀(22)은 일정한 이격 거리를 유지하게 된다. 이로서 절연층(24)에 신뢰성 있는 음각을 형성할 수 있게 된다.The spacer 21c is formed to protrude at the edge of the first flat plate 21d and protrudes more than the upper relief 21b. This allows the lower frame 22 and the upper frame 51 to be maintained at a predetermined distance when the imprint process is performed through the insulating layer 24 between the lower frame 22 and the upper frame 21. That is, when pressure is applied from the upper and lower parts, the upper frame 21 and the lower frame 22 are maintained at a constant separation distance by the protruding spacer 21c. This makes it possible to form a reliable intaglio in the insulating layer 24.

도 2b에 도시된 하부틀(22)은 제2 평판(22b)과 관통돌기(22a)로 구성된다. 제2 평판(22b)은 제1 평판(21d)과 동일한 재질로 구성된다. 제2 평판(22b)에는 도 2a에 도시된 관통홀(21a)에 대응되도록 관통돌기(22a)가 형성되어 있다. 관통돌기(22a)의 끝은 뾰족하게 형성하는 것이 바람직하다. 이는 관통돌기(22a)가 쉽게 절연층(24)을 관통하도록 하기 위함이다.The lower frame 22 shown in FIG. 2B includes a second flat plate 22b and a through protrusion 22a. The second flat plate 22b is made of the same material as the first flat plate 21d. The through plate 22a is formed in the second flat plate 22b so as to correspond to the through hole 21a shown in FIG. 2A. The end of the through protrusion 22a is preferably formed sharply. This is to allow the through protrusion 22a to easily penetrate the insulating layer 24.

상부틀(21)과 하부틀(22)은 도 2c와 같이 그 사이에 절연층(24)을 개재하여 상부틀(21)의 상부 양각(21b)을 임프린트한다. 자세한 임프린트 공정은 도 5를 참조로 상세히 설명하겠다.The upper frame 21 and the lower frame 22 imprint the upper relief 21b of the upper frame 21 with the insulating layer 24 therebetween as shown in FIG. 2C. A detailed imprint process will be described in detail with reference to FIG. 5.

도 3a는 본 발명의 바람직한 제2 실시예에 따른 스템퍼의 상부틀의 단면도이며, 도 3b는 본 발명의 바람직한 제2 실시예에 따른 스템퍼의 하부틀의 단면도이다. 본 실시예는 전반적으로 도 2a, 2b, 2c에서 설명한 제1 실시예와 동일한 구성이나, 하부틀(32)에 하부 양각(32c)을 추가적으로 형성한 것을 특징으로 한다. 상부틀(31)에는 상부 양각(31b)이 형성되고, 하부틀(32)에는 하부 양각(32c)이 형성되어 있는 경우 한번의 임프린트 공정으로 절연층의 양면에 음각을 형성할 수 있 다. 추후 공정에서 음각이 되는 부분은 회로 패턴이 될 부분과 대응되기 때문에 이는 곧 절연층에 양면 회로 패턴을 형성할 수 있는 방법이다.3A is a cross-sectional view of the upper frame of the stamper according to the second preferred embodiment of the present invention, and FIG. 3B is a cross-sectional view of the lower frame of the stamper according to the second preferred embodiment of the present invention. This embodiment is generally the same configuration as the first embodiment described in Figures 2a, 2b, 2c, it is characterized in that the lower relief 32c is additionally formed in the lower frame (32). When the upper embossing 31b is formed on the upper frame 31 and the lower embossing 32c is formed on the lower frame 32, intaglio may be formed on both surfaces of the insulating layer by one imprint process. In the subsequent process, the intaglio portion corresponds to the portion of the circuit pattern, which is a method of forming a double-sided circuit pattern on the insulating layer.

도 4는 본 발명의 바람직한 제3 실시예에 따른 스템퍼를 이용한 인쇄회로기판 제조방법의 순서도이며, 도 5는 본 발명의 바람직한 제3 실시예에 따른 스템퍼를 이용한 인쇄회로기판 제조 공정도이다. 도 5을 참조하면, 상부틀(51), 관통홀(51a), 상부 양각(51b), 스페이서(spacer, 51c), 하부틀(52), 관통돌기(52a), 제2 평판(52b), 절연층(54), 음각(54a)이 도시되어 있다.4 is a flowchart of a method of manufacturing a printed circuit board using a stamper according to a third exemplary embodiment of the present invention, and FIG. 5 is a process diagram of a printed circuit board manufacturing using a stamper according to a third exemplary embodiment of the present invention. Referring to FIG. 5, the upper frame 51, the through hole 51a, the upper relief 51b, the spacer 51c, the lower frame 52, the through protrusion 52a, the second flat plate 52b, Insulating layer 54, intaglio 54a is shown.

도 4의 S41은 상부틀(51)과 하부틀(22) 사이에 절연층(54)을 개재하는 단계로서 도 5의 (a)는 이에 상응하는 공정이다. 상부틀(51)과 하부틀(52)은 특히 관통홀(51a)과 관통돌기(52a)가 대응되도록 위치시키는 것이 중요하다. S41 of FIG. 4 is a step of interposing the insulating layer 54 between the upper mold 51 and the lower mold 22, and FIG. 5A shows a corresponding process. In particular, it is important that the upper frame 51 and the lower frame 52 are positioned so that the through hole 51a and the through protrusion 52a correspond to each other.

한편, 이 단계에서 상부틀(51)과 하부틀(52) 표면에 이형재를 도포하는 것이 바람직하다. 이형재는 추후 임프린트 공정이 끝난후 상부틀(51)과 하부틀(52)이 절연층(54)으로부터 쉽게 분리되도록 하는 역할을 한다. 이형처리방법으로는 Plasma polymerization, SAM(Self Assembly Monolayer) 코팅, DLC(Diamond Like Carbon) 코팅 등이 있다.On the other hand, it is preferable to apply a release material on the upper frame 51 and the lower frame 52 at this step. The release member serves to allow the upper mold 51 and the lower mold 52 to be easily separated from the insulating layer 54 after the imprint process is finished. Release treatment methods include plasma polymerization, SAM (Self Assembly Monolayer) coating, and DLC (Diamond Like Carbon) coating.

도 4의 S42는 상부틀(51)과 하부틀(52)을 가압하여 상부 양각(51b)을 절연층(54)에 임프린트하는 단계로서, 도 5의 (b)는 이에 상응하는 공정이다. 도 5의 (b)와 같이 관통돌기(52a)는 관통홀(51a)과 대응되는 위치에 있고, 끝이 뾰족하기 때문에 쉽게 절연층(54)을 관통하여 제1 평판(51d)으로 돌출된다. 또한, 관통 홀(51a)에 인접하여 형성된 상부 양각(51b)은 관통돌기(52a)가 이동하는 가이드 역할을 하기 때문에 보다 쉽게 임프린트 공정이 이루어 지도록 한다.S42 of FIG. 4 is a step of imprinting the upper relief 51b on the insulating layer 54 by pressing the upper frame 51 and the lower frame 52, and FIG. 5B shows a corresponding process. As shown in (b) of FIG. 5, the through protrusion 52a is positioned at a position corresponding to the through hole 51a, and has a sharp tip, and thus easily penetrates through the insulating layer 54 to protrude into the first flat plate 51d. In addition, since the upper relief 51b formed adjacent to the through hole 51a serves as a guide through which the through protrusion 52a moves, an imprint process is more easily performed.

한편, 절연층(54)은 열경화성 수지를 사용할 수 있으며, 이때 보다 임프린트 공정을 쉽게 진행하기 위하여 온도와 이에 따른 임프린트 압력을 제어하는 것이 중요하다.Meanwhile, the insulating layer 54 may use a thermosetting resin, and in this case, it is important to control the temperature and the imprint pressure accordingly in order to proceed the imprint process more easily.

도 6a는 본 실시예에 따른 임프린트 공정중의 온도에 관한 그래프이며, 도 6b는 본 실시예에 따른 임프린트 공정중의 압력에 관한 그래프이며, 도 6c는 열경화성 수지의 온도와 점도에 관한 그래프이다. 도 6c에 도시된 바와 같이 열경화성 수지는 온도를 증가시키면 어느 시점에서 최저 점도를 이루고 이후 다시 점도가 증가한다. 따라서, 임프린트 공정은 최저 점도가 되는 시점에서 진행하는 것이 바람직하다.6A is a graph relating to the temperature during the imprint process according to the present embodiment, FIG. 6B is a graph relating to the pressure during the imprint process according to the present embodiment, and FIG. 6C is a graph relating to the temperature and viscosity of the thermosetting resin. As shown in FIG. 6C, the thermosetting resin reaches the lowest viscosity at some point as the temperature increases, and then increases again. Therefore, it is preferable to advance an imprint process at the time when it becomes a minimum viscosity.

이러한 최저 점도는 열경화성 수지의 종류에 따라서 다르다. 본 실시예의 열경화성 수지는 약 65~75도 정도에서 최저 점도를 유지한다. 따라서, 도 6a와 같이 70도를 유지하고 약 2분이 지난 뒤, 도 6b와 같이 상부틀(51)과 하부틀(52)에 압력을 인가한다. 이렇게 되면 관통돌기(52a)는 쉽게 절연층(54)을 관통하게 된다. 온도와 압력을 제어하는 방법은 다양할 수 있다. 그러나 공통적인 부분은 이러한 다양한 제어방법도 열경화성 수지의 최저 점도를 이용하는 것이다.Such minimum viscosity differs depending on the type of thermosetting resin. The thermosetting resin of this embodiment maintains the lowest viscosity at about 65 to 75 degrees. Therefore, after maintaining about 70 degrees as shown in FIG. 6a and after about 2 minutes, pressure is applied to the upper mold 51 and the lower mold 52 as shown in FIG. 6b. In this case, the through protrusion 52a easily penetrates the insulating layer 54. Methods of controlling temperature and pressure can vary. However, the common part is that these various control methods also use the lowest viscosity of the thermosetting resin.

한편, 절연층(54)은 열경화성 수지뿐만 아니라 열가소성 수지를 이용할 수 있다. 열가소성 수지는 온도가 증가함에 따라 점도가 낮아지기 때문에 공정 진행에 적당한 점도가 되는 지점에서 임프린트 공정을 진행하는 것이 바람직하다. 점도가 너무 낮아 열가소성 수지가 상부틀(51)과 하부틀(52) 사이에서 흘러내린다면 임프린트 공정을 진행하기 어려울 것이다.In addition, the insulating layer 54 can use not only a thermosetting resin but a thermoplastic resin. Since the thermoplastic resin has a low viscosity as the temperature increases, it is preferable to proceed with the imprint process at a point where the thermoplastic resin becomes a suitable viscosity for the process. If the viscosity is too low and the thermoplastic resin flows down between the upper mold 51 and the lower mold 52, it will be difficult to proceed with the imprint process.

도 4의 S43은 상부틀(51)과 하부틀(52)을 절연층(54)으로부터 분리하는 단계이다. 상부틀(51)과 하부틀(52)에는 이형재가 도포되어 있으므로 쉽게 분리가 가능하다. 분리가 되면, 도 5의 (c)에 도시된 바와 같이 상부틀(51)의 상부 양각(51b)에 대응되는 지점의 절연층(54)에는 음각(54a)이 형성되며, 관통돌기(52a)에 대응되는 지점에는 비아홀(54b)이 형성된다. S43 of FIG. 4 is a step of separating the upper mold 51 and the lower mold 52 from the insulating layer 54. The upper mold 51 and the lower mold 52 can be easily separated because the release material is coated. When separated, as shown in (c) of FIG. 5, an intaglio 54a is formed in the insulating layer 54 at a point corresponding to the upper relief 51b of the upper frame 51, and the through protrusion 52a. The via hole 54b is formed at a point corresponding to.

도 4의 S44는 비아홀(54b)과 음각(54a) 내부에 도전층(54c)을 충진하여 단위 인쇄회로기판을 제조하는 단계로서, 도 5의 (d)는 이에 상응하는 공정이다. 도전층(554c)은 도금으로 형성하는 것이 일반적이다. 대표적인 도금 공정으로는, (a)무전해 도금으로 시드층을 절연층(54)의 표면에 적층하고, 이후 (b) 전해도금으로 음각(54a) 및 비아홀(54b)을 충진한다. 이후 (c)단락되어야할 부분의 도금층은 연마하여 제거한다. 이러한 공정을 거쳐 단위 인쇄회로기판(56)이 완성된다.S44 of FIG. 4 is a step of manufacturing a unit printed circuit board by filling the conductive layer 54c in the via hole 54b and the intaglio 54a, and FIG. 5 (d) shows a corresponding process. The conductive layer 554c is generally formed by plating. As a typical plating process, the seed layer is laminated on the surface of the insulating layer 54 by (a) electroless plating, and then (b) the intaglio 54a and the via hole 54b are filled with electroplating. (C) The plating layer of the part to be shorted is then removed by grinding. Through this process, the unit printed circuit board 56 is completed.

도 4의 S45는 단위 인쇄회로기판(56)을 적층하여 다층 인쇄회로기판을 제조하는 공정이다. 일반적으로 인쇄회로기판은 다층으로 이루어지기 때문에 도면과 같이 적층공정이 이루어진다. 이때 비아홀(54b)은 상하층의 회로 패턴을 연결하는 역할을 한다. 적층방법은 고온고압의 조건하에서 단위 인쇄회로기판(56)을 프레스함으로써 이루어진다. 이러한 공정을 거치면 도 5의 (e)와 같이 다층 인쇄회로기판(57)이 완성된다.S45 of FIG. 4 is a process of manufacturing a multilayer printed circuit board by laminating unit printed circuit boards 56. In general, the printed circuit board is made of a multilayer, so that the lamination process is performed as shown in the drawing. At this time, the via hole 54b serves to connect the circuit patterns of the upper and lower layers. The lamination method is performed by pressing the unit printed circuit board 56 under the condition of high temperature and high pressure. Through this process, the multilayered printed circuit board 57 is completed as shown in FIG.

도 7은 본 발명의 바람직한 제4 실시예에 따른 스템퍼를 이용한 인쇄회로기판의 제조 공정도이다. 본 실시예는 도 5의 제3 실시예와 전반적으로 동일한 방법으로 진행되나, 하부틀(72)에 하부 양각(72c)이 형성된 것을 특징으로 한다. 결과적으로 상부틀(71)의 상부 양각(71b)과 상부틀(72)의 하부 양각(72c)에 의해 절연층(74)에는 도 7의 (c)와 같이 제1 음각(74a)과 제2 음각(74c)이 형성되고, 이 부분에 도금 공정이 진행될 경우 도 7의 (d)와 같이 절연층(74) 양면에 회로 패턴(77a, 77b)이 형성된 단위 인쇄회로기판(76)이 형성된다. 이 단위 인쇄회로기판(76)을 적층하여 다층 인쇄회로기판을 제조할 수도 있다. 7 is a manufacturing process diagram of a printed circuit board using a stamper according to a fourth embodiment of the present invention. This embodiment proceeds in the same manner as in the third embodiment of FIG. 5, but a lower relief 72c is formed in the lower frame 72. As a result, the first embossment 74a and the second embossment are formed on the insulating layer 74 by the upper embossed 71b of the upper mold 71 and the lower embossed 72c of the upper mold 72 as shown in FIG. When the intaglio 74c is formed and the plating process is performed on this portion, the unit printed circuit board 76 having the circuit patterns 77a and 77b formed on both surfaces of the insulating layer 74 is formed as shown in FIG. . The unit printed circuit board 76 may be laminated to manufacture a multilayer printed circuit board.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.

상기와 같은 구성을 갖는 본 발명에 의하면, 스템퍼의 관통돌기에 의해 잔유물을 남기지 않고 절연층에 비아홀을 천공할 수 있을 뿐만 아니라, 스페이서를 이용하여 상부틀과 하부틀의 거리를 일정하게 유지한 상태로 임프린트 공정을 진행할 수 있게 된다. 한편, 상부틀과 하부틀에 모두 양각을 형성할 경우 양면 회로 패턴을 가지는 단위 인쇄회로기판을 제조할 수 있게 된다.According to the present invention having the above-described configuration, not only the via hole can be drilled through the insulating layer by leaving the residue of the stamper, but also the spacer is used to maintain a constant distance between the upper frame and the lower frame. In this state, the imprint process can be performed. On the other hand, when the embossed on both the upper frame and the lower frame it is possible to manufacture a unit printed circuit board having a double-sided circuit pattern.

Claims (11)

삭제delete 삭제delete 임프린트 공정에 사용되는 장치로서 상부틀과 하부틀로 구성된 스템퍼에 있어서,In the stamper consisting of the upper frame and the lower frame as an apparatus used in the imprint process, 상기 상부틀은,The upper frame, 제1 평판과;A first flat plate; 상기 제1 평판에 천공된 관통홀과;A through hole drilled in the first plate; 상기 제1 평판에 돌출된 상부 양각을 포함하며,An upper relief protruding from the first plate, 상기 하부틀은,The lower frame, 제2 평판과;A second plate; 상기 관통홀과 대응되도록 상기 제2 평판에 돌출되어 형성된 관통돌기를 포함하며,It includes a through protrusion protruding from the second plate to correspond to the through hole, 상기 상부틀 또는 상기 하부틀 중 어느 하나의 가장자리에 있어서 상기 상부 양각보다 더 돌출된 스페이서(spacer)가 형성된 것을 특징으로 하는 스템퍼.A stamper, characterized in that a spacer protruding more than the upper embossment is formed at the edge of either the upper frame or the lower frame. 임프린트 공정에 사용되는 장치로서 상부틀과 하부틀로 구성된 스템퍼에 있어서,In the stamper consisting of the upper frame and the lower frame as an apparatus used in the imprint process, 상기 상부틀은,The upper frame, 제1 평판과;A first flat plate; 상기 제1 평판에 천공된 관통홀과;A through hole drilled in the first plate; 상기 제1 평판에 돌출된 상부 양각을 포함하며,An upper relief protruding from the first plate, 상기 하부틀은,The lower frame, 제2 평판과;A second plate; 상기 관통홀과 대응되도록 상기 제2 평판에 돌출되어 형성된 관통돌기를 포함하며,It includes a through protrusion protruding from the second plate to correspond to the through hole, 상기 제2 평판에는 하부 양각이 더 형성된 것을 특징으로 하는 스템퍼.Stamper, characterized in that the lower embossed on the second flat plate. 임프린트 공정에 사용되는 장치로서 상부틀과 하부틀로 구성된 스템퍼에 있어서,In the stamper consisting of the upper frame and the lower frame as an apparatus used in the imprint process, 상기 상부틀은,The upper frame, 제1 평판과;A first flat plate; 상기 제1 평판에 천공된 관통홀과;A through hole drilled in the first plate; 상기 제1 평판에 돌출된 상부 양각을 포함하며,An upper relief protruding from the first plate, 상기 하부틀은,The lower frame, 제2 평판과;A second plate; 상기 관통홀과 대응되도록 상기 제2 평판에 돌출되어 형성된 관통돌기를 포함하며,It includes a through protrusion protruding from the second plate to correspond to the through hole, 상기 관통돌기는 끝이 뾰족한 것을 특징으로 하는 스템퍼.The through protrusion is a stamper, characterized in that the pointed end. 삭제delete (a) 관통홀과 양각이 형성된 상부틀과, 상기 관통홀에 대응하는 위치에 형성된 관통돌기를 포함하는 하부틀 사이에 절연층을 개재하는 단계;(a) interposing an insulating layer between an upper frame having an embossed through hole and a lower frame including a through protrusion formed at a position corresponding to the through hole; (b) 상기 상부틀과 상기 하부틀을 밀착하여 상기 양각을 상기 절연층에 임프린트하는 단계; 및(b) imprinting the relief on the insulating layer by bringing the upper frame into close contact with the lower frame; And (c) 상기 상부틀과 상기 하부틀을 상기 절연층으로부터 분리하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법에 있어서,(c) a method of manufacturing a printed circuit board using a stamper comprising separating the upper frame and the lower frame from the insulating layer, 상기 단계(b) 전에,Before step (b), 상기 상부틀과 상기 하부틀 표면에 이형재를 도포하는 단계를 더 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법Printed circuit board manufacturing method using a stamper further comprising the step of applying a release material on the upper frame and the lower frame surface (a) 관통홀과 양각이 형성된 상부틀과, 상기 관통홀에 대응하는 위치에 형성된 관통돌기를 포함하는 하부틀 사이에 절연층을 개재하는 단계;(a) interposing an insulating layer between an upper frame having an embossed through hole and a lower frame including a through protrusion formed at a position corresponding to the through hole; (b) 상기 상부틀과 상기 하부틀을 밀착하여 상기 양각을 상기 절연층에 임프린트하는 단계; 및(b) imprinting the relief on the insulating layer by bringing the upper frame into close contact with the lower frame; And (c) 상기 상부틀과 상기 하부틀을 상기 절연층으로부터 분리하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법에 있어서,(c) a method of manufacturing a printed circuit board using a stamper comprising separating the upper frame and the lower frame from the insulating layer, 상기 단계 (b)는 상기 관통돌기가 상기 절연층을 천공하여 상기 관통홀 외부로 돌출되도록 임프린트하는 것을 특징으로 하는 스템퍼를 이용한 인쇄회로기판 제조방법The step (b) is a method for manufacturing a printed circuit board using a stamper, characterized in that the through projections puncture the insulating layer so as to protrude out of the through hole. (a) 관통홀과 양각이 형성된 상부틀과, 상기 관통홀에 대응하는 위치에 형성된 관통돌기를 포함하는 하부틀 사이에 절연층을 개재하는 단계;(a) interposing an insulating layer between an upper frame having an embossed through hole and a lower frame including a through protrusion formed at a position corresponding to the through hole; (b) 상기 상부틀과 상기 하부틀을 밀착하여 상기 양각을 상기 절연층에 임프린트하는 단계; 및(b) imprinting the relief on the insulating layer by bringing the upper frame into close contact with the lower frame; And (c) 상기 상부틀과 상기 하부틀을 상기 절연층으로부터 분리하는 단계를 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법에 있어서,(c) a method of manufacturing a printed circuit board using a stamper comprising separating the upper frame and the lower frame from the insulating layer, 상기 절연층은 열경화성 수지이며,The insulating layer is a thermosetting resin, 상기 단계 (b)는,Step (b) is, (b1) 상기 절연층의 온도를 증가시켜 최저 점도를 유지하는 단계;(b1) increasing the temperature of the insulating layer to maintain the lowest viscosity; (b2) 상기 최저 점도에서 상기 상부틀과 상기 하부틀을 압착하여 상기 절연층을 임프린트하는 단계;(b2) imprinting the insulating layer by pressing the upper frame and the lower frame at the lowest viscosity; (b3) 상기 절연층을 경화시키는 단계를 더 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법(b3) a method of manufacturing a printed circuit board using a stamper further comprising curing the insulating layer. 삭제delete (a) 관통홀과 양각이 형성된 상부틀과, 상기 관통홀에 대응하는 위치에 형성된 관통돌기를 포함하는 하부틀 사이에 절연층을 개재하는 단계;(a) interposing an insulating layer between an upper frame having an embossed through hole and a lower frame including a through protrusion formed at a position corresponding to the through hole; (b) 상기 상부틀과 상기 하부틀을 밀착하여 상기 양각을 상기 절연층에 임프린트하는 단계; (b) imprinting the relief on the insulating layer by bringing the upper frame into close contact with the lower frame; (c) 상기 상부틀과 상기 하부틀을 상기 절연층으로부터 분리하는 단계;(c) separating the upper frame and the lower frame from the insulating layer; (d) 상기 절연층에 형성된 음각 내부를 도전층으로 충진하여 단위 인쇄회로기판을 제조하는 단계; 및(d) manufacturing a unit printed circuit board by filling the intaglio inside of the insulating layer with a conductive layer; And (e) 상기 단위 인쇄회로기판을 복수개 적층하는 단계를 더 포함하는 스템퍼를 이용한 인쇄회로기판 제조방법(e) a method of manufacturing a printed circuit board using a stamper, further comprising stacking a plurality of unit printed circuit boards.
KR1020060083309A 2006-08-31 2006-08-31 stamper and manufacturing method of PCB using it KR100819874B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083309A KR100819874B1 (en) 2006-08-31 2006-08-31 stamper and manufacturing method of PCB using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083309A KR100819874B1 (en) 2006-08-31 2006-08-31 stamper and manufacturing method of PCB using it

Publications (2)

Publication Number Publication Date
KR20080020182A KR20080020182A (en) 2008-03-05
KR100819874B1 true KR100819874B1 (en) 2008-04-07

Family

ID=39395249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083309A KR100819874B1 (en) 2006-08-31 2006-08-31 stamper and manufacturing method of PCB using it

Country Status (1)

Country Link
KR (1) KR100819874B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925762B1 (en) 2008-04-28 2009-11-11 삼성전기주식회사 Imprinting method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032702B1 (en) * 2010-04-19 2011-05-06 삼성전기주식회사 Method of manufacturing printed circuit board for semiconductor package
KR101847100B1 (en) 2017-01-02 2018-04-09 박승환 Method for the production of a transparent light emitting apparatus using an imprinting technique and manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03251395A (en) * 1990-02-28 1991-11-08 Toshiba Corp Manufacture of metal mold for drilling
JPH04148594A (en) * 1990-10-12 1992-05-21 Nec Corp Device and method for forming multipin through hole formation
JP2001230520A (en) * 2000-02-14 2001-08-24 Sony Corp Method of manufacturing wiring board and wiring board obtained thereby
JP2003008178A (en) * 2001-06-25 2003-01-10 Sony Corp Manufacturing method of printed wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03251395A (en) * 1990-02-28 1991-11-08 Toshiba Corp Manufacture of metal mold for drilling
JPH04148594A (en) * 1990-10-12 1992-05-21 Nec Corp Device and method for forming multipin through hole formation
JP2001230520A (en) * 2000-02-14 2001-08-24 Sony Corp Method of manufacturing wiring board and wiring board obtained thereby
JP2003008178A (en) * 2001-06-25 2003-01-10 Sony Corp Manufacturing method of printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925762B1 (en) 2008-04-28 2009-11-11 삼성전기주식회사 Imprinting method

Also Published As

Publication number Publication date
KR20080020182A (en) 2008-03-05

Similar Documents

Publication Publication Date Title
US5457881A (en) Method for the through plating of conductor foils
TWI569699B (en) Printed circuit board and method for manufacturing the same
JP4405993B2 (en) Method for manufacturing high-density printed circuit board
KR100819874B1 (en) stamper and manufacturing method of PCB using it
CN113411972A (en) Manufacturing method of stepped slot circuit board solder mask plug hole
US7644496B2 (en) Manufacturing method for imprinting stamper
JPH05243735A (en) Manufacture of multilayer wiring board
US20110089138A1 (en) Method of manufacturing printed circuit board
JP4082322B2 (en) Circuit board manufacturing method and circuit board
KR100993342B1 (en) Printed circuit board and manufacturing method of the same
US9585258B2 (en) Method and device of manufacturing printed circuit board having a solid component
US9549465B2 (en) Printed circuit board and method of manufacturing the same
JP5165723B2 (en) Circuit board and manufacturing method thereof
US9433107B2 (en) Printed circuit board and method of manufacturing the same
KR20070023319A (en) Manufacturing method of chip embedded PCB using an engraved mold
KR100771472B1 (en) Pcb manufacturing method using stamper
KR101715941B1 (en) The method for manufacturing the printed circuit board
US8273256B2 (en) Method for manufacturing wiring structure of wiring board
KR101172175B1 (en) The printed circuit board and the method for manufacturing the same
JP4485505B2 (en) Printed circuit board and method for manufacturing printed circuit board
JP4082193B2 (en) Printed circuit board manufacturing method
US20110067233A1 (en) Method of fabricating printed circuit board
KR20060107063A (en) Method of forming a fine circuit for printed circuit board
JPH09199854A (en) Multilayer interconnection board and manufacture thereof
KR101231362B1 (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee