KR101032702B1 - Method of manufacturing printed circuit board for semiconductor package - Google Patents

Method of manufacturing printed circuit board for semiconductor package Download PDF

Info

Publication number
KR101032702B1
KR101032702B1 KR1020100035873A KR20100035873A KR101032702B1 KR 101032702 B1 KR101032702 B1 KR 101032702B1 KR 1020100035873 A KR1020100035873 A KR 1020100035873A KR 20100035873 A KR20100035873 A KR 20100035873A KR 101032702 B1 KR101032702 B1 KR 101032702B1
Authority
KR
South Korea
Prior art keywords
post
insulating layer
metal plate
semiconductor package
printed circuit
Prior art date
Application number
KR1020100035873A
Other languages
Korean (ko)
Inventor
조민정
신영환
윤경로
염광섭
박정현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100035873A priority Critical patent/KR101032702B1/en
Application granted granted Critical
Publication of KR101032702B1 publication Critical patent/KR101032702B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Abstract

PURPOSE: A method of manufacturing a printed circuit board for a semiconductor package is provided to reduce manufacturing time and simplify a process by forming a post through imprint. CONSTITUTION: A metal plate(111) is imprinted to form a post(112). An insulating layer(120) is laminated so that the post is exposed to one side of the metal plate. The metal plate in which the insulating layer is laminated is patterned to form a circuit pattern(115). A solder bump(140) is formed on the lower end part of the exposed post through the opening.

Description

반도체 패키지용 인쇄회로기판의 제조방법{Method of manufacturing printed circuit board for semiconductor package}Method of manufacturing printed circuit board for semiconductor package

본 발명은 반도체 패키지용 인쇄회로기판의 제조방법에 관한 것이다.
The present invention relates to a method for manufacturing a printed circuit board for a semiconductor package.

반도체 집적 회로에는 회로패턴이 인쇄된 반도체 칩이 수십 개에서 수백 개까지 형성될 수 있다. 그러나, 반도체 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 전달 받을 수 없다. 또한 반도체 칩은 미세한 회로를 담고 있기 때문에 외부의 충격에 쉽게 손상될 수 있어, 반도체 칩을 마더보드에 실장하기 위해 반도체 패키지용 인쇄회로기판을 이용한다. The semiconductor integrated circuit may be formed with dozens to hundreds of semiconductor chips printed circuit patterns. However, the semiconductor chip itself cannot receive or transmit electric signals by receiving electricity from the outside. In addition, since a semiconductor chip contains a fine circuit, it may be easily damaged by an external impact, and thus a printed circuit board for a semiconductor package is used to mount the semiconductor chip on a motherboard.

반도체 패키지용 인쇄회로기판의 제조는 절연체에 회로패턴을 형성하고, 회로패턴을 보호하도록 솔더레지스트를 형성하는 공정 등을 수행하여 이루어진다. 이러한 공정에는 반도체 패키지용 인쇄회로기판이 마더보드와 전기적 연결이 될 수 있도록, 절연체를 홀(hole)가공하고, 홀 벽면을 도금하는 등의 공정이 포함된다.The manufacturing of a printed circuit board for a semiconductor package is performed by forming a circuit pattern on an insulator and forming a solder resist to protect the circuit pattern. Such a process includes a process of hole-making an insulator, plating a hole wall, and the like so that a printed circuit board for a semiconductor package can be electrically connected to a motherboard.

이와 같은 공정 등을 통해 반도체 패키지용 인쇄회로기판을 제조할 때, 인건비, 원가절감 및 공정시간을 줄여 생산 효율을 높일 수 있도록, 많은 투자와 개발을 하고 있는 실정이다. 특히, 공정시간의 단축은 생산효율을 증대시키기 위한 필수불가결한 요소이다.
When manufacturing a printed circuit board for a semiconductor package through such a process, a lot of investments and developments are being made to increase production efficiency by reducing labor costs, cost reduction, and processing time. In particular, shortening of the process time is an indispensable factor for increasing production efficiency.

본 발명은 공정시간의 단축 및 공정의 간소화를 이룰 수 있는 반도체 패키지용 인쇄회로기판의 제조방법을 제공하는 것이다.
The present invention provides a method for manufacturing a printed circuit board for a semiconductor package which can shorten the process time and simplify the process.

본 발명의 일 측면에 따르면, 금속판을 임프린트하여 포스트를 형성하는 단계; 상기 포스트가 형성된 상기 금속판의 일면에 상기 포스트가 노출되도록 절연층을 적층하는 단계; 및 상기 절연층이 형성된 금속판을 패터닝하여 회로패턴을 형성하는 단계를 포함하는 반도체 패키지용 인쇄회로기판의 제조방법이 제공된다.According to an aspect of the invention, the step of imprinting a metal plate to form a post; Stacking an insulating layer on one surface of the metal plate on which the post is formed to expose the post; And forming a circuit pattern by patterning the metal plate on which the insulating layer is formed.

여기서, 상기 포스트 형성 단계는 스탬퍼를 이용하여 이루어지며, 상기 스탬퍼의 형상에 대응하여 상기 포스트는 상기 금속판에서 돌출형성될 수 있다.The post forming step may be performed using a stamper, and the post may protrude from the metal plate to correspond to the shape of the stamper.

여기서, 상기 회로패턴 형성 단계 후, 상기 회로패턴을 보호하도록 상기 절연층의 상부에 제1 솔더레지스트를 형성하는 단계를 더 포함할 수 있다. Here, after forming the circuit pattern, the method may further include forming a first solder resist on the insulating layer to protect the circuit pattern.

여기서, 상기 제1 솔더레지스트를 형성하는 단계는 상기 포스트의 내부 공간이 충전되도록 이루어질 수 있다.Here, the forming of the first solder resist may be performed to fill the internal space of the post.

여기서, 상기 포스트가 노출되도록 개방구가 형성된 제2 솔더레지스트를 상기 절연층의 하면에 형성시킬 수 있다.Here, a second solder resist having an opening formed to expose the post may be formed on the bottom surface of the insulating layer.

여기서, 상기 개방구를 통해 노출된 포스트의 단부에 솔더범프를 형성하는 단계를 더 포함할 수 있다. Here, the method may further include forming solder bumps at ends of the posts exposed through the openings.

여기서, 상기 포스트가 형성된 금속판을 상기 절연층에 압착하는 단계 이전에, 상기 포스트의 내부 공간을 전도성 물질로 충전하는 단계를 더 포함할 수 있다.
Here, the method may further include filling the inner space of the post with a conductive material before pressing the metal plate on which the post is formed to the insulating layer.

본 발명의 실시예들에 따르면, 임프린트에 의해 포스트가 형성됨으로써, 마더보드와의 전기적 연결을 위해 드릴 등을 이용하여 절연층에 홀을 형성하고, 홀의 내벽에 도금을 하는 등의 공정을 삭제하게 되므로, 공정시간이 단축되고 공정이 간소화되어 생산효율이 증대될 수 있다.According to the embodiments of the present invention, the post is formed by imprint, thereby eliminating the process of forming a hole in the insulating layer using a drill or the like for electrical connection with the motherboard, and plating the inner wall of the hole. Therefore, the process time can be shortened and the process can be simplified to increase the production efficiency.

또한, 본 발명의 실시예들에 따르면, 비아를 임프린트방법을 이용하여 형성하게 됨으로써, 정밀가공이 가능하여 미세한 피치가공이 가능하다.
In addition, according to the embodiments of the present invention, the via is formed by using an imprint method, so that fine processing is possible and fine pitch processing is possible.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 도시한 순서도.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 도시한 제조공정도.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 도시한 제조공정도.1 is a flowchart illustrating a method of manufacturing a printed circuit board for a semiconductor package according to an embodiment of the present invention.
2 is a manufacturing process diagram illustrating a method of manufacturing a printed circuit board for a semiconductor package according to an embodiment of the present invention.
3 is a manufacturing process diagram showing a manufacturing method of a printed circuit board for a semiconductor package according to another embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the term "comprises" and the like is intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features, numbers, steps It is to be understood that the present invention does not exclude in advance the possibility of the presence or the addition of an operation, a component, a part, or a combination thereof.

이하, 본 발명에 따른 반도체 패키지용 인쇄회로기판의 제조방법의 실시예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
Hereinafter, embodiments of a method of manufacturing a printed circuit board for a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings. And duplicate description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 도시한 순서도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 도시한 제조공정도이다.1 is a flowchart illustrating a method of manufacturing a printed circuit board for a semiconductor package according to an embodiment of the present invention, and FIG. 2 is a view illustrating a method of manufacturing a printed circuit board for a semiconductor package according to an embodiment of the present invention. It is a process chart.

도 1 및 도 2를 참조하여 반도체 패키지용 인쇄회로기판의 제조방법을 설명하도록 한다. A method of manufacturing a printed circuit board for a semiconductor package will be described with reference to FIGS. 1 and 2.

먼저, 도 2의 (a)와 같이, 금속판(110)을 준비한다. 금속판(110)은 전도성 물질을 포함하여 이루어질 수 있다. 일 예로, 금속판(110)은 구리 또는 구리합금일 수 있다. First, as shown in FIG. 2A, a metal plate 110 is prepared. The metal plate 110 may include a conductive material. For example, the metal plate 110 may be copper or a copper alloy.

일반적으로 반도체 패키지용 인쇄회로기판을 제조할 때, 마더보드(미도시)와의 전기적 접속을 위해, 절연층(120)에 홀(hole)가공을 하고 홀의 내벽을 도금하는 등의 공정을 진행하게 된다. 이러한 공정은 공정수가 많아, 많은 시간이 소요되어 비효율적인 생산을 초래한다. 이와 같은 공정을 삭제하여 공정수를 줄이고 생산효율을 높일 수 있도록 공정을 간소화하기 위해, 금속판(110)을 임프린트하여 포스트(112)를 형성하는 공정을 수행한다. In general, when manufacturing a printed circuit board for a semiconductor package, a hole is processed in the insulating layer 120 and the inner wall of the hole is plated for electrical connection with a motherboard (not shown). . This process has a large number of processes, which takes a lot of time, resulting in inefficient production. In order to simplify the process so as to reduce the number of processes and increase the production efficiency by deleting the process, the process of imprinting the metal plate 110 to form the post 112.

이는, 도 2의 (b)와 같이, 준비된 금속판(111)을 임프린트하여 포스트(112)를 형성한다(S110). 포스트(112)는 금속판(111)에서 돌출 형성되며, 포스트(112)에는 후술되는 솔더범프(140)가 형성될 수 있다. 여기서, 이해의 편의상 포스트(112)가 형성되기 전의 금속판의 식별번호를 110으로 하고, 포스트(112)가 형성된 후의 금속판의 식별번호를 111로 하였다.This, as shown in (b) of Figure 2, by imprinting the prepared metal plate 111 to form a post (112) (S110). The post 112 may protrude from the metal plate 111, and the solder bump 140, which will be described later, may be formed on the post 112. Here, for the sake of understanding, the identification number of the metal plate before the post 112 was formed was 110, and the identification number of the metal plate after the post 112 was formed was 111.

포스트(112) 형성단계(S110)는, 스탬퍼(1)를 이용하여 이루어질 수 있다. 포스트(112)는 스탬퍼(1)의 형상에 대응하여 금속판(111)에서 돌출형성된다. 스탬퍼(1)의 형상에 대응하여 포스트(112)는 내부에 공간(113)이 형성된다. 이와 같이, 임프린트에 의해 포스트(112)가 형성됨으로써, 마더보드와의 전기적 연결을 위해 드릴 등을 이용하여 절연층(120)에 홀을 형성하고, 홀의 내벽에 도금을 하는 등의 공정을 삭제하게 되므로, 공정이 간소화될 수 있다. 또한, 이러한, 임프린트방법을 이용하게 됨으로써, 정밀가공이 가능하여 미세한 피치가공이 가능하다. The step 112 of forming the post 112 may be performed by using the stamper 1. The post 112 protrudes from the metal plate 111 corresponding to the shape of the stamper 1. Corresponding to the shape of the stamper 1, the post 112 has a space 113 formed therein. As such, since the post 112 is formed by imprint, a hole is formed in the insulating layer 120 by using a drill or the like for electrical connection with the motherboard, and the process of plating the inner wall of the hole is eliminated. Therefore, the process can be simplified. In addition, by using such an imprint method, precision processing is possible, and fine pitch processing is possible.

다음으로, 포스트(112)가 돌출된 금속판(111)의 일면에 포스트(112)가 노출되도록 절연층(120)을 적층한다(S120). 포스트(112)가 돌출된 금속판(111)을 절연층(120)에 가압하면, 절연층(120)의 두께에 따라 일 예로, 도 2의 (c), (d)와 같이, 절연층(120)의 두께는 포스트(112)의 두께보다 두껍게 형성되어 포스트(112)가 매립될 수 있다. 그리고 도 2의 (e)와 같이, 포스트(112)가 노출되도록 절연층(120)에 레이저드릴(laser drill) 또는 버프(buff) 등의 공정을 진행하여 후술되는 솔더범프(140) 위치에 대응하여 개구부(121)를 형성할 수 있다. 이와 달리, 절연층(120)의 두께가 포스트(112)의 두께와 동일하거나 낮게 형성되어 포스트(112)가 절연층(120)을 관통하여 포스트(112)가 절연층(120)에서 노출될 수 있음은 물론이다. Next, the insulating layer 120 is laminated on one surface of the metal plate 111 from which the post 112 protrudes (S120). When the metal plate 111 protruding from the post 112 is pressed against the insulating layer 120, the insulating layer 120 is formed as shown in (c) and (d) of FIG. 2 according to the thickness of the insulating layer 120. ) May be thicker than the thickness of the posts 112 so that the posts 112 may be embedded. As shown in FIG. 2E, a process such as a laser drill or a buff is performed on the insulating layer 120 so that the post 112 is exposed to correspond to the solder bump 140 position described below. Thus, the opening 121 may be formed. In contrast, the thickness of the insulating layer 120 is equal to or less than the thickness of the post 112, so that the post 112 penetrates the insulating layer 120 and thus the post 112 may be exposed from the insulating layer 120. Of course.

이로써, 절연층(120)을 관통하는 포스트(112)는 전기적 접속을 이루는 비아(via)의 기능을 할 수 있다. As a result, the posts 112 penetrating the insulating layer 120 may function as vias for making electrical connections.

다음으로, 도 2의 (f)와 같이, 절연층(120)이 적층된 금속판(111)을 패터닝하여 회로패턴(115)을 형성한다(S130). 일 예로, 포토리소그래피 공정을 하여 회로의 배선패턴에 따라 선상의 회로만 남기고 부식시켜 회로패턴(115)을 형성할 수 있다. Next, as shown in FIG. 2 (f), the circuit pattern 115 is formed by patterning the metal plate 111 on which the insulating layer 120 is stacked (S130). For example, the circuit pattern 115 may be formed by performing a photolithography process to corrode leaving only the circuit on the line according to the wiring pattern of the circuit.

다음으로, 도 2의 (g)와 같이, 회로패턴(115)을 보호하도록 절연층(120)의 상부에 제1 솔더레지스트(131)를 형성한다(S141). 여기서, 제1 솔더레지스트(131)를 형성하는 단계는 포스트(112)의 내부 공간(113)이 충전되도록 이루어질 수 있다. 제1 솔더레지스트(131)는 반도체 패키지용 기판의 외곽을 형성함은 물론, 제1 솔더레지스트(131)가 열경화성 재질을 포함하고 있어 포스트(112)의 내부 공간(113)을 충전하면 포스트(112)의 신뢰성과 내열성을 향상시킬 수 있다. Next, as shown in FIG. 2G, the first solder resist 131 is formed on the insulating layer 120 to protect the circuit pattern 115 (S141). Here, the forming of the first solder resist 131 may be performed so that the internal space 113 of the post 112 is filled. The first solder resist 131 forms the outer periphery of the substrate for the semiconductor package, and the first solder resist 131 includes a thermosetting material, so that the post 112 is filled when the internal space 113 of the post 112 is filled. ) Reliability and heat resistance can be improved.

회로패턴(115)에 제1 솔더레지스트(131)를 형성하는 단계(S141)를 수행할 때, 포스트(112)가 노출되도록 개방구(136)가 형성된 제2 솔더레지스트(135)를 절연층(120)의 하면에 형성한다(S145). 이러한 제2 솔더레지스트(135)는 반도체 패키지용 인쇄회로기판의 외곽층을 형성할 수 있다. 제1 및 제2 솔더레지스트(131, 135)는 설명의 편의를 위해 솔더레지스트(130)를 구분한 것이며, 그 기능은 동일하다. When the step S141 of forming the first solder resist 131 on the circuit pattern 115 is performed, the second solder resist 135 having the opening 136 is formed to expose the post 112. It is formed on the lower surface of 120 (S145). The second solder resist 135 may form an outer layer of a printed circuit board for a semiconductor package. The first and second solder resists 131 and 135 are divided by the solder resist 130 for convenience of description, and the functions thereof are the same.

다음으로, 도 2의 (h)와 같이, 개방구(136)를 통해 절연층(120)에서 노출된 포스트(112)의 하측 단부에 솔더범프(solder ball: 140)를 형성한다(S150). 일 예로, 솔더페이스트를 포스트(112)에 도포하고 리플로우 공정 등을 수행하여 솔더범프(140)를 형성할 수 있다. 이와 달리, 포스트(112)에 소형 솔더볼 부착하여 솔더범프(140)를 형성할 수 있다. 솔더 이외에 금도금, 구리 도금 및 기타 금속 물질 또는 이의 조합을 통해 형성될 수 있다. 솔더범프(140)는 마더보드와 전기적으로 연결되는 외부접속단자로 그 명칭에 한정되지 않는다.
Next, as shown in FIG. 2H, solder bumps 140 are formed at lower ends of the posts 112 exposed from the insulating layer 120 through the openings 136 (S150). For example, the solder bumps 140 may be formed by applying solder paste to the posts 112 and performing a reflow process. Alternatively, the solder bumps 140 may be formed by attaching a small solder ball to the post 112. In addition to the solder, it may be formed through gold plating, copper plating and other metal materials or combinations thereof. Solder bump 140 is not limited to its name as an external connection terminal electrically connected to the motherboard.

도 3은 본 발명의 다른 실시예에 따른 반도체 패키지용 인쇄회로기판의 제조방법을 도시한 제조공정도이다. 앞서 실시한 실시예와 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 앞서 실시한 실시예와 본 실시예는 도 2 및 도 3을 참조하면, 도 3의 (c)단계인 포스트(112)의 충전이 달리 실시된다. 이는, 앞서 실시한 일 실시예에서는 포스트(112)의 내부 공간(113)을 회로패턴(115)을 형성한 후 충전한 것이고, 본 실시예에서는 포스트(112)의 내부 공간(113)을 회로패턴(215)이 형성되기 이전, 절연층(120)을 형성하기 이전에 충전하는 것이 달리 실시되는 것이다.3 is a manufacturing process diagram illustrating a method of manufacturing a printed circuit board for a semiconductor package according to another embodiment of the present invention. The same or corresponding components as in the above-described embodiment are given the same reference numerals, and redundant description thereof will be omitted. 2 and 3, the charging of the post 112, which is the step (c) of FIG. 3, is performed differently. In this embodiment, the internal space 113 of the post 112 is charged after the circuit pattern 115 is formed. In this embodiment, the internal space 113 of the post 112 is filled with the circuit pattern ( Filling before the 215 is formed and before forming the insulating layer 120 is performed differently.

도 3을 참조하여 반도체 패키지용 인쇄회로기판의 제조방법에 대하여 설명하도록 한다. 여기서, 이해의 편의상 앞서 실시한 실시예와 달라진 금속판의 식별번호를 211로 하로 하였다.A method of manufacturing a printed circuit board for a semiconductor package will be described with reference to FIG. 3. Here, for the sake of understanding, the identification number of the metal plate changed from the above-described embodiment is set to 211.

본 실시예에서는 앞서 실시한 실시예와 달리, 솔더레지스트(130)로 포스트(112)의 내부 공간(113)을 충전하지 않고, 포스트(112)의 내부 공간(113)을 도전성 물질로 충전할 수 있다. 이는 도 3의 (c)에 도시된 바와 같다. 포스트(112)의 (113) 공간을 도전성 물질로 충전하여 포스트(112)는 신뢰성이 향상될 수 있다. 포스트(112)의 충전물질은 금속판(211)과 동일한 재질일 수 있으며, 일 예로, 구리(copper)일 수 있다. 포스트(112)의 내부 공간(113)충전은 도금에 의해 수행될 수 있으며, 이에 한정되지 않는다.In the present embodiment, unlike the embodiment described above, the internal space 113 of the post 112 may be filled with the conductive material without filling the internal space 113 of the post 112 with the solder resist 130. . This is as shown in (c) of FIG. By filling the space 113 of the post 112 with a conductive material, the post 112 may be improved in reliability. The filling material of the post 112 may be made of the same material as the metal plate 211, and may be, for example, copper. The filling of the internal space 113 of the post 112 may be performed by plating, but is not limited thereto.

다음으로, 도 3의 (e)와 같이, 포스트(112)가 돌출된 금속판(211)의 일면에 포스트(112)가 노출되도록 개구부(121)가 형성되는 절연층(120)을 형성한다(S120).Next, as shown in FIG. 3E, an insulating layer 120 having an opening 121 is formed on one surface of the metal plate 211 on which the post 112 protrudes so as to expose the post 112 (S120). ).

다음으로, 도 3의 (f)와 같이, 절연층(120)이 형성된 금속판(211)을 패터닝하여 회로패턴(215)을 형성한다(S130).Next, as shown in FIG. 3F, the metal plate 211 having the insulating layer 120 is patterned to form a circuit pattern 215 (S130).

이와 같은 실시예들에 따른 반도체 패키지용 인쇄회로기판의 제조방법에 따르면, 임프린트에 의해 포스트가 형성됨으로써, 마더보드와의 전기적 연결을 위해 드릴 등을 이용하여 절연층에 홀을 형성하고, 홀의 내벽에 도금을 하는 등의 공정을 삭제하게 되므로, 공정시간이 단축되고 공정이 간소화될 수 있다. 공정시간의 단축 및 간소화에 따라 생산효율이 증대될 수 있다.According to the method of manufacturing a printed circuit board for a semiconductor package according to such embodiments, since a post is formed by imprint, a hole is formed in an insulating layer using a drill or the like for electrical connection with a motherboard, and an inner wall of the hole is formed. Since the process such as plating on the metal is eliminated, the process time can be shortened and the process can be simplified. Production efficiency can be increased by shortening and simplifying process time.

또한, 임프린트방법을 이용하게 됨으로써, 정밀가공이 가능하여 미세한 피치가공이 가능하다. In addition, by using the imprint method, precision processing is possible, and fine pitch processing is possible.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to embodiments of the present invention, those skilled in the art may variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. And can be changed.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

110, 111, 211: 금속판 112: 포스트
115, 215: 회로패턴 120: 절연층
121: 개구부 130: 솔더레지스트
140: 솔더범프110, 111, 211: metal plate 112: post
115, 215: circuit pattern 120: insulating layer
121: opening 130: solder resist
140: solder bump

Claims (7)

금속판을 임프린트하여 포스트를 형성하는 단계;
상기 포스트가 형성된 상기 금속판의 일면에 상기 포스트가 노출되도록 절연층을 적층하는 단계; 및
상기 절연층이 형성된 금속판을 패터닝하여 회로패턴을 형성하는 단계를 포함하는 반도체 패키지용 인쇄회로기판의 제조방법.
Imprinting the metal plate to form a post;
Stacking an insulating layer on one surface of the metal plate on which the post is formed to expose the post; And
And forming a circuit pattern by patterning a metal plate on which the insulating layer is formed.
제1항에 있어서,
상기 포스트 형성 단계는 스탬퍼를 이용하여 이루어지며,
상기 스탬퍼의 형상에 대응하여 상기 포스트는 상기 금속판에서 돌출형성되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
The method of claim 1,
The post forming step is made using a stamper,
And the post is formed to protrude from the metal plate corresponding to the shape of the stamper.
제1항에 있어서,
상기 회로패턴 형성 단계 후,
상기 회로패턴을 보호하도록 상기 절연층의 상부에 제1 솔더레지스트를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
The method of claim 1,
After the circuit pattern forming step,
And forming a first soldering resist on the insulating layer to protect the circuit pattern.
제3항에 있어서,
상기 제1 솔더레지스트를 형성하는 단계는 상기 포스트의 내부 공간이 충전되도록 이루어지는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
The method of claim 3,
The forming of the first solder resist is a method of manufacturing a printed circuit board for a semiconductor package, characterized in that the inner space of the post is filled.
제3항에 있어서,
상기 포스트가 노출되도록 개방구가 형성된 제2 솔더레지스트를 상기 절연층의 하면에 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.
The method of claim 3,
And forming a second solder resist having an opening formed on the bottom surface of the insulating layer so that the post is exposed.
제5항에 있어서,
상기 개방구를 통해 노출된 포스트의 단부에 솔더범프를 형성하는 단계를 더 포함하는 것을 특징으로 하는 하는 반도체 패키지용 인쇄회로기판의 제조방법.
The method of claim 5,
Forming a solder bump on the end of the post exposed through the opening method of manufacturing a printed circuit board for a semiconductor package characterized in that it further comprises.
제1항에 있어서,
상기 포스트가 형성된 금속판을 상기 절연층에 압착하는 단계 이전에,
상기 포스트의 내부 공간을 전도성 물질로 충전하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판의 제조방법.The method of claim 1,
Before pressing the metal plate on which the post is formed to the insulating layer,
The method of manufacturing a printed circuit board for a semiconductor package further comprising the step of filling the inner space of the post with a conductive material.
KR1020100035873A 2010-04-19 2010-04-19 Method of manufacturing printed circuit board for semiconductor package KR101032702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100035873A KR101032702B1 (en) 2010-04-19 2010-04-19 Method of manufacturing printed circuit board for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100035873A KR101032702B1 (en) 2010-04-19 2010-04-19 Method of manufacturing printed circuit board for semiconductor package

Publications (1)

Publication Number Publication Date
KR101032702B1 true KR101032702B1 (en) 2011-05-06

Family

ID=44365584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100035873A KR101032702B1 (en) 2010-04-19 2010-04-19 Method of manufacturing printed circuit board for semiconductor package

Country Status (1)

Country Link
KR (1) KR101032702B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216836A (en) 2005-02-04 2006-08-17 Bridgestone Corp Circuit-pattern forming method and circuit board
KR20080020182A (en) * 2006-08-31 2008-03-05 삼성전기주식회사 Stamper and manufacturing method of pcb using it
KR100811768B1 (en) 2007-04-23 2008-03-07 삼성전기주식회사 Manufacturing method of pcb
KR20100015571A (en) * 2007-04-05 2010-02-12 이 아이 듀폰 디 네모아 앤드 캄파니 Method to form a pattern of functional material on a substrate using a mask material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216836A (en) 2005-02-04 2006-08-17 Bridgestone Corp Circuit-pattern forming method and circuit board
KR20080020182A (en) * 2006-08-31 2008-03-05 삼성전기주식회사 Stamper and manufacturing method of pcb using it
KR20100015571A (en) * 2007-04-05 2010-02-12 이 아이 듀폰 디 네모아 앤드 캄파니 Method to form a pattern of functional material on a substrate using a mask material
KR100811768B1 (en) 2007-04-23 2008-03-07 삼성전기주식회사 Manufacturing method of pcb

Similar Documents

Publication Publication Date Title
CN101299908B (en) Method for manufacturing printed circuit board having embedded component
US8458900B2 (en) Wiring substrate having columnar protruding part
CN101843181B (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
US8242383B2 (en) Packaging substrate with embedded semiconductor component and method for fabricating the same
US20070114661A1 (en) Semiconductor package and method of fabricating the same
JP2008277362A (en) Semiconductor device, and manufacturing method thereof
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
US9363883B2 (en) Printed circuit board and method for manufacturing same
CN101282622B (en) Circuit board and method for manufacturing the same
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
TWI498056B (en) Printed circuit board with burried element and method for manufacture same and package structure
JP5397012B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP2010118631A (en) Flip-chip substrate, and method of manufacturing the same
KR101032702B1 (en) Method of manufacturing printed circuit board for semiconductor package
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
KR20170090772A (en) Printed circuit board, eletronic device package having the same
US20110247210A1 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
US20090151995A1 (en) Package for semiconductor device and method of manufacturing the same
KR20080038719A (en) Semiconductor device and method for manufacturing the same
CN104769712A (en) Semiconductor device including embedded controller die and method of making same
CN102034786A (en) Printed circuit board, stud grid array package and manufacturing method thereof
CN101958292B (en) Printed circuit board, encapsulation piece and manufacture methods thereof
JP2011035211A (en) Component mounting module, component mounting module built-in wiring board, and method of manufacturing component mounting module built-in wiring board
US20070235848A1 (en) Substrate having conductive traces isolated by laser to allow electrical inspection

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee