KR100814259B1 - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR100814259B1
KR100814259B1 KR1020060134454A KR20060134454A KR100814259B1 KR 100814259 B1 KR100814259 B1 KR 100814259B1 KR 1020060134454 A KR1020060134454 A KR 1020060134454A KR 20060134454 A KR20060134454 A KR 20060134454A KR 100814259 B1 KR100814259 B1 KR 100814259B1
Authority
KR
South Korea
Prior art keywords
wafer
cleaning
metal interconnection
metal wiring
metal
Prior art date
Application number
KR1020060134454A
Other languages
Korean (ko)
Inventor
윤준구
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134454A priority Critical patent/KR100814259B1/en
Application granted granted Critical
Publication of KR100814259B1 publication Critical patent/KR100814259B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

A method for fabricating a semiconductor device is provided to completely remove grooves formed on the surface of an uppermost metal interconnection by performing an etch process for etching the surface of the uppermost metal interconnection after a third cleaning process and before a fourth cleaning process. A metal interconnection layer deposited on a wafer is patterned to form a metal interconnection(S100). A first cleaning process is performed to clean the wafer including the metal interconnection(S110). An oxide material is deposited on the metal interconnection to form a protection layer covering the metal interconnection, and the protection layer is patterned to form a protection layer pattern exposing a part of the metal interconnection to the outside of the protection layer(S120). A second cleaning process is performed on the resultant wafer(S130). The back surface of the wafer is removed by a wafer back-grinding process(S140). A third cleaning process is performed on the back-ground wafer(S150). The metal interconnection is removed from the surface of the metal interconnection to a damaged depth of the metal interconnection by an etch process(S160). A fourth cleaning process is performed on the resultant wafer(S170). The fourth cleaning process can include the following steps. The wafer from which the metal interconnection is etched away is cleaned by using deionized water. The cleaned wafer is dried to eliminate the deionized water remaining on the surface of the wafer.

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}Method of manufacturing a semiconductor device {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

도 1은 종래의 최상층 배선막 형성 공정에서 백 그라인딩 된 웨이퍼의 세정 공정까지를 도시한 순서도이다.1 is a flowchart illustrating a process of cleaning a back-grinded wafer from a conventional top layer wiring film forming process.

도 2는 종래에 백그라인딩된 웨이퍼를 세정한 후 최상층 금속 배선의 표면을 나타낸 SEM 사진이다.2 is a SEM photograph showing the surface of the uppermost metal wiring after cleaning the conventional backgrind wafer.

도 3은 본 발명에 의한 반도체 소자의 제조 방법을 도시한 순서도이다. 3 is a flowchart illustrating a method of manufacturing a semiconductor device according to the present invention.

도 4는 웨이퍼 상에 최상층 금속 배선 및 보호막 패턴이 형성된 것을 도시한 단면도이다.4 is a cross-sectional view showing that a top metal wiring and a protective film pattern are formed on a wafer.

도 5는 최상층 금속 배선 식각 공정이 완료된 후의 최상층 금속 배선을 도시한 단면도이다.5 is a cross-sectional view illustrating the uppermost metal wiring after the uppermost metal wiring etching process is completed.

본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 백 그라인딩된 웨이퍼를 세정한 후에 최상층 금속 배선의 표면에서부터 손상이 발생된 부분까지 최상층 금속 배선을 식각하여 최상층 금속 배선의 손상부분을 제거한 반도체 소자 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, after cleaning a back-grinded wafer, the semiconductor layer is removed from the surface of the uppermost metal interconnection by etching the uppermost metal interconnection from which the damage occurs, thereby removing the damaged portion of the uppermost interconnection. It relates to a device manufacturing method.

반도체 소자는 일반적으로, 반도체 기판, 즉 웨이퍼에 증착 공정, 이온 주입 공정, 사진 공정 및 식각 공정 등을 반복적으로 수행하여 이루어진다. 이와 같은 공정을 거쳐 제조되는 반도체 소자의 패턴들은 미세화와 고집적화가 되어감에 따라 각 공정 중에 발생하는 불순 파티클이나 각종 오염물이 제품의 수율이나 신뢰성에 상당히 영향을 미치므로, 각 공정들이 진행되는 중에는 모든 웨이퍼는 항상 청결한 상태로 유지되어야 한다.Generally, a semiconductor device is formed by repeatedly performing a deposition process, an ion implantation process, a photographic process, and an etching process on a semiconductor substrate, that is, a wafer. As the patterns of semiconductor devices manufactured through such processes become finer and more highly integrated, impurities or contaminants generated during each process significantly affect the yield or reliability of the product. Wafers should always be kept clean.

따라서, 상술한 각 제조 공정들 사이에 웨이퍼 표면에 유기물이나 금속 이온 등과 같은 불순물들을 사전에 제거하여 웨이퍼 불량이 발생하지 않도록 하는 세정 공정이 반드시 진행된다. Therefore, a cleaning process must be performed between the aforementioned manufacturing processes to remove impurities such as organic matter and metal ions on the surface of the wafer in advance to prevent wafer defects from occurring.

각 제조 공정들 사이에 진행되는 세정 공정들의 대부분은 증착된 금속막에 손상을 거의 주지 않지만, 가장 마지막 세정공정, 즉 반도체 소자가 형성되지 않은 웨이퍼의 뒷면을 소정 높이만큼 제거하는 웨이퍼 백 그라인딩 공정을 진행 후, 백 그라인딩된 웨이퍼를 세정하는 공정에서는 가장 최상부에 증착된 금속막, 즉 최상층 금속 배선에 손상을 주게 된다.Most of the cleaning processes performed between the manufacturing processes cause little damage to the deposited metal film, but the final cleaning process, that is, the wafer back grinding process of removing the back side of the wafer on which the semiconductor device is not formed by a predetermined height, is performed. After the process, the back-grinded wafer is cleaned to damage the metal layer deposited on the uppermost layer, that is, the uppermost metal wiring.

최상층 금속 배선막의 손상은 백 그라인딩된 웨이퍼 세정공정에서 100％발생되는 것은 아니지만 백 그라인딩된 웨이퍼를 세정하는 공정에서 최상층 금속 배선의 손상을 더욱 가중시킨다.The damage of the uppermost metal wiring film is not 100% generated in the back-grinded wafer cleaning process, but further increases the damage of the uppermost metal wiring in the process of cleaning the back-grinded wafer.

이를 좀더 상세히 설명하기 위해서, 최상층 배선막 형성 공정에서 백 그라인딩된 웨이퍼의 세정 공정까지에 대한 공정 진행을 설명하기로 한다.In order to explain this in more detail, the process progression from the uppermost wiring film formation process to the cleaning process of the back-grinded wafer will be described.

도 1은 종래의 최상층 배선막 형성 공정에서 백 그라인딩 된 웨이퍼의 세정 공정까지를 도시한 순서도이다.1 is a flowchart illustrating a process of cleaning a back-grinded wafer from a conventional top layer wiring film forming process.

도 1의 S10 단계를 참조하면, 반도체 소자들이 형성된 웨이퍼 기판 상에 금속, 예를 들어 알루미늄과 구리가 합금된 금속을 증착시킨 후, 포토리소그래피 공정을 거쳐 증착된 금속막을 패터닝하여 치상층 금속 배선을 형성한다. 이때, 금속막을 패터닝하기 위한 식각 방법으로는 이온성 반응 식각이 이용된다. Referring to step S10 of FIG. 1, after depositing a metal, for example, a metal alloyed with aluminum and copper, on a wafer substrate on which semiconductor devices are formed, patterning the deposited metal film through a photolithography process is performed to form the tooth layer metal wiring. Form. In this case, an ionic reaction etching is used as an etching method for patterning the metal film.

이어, S20 단계에서와 같이, 치상층 금속 배선을 포함한 웨이퍼 표면에 유기물이나 금속 이온 등과 같은 불순물들을 제거하기 위해 세정액 및 순수를 이용하여 웨이퍼를 세정하는 제 1세정 공정을 진행한다.Subsequently, as in step S20, a first cleaning process of cleaning the wafer using a cleaning solution and pure water is performed to remove impurities such as organic matter and metal ions on the wafer surface including the tooth layer metal wiring.

이후, S30 단계에서와 같이, 치상층 금속 배선을 보호하기 위해 산화물질을 치상층 금속 배선의 상부에 도포하여 보호막을 형성하고, 포토리소그래피 공정을 진행하여 보호막을 패터닝함으로써, 치상층 금속 배선 중 반도체 패키지 공정에서 본딩 공정이 진행될 부분만을 보호막의 외부로 노출시키는 보호막 패턴을 형성한다. 이때, 보호막을 패터닝하기 위한 식각 방법으로도 이온성 반응 식각이 이용된다.Subsequently, as in step S30, in order to protect the tooth metallization, the oxide material is applied to the upper portion of the tooth metallization to form a protective film. In the package process, a passivation layer pattern is formed to expose only a portion of the bonding process to the outside of the passivation layer. In this case, ionic reaction etching is also used as an etching method for patterning the protective film.

보호막의 패터닝 공정이 완료되면, S40 단계와 같이, 외부로 노출된 치상층 금속 배선 및 보호막의 표면에 유기물이나 금속 이온 등과 같은 불순물들을 제거하기 위해 세정액 및 순수를 이용하여 웨이퍼를 세정하는 제 2세정공정을 진행한다.When the patterning process of the protective film is completed, the second cleaning to clean the wafer using a cleaning solution and pure water in order to remove impurities such as organic matter or metal ions on the surface of the tooth layer metal wiring and the protective film exposed to the outside, as in step S40 Proceed with the process.

상술한 2번의 세정 공정, 즉, 제 1 및 제 2세정 공정을 진행하면, 최상층 금속 배선을 형성하는 금속에 잔존하는 식각 반응 가스와 순수가 반응하여 최상층 금속 배선의 표면에 홈(pit)이 약하게 발생된다. When the above two cleaning processes, that is, the first and the second cleaning processes, are performed, the etching reaction gas remaining in the metal forming the uppermost metal wiring and the pure water react to weaken the pit on the surface of the uppermost metal wiring. Is generated.

최상층 금속 배선을 형성하는 금속이 상술한 바와 같이 알루미늄과 구리 합금일 경우에 세정공정에서 알루미늄과 순수가 반응하면서 알루미늄이 구리의 내부로 침투하는 갈바닉 현상이 발생되므로, 일반적인 금속으로 형성된 금속 배선에 비해 금속 배선의 표면에 더 많은 홈과 더 깊은 홈을 형성하여 금속 배선이 더 많은 손상을 입게 된다.When the metal forming the uppermost metal wiring is aluminum and copper alloy as described above, a galvanic phenomenon in which aluminum penetrates into the copper while aluminum and pure water react in the cleaning process occurs, compared with metal wiring formed of a general metal. More grooves and deeper grooves are formed on the surface of the metal wiring, which causes more damage to the metal wiring.

이와 같은 최상층 금속 배선이 손상을 입은 상태에서, S50 단계와 같이 반도체 소자의 두께를 낮추기 위해 웨이퍼의 뒷면을 연마하여 제거하는 웨이퍼 백 그라인딩 공정을 진행한다.In such a state that the uppermost metal wiring is damaged, a wafer back grinding process is performed in which the back surface of the wafer is polished and removed to reduce the thickness of the semiconductor device as in step S50.

이후, S60 단계와 같이 백그라인딩된 웨이퍼를 세정하는 제 3세정 공정을 진행하는데, 먼저, 이소프로필 알콜(isopropyl alcohol; 이하 "IPA"라 한다.)을 이용하여 웨이퍼를 1차 세정하고, 순수를 이용하여 IPA를 헹구는 2차 세정 공정을 진행한 후에 IPA를 이용하여 웨이퍼 표면에 남아 있는 순수를 제거하는 건조 공정을 진행한다.Thereafter, a third cleaning process of cleaning the backgrind wafer is performed as in step S60. First, the wafer is first washed with isopropyl alcohol (hereinafter referred to as "IPA"), and pure water is purified. After the secondary cleaning process of rinsing the IPA using the IPA, the drying process is performed to remove the pure water remaining on the wafer surface using the IPA.

도 2는 종래에 백그라인딩된 웨이퍼를 세정한 후 최상층 금속 배선의 표면을 나타낸 SEM 사진이다.2 is a SEM photograph showing the surface of the uppermost metal wiring after cleaning the conventional backgrind wafer.

최상층 금속 배선 세정 공정 및 보호막 세정 공정을 통해 이미 손상된 최상층 금속 배선의 표면을 백 그라인딩 공정 후 다시 세정 공정을 진행하면, 다시 한번 최상층 금속 배선이 순수와 반응하기 때문에 도 2의 SEM 사진에 나타난 바와 같이 최상층 금속 배선의 손상은 더욱 심해져 반도체 소자의 신뢰성을 저하시키는 문제점이 있다.When the surface of the uppermost metal wiring already damaged by the uppermost metal wiring cleaning process and the protective film cleaning process is back-grinded after the back grinding process, the uppermost metal wiring reacts with the pure water, as shown in the SEM photograph of FIG. 2. The damage of the uppermost metal wiring becomes more severe, which lowers the reliability of the semiconductor device.

따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로서, 본 발명의 목적은 백 그라인딩된 웨이퍼를 세정한 후 홈이 발생된 부분까지 최상층 금속 배선의 표면을 식각하여 최상층 금속 배선의 손상부분을 제거한 반도체 소자 제조 방법을 제공함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to clean the back-grinded wafer and then etch the surface of the uppermost metal wiring to the portion where the groove is generated to remove the damaged portion of the uppermost metal wiring. It is to provide a manufacturing method.

본 발명의 목적을 구현하기 위한 반도체 소자 제조 방법은 웨이퍼 상에 증착된 금속 배선막을 패터닝하여 금속 배선을 형성하는 단계, 상기 금속 배선을 포함한 웨이퍼를 세정하는 제 1세정 단계, 상기 금속 배선 상에 산화물질을 증착하여 상기 금속 배선을 덮는 보호막을 형성하고, 상기 보호막을 패터닝하여 상기 보호막의 외부로 상기 금속 배선의 일부를 노출시키는 보호막 패턴 형성 단계, 상기 보호막 패턴이 형성된 웨이퍼를 세정하는 제 2세정 단계, 상기 웨이퍼의 뒷면을 제거하는 웨이퍼 백 그라인딩 단계, 상기 백 그라인딩된 웨이퍼를 세정하는 제 3세정 단계, 상기 금속 배선의 표면으로부터 상기 금속 배선이 손상된 깊이까지 상기 금속 배선이 제거되도록 식각하는 단계, 상기 금속 배선이 식각된 웨이퍼를 세정하는 제 4세정 단계를 포함한다.A semiconductor device manufacturing method for realizing an object of the present invention comprises the steps of: forming a metal wiring by patterning a metal wiring film deposited on a wafer, a first cleaning step of cleaning the wafer including the metal wiring, the oxidation on the metal wiring Forming a passivation layer covering the metal interconnection by depositing a material; forming a passivation layer patterning the passivation layer to expose a portion of the metal interconnection to the outside of the passivation layer; and cleaning the wafer on which the passivation layer pattern is formed. A wafer back grinding step of removing the back side of the wafer, a third cleaning step of cleaning the back-grinded wafer, and etching the metal wire to be removed from a surface of the metal wire to a depth at which the metal wire is damaged. A fourth cleaning step of cleaning the wafer on which the metal wiring has been etched .

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a semiconductor device manufacturing method according to embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and one of ordinary skill in the art. If the present invention can be implemented in various other forms without departing from the spirit of the present invention.

도 3은 본 발명에 의한 반도체 소자의 제조 방법을 도시한 순서도이고, 도 4는 웨이퍼 상에 최상층 금속 배선 및 보호막 패턴이 형성된 것을 도시한 단면도이다.3 is a flowchart illustrating a method of manufacturing a semiconductor device according to the present invention, and FIG. 4 is a cross-sectional view illustrating a top metal wiring and a protective film pattern formed on a wafer.

도 3에 도시된 S100 단계를 및 4를 참조하면, 반도체 소자들이 형성된 웨이퍼 기판(200) 상에 금속, 예를 들어 알루미늄과 구리가 합금된 금속을 증착시켜 금속 배선막을 형성한 후 포토리소그래피 공정을 거쳐 증착된 금속 배선막을 패터닝함으로써, 치상층 금속 배선(210)을 형성한다. 이때, 금속 배선막을 패터닝하기 위한 식각 방법으로는 이온성 반응 식각이 이용된다. Referring to steps S100 and 4 shown in FIG. 3, a metal wiring layer is formed by depositing a metal, for example, an alloy of aluminum and copper, on a wafer substrate 200 on which semiconductor devices are formed, and then performing a photolithography process. The tooth layer metal wiring 210 is formed by patterning the metal wiring film deposited through. In this case, an ionic reaction etching is used as an etching method for patterning the metal wiring film.

바람직하게, 금속 배선막의 두께는 종래의 금속 배선막 두께보다 100Å정도 두껍게 형성한다.Preferably, the thickness of the metal wiring film is about 100 mm thicker than the thickness of the conventional metal wiring film.

이어, S110 단계에서와 같이, 치상층 금속 배선(210)을 포함한 웨이퍼 표면에 유기물이나 금속 이온 등과 같은 불순물들을 제거하기 위해 세정액 및 순수를 이용하여 웨이퍼(200)를 세정하는 제 1세정 공정을 진행한다.Subsequently, as in step S110, a first cleaning process of cleaning the wafer 200 using a cleaning solution and pure water to remove impurities such as organic matter and metal ions on the surface of the wafer including the tooth layer metal interconnection 210 is performed. do.

이후, S120 단계에서와 같이, 치상층 금속 배선(210)을 보호하기 위해 치상층 금속 배선(210) 상에 산화물질을 증착하여 치상층 금속 배선(210)을 덮는 보호막을 형성하고, 포토리소그래피 공정을 진행하여 보호막을 패터닝함으로써, 치상층 금속 배선(210) 중 반도체 패키지 공정에서 본딩 공정이 진행될 부분만을 보호막의 외부로 노출시키는 보호막 패턴(220)을 형성한다. 이때, 보호막을 패터닝하기 위한 식각 방법으로도 이온성 반응 식각이 이용된다.Thereafter, as in step S120, in order to protect the tooth metallization 210, an oxide material is deposited on the tooth metallization 210 to form a protective film covering the tooth metallization 210, and a photolithography process By patterning the passivation layer, the passivation layer pattern 220 is formed to expose only the portion of the tooth layer metal interconnection 210 to which the bonding process is to be performed in the semiconductor package process to the outside of the passivation layer. In this case, ionic reaction etching is also used as an etching method for patterning the protective film.

보호막의 패터닝 공정이 완료되면, S130 단계에서와 같이, 외부로 노출된 치상층 금속 배선(210) 및 보호막 패턴(220)의 표면에 유기물이나 금속 이온 등과 같은 불순물들을 제거하기 위해 세정액 및 순수를 이용하여 웨이퍼를 세정하는 제 2세정공정을 진행한다.When the patterning process of the protective film is completed, as in step S130, using a cleaning liquid and pure water to remove impurities such as organic matter or metal ions on the surface of the exposed tooth layer metal wiring 210 and the protective film pattern 220. The second cleaning step of cleaning the wafer is performed.

상술한 2번의 세정 공정, 즉, 제 1 및 제 2세정 공정을 진행하면, 최상층 금속 배선(210)에 잔존하는 식각 반응 가스와 순수가 반응하여 최상층 금속 배선(210)의 표면을 식각하여 미세한 깊이를 갖는 홈(pit;212)들이 발생된다. When the above two cleaning processes, that is, the first and second cleaning processes, are performed, the etching reaction gas remaining in the uppermost metal wiring 210 reacts with pure water to etch the surface of the uppermost metal wiring 210 to produce fine depth. Grooves (212) are generated having a.

최상층 금속 배선(210)을 형성하는 금속이 상술한 바와 같이 알루미늄과 구리 합금일 경우에 제 1 및 제 2세정 공정에서 알루미늄과 순수가 반응하면서 알루미늄이 구리의 내부로 침투하는 갈바닉 현상이 발생된다. 따라서, 일반적인 금속으로 형성된 금속 배선에 비해 알루미늄 및 구리 합금 금속 배선의 표면에 더 많은 홈과 더 깊은 홈을 형성함으로써, 최상층 금속 배선(210)의 표면이 더 많은 손상을 입게 된다.When the metal forming the uppermost metal wiring 210 is an aluminum and copper alloy as described above, a galvanic phenomenon in which aluminum penetrates into the copper while aluminum and pure water react in the first and second cleaning processes occurs. Therefore, by forming more grooves and deeper grooves on the surface of the aluminum and copper alloy metal wires than the metal wires formed of the general metal, the surface of the uppermost metal wire 210 is more damaged.

이와 같은 최상층 금속 배선이 손상을 입은 상태에서, S140 단계와 같이 반도체 소자의 두께를 낮추기 위해 웨이퍼(200)의 뒷면을 연마하여 제거하는 웨이퍼 백 그라인딩 공정을 진행한다.In such a state in which the uppermost metal wiring is damaged, the wafer back grinding process is performed to polish and remove the back surface of the wafer 200 in order to lower the thickness of the semiconductor device as in step S140.

이후, S150 단계와 같이 백 그라인딩된 웨이퍼(200)를 세정하는 제 3세정 공정을 진행한다. 제 3세정 공정은 이소프로필 알코올(isopropyl alcohol; 이하 "IPA"라 한다.)을 이용하여 웨이퍼(200)를 1차적으로 세정하는 1차 세정 공정 및 순수를 이용하여 웨이퍼(200) 표면에 남은 IPA를 헹궈 제거하는 2차 세정 공정을 포함한다.Thereafter, a third cleaning process of cleaning the back-grinded wafer 200 is performed as in step S150. The third cleaning process is a first cleaning process that primarily cleans the wafer 200 using isopropyl alcohol (hereinafter referred to as “IPA”) and an IPA remaining on the surface of the wafer 200 using pure water. And a secondary cleaning process to rinse off.

도 4를 참조하면, 백 그라인딩 공정 후 제 3세정 공정을 진행하면, 제 1 및 제 2세정 공정을 통해 이미 손상된 최상층 금속 배선(210)이 더욱 심각하게 손상된다. Referring to FIG. 4, when the third cleaning process is performed after the back grinding process, the uppermost metal wiring 210 that is already damaged through the first and second cleaning processes is more seriously damaged.

이는, 제 1 및 제 2세정 공정에서 2번 이상 순수와 반응한 최상층 금속 배선(210)의 표면이 제 3세정 공정에서 다시 한번 순수와 반응하기 때문에 제 3세정 공정이 완료되면 제 1 및 제 2세정 공정이 완료된 후 최상층 금속 배선(210)의 표면에 발생된 홈(212)의 깊이는 더욱 깊어지고, 더 많은 개수의 새로운 홈(212)을 발생시키기 때문이다.This is because the surface of the uppermost metal wiring 210 reacted with pure water two or more times in the first and second cleaning processes reacts with pure water again in the third cleaning process. This is because the depth of the grooves 212 generated on the surface of the uppermost metal wiring 210 after the cleaning process is completed becomes deeper and generates a larger number of new grooves 212.

제 1 내지 제 3세정 공정을 통해 최상층 금속 배선(210)의 표면에 나타난 홈(212)을 제거하기 위해 S160 단계에서는 최상층 금속 배선(210)을 식각하는 공정을 진행한다.In order to remove the grooves 212 on the surface of the uppermost metal wiring 210 through the first to third cleaning processes, the process of etching the uppermost metal wiring 210 is performed.

바람직하게, 최상층 금속 배선은 불화수소 증기에 의해 식각된다. 최상층 금속 배선(210)의 식각은 최상층 금속 배선(210)의 표면에서부터 깊이가 가장 깊은 홈(212)이 제거될 때까지 진행한다. 최상층 금속 배선(210)의 표면에 발생된 홈(212)들의 깊이는 최고 100Å을 넘지 않는다. 즉, 최상층 금속 배선(210)은 상부면에서부터 최대 100Å 정도의 두께까지만 식각된다. 따라서, 식각된 최상층 금속 배선(210a)의 두께는 종래의 최상층 금속 배선의 두께와 동일하게 되는데, 이는 최상층 금속 배선(210)의 두께를 종래에 비해 100Å정도 두껍게 형성하였기 때문이다.Preferably, the uppermost metal interconnect is etched by hydrogen fluoride vapor. The etching of the uppermost metal wiring 210 proceeds from the surface of the uppermost metal wiring 210 until the groove 212 having the deepest depth is removed. The depths of the grooves 212 generated on the surface of the uppermost metal wiring 210 do not exceed 100 kPa at most. That is, the uppermost metal wiring 210 is etched only up to a thickness of about 100 μs from the top surface. Therefore, the thickness of the etched uppermost metal wiring 210a is the same as that of the conventional uppermost metal wiring, because the thickness of the uppermost metal wiring 210 is formed to be about 100 Å thicker than the conventional one.

도 5는 최상층 금속 배선 식각 공정이 완료된 후의 최상층 금속 배선을 도시한 단면도이다.5 is a cross-sectional view illustrating the uppermost metal wiring after the uppermost metal wiring etching process is completed.

S160 단계에서 최상층 금속 배선의 표면에 형성된 홈들 중 깊이가 가장 깊은 홈이 제거될 때까지 식각된 최상층 금속 배선(210a)의 표면에는 도 5에 도시된 바와 같이 홈(212)이 존재하지 않는다.In step S160, the groove 212 is not present on the surface of the etched top layer metal line 210a until the deepest groove among the grooves formed on the top layer metal line is removed.

최상층 금속 배선의 식각 공정이 완료되면, S170 단계에서는 S160 단계에서 식가된 웨이퍼를 세정하는 제 4세정 공정을 진행하여 반도체 소자 제조 공정을 완료한다. 제 4세정 공정은 식각된 최상층 금속 배선(210a)을 포함한 웨이퍼(200)의 표면을 순수를 이용하여 세정하는 공정 및 웨이퍼 표면에 남은 순수를 제거하는 건조 공정을 포함한다. 여기서, 웨이퍼 표면에 남은 순수는 이소프로필 알코올에 의해 건조된다.When the etching process of the uppermost metal wiring is completed, the fourth cleaning process of cleaning the wafer etched in step S160 is completed in step S170 to complete the semiconductor device manufacturing process. The fourth cleaning process includes a process of cleaning the surface of the wafer 200 including the etched top metal wiring 210a with pure water and a drying process of removing pure water remaining on the surface of the wafer. Here, the pure water remaining on the wafer surface is dried by isopropyl alcohol.

이상에서 상세하게 설명한 바와 같이 웨이퍼 백 그라인딩 공정 후 진행되는 제 3세정 공정과 제 4세정 공정 사이에 최상층 금속 배선의 표면을 식각하는 식각 공정을 진행하면, 최상층 금속 배선의 표면에 발생되어 최상층 금속 배선을 손상시키는 홈들이 완전히 제거되어 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.As described in detail above, when the etching process of etching the surface of the uppermost metal wiring is performed between the third and fourth cleaning processes performed after the wafer back grinding process, the uppermost metal wiring is generated on the surface of the uppermost metal wiring. The grooves damaging the semiconductor device are completely removed, thereby improving the reliability of the semiconductor device.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부 터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that various modifications and changes can be made in the present invention without departing from the scope of the art.

Claims (6)

웨이퍼 상에 증착된 금속 배선막을 패터닝하여 금속 배선을 형성하는 단계;Patterning a metal wiring film deposited on the wafer to form a metal wiring; 상기 금속 배선을 포함한 웨이퍼를 세정하는 제 1세정 단계;A first cleaning step of cleaning the wafer including the metal wires; 상기 금속 배선 상에 산화물질을 증착하여 상기 금속 배선을 덮는 보호막을 형성하고, 상기 보호막을 패터닝하여 상기 보호막의 외부로 상기 금속 배선의 일부를 노출시키는 보호막 패턴 형성 단계;Forming a protective film covering the metal wire by depositing an oxide material on the metal wire, and patterning the protective film to expose a portion of the metal wire to the outside of the protective film; 상기 보호막 패턴이 형성된 웨이퍼를 세정하는 제 2세정 단계;A second cleaning step of cleaning the wafer on which the protective film pattern is formed; 상기 웨이퍼의 뒷면을 제거하는 웨이퍼 백 그라인딩 단계;A wafer back grinding step of removing the back side of the wafer; 상기 백 그라인딩된 웨이퍼를 세정하는 제 3세정 단계;A third cleaning step of cleaning the back ground wafer; 상기 금속 배선의 표면으로부터 상기 금속 배선이 손상된 깊이까지 상기 금속 배선이 제거되도록 식각하는 단계;Etching the metal wires from the surface of the metal wires to a depth where the metal wires are damaged; 상기 금속 배선이 식각된 웨이퍼를 세정하는 제 4세정 단계를 포함하는 반도체 소자 제조 방법.And a fourth cleaning step of cleaning the wafer on which the metal wires are etched. 제 1항에 있어서, 상기 금속 배선막을 형성하는 금속은 알루미늄 및 구리 합금인 것을 특징으로 하는 반도체 소자 제조 방법.The semiconductor device manufacturing method according to claim 1, wherein the metal for forming the metal wiring film is aluminum and a copper alloy. 제 1항에 있어서, 상기 제 3세정 단계는 The method of claim 1, wherein the third cleaning step 상기 백 그라인딩된 웨이퍼를 이소프로필 알코올을 이용하여 세정하는 단계; 및 Cleaning the back ground wafer with isopropyl alcohol; And 상기 웨이퍼 표면에 남아 있는 상기 이소프로필 알코올을 순수로 헹궈 내는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.And rinsing the isopropyl alcohol remaining on the wafer surface with pure water. 제 1항에 있어서, 상기 금속 배선이 제거되도록 식각하는 단계에서, 상기 금속 배선의 불화수소 증기에 의해 식각되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein in the etching of the metal wires to be removed, the metal wires are etched by hydrogen fluoride vapor of the metal wires. 제 1항에 있어서, 상기 제 4세정 단계는 The method of claim 1, wherein the fourth cleaning step 상기 금속 배선이 식각된 웨이퍼를 순수를 이용하여 세정하는 단계; 및Cleaning the wafer with the metal wires etched with pure water; And 상기 순수로 세정된 웨이퍼를 건조하여 상기 웨이퍼 표면에 남은 상기 순수를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.And drying the wafer cleaned with pure water to remove the pure water remaining on the wafer surface. 제 5항에 있어서, 상기 순수를 제거하는 단계에서 상기 웨이퍼 표면에 남아 있는 순수는 이소프로필 알코올에 의해 건조되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 5, wherein the pure water remaining on the surface of the wafer in the removing of the pure water is dried by isopropyl alcohol.
KR1020060134454A 2006-12-27 2006-12-27 Method of manufacturing semiconductor device KR100814259B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134454A KR100814259B1 (en) 2006-12-27 2006-12-27 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134454A KR100814259B1 (en) 2006-12-27 2006-12-27 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR100814259B1 true KR100814259B1 (en) 2008-03-17

Family

ID=39410745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134454A KR100814259B1 (en) 2006-12-27 2006-12-27 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100814259B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005889B1 (en) 2008-10-28 2011-01-06 세메스 주식회사 drying method of substrate having exposed cu pattern amd method of forming a metal line using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005587A (en) * 1996-06-28 1998-03-30 김주용 Method of forming a contact hole in a semiconductor device
KR20000057736A (en) * 1999-02-10 2000-09-25 윤종용 Method of filling contact hole preceded by pre-dry cleaning for semiconductor device
KR20000065842A (en) * 1999-04-09 2000-11-15 김영환 Manufacturing method for contact hole in semiconductor device
KR20050073035A (en) * 2004-01-08 2005-07-13 주식회사 하이닉스반도체 Method for forming a metal wiring in a semiconductor device
KR20060075735A (en) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Method for cleaning the semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980005587A (en) * 1996-06-28 1998-03-30 김주용 Method of forming a contact hole in a semiconductor device
KR20000057736A (en) * 1999-02-10 2000-09-25 윤종용 Method of filling contact hole preceded by pre-dry cleaning for semiconductor device
KR20000065842A (en) * 1999-04-09 2000-11-15 김영환 Manufacturing method for contact hole in semiconductor device
KR20050073035A (en) * 2004-01-08 2005-07-13 주식회사 하이닉스반도체 Method for forming a metal wiring in a semiconductor device
KR20060075735A (en) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Method for cleaning the semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005889B1 (en) 2008-10-28 2011-01-06 세메스 주식회사 drying method of substrate having exposed cu pattern amd method of forming a metal line using the same

Similar Documents

Publication Publication Date Title
JP5268215B2 (en) Copper connection seed layer processing method and processing apparatus
US6670283B2 (en) Backside protection films
CN110600388A (en) Method for improving crystallization defect of aluminum bonding pad
KR100814259B1 (en) Method of manufacturing semiconductor device
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
JP2016127224A (en) Semiconductor device and semiconductor device manufacturing method
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
US20080284023A1 (en) Semiconductor device and method for manufacturing boac/coa
KR100327580B1 (en) Method for forming metal line of a semiconductor device
CN105742183B (en) The forming method of semiconductor structure
US6576563B2 (en) Method of manufacturing a semiconductor device employing a fluorine-based etch substantially free of hydrogen
KR100613573B1 (en) Method for manufacturing a semiconductor device
JP2005260032A (en) Semiconductor device manufacturing method
KR20000003920A (en) Method for manufacturing semiconductor devices
KR100359298B1 (en) Method for forming metallic wiring pattern in semiconductor apparatus
KR100559132B1 (en) Semiconductor and manufacturing method for preventing to contaminate bonding pad
JP2006319151A (en) Etching residue removing method and manufacturing method of semiconductor device using the same
KR100281515B1 (en) Tungsten film pattern formation method of semiconductor device
KR100632053B1 (en) Method for fabricating a shallow trench isolation of a semiconductor device
KR960013781B1 (en) Manufacturing method of field oxide
KR100779399B1 (en) Method for fabricating a semiconductor device
KR100572493B1 (en) Method for manufacturing pad in semiconductor device
KR101184377B1 (en) Method of manufacturing MIM capacitor of semiconductor device
CN104821279A (en) Method for forming semiconductor device
CN117894751A (en) Etching method of thick metal layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee