KR100810811B1 - 에러 은닉 방법 및 장치 - Google Patents

Abstract

단일 비트 비트스트림(x(n))의 에러를 은닉하는 방법은, 비트 스트림을 저역 통과 필터링(F)하는 단계와, 에러(EF) 동안에는 저역 통과 필터링된 신호를 신호 u(n)의 저주파수 근사치(J)로 대체하는 단계와, 후속하여 ΣΔ 변조기(SO)를 이용하여 그 신호를 재생 단일 비트 비트스트림(y(n))으로 변환하는 단계를 포함한다. 에러가 없는 동안에는 초기 비트스트림 x(n)이 출력될 수 있고, 에러가 발생하는 동안에는 재생 비트스트림 y(n)이 출력될 수 있는데, 이러한 재생 비트스트림 y(n)은 ΣΔ 변조기(SD)로부터 획득되고 초기 비트스트림 x(n)에 비트 동기화된다(SU).

Description

에러 은닉 방법 및 장치{METHOD AND ARRANGEMENT FOR CONCEALING ERRORS}

본 발명은 디지털 정보 신호의 에러를 은닉(concealing)하는 방법에 관한 것이다. 그러한 방법은, 예를 들면, 미국 특허 제5,715,312호로부터 알려져 있다.

통상적으로, 디지털 정보 신호가 저장 매체에 저장될 때, 저장 매체는 매체로부터의 인출이 정보 신호에 있을 수 있는 에러에 대해 보다 강인하게 되도록 하는 에러 수정 코드(error correction code)도 포함한다. 그러나, 때때로 에러 수정이 실패하고, 그 다음에 그 잔여 실패가 적어도 하나의 프레임 또는 다수의 프레임에 대해 연장될 수 있다. 그러한 실패는 예컨대 1/75초 이상의 그 지속 기간 때문에 매우 문제가 된다. 에러 은닉(error concealment)의 기술은 신호의 손상된 영역을 이웃하는 비손상된 프레임으로부터의 신호로 대체하고자 하는 것이다.

발명의 개요

본 발명의 목적은 단일 비트 비트스트림 신호(a single bit bitstream signal)의 에러를 은닉하는 방법을 제공하는 것이다. 그러한 신호 포맷은, 가령 슈퍼 오디오 컴팩트 디스크(Super Audio Compact Disk : SA-CD)를 위해 채택되고, 따라서 본 발명에 따른 방법은 디지털 정보 신호가 단일 비트 비트스트림이며, 본 방법은 단일 비트 비트스트림을 저역 통과 필터링하여 단일 비트 비트스트림의 저주파수 내용을 구성하는 단계와, 에러 전 및/또는 후의 주파수 내용을 사용하여 에러 동안의 저주파수 내용을 보간(interpolate)하는 단계와, 보간 후에 획득된 저주파수 신호를 ΣΔ 변조기를 이용하여 은닉된 에러를 갖는 재생 단일 비트 비트스트림(a regenerated single bit bitstream)으로 변환하는 단계를 포함하는 것을 특징으로 한다.

이러한 방법은 저렴하고 쉽게 단일 비트 디지털 신호의 에러 은닉을 실행할 수 있게 한다. 그러나, 품질 표준(quality standard)이 매우 높은 것은 아니다. 본 방법은 ΣΔ 변조기 내에서 한 번 양자화된 신호가 제 2 ΣΔ 변조기에서 재양자화 된다는 것을 의미한다. 특히, 신뢰할만한 신호의 재생에 여전히 중요한 보다 높은 신호 주파수(가령, 음성 신호의 경우 약 100 kHz)에서, 다수의 양자화는 신호 품질을 상당히 저하시켜 더 이상 최고 품질 표준을 충족시키지 못하게 한다. 그러한 신호 품질의 저하를 막기 위해서, 본 발명에 따른 방법은 에러가 없는 동안에는 수신 단일 비트 비트스트림(received single bit bitstream)을 출력하고 에러의 발생 동안에는 재생 단일 비트 비트스트림을 출력하는 것과, ΣΔ 변조기를 수신 단일 비트 비트스트림에 비트 동기화시키는 것을 더 특징으로 할 수 있다. 단일 비트 비트스트림이 저역 통과 필터링되고, 그 다음, 제 2 단일 비트 비트스트림으로 재변조될 때, 두 개의 비트스트림은 더 이상 동일하지 않게 되어, 두 개의 비트스트림 사이의 스위칭은 가청 클릭(audible clicks)을 야기하게 된다. 이러한 클릭을 피하기 위해, 두 개의 비트스트림은 스위칭의 순간 근방에서 두 개의 비트스트림이 실질적으로 동일하다는 것을 보증하기 위해 비트 동기화되어 한다. 두 개의 비트스트림을 비트 동기화시키는 적절한 방법은 유럽 특허 출원 중인 출원서(ID 602604)에 개시되어 있다.

또한, 본 발명은 전술한 방법을 수행하는 장치에 관한 것이다. 그러한 장치는 단일 비트 비트스트림의 저주파수 내용을 구성하는 저역 통과 필터와, 에러 동안에 저주파수 내용을 신호의 저주파수 근사치(a low frequency approximation)로 대체하는 수단과, 대체 후에 획득된 저주파수 신호를 은닉 에러를 갖는 재생 단일 비트 비트스트림으로 변환하는 ΣΔ 변조기를 캐스케이드(cascade) 형태로 포함한다. 본 장치는, 바람직하게는, 에러가 없는 동안에는 수신된 신호 비트 비트스트림을 출력 단자에 인가하고 에러가 발생하는 동안에는 재생 단일 비트 비트스트림을 출력 단자에 인가하는 스위칭 수단(switching means)과, ΣΔ 변조기를 수신 단일 비트 비트스트림에 동기화시키는 수단을 더 특징으로 할 수 있다.

본 발명은 첨부된 도면을 참조하여 더 설명된다.

도 1은 본 발명에 따른 제 1 장치의 개략도,

도 2는 본 발명에 따른 제 2 장치의 개략도.

도 1의 장치는 저장 정보 신호(stored information signal)를 얻는 컴팩트 디스크 저장 유닛 S를 포함한다. 압축된 포맷의 단일 비트 디지털 신호인 이러한 신호는 압축해제기 유닛(decompressor unit) D에서 압축해제된다. 이 유닛은 수신된 신호에 대한 에러 수정도 수행하며, 그에 따라 유닛의 출력에서는 수정되고 비압축된 단일 비트 비트스트림이 획득되게 한다. 유닛 D는 신호에서 에러 수정이 실패한 부분을 식별하기 위한 에러 플래그 EF(error flag)도 제공하는데, 그러한 실패 부분은 가청 왜곡(audible distortions)을 피하거나 최소화시키도록 은닉되어야 한다.

압축해제 유닛 D로부터 획득된 단일 비트 비트스트림 x(n)은, 가령 64 x 44.1 kHz의 레이트인 +1 및 -1의 스트림이고, 그의 평균값은 유용한 저주파수 (음성) 정보를 나타낸다. 이러한 정보는 디지털 저역 통과 필터 F에 의해 비트스트림으로부터 추출되는데, 이 필터는 바람직하게는 5차(fifth order)이고 약 100kHz의 차단 주파수(cutoff frequency)를 갖는다. 이러한 저주파수 신호는 유닛 I에 공급되는데, 이 유닛 I은 에러 플래그 EF에 의해 제어되고 에러 동안 신호의 손상된 부분을, 원 신호(original signal)로부터 보간(interpolation)에 의해 얻어질 수 있는 재구성 신호로 대체한다. 바람직하게도, 보간은 신호의 손상되지 않은 부분과 함께 신호 레벨(signal level) 내의 불연속성이 회피되도록 수행된다. 보간의 유용한 방법은, 가령 비. 디. 라오(B.D. Rao)와 케이. 에스. 아룬(K.S. Arun)이 "Model Based Processing of Signal : A State Space Approach(Proceedings of the IEEE Vol.80, No. 2 p.p. 283-309, 1992)"라는 논문에 기재한 고조파 인출 방법(harmonic retrieval method)이다. 후속하여, 수리된 LF 신호 u(n)는 ΣΔ 변조기 SD에 의해 새로운 단일 비트 비트스트림 y(n)으로 변환된다.

저역 통과 필터 F의 목적은 ΣΔ 변조기의 입력을 매우 높은 고주파수 신호 성분으로부터 자유롭게 하는 것이다. 그렇게 되지 않으면, 신호 비트 비트스트림의 큰 HF 신호 성분은 ΣΔ 변조기를 오동작시켜 불안정하게 만들 것이다. 이러한 이유로, 저역 통과 필터의 차단 주파수를 가능한 한 낮게, 가령 약 20 kHz의 최고 가청 주파수에서 선택하는 것이 현명할 것이다. 그러나, 20 kHz 내지 100 kHz의 주파수는 본래 가청 주파수는 아니지만 여전히 음성 인식의 정확성에 기여하는 것으로 알려져 있다. 이러한 이유로, 저역 통과 필터 F의 차단 주파수는 약 100 kHz에서 선택되는 것이 바람직하다. 반면, 이러한 보다 높은 LF 주파수는 그들이 ΣΔ 변조기 SD 내에서 약간의 왜곡(잡음)을 야기한다는 단점이 있다. 그러므로, 저장 매체 S 상에서의 저장에 앞서 단일 비트 비트스트림으로 이미 변환된 신호를 다시 단일 비트 비트스트림으로 변환하는 것은 피하는 것이 바람직하다. 이것이 도 2의 장치의 목적이다.

이러한 장치에서, 도 1 소자와 동일한 소자에는 동일한 참조 번호가 주어졌으며 더 이상 설명하지 않을 것이다. 또한, 이러한 장치는, 에러 플래그 EF에 의해 제어되고, 에러가 없을 경우에는 유닛 D로부터의 초기 비트스트림 x(n)을 출력 O에 직접 접속시키는 스위치 SW를 포함한다. 한편, 에러 플래그가 설정될 때, 스위치 SW는 ΣΔ 변조기 SD의 출력을 출력 O에 접속시킨다. 그러므로, 초기 비트스트림을 제 2 비트스트림으로 재변환하는 것이 회피된다.

도 2의 장치에서, 초기 비트스트림 x(n)으로부터 ΣΔ 변조기 SD의 비트스트림으로의 스위칭 또는 그 반대로의 스위칭이 가청 클릭을 야기하지 않음을 보증하도록 측정이 이루어져야 한다. 이들 클릭은, 보통 두 개의 비트스트림의 비트가 통상적으로 같지 않기 때문에 두 개의 비트스트림의 비트는 동일한 LF 정보를 정확하게 전달할 때조차도 발생한다. 그러므로, ΣΔ 변조기의 비트스트림 y(n)을 유닛 D로부터 수신된 비트스트림 x(n)에 동기화시키는 것이 필요하다. 이를 위해, 도 2의 장치는 유닛 D로부터 초기 비트스트림 x(n)의 정보와 ΣΔ 변조기의 디지털 LF 입력 신호 u(n)을 수신하고, ΣΔ 변조기 내부의 하나 이상의 적분기 단(states)에 인가하기 위한 수정 신호 ε를 생성하는 동기화 유닛 SU를 포함한다. 동시 출원 중인 유럽 특허 출원(ID 602604)의 명세서에 이미 기술된 바와 같이, 특정 수의 비트 뒤에, ΣΔ 변조기의 비트스트림은 초기 비트스트림과 실질적으로 동기적으로 구동되는 것에 의해 달성된다. 예로서, 초기 비트스트림으로부터 ΣΔ 변조기의 비트스트림으로의 스위칭에 앞서, ΣΔ 변조기는 약 5000비트 동안 초기 비트스트림에 동기화되고, 이어서 스위치 SW는 ΣΔ 변조기의 약 40000비트를 출력 O에 공급하며, 그 다음, 에러 플래그가 리셋될 때, 스위치 SW는 ΣΔ 변조기가 초기 비트스트림에 다시 동기화될 때까지 5000 비트 동안 ΣΔ 변조기에 접속된 채로 유지되고, 그 다음, 스위치는 출력 O를 그 초기 비트스트림에 재접속시킨다.

보간기 I의 계산 노력은 실행 시간에서 이루어져야 하기 때문에 집약적이라는 데 유의해야 한다. 보간을 단순화하거나 피하기 위해, 저장 매체 S는 통상적으로 매체 상에 저장된 데이터의 고압축 이미지를 저장 매체 상의 어딘가의 특정 영역 내에 포함할 수도 있다. 이러한 고압축 이미지는 점선 HC를 통해 유닛 I에 인가되고, 정규 보간 계산을 돕거나 대체하는 데 사용될 수 있다. 동일한 처리가 도 1의 장치에서 취해질 수 있다.

Claims (4)

1. 단일 비트 비트스트림(x(n))의 에러를 은닉하는 방법에 있어서,

   상기 단일 비트 비트스트림을 저역 통과 필터링하여 상기 단일 비트 비트스트림의 저주파수 내용(u(n))을 구성하는 단계와,

   에러 동안 상기 저주파수 내용을 상기 단일 비트 비트스트림의 저주파수 근사치로 대체하는 단계와,

   ΣΔ 변조기(SD)를 이용하여, 상기 대체 후에 획득된 저주파수 신호를 은닉된 에러를 갖는 재생 단일 비트 비트스트림(y(n))으로 변환하는 단계

   를 포함하는 에러 은닉 방법.
2. 제 1 항에 있어서,

   에러가 없는 동안에는 수신 단일 비트 비트스트림(x(n))을 출력하고 에러가 발생한 동안에는 상기 재생 단일 비트 비트스트림(y(n))을 출력하는 단계와,

   상기 ΣΔ 변조기(SD)를 상기 수신 단일 비트 비트스트림(x(n))에 비트 동기화시키는 단계

   를 포함하는 에러 은닉 방법.
3. 제 1 항에 따른 방법을 수행하는 에러 은닉 장치로서,

   상기 단일 비트 비트스트림의 상기 저주파수 내용을 구성하는 저역 통과 필터(F)와, 에러 동안 상기 저주파수 내용을 상기 단일 비트 비트스트림의 저주파수 근사치로 대체하는 수단과, 상기 대체 후에 획득된 상기 저주파수 신호(u(n))를 은닉된 에러를 갖는 재생 단일 비트 비트스트림(y(n))으로 변환하는 ΣΔ 변조기(SD)를 캐스케이드 형태로 포함하는 에러 은닉 장치.
4. 제 3 항에 있어서,

   에러가 없는 동안에는 수신 단일 비트 비트스트림(x(n))을 출력 단자(O)에 인가하고 에러가 발생하는 동안에는 상기 재생 단일 비트 비트스트림(y(n))을 상기 출력 단자(O)에 인가하는 스위칭 수단(SW)과,

   상기 ΣΔ 변조기(SD)를 상기 수신 단일 비트 비트스트림에 동기화시키는 수단(SU)

   을 포함하는 에러 은닉 장치.

Images