KR100807471B1 - Manufacturing method for printed circuit board - Google Patents
Manufacturing method for printed circuit board Download PDFInfo
- Publication number
- KR100807471B1 KR100807471B1 KR1020060119074A KR20060119074A KR100807471B1 KR 100807471 B1 KR100807471 B1 KR 100807471B1 KR 1020060119074 A KR1020060119074 A KR 1020060119074A KR 20060119074 A KR20060119074 A KR 20060119074A KR 100807471 B1 KR100807471 B1 KR 100807471B1
- Authority
- KR
- South Korea
- Prior art keywords
- panel
- circuit board
- printed circuit
- solder resist
- solder
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Abstract
Description
도 1a 내지 도 1d는 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 개략적으로 나타낸 단면도이다.1A to 1D are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board according to an exemplary embodiment of the present invention.
도 2a 내지 도 2d는 종래기술의 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 개략적으로 나타낸 단면도이다.2A to 2D are cross-sectional views schematically illustrating a manufacturing process flow of a printed circuit board according to an exemplary embodiment of the prior art.
※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
101 : 인쇄회로기판 102 : 패드부101: printed circuit board 102: pad portion
103 : 회로패턴 104 : 패널103: circuit pattern 104: panel
105 : 솔더레지스트층 106 : 솔더레지스트 오픈부105: solder resist layer 106: solder resist open portion
1 : 인쇄회로기판 2 : 패드부1: printed circuit board 2: pad part
3 : 회로패턴 4 : 솔더레지스트층3: circuit pattern 4: solder resist layer
5 : 드라이 필름 6 : 아트웍 필름5: dry film 6: artwork film
7 : 솔더레지스트 오픈부7: solder resist open part
본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 별도의 솔더레지스트 오프닝 공정 없이 솔더레지스트 오픈부를 형성하여 패드부를 노출시킴으로써 단축된 공정을 통해서 고 생산성으로 설계 자유도를 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board. More specifically, the present invention relates to a method for manufacturing a printed circuit board which can improve design freedom with high productivity through a shortened process by forming a solder resist open portion and exposing a pad portion without a separate solder resist opening process. .
반도체 칩(chip)의 발달에 따라 전자 제품들이 소형화, 고밀도화, 패키지화되는 속도가 점점 빨라지고 있는 추세이다. 이런 추세에 따라 인쇄회로기판 역시 고밀도화와 미세화가 요구되고 있다. 고밀도화된 반도체 칩을 실장하기 위해서는 반도체 칩과 인쇄회로기판을 연결시켜 주는 접속 패드부의 미세화와 함께 고정밀도의 정렬정합성 등이 요구된다.With the development of semiconductor chips, the speed at which electronic products are miniaturized, increased in density, and packaged is increasing. In accordance with this trend, printed circuit boards are also required to be densified and miniaturized. In order to mount a densified semiconductor chip, the connection pad portion connecting the semiconductor chip and the printed circuit board is miniaturized, and high precision alignment matching is required.
이와 관련하여, 도 2a 내지 도 2d에 종래기술의 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 개략적으로 나타내었는 바, 이하 이를 참조하여 설명한다.In this regard, the manufacturing process flow of the printed circuit board according to an embodiment of the prior art is schematically shown in Figures 2a to 2d, it will be described below with reference to this.
우선, 통상의 회로형성 공정 및 빌드업 공정에 따라 제조된, 반도체 실장 및 외부 부품과의 접속을 위한 패드부(2)를 포함하는, 회로패턴(3)을 갖는 인쇄회로기판을 제작한다(도 2a 참조). 이어서, 상기 기판 상에 통상의 감광성 솔더레지스트를 도포한 후 UV 경화시켜 솔더레지스트층(4)을 형성한다(도 2b 참조). 다음, 상기 솔더레지스트층(4) 상에 포토레지스트 필름, 예를 들어, 드라이 필름(5)을 도포 하고, 형성하고자 하는 패턴 형상에 따라 디자인된 아트웍 필름(6)을 이용하여(도 2c 참조) 통상의 노광 및 현상 공정을 통해서 패드부(2) 위에 솔더레지스트 오픈부(7)를 형성한 후 드라이 필름(5)을 박리한다(도 2d 참조).First, a printed circuit board having a
그러나, 이와 같은 종래기술에 따른 방법의 경우 솔더레지스트 오픈부를 형성하기 위해서는 매우 많은 공정을 진행하게 되는데, 많은 공정을 진행하게 되면 제조 비용이 상승하게 되고, 불량이 발생할 가능성이 높아지게 된다. 또한, 솔더레지스트의 오픈된 영역과 패드부 사이의 정렬이 맞지 않을 가능성도 높아지게 되며, 이러한 정렬오차를 줄이기 위해서는 패드부들 사이에 일정 수준 이상의 간격이 요구되기 때문에 그만큼 설계자유도에 제약이 따르는 단점이 있다.However, in the method according to the related art, a very large number of processes are performed in order to form the solder resist open portion, which increases the manufacturing cost and increases the possibility of defects. In addition, the possibility of misalignment between the open area of the solder resist and the pad portion also increases, and there is a disadvantage in that design freedom is limited because a certain level or more gap is required between the pad portions to reduce the alignment error. .
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 솔더볼 등이 장착될 패드부에 대응하는 패턴 형상을 갖는 패널과 액상의 열경화성 솔더레지스트를 이용하여 별도의 솔더레지스트 오프닝 공정 없이 인쇄회로기판의 패드부를 노출시킬 수 있었고, 본 발명은 이에 기초하여 완성되었다.Therefore, in the present invention, as a result of extensive research to solve the above problems, using a panel having a pattern shape corresponding to the pad portion on which the solder ball is to be mounted and the liquid thermosetting solder resist without a separate solder resist opening process The pad portion of the printed circuit board could be exposed, and the present invention was completed based on this.
따라서, 본 발명의 일 측면은 별도의 솔더레지스트 오프닝 공정 없이 솔더레지스트 오픈부를 형성할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.Accordingly, an aspect of the present invention is to provide a method of manufacturing a printed circuit board which can form a solder resist open portion without a separate solder resist opening process.
본 발명의 다른 측면은 단축된 공정을 통해서 고 생산성으로 인쇄회로기판을 제조하는 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method for manufacturing a printed circuit board with high productivity through a shortened process.
본 발명의 또 다른 측면은 높은 설계 자유도를 갖는 인쇄회로기판의 제조방 법을 제공하는 것이다.Another aspect of the present invention is to provide a method of manufacturing a printed circuit board having a high degree of design freedom.
본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법은:A method of manufacturing a printed circuit board according to one preferred embodiment of the present invention is:
(a) 반도체 실장 및 외부 부품과의 접속을 위한 패드부를 포함하는, 회로패턴이 형성된 인쇄회로기판을 제공하는 단계; (a) providing a printed circuit board having a circuit pattern including a pad portion for connecting the semiconductor mounting and external components;
(b) 상기 패드부에 대응하는 패턴 형상을 갖는 패널을 제공하는 단계; (b) providing a panel having a pattern shape corresponding to the pad portion;
(c) 상기 인쇄회로기판의 패드부 상에 이에 대응하는 패널의 패턴이 위치되도록 패널을 정렬한 후 적층하는 단계; (c) arranging and stacking the panels so that the corresponding pattern of the panel is positioned on the pad portion of the printed circuit board;
(d) 상기 패널과 상기 인쇄회로기판 사이의 공간에 액상의 열경화성 솔더레지스트를 도포하여 충전하는 단계; (d) applying and filling a liquid thermosetting solder resist into a space between the panel and the printed circuit board;
(e) 상기 솔더레지스트를 열경화시켜 솔더레지스트층을 형성하는 단계; 및(e) thermosetting the solder resist to form a solder resist layer; And
(f) 상기 패널을 인쇄회로기판으로부터 분리하여 솔더레지스트 오픈부를 통해서 상기 패드부를 노출시키는 단계;(f) separating the panel from the printed circuit board and exposing the pad portion through a solder resist open portion;
를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.
제1실시형태에 따르면, 상기 패널은 폴리우레탄, 폴리에스테르, 실리콘 고무, 에폭시, PTFE(polytetrafluoroethylene) 및 이들의 조합으로 이루어진 군으로부터 선택된 고분자 재질로 된 것일 수 있다. 제2실시형태에 따르면, 상기 패널은 폴리우레탄, 폴리에스테르, 실리콘 고무, 에폭시, PTFE 및 이들의 조합으로 이루어진 군으로부터 선택된 고분자 패널의 표면에 니켈을 도금하여 된 것일 수 있다. 제3실시형태에 따르면, 상기 패널은 니켈 패널일 수 있다.According to the first embodiment, the panel may be made of a polymer material selected from the group consisting of polyurethane, polyester, silicone rubber, epoxy, polytetrafluoroethylene (PTFE), and combinations thereof. According to the second embodiment, the panel may be obtained by plating nickel on the surface of a polymer panel selected from the group consisting of polyurethane, polyester, silicone rubber, epoxy, PTFE, and combinations thereof. According to the third embodiment, the panel may be a nickel panel.
상기 패널의 패턴부 상에는 이형층이 더욱 형성될 수 있다.A release layer may be further formed on the pattern portion of the panel.
한편, 상기 (c) 단계의 적층 및 (e) 단계의 경화는 바람직하게는 동일한 온도범위에서 수행될 수 있으며, 상기 온도범위는 예를 들어, 약 90∼170℃일 수 있다.Meanwhile, lamination of step (c) and curing of step (e) may be preferably performed at the same temperature range, and the temperature range may be, for example, about 90 to 170 ° C.
상기 방법은 또한 (g) 상기 패널이 분리된 솔더레지스트층을 2차 열경화시키는 단계를 더욱 포함할 수 있는데, 여기서, 상기 (e) 단계의 경화 온도 및 (g) 단계의 경화 온도는 각각 90∼110℃ 및 150∼170℃일 수 있다.The method may further comprise (g) secondary thermal curing the solder resist layer from which the panel is separated, wherein the curing temperature of step (e) and the curing temperature of step (g) are each from 90 to 90 ° C. 110 ° C. and 150-170 ° C.
도 1a 내지 도 1d에 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조공정흐름을 개략적으로 나타내었는 바, 이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴본다.1A to 1D schematically illustrate a manufacturing process flow of a printed circuit board according to an exemplary embodiment of the present invention. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
우선, 통상의 회로형성 공정 및 빌드업 공정에 따라 내층, 및 반도체 실장을 위한 와이어본딩 패드 및 외부 부품과의 결합을 위한 솔더링 패드와 같은 패드부(102)를 포함하는, 일정한 외층 회로패턴(103)이 형성된 인쇄회로기판(101)을 준비한다(도 1a 참조). 본 도면에서는 내층에 대한 상세 구조를 생략하여 나타내었으며, 인쇄회로기판의 단면에 대한 구조만을 개략적으로 나타내었으나, 양면에 모두 본 발명에 따른 공정이 수행될 수 있음은 물론이다. 또한, 적용 목적에 따라 회로층 수를 달리할 수 있음은 자명하며, 각 층에 사용되는 절연 수지 및 회로용 금속은 특별히 한정되지 않고 당업계에서 통상적으로 사용되는 것이라면 무엇이든 사용가능하다.First, a constant
한편, 상기 패드부(102)에 대응하는 위치에 형성된 패턴 형상을 갖는 패널(104)을 준비한다. 상기 패널(104)은 이형성이 좋고 어느 정도 플렉시블한 재질로서, 통상 임프린트 공정에서 몰드로 사용하는 재질로 제작된 것이라면 특별히 한정되지 않고 사용가능하다. 바람직한 일례로는, 상기 패널로는 폴리우레탄, 폴리에스테르, 실리콘 고무, 에폭시, PTFE 중 단독 또는 2이상이 조합된 고분자 재질로 제작된 것을 사용할 수 있다. 또한 이러한 고분자 재질의 표면에 니켈을 도금하여 된 패널도 사용가능하다. 이외에도 니켈로 된 패널 역시 사용가능하다. 이러한 패널의 제작방법은 특별히 한정되지 않고 당업계에 공지된 방법이라면 무엇이든 적용 가능하다.Meanwhile, a
상기 패널(104)의 패턴부에는 후속 공정의 패널 분리를 용이하게 하기 위하여 통상의 이형층이 더욱 형성될 수 있다. 상기 이형층 형성에 사용되는 이형제로는 통상 임프린트 공법의 몰드 표면에 적용되는 것이라면 특별히 한정되지 않고 사용가능하다. 예를 들면, 에폭시계, PTFE계 또는 실리콘계와 같은 통상의 이형제가 사용가능하다. In the pattern portion of the
이와 같이 제작된 패널(104)을 인쇄회로기판 상에 위치시키고 적층하되, 인쇄회로기판의 패드부(102)에 이에 대응되는 패널(104)의 패턴이 위치되도록 정렬한 후, 일정 압력 및 온도 하에서 적층한다(도 2b 참조). 이때, 상기 압력 및 온도 조건은 패널(104)과 인쇄회로기판이 떨어지지 않을 정도면 충분하다. 상기 적층 온도는 바람직하게는 후속 공정의 경화 온도와 동일한 범위에서 선택될 수 있으며, 예를 들면, 상기 온도범위는 약 90∼170℃일 수 있다.The
이어서, 상기 패널(104)과 인쇄회로기판 사이의 공간에 액상의 열경화성 솔더레지스트(105)를 도포, 충전하고 경화시켜 기판의 최외층을 보호할 수 있는 솔더레지스트층(105)을 형성한다(도 2c 참조). 상기 솔더레지스트 충전은 예를 들어, 통상 언더 필 공정에서 수지의 충전 시 수지를 가장자리 부근에 디스펜싱한 후 모세관력(capilliary force)에 의해 수지가 빈 공간으로 자연스럽게 흘러들어가 충전되도록 하듯이 본 발명에서도 이와 같은 원리에 따라 충전할 수 있으며, 당업계에 공지된 방법이라면 특별히 제한되지 않고 무엇이든 적용가능하다.Subsequently, a liquid thermosetting solder resist 105 is applied, filled and cured in the space between the
다음, 상기 패널(104)을 인쇄회로기판으로부터 분리하여 패널(104)의 패턴부가 위치되었던 부위에 형성된 솔더레지스트 오픈부(106)를 통해서 상기 패드부(102)를 노출시킨다(도 2d 참조).Next, the
바람직하게는, 상기 도 2c 과정에서 솔더레지스트를 1차 경화시켜 가건조한 후, 패널의 분리 후 2차 경화과정을 더욱 수행하여 완전건조하는 것이 좋다. 이때, 상기 1차 경화 온도는 약 90∼110℃이고 2차 경화 온도는 150∼170℃인 것이 작업성 및 신뢰도 측면에서 바람직하다. 한편, 경화 시간은 특별히 한정되는 것은 아니지만, 예를 들어, 약 30∼60분일 수 있다.Preferably, in the process of FIG. 2C, the solder resist is temporarily dried by primary curing, and after the separation of the panel, the secondary curing process is further performed to completely dry. At this time, the primary curing temperature is about 90 ~ 110 ℃ and the secondary curing temperature is preferably 150 ~ 170 ℃ in terms of workability and reliability. In addition, hardening time is although it does not specifically limit, For example, it may be about 30 to 60 minutes.
한편, 상기 솔더레지스트 오픈부(106)를 통해서 노출된 패드부(102) 상에는 필요에 따라 선택적으로 통상의 표면 처리를 통해서 부식 방지를 위한 표면 처리층이 더욱 형성될 수 있다. 상기 표면 처리는 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도 금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석 도금(Immersion Tin Plating), 무전해 은 도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 수행될 수 있다. 이와 같은 과정을 통해서 형성된 패드부는 적용목적에 따라 와이어본딩용 패드 또는 범프용 패드로 사용되거나 또는 솔드볼을 장착하기 위한 솔더볼링용 패드로 사용될 수 있다.Meanwhile, a surface treatment layer for preventing corrosion may be further formed on the
이처럼, 본 발명의 제조방법에 따르면, 기판 위에 패널을 적층한 상태에서 열경화성 솔더레지스트를 도포함으로써 별도의 노광, 현상 등을 통한 솔더레지스트 오프닝 공정 없이 솔더레지스트 오픈부를 구현함으로써 기존 공정에 비해 공정을 간단히 하여 생산성을 높이고 설계 자유도를 향상시킬 수 있는 이점이 있다. 또한, 패드부와 솔더레지스트 오픈부 면적을 일치하게 형성할 수 있어 설계 자유도를 증가시킬 수 있다.As described above, according to the manufacturing method of the present invention, by applying a thermosetting solder resist in a state in which a panel is laminated on a substrate, a solder resist open portion is realized without a solder resist opening process through separate exposure and development, thereby simplifying a process compared to the existing process. This increases the productivity and the design freedom. In addition, the pad portion and the solder resist open portion may be formed to have the same area, thereby increasing design freedom.
이상 본 발명을 구체적인 실시형태를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, this is for describing the present invention in detail, and the method of manufacturing a printed circuit board according to the present invention is not limited thereto, and the technical features of the present disclosure It is apparent that modifications and improvements are possible to those skilled in the art.
전술한 바와 같이, 본 발명에 따르면, 별도의 노광, 현상, 건조 등의 솔더레 지스트 오프닝 공정 없이 솔더레지스트 오픈부를 형성하여 패드부를 노출시킬 수 있어 공정수 단축으로 비용을 절감하고 생산성을 향상시킬 수 있다. 아울러, 패드부와 솔더레지스트 오픈부 면적이 일치함에 따라 설계 자유도를 증가시킬 수 있는 이점이 있다.As described above, according to the present invention, a solder resist open portion may be formed to expose a pad portion without a separate solder resist opening process such as exposure, development, and drying, thereby reducing costs and improving productivity by shortening the number of processes. have. In addition, there is an advantage that can increase the design freedom as the area of the pad portion and the solder resist open portion match.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060119074A KR100807471B1 (en) | 2006-11-29 | 2006-11-29 | Manufacturing method for printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060119074A KR100807471B1 (en) | 2006-11-29 | 2006-11-29 | Manufacturing method for printed circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100807471B1 true KR100807471B1 (en) | 2008-02-25 |
Family
ID=39383371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060119074A KR100807471B1 (en) | 2006-11-29 | 2006-11-29 | Manufacturing method for printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100807471B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000194142A (en) | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Pattern forming method and production of semiconductor device |
KR20020045769A (en) * | 2000-12-11 | 2002-06-20 | 백승준 | Micro-pattern forming method for a semiconductor |
KR20020080780A (en) * | 2001-04-17 | 2002-10-26 | 주식회사 미뉴타텍 | Method for forming a micro-pattern by using a dewetting phenomenon |
JP2003332211A (en) | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | Resist pattern forming method and device |
KR20050054042A (en) * | 2003-12-03 | 2005-06-10 | 삼성전기주식회사 | Method of forming solder resist pattern of printed circuit board |
-
2006
- 2006-11-29 KR KR1020060119074A patent/KR100807471B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000194142A (en) | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Pattern forming method and production of semiconductor device |
KR20020045769A (en) * | 2000-12-11 | 2002-06-20 | 백승준 | Micro-pattern forming method for a semiconductor |
KR20020080780A (en) * | 2001-04-17 | 2002-10-26 | 주식회사 미뉴타텍 | Method for forming a micro-pattern by using a dewetting phenomenon |
JP2003332211A (en) | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | Resist pattern forming method and device |
KR20050054042A (en) * | 2003-12-03 | 2005-06-10 | 삼성전기주식회사 | Method of forming solder resist pattern of printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792352B1 (en) | Bottom substrate of pop and manufacturing method thereof | |
KR100591216B1 (en) | Microelectronic substrate with integrated device | |
RU2327311C2 (en) | Method of integration of components to plate-base | |
US5875100A (en) | High-density mounting method and structure for electronic circuit board | |
US8835773B2 (en) | Wiring board and method of manufacturing the same | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
US20090135574A1 (en) | Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board | |
US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
US8692391B2 (en) | Embedded ball grid array substrate and manufacturing method thereof | |
US6009620A (en) | Method of making a printed circuit board having filled holes | |
JPH11233678A (en) | Manufacture of ic package | |
JP7074409B2 (en) | Built-in element type printed circuit board | |
KR100304396B1 (en) | Dendrite interconnect for planarization and method for producing same | |
KR20170029297A (en) | Multilayer pcb comprising recessed portion for component installation and method for manufactuting the same | |
US7592708B2 (en) | Package board, semiconductor package, and fabricating method thereof | |
KR100807471B1 (en) | Manufacturing method for printed circuit board | |
KR20120022363A (en) | Semiconductor package substrate and manufacturing method of the same | |
KR20160001827A (en) | Method for manufacturing a circuit board | |
JP4605176B2 (en) | Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package | |
JP4103482B2 (en) | Semiconductor mounting substrate, semiconductor package using the same, and manufacturing method thereof | |
KR101609268B1 (en) | Embedded board and method of manufacturing the same | |
JP4605177B2 (en) | Semiconductor mounting substrate | |
KR101222820B1 (en) | Semiconductor package and manufacturing method of the same | |
KR101531101B1 (en) | Method for Manufacturing Printed Circuit Board | |
KR20150052625A (en) | Solder Resist for Printed Circuit Board, Printed Circuit Board Using the same and the Method of Manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |