KR100807217B1 - Ceramic component and Method for the same - Google Patents
Ceramic component and Method for the same Download PDFInfo
- Publication number
- KR100807217B1 KR100807217B1 KR1020060071565A KR20060071565A KR100807217B1 KR 100807217 B1 KR100807217 B1 KR 100807217B1 KR 1020060071565 A KR1020060071565 A KR 1020060071565A KR 20060071565 A KR20060071565 A KR 20060071565A KR 100807217 B1 KR100807217 B1 KR 100807217B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor ceramic
- ceramic
- sheet
- insulating
- semiconductor
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Thermistors And Varistors (AREA)
- Chemical & Material Sciences (AREA)
Abstract
사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 표면에 앵커링된 확산 반응층을 개재하여 상기 절연 세라믹 베이스에 접합된 반도체 세라믹 시트; 및 상기 반도체 세라믹 시트 표면에 도금에 의해 형성된 금속층을 포함하는 것을 특징으로 하는 세라믹 부품이 개시된다. Prefired insulated ceramic base; A semiconductor ceramic sheet bonded to the insulating ceramic base through a diffusion reaction layer anchored to the insulating ceramic base surface; And a metal layer formed by plating on the surface of the semiconductor ceramic sheet.
세라믹, 알루미나, 내부전극, 도금, 반도체, 소성, 서미스터, 전해도금 Ceramic, Alumina, Internal Electrode, Plating, Semiconductor, Firing, Thermistor, Electroplating
Description
도 1은 본 발명의 일 실시 예에 따른 세라믹 부품의 구조를 나타낸 단면도이다.1 is a cross-sectional view showing the structure of a ceramic component according to an embodiment of the present invention.
도 2는 변형된 예를 나타내는 단면도이다.2 is a cross-sectional view showing a modified example.
도 3은 본 발명의 다른 실시 예에 따른 세라믹 부품의 구조를 나타내며, 도 3b와 도 3c는 각각 도 3a의 A-A' 및 B-B'를 따라 절단한 단면도이다.3 illustrates a structure of a ceramic component according to another exemplary embodiment of the present invention, and FIGS. 3B and 3C are cross-sectional views taken along the lines A-A 'and B-B' of FIG. 3A, respectively.
도 4는 본 발명의 또 다른 실시 예에 따른 세라믹 부품의 구조를 나타낸다.4 illustrates a structure of a ceramic component according to still another embodiment of the present invention.
도 5는 도 3에 도시한 세라믹 부품의 제조 방법을 설명하는 플로차트이고, 도 6은 도 5에 따른 제조 공정을 나타낸다. FIG. 5 is a flowchart for explaining a method for manufacturing the ceramic component shown in FIG. 3, and FIG. 6 shows a manufacturing process according to FIG. 5.
본 발명은 세라믹 부품 및 그 제조방법에 관한 것으로, 구체적으로 균일한 두께와 전기전도도가 우수한 전극을 갖는 세라믹 부품 및 그 제조방법에 관한 것이다.The present invention relates to a ceramic component and a method of manufacturing the same, and more particularly, to a ceramic component having an electrode having a uniform thickness and excellent electrical conductivity and a method of manufacturing the same.
또한, 본 발명은 전기 저항이 낮은 전극을 저가의 비용으로 구성할 수 있고, 전극을 레이저로 트리밍 할 수 있어 높은 정밀도의 전극 패턴을 구비하는 세라믹 부품에 관련한다.Moreover, this invention relates to the ceramic component which can comprise the electrode with low electrical resistance at low cost, can trim a electrode with a laser, and has a high precision electrode pattern.
정보 통신 기기의 고 기능화 및 빠른 처리 속도의 요구에 의하여 기능성 세라믹 부품의 수요가 증가하는 추세에 있다. 예를 들어, 고집적 IC 및 CPU의 원활한 동작을 위한 고 정밀의 칩 저항, 외부로부터 유입되는 정전기를 제거하는 칩 배리스터, 주변 온도를 감지하는 칩 서미스터 또는 전도성 전자파 노이즈를 제거하는 칩 비드 등의 필요성이 점점 강조되고 있다.The demand for functional ceramic parts is on the rise due to the demand for high functionalization and fast processing speed of information and communication devices. For example, high precision chip resistance for smooth operation of integrated ICs and CPUs, chip varistors to remove static electricity from outside, chip thermistors to sense ambient temperature, or chip beads to remove conductive electromagnetic noise It is increasingly being emphasized.
이들 기능성 세라믹 부품은 절연 세라믹 베이스 위에 형성된 전기적 특성을 갖는 기능성 세라믹 시트, 기능성 세라믹 시트에 전기적으로 연결된 한 쌍 이상의 내부전극, 그리고 외부전극이 필수적인 요소로 구성된다.These functional ceramic components consist of a functional ceramic sheet having electrical properties formed on an insulating ceramic base, at least one pair of internal electrodes electrically connected to the functional ceramic sheet, and an external electrode.
여기서, 내부전극은, 도전성 페이스트를 스크린 인쇄법으로 인쇄하여 형성하는 후막 인쇄법 또는 금속을 스터퍼링하여 형성하는 증착법 등의 대표적인 공법으로 형성된다.Here, the internal electrode is formed by a typical method such as a thick film printing method for printing a conductive paste by screen printing or a vapor deposition method for forming a metal by sputtering.
후막 인쇄법에 의하면, 은(Ag) 또는 은-팔라듐 합금(Ag-Pd alloy) 등의 귀금속 분말과 글라스 프릿(frit), 바인더, 고착제, 및 윤활제 등으로 배합된 도전성 페이스트를 절연 세라믹 베이스 표면에 스크린 인쇄법에 의해 인쇄하여 내부전극을 형성한다. 이러한 방법에 의해 형성된 내부전극은 열처리 공정을 통해 도전성 페이스트 내에 포함된 글라스 프릿이 용융되어 절연 세라믹 베이스와 내부전극의 고착을 유도한다.According to the thick film printing method, a conductive paste containing a noble metal powder such as silver (Ag) or a silver-palladium alloy and a glass frit, a binder, a fixing agent, a lubricant, and the like is coated on an insulating ceramic base surface. The screen is printed by screen printing to form internal electrodes. In the internal electrode formed by this method, the glass frit contained in the conductive paste is melted through a heat treatment process to induce adhesion between the insulating ceramic base and the internal electrode.
이러한 방법에 의해 형성되는 내부전극은, 내부전극 내에 글라스 프릿이 포 함되어 있다는 점과 인쇄법에 의해 형성된다는 점 등에서 다음과 같이 여러 가지 단점을 가진다.The internal electrode formed by this method has several disadvantages in that the glass frit is included in the internal electrode and formed by the printing method.
(1) 도전성 페이스트에 사용되는 금속 분말이 은, 은-팔라듐 합금 등의 귀금속이 사용되고 있어 제조 원가 중 재료 자체가 차지하는 비중이 크다.(1) As the metal powder used for the conductive paste, precious metals such as silver and silver-palladium alloys are used, and the material itself accounts for a large proportion of the production cost.
(2) 후막 인쇄법의 특성상 내부전극을 얇은 두께로 형성하는 경우, 내부전극 표면에 다수의 큰 기공이 존재하여 전기 전도도에 영향을 미친다.(2) When the internal electrode is formed to a thin thickness due to the characteristics of the thick film printing method, a large number of large pores exist on the surface of the internal electrode to affect the electrical conductivity.
(3) 도전성 페이스트 내에 있는 글라스 프릿의 함유량만큼 전기저항이 높다.(3) The electric resistance is as high as the content of the glass frit in the conductive paste.
(4) 후막 인쇄된 도전성 페이스트의 번짐 현상이 존재하여 세라믹 부품의 신뢰성이 저하된다.(4) The spreading phenomenon of the thick-film printed electrically conductive paste exists, and the reliability of a ceramic component falls.
(5) 내부전극의 두께를 조절하기 어렵다.(5) It is difficult to control the thickness of the internal electrode.
한편, 스퍼터링 증착법에 의하면, 절연 세라믹 베이스는 통상 도금이 안 되므로 우선 절연성 세라믹 베이스 위에 금속을 수백 Å의 두께로 진공 스퍼터링 코팅한 후 그 위에 니켈(Ni)이나 금(Au) 등의 금속을 수 마이크론 두께로 전해도금 한다.On the other hand, according to the sputtering deposition method, since the insulating ceramic base is usually not plated, first, vacuum sputtering coating the metal on the insulating ceramic base to a thickness of several hundreds of microseconds, and then a metal such as nickel (Ni), gold (Au), or the like on the micro-micron Electroplated in thickness.
그러나, 스퍼터링에 의한 코팅 후, 도금으로 내부전극을 형성하는 경우, 아래와 같은 단점이 있다.However, when the internal electrode is formed by plating after coating by sputtering, there are disadvantages as follows.
(1) 스퍼터링 공정은 제조 설비 및 공정 비용이 높기 때문에 제품의 가격이 비싸다.(1) The sputtering process is expensive because of high manufacturing equipment and process costs.
(2) 스퍼터링 후 내부전극의 전기저항을 낮추기 위하여 전해도금이 추가로 필요하다. (2) After sputtering, electroplating is additionally required to lower the electrical resistance of internal electrodes.
(3) 절연 세라믹 기판과 내부전극만으로 구성되어 기능성 세라믹 수동부품으로 사용할 수 없다.(3) It cannot be used as a functional ceramic passive component because it consists only of an insulated ceramic substrate and internal electrodes.
따라서, 본 발명은 이러한 종래기술의 문제점을 해결하기 위하여 제안되는 것으로, 본 발명의 목적은 균일한 두께와 전기전도도가 우수한 전극을 구비한 세라믹 부품을 제공하는 것이다.Accordingly, the present invention is proposed to solve the problems of the prior art, and an object of the present invention is to provide a ceramic component having an electrode having a uniform thickness and excellent electrical conductivity.
본 발명의 다른 목적은 전극을 레이저를 이용하여 국부적으로 제거함으로써, 높은 정밀도를 갖고 정밀한 전기적 특성이 구현되며 다양한 사양을 갖는 세라믹 부품을 제공하는 것이다. Another object of the present invention is to provide a ceramic component having a high specification and precise electrical characteristics and various specifications by locally removing the electrode using a laser.
본 발명의 다른 목적은 전기 저항이 낮은 전극을 저가의 비용으로 구성할 수 있는 세라믹 부품을 제공하는 것이다.Another object of the present invention is to provide a ceramic component capable of constructing an electrode having low electrical resistance at low cost.
상기한 목적과 또 다른 목적, 특징 및 이점은 이하에 기술되는 실시 예를 통하여 명확히 이해될 것이다. The above and other objects, features and advantages will be clearly understood through the embodiments described below.
본 발명의 일 측면에 따르면, 사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 표면에 앵커링된 확산 반응층을 개재하여 상기 절연 세라믹 베이스에 접합된 반도체 세라믹 시트; 및 상기 반도체 세라믹 시트 표면에 도금에 의해 형성된 금속층을 포함하는 세라믹 부품이 개시된다.According to one aspect of the invention, the pre-fired insulating ceramic base; A semiconductor ceramic sheet bonded to the insulating ceramic base through a diffusion reaction layer anchored to the insulating ceramic base surface; And a metal layer formed by plating on the surface of the semiconductor ceramic sheet.
이 구성에 의하면, 반도체 세라믹 시트 표면의 거칠기를 균일하게 할 수 있으므로, 얇은 두께에서도 전기전도도가 우수한 금속층의 형성이 가능하여 제조 원가를 낮출 수 있다.According to this configuration, since the roughness of the surface of the semiconductor ceramic sheet can be made uniform, a metal layer excellent in electrical conductivity can be formed even at a thin thickness, and manufacturing cost can be reduced.
본 발명의 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 표면에 앵커링된 확산 반응층을 개재하여 상기 절연 세라믹 베이스에 접합된 반도체 세라믹 시트; 및 상기 반도체 세라믹 시트 표면에 도금에 의해 형성된 금속층을 포함하며, 상기 금속층은 상기 반도체 세라믹 시트의 외표면을 감싸도록 형성되고, 상기 금속층의 길이방향에서 일정 부분에 제거되어 상기 반도체 세라믹 시트가 노출되는 세라믹 부품이 개시된다.According to another aspect of the invention, a pre-fired insulating ceramic base; A semiconductor ceramic sheet bonded to the insulating ceramic base through a diffusion reaction layer anchored to the insulating ceramic base surface; And a metal layer formed by plating on the surface of the semiconductor ceramic sheet, wherein the metal layer is formed to surround an outer surface of the semiconductor ceramic sheet, and is removed at a portion in a length direction of the metal layer to expose the semiconductor ceramic sheet. Ceramic components are disclosed.
이 구성에 의하면, 정밀한 전기적 특성을 갖는 다양한 사양의 세라믹 부품을 제조할 수 있다.According to this structure, ceramic components of various specifications having precise electrical characteristics can be manufactured.
본 발명의 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 표면에 앵커링된 확산 반응층을 개재하여 상기 절연 세라믹 베이스에 접합되고 이격되어 형성된 둘 이상의 반도체 세라믹 시트; 상기 둘 이상의 반도체 세라믹 시트 각 표면에 도금에 의해 형성된 금속층; 및 상기 이격된 부분에 양단이 상기 금속층과 중첩되도록 형성된 기능성 시트를 포함하는 세라믹 부품이 개시된다.
여기서, 상기 기능성 시트는 배리스터, 서미스터, 및 페라이트 재질 중 어느 하나의 세라믹이거나, 폴리머 재질로 구성될 수 있다.According to another aspect of the invention, a pre-fired insulating ceramic base; At least two semiconductor ceramic sheets formed to be bonded to and spaced apart from the insulating ceramic base through a diffusion reaction layer anchored to the insulating ceramic base surface; A metal layer formed by plating on each surface of the at least two semiconductor ceramic sheets; And a functional sheet formed at both ends of the spaced portion so as to overlap the metal layer.
Here, the functional sheet may be a ceramic of any one of a varistor, thermistor, and ferrite material, or may be made of a polymer material.
이 구성에 의하면, 대항하는 금속층 사이에 또 다른 기능성 시트를 형성할 수 있어 복합 기능이 구현 가능한 세라믹 부품을 제공할 수 있다.According to this structure, another functional sheet can be formed between the opposing metal layers, and the ceramic component which can implement a composite function can be provided.
본 발명의 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스; 상기 절연 세라믹 베이스 표면과 이면에 각각 앵커링된 확산 반응층을 개재하여 상기 절연 세라믹 베이스에 접합된 제 1 및 제 2 반도체 세라믹 시트; 및 상기 제 1 및 제 2 반도체 세라믹 시트 표면에 도금에 의해 각각 형성된 제 1 및 제 2 금속층을 포함하는 세라믹 부품이 개시된다.According to another aspect of the invention, a pre-fired insulating ceramic base; First and second semiconductor ceramic sheets bonded to the insulating ceramic base through a diffusion reaction layer anchored on the front and back surfaces of the insulating ceramic base, respectively; And first and second metal layers formed by plating on surfaces of the first and second semiconductor ceramic sheets, respectively.
바람직하게, 상기 반도체 세라믹 시트는 배리스터, 서미스터, 및 페라이트 재질 중 어느 하나일 수 있고, 바람직하게 반도체 세라믹 시트의 전기 저항은 1GΩ 미만일 수 있다.Preferably, the semiconductor ceramic sheet may be any one of a varistor, thermistor, and ferrite material, and preferably, the electrical resistance of the semiconductor ceramic sheet may be less than 1GΩ.
또한, 상기 절연 세라믹 베이스는 알루미나 또는 질화 알루미늄 중 어느 하나일 수 있고, 상기 금속층은 구리, 니켈, 은, 주석 및 금 중 어느 하나 또는 둘 이상의 합금일 수 있다.In addition, the insulating ceramic base may be any one of alumina or aluminum nitride, and the metal layer may be any one or two or more alloys of copper, nickel, silver, tin, and gold.
삭제delete
상기 세라믹 부품은 상기 금속층과 전기적으로 연결되는 외부단자; 및 상기 외부단자를 제외한 상기 금속층과 반도체 세라믹 시트를 완전히 덮고 상기 절연 세라믹 베이스에 고착되는 절연 보호막을 추가로 포함할 수 있으며, 절연 보호막은, 예를 들어, 글라스, 에폭시, 및 실리콘 중 어느 하나일 수 있다.The ceramic component may include an external terminal electrically connected to the metal layer; And an insulating protective film completely covering the metal layer and the semiconductor ceramic sheet except for the external terminal and fixed to the insulating ceramic base, wherein the insulating protective film is any one of, for example, glass, epoxy, and silicon. Can be.
삭제delete
본 발명의 또 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스 위에 반도체 세라믹 페이스트를 인쇄하는 단계; 상기 인쇄된 반도체 세라믹 페이스트를 건조하여 반도체 세라믹 필름으로 변환하는 단계; 상기 반도체 세라믹 필름을 압착하는 단계; 상기 반도체 세라믹 필름에 포함된 바인더를 제거하는 탈 바인더 단계; 상기 반도체 세라믹 필름을 소성하여 반도체 세라믹 시트를 형성함과 동시에 상기 절연 세라믹 베이스에 확산 반응층을 형성하여 접합하는 단계; 상기 절연 세라믹 베이스에 형성된 상기 반도체 세라믹 시트의 표면을 에칭하는 단계; 및 상기 에칭된 반도체 세라믹 시트를 도금하여 그 표면에 금속층을 형성하는 단계를 포함하는 세라믹 부품의 제조방법이 개시된다.According to another aspect of the invention, there is provided a printing method comprising: printing a semiconductor ceramic paste on a pre-fired insulating ceramic base; Drying the printed semiconductor ceramic paste to convert it into a semiconductor ceramic film; Pressing the semiconductor ceramic film; A debinding step of removing the binder included in the semiconductor ceramic film; Firing the semiconductor ceramic film to form a semiconductor ceramic sheet and simultaneously forming a diffusion reaction layer on the insulating ceramic base and bonding the semiconductor ceramic film; Etching a surface of the semiconductor ceramic sheet formed on the insulating ceramic base; And plating the etched semiconductor ceramic sheet to form a metal layer on the surface thereof.
이 구성에 의하면, 금속층을 도금 공정에 적용하여 형성하므로 제조 공정 비용이 절감되는 장점이 있다.According to this configuration, since the metal layer is formed by applying the plating process, the manufacturing process cost is reduced.
본 발명의 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스 위에 반도체 세라믹 그린시트를 적층하는 단계; 상기 반도체 세라믹 그린시트가 상기 절연 세라믹 베이스에 밀착하도록 압착하는 단계; 상기 반도체 세라믹 그린시트에 포함된 바인더를 제거하는 단계; 상기 반도체 세라믹 그린시트를 소성하여 반도체 세라믹 시트를 형성함과 동시에 상기 절연 세라믹 베이스에 확산 반응층을 형성하여 접합하는 단계; 상기 절연 세라믹 베이스에 형성된 상기 반도체 세라믹 시트의 표면을 에칭하는 단계; 및 상기 에칭된 반도체 세라믹 시트를 도금하여 그 표면에 금속층을 형성하는 단계를 포함하는 세라믹 부품의 제조방법이 개시된다.According to another aspect of the invention, the step of laminating a semiconductor ceramic green sheet on a pre-fired insulating ceramic base; Pressing the semiconductor ceramic green sheet to closely contact the insulating ceramic base; Removing the binder included in the semiconductor ceramic green sheet; Firing the semiconductor ceramic green sheet to form a semiconductor ceramic sheet, and simultaneously forming and bonding a diffusion reaction layer on the insulating ceramic base; Etching a surface of the semiconductor ceramic sheet formed on the insulating ceramic base; And plating the etched semiconductor ceramic sheet to form a metal layer on the surface thereof.
본 발명의 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스 위에 반도체 세라믹 그린시트를 적층하는 단계; 상기 반도체 세라믹 그린시트가 상기 절연 세라믹 베이스에 밀착하도록 압착하는 단계; 상기 반도체 세라믹 그린시트에 포함된 바인더를 제거하는 단계; 상기 반도체 세라믹 그린시트를 소성하여 반도체 세라믹 시트를 형성함과 동시에 상기 절연 세라믹 베이스에 확산 반응층을 형성하여 접합하는 단계; 상기 반도체 세라믹 시트를 일정 폭 또는 길이 방향으로 둘 이상으로 구분되도록 레이저로 트리밍하여 상기 절연 세라믹 베이스의 일부를 노출하는 단계; 상기 절연 세라믹 베이스에 형성된 상기 반도체 세라믹 시트의 표면을 에칭하는 단계; 및 상기 에칭된 반도체 세라믹 시트를 도금하여 그 표면에 둘 이상의 금속층을 형성하는 단계를 포함하는 세라믹 부품의 제조방법이 개시된다.According to another aspect of the invention, the step of laminating a semiconductor ceramic green sheet on a pre-fired insulating ceramic base; Pressing the semiconductor ceramic green sheet to closely contact the insulating ceramic base; Removing the binder included in the semiconductor ceramic green sheet; Firing the semiconductor ceramic green sheet to form a semiconductor ceramic sheet, and simultaneously forming and bonding a diffusion reaction layer on the insulating ceramic base; Exposing a portion of the insulating ceramic base by trimming the semiconductor ceramic sheet with a laser to be divided into two or more in a predetermined width or length direction; Etching a surface of the semiconductor ceramic sheet formed on the insulating ceramic base; And plating the etched semiconductor ceramic sheet to form two or more metal layers on the surface thereof.
본 발명의 또 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스 위에 일정한 간격으로 이격되도록 둘 이상의 반도체 세라믹 페이스트를 인쇄하는 단계; 상기 인쇄된 반도체 세라믹 페이스트를 건조하여 상호 이격된 둘 이상의 반도체 세라믹 필름으로 변환하는 단계; 상기 반도체 세라믹 필름을 압착하는 단계; 상기 반도체 세라믹 필름에 포함된 바인더를 제거하는 탈 바인더 단계; 상기 반도체 세라믹 필름을 소성하여 둘 이상의 반도체 세라믹 시트를 형성함과 동시에 상기 절연 세라믹 베이스에 확산 반응층을 형성하여 접합하는 단계; 상기 절연 세라믹 베이스에 형성된 상기 반도체 세라믹 시트의 표면을 에칭하는 단계; 상기 에칭된 반도체 세라믹 시트를 도금하여 그 표면에 둘 이상의 금속층을 형성하는 단계를 포함하는 세라믹 부품의 제조방법이 개시된다.According to still another aspect of the present invention, there is provided a method of printing a semiconductor ceramic paste, comprising: printing two or more semiconductor ceramic pastes on a pre-fired insulating ceramic base to be spaced at regular intervals; Drying the printed semiconductor ceramic paste to convert two or more semiconductor ceramic films spaced apart from each other; Pressing the semiconductor ceramic film; A debinding step of removing the binder included in the semiconductor ceramic film; Firing the semiconductor ceramic film to form at least two semiconductor ceramic sheets, and simultaneously forming and bonding a diffusion reaction layer on the insulating ceramic base; Etching a surface of the semiconductor ceramic sheet formed on the insulating ceramic base; Disclosed is a method of manufacturing a ceramic component comprising plating the etched semiconductor ceramic sheet to form two or more metal layers on its surface.
바람직하게, 상기 절연 세라믹 베이스는 스크라이브 라인으로 구획된 웨이퍼이고, 상기 제조방법은 상기 금속층을 보호하는 절연보호막을 형성하는 단계; 상기 절연 세라믹 베이스 웨이퍼를 상기 금속층을 기준으로 단위 칩으로 브레이킹하는 단계; 및 상기 반도체 세라믹 시트 표면에 형성된 상기 금속층의 외부 노출 부분에 전기적으로 연결되도록 외부단자를 형성하는 단계를 추가로 포함할 수 있다.Preferably, the insulating ceramic base is a wafer divided by a scribe line, the manufacturing method comprises the steps of forming an insulating protective film to protect the metal layer; Breaking the insulating ceramic base wafer into unit chips based on the metal layer; And forming an external terminal to be electrically connected to an external exposed portion of the metal layer formed on a surface of the semiconductor ceramic sheet.
또한, 바람직하게, 상기 절연 세라믹 베이스는 스크라이브 라인으로 구획된 웨이퍼이고, 상기 제조방법은 상기 반도체 세라믹 시트가 노출되도록, 상기 금속층의 길이 방향 일정 부분을 제거하는 레이저 트리밍 단계; 상기 노출된 반도체 세라믹 시트와 상기 금속층을 보호하는 절연보호막을 형성하는 단계; 상기 절연 세라믹 베이스 웨이퍼를 상기 금속층을 기준으로 단위 칩으로 브레이킹하는 단계; 및 상기 반도체 세라믹 시트 표면에 형성된 상기 금속층의 외부 노출 부분에 전기적으로 연결되도록 외부단자를 형성하는 단계를 추가로 포함할 수 있다.In addition, preferably, the insulating ceramic base is a wafer partitioned by scribe lines, and the manufacturing method includes: laser trimming removing a predetermined length portion of the metal layer to expose the semiconductor ceramic sheet; Forming an insulating protective film protecting the exposed semiconductor ceramic sheet and the metal layer; Breaking the insulating ceramic base wafer into unit chips based on the metal layer; And forming an external terminal to be electrically connected to an external exposed portion of the metal layer formed on a surface of the semiconductor ceramic sheet.
본 발명의 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스 위에 일정한 간격으로 이격되도록 둘 이상의 반도체 세라믹 페이스트를 인쇄하는 단계; 상기 인쇄된 반도체 세라믹 페이스트를 건조하여 상호 이격된 둘 이상의 반도체 세라믹 필름으로 변환하는 단계; 상기 반도체 세라믹 필름을 압착하는 단계; 상기 반도체 세라믹 필름에 포함된 바인더를 제거하는 탈 바인더 단계; 상기 반도체 세라믹 필름을 소성하여 둘 이상의 반도체 세라믹 시트를 형성함과 동시에 상기 절연 세라믹 베이스에 확산 반응층을 형성하여 접합하는 단계; 상기 절연 세라믹 베이스에 형성된 상기 반도체 세라믹 시트의 표면을 에칭하는 단계; 상기 에칭된 반도체 세라믹 시트를 도금하여 그 표면에 둘 이상의 금속층을 형성하는 단계; 상기 이격된 부분에 양단이 상기 금속층과 중첩되도록 기능성 시트를 형성하는 단계; 상기 기능성 시트와 상기 금속층을 보호하는 절연보호막을 형성하는 단계; 상기 절연 세라믹 베이스 웨이퍼를 상기 금속층을 기준으로 단위 칩으로 브레이킹하는 단계; 및 상기 반도체 세라믹 시트 표면에 형성된 금속층의 외부 노출 부분에 전기적으로 연결되도록 외부단자를 형성하는 단계를 포함하는 세라믹 부품의 제조방법이 개시된다.According to another aspect of the present invention, there is provided a printing method comprising: printing two or more semiconductor ceramic pastes on a pre-fired insulating ceramic base to be spaced at regular intervals; Drying the printed semiconductor ceramic paste to convert two or more semiconductor ceramic films spaced apart from each other; Pressing the semiconductor ceramic film; A debinding step of removing the binder included in the semiconductor ceramic film; Firing the semiconductor ceramic film to form at least two semiconductor ceramic sheets, and simultaneously forming and bonding a diffusion reaction layer on the insulating ceramic base; Etching a surface of the semiconductor ceramic sheet formed on the insulating ceramic base; Plating the etched semiconductor ceramic sheet to form two or more metal layers on its surface; Forming a functional sheet at both ends of the spaced portion so as to overlap the metal layer; Forming an insulating protective film protecting the functional sheet and the metal layer; Breaking the insulating ceramic base wafer into unit chips based on the metal layer; And forming an external terminal to be electrically connected to an external exposed portion of the metal layer formed on the surface of the semiconductor ceramic sheet.
본 발명의 또 다른 측면에 따르면, 사전 소성된 절연 세라믹 베이스 위에 반도체 세라믹 그린시트를 적층하는 단계; 상기 반도체 세라믹 그린시트가 상기 절연 세라믹 베이스에 밀착하도록 압착하는 단계; 상기 반도체 세라믹 그린시트에 포함된 바인더를 제거하는 단계; 상기 반도체 세라믹 그린시트를 소성하여 반도체 세라믹 시트를 형성함과 동시에 상기 절연 세라믹 베이스에 확산 반응층을 형성하여 접합하는 단계; 상기 반도체 세라믹 시트를 일정 폭 또는 길이 방향으로 둘 이상으로 구분되도록 레이저로 트리밍하여 상기 절연 세라믹 베이스의 일부를 노출하는 단계; 상기 절연 세라믹 베이스에 형성된 상기 반도체 세라믹 시트의 표면을 에칭하는 단계; 상기 에칭된 반도체 세라믹 시트를 도금하여 그 표면에 둘 이상의 금속층을 형성하는 단계; 상기 이격된 부분에 양단이 상기 금속층과 중첩되도록 기능성 시트를 형성하는 단계; 상기 기능성 시트와 상기 금속층을 보호하는 절연보호막을 형성하는 단계; 상기 절연 세라믹 베이스 웨이퍼를 상기 금속층을 기준으로 단위 칩으로 브레이킹하는 단계; 및 상기 반도체 세라믹 시트 표면에 형성된 금속층의 외부 노출 부분에 전기적으로 연결되도록 외부단자를 형성하는 단계를 포함하는 세라믹 부품의 제조방법이 개시된다.According to another aspect of the invention, the step of laminating a semiconductor ceramic green sheet on a pre-fired insulating ceramic base; Pressing the semiconductor ceramic green sheet to closely contact the insulating ceramic base; Removing the binder included in the semiconductor ceramic green sheet; Firing the semiconductor ceramic green sheet to form a semiconductor ceramic sheet, and simultaneously forming and bonding a diffusion reaction layer on the insulating ceramic base; Exposing a portion of the insulating ceramic base by trimming the semiconductor ceramic sheet with a laser to be divided into two or more in a predetermined width or length direction; Etching a surface of the semiconductor ceramic sheet formed on the insulating ceramic base; Plating the etched semiconductor ceramic sheet to form two or more metal layers on its surface; Forming a functional sheet at both ends of the spaced portion so as to overlap the metal layer; Forming an insulating protective film protecting the functional sheet and the metal layer; Breaking the insulating ceramic base wafer into unit chips based on the metal layer; And forming an external terminal to be electrically connected to an external exposed portion of the metal layer formed on the surface of the semiconductor ceramic sheet.
상기 에칭은 산 용액에 침지하여 이루어질 수 있으며, 상기 절연 보호막은 스크린 인쇄법, 디핑법, 및 진공 증착법 중 어느 하나에 의해 형성될 수 있다.The etching may be performed by dipping in an acid solution, and the insulating protective layer may be formed by any one of a screen printing method, a dipping method, and a vacuum deposition method.
다음은 첨부된 도면을 참조하여 본 발명의 구체적인 실시 예를 설명한다. 첨부된 도면에서, 본 발명의 특징을 강조하기 위하여 치수와 형태는 변형되어 도시된다.The following describes a specific embodiment of the present invention with reference to the accompanying drawings. In the accompanying drawings, dimensions and shapes are shown modified to emphasize the features of the invention.
도 1은 본 발명의 일 실시 예에 따른 세라믹 부품의 구조를 나타낸 단면도이다.1 is a cross-sectional view showing the structure of a ceramic component according to an embodiment of the present invention.
도 1을 참조하면, 본 발명에 따른 세라믹 부품은 사전 소성된 절연 세라믹 기판(100), 절연 세라믹 베이스(100) 위에 확산 접합층(150)을 개재하여 접합된 반도체 세라믹 시트(200), 반도체 세라믹 시트(200) 표면에 전기적으로 연결되도록 도금에 의해 형성된 전극 또는 금속층(210), 및 외부단자(500)를 포함한다. 여기서, 외부단자(500)는 생략할 수 있으며, 가령, 세라믹 히터나 정전 척을 구성하는 경우에는 전극(210)을 형성하는 것으로 최종 세라믹 부품을 제작할 수 있고, GPS용 패치 안테나로 사용할 수도 있다.Referring to FIG. 1, a ceramic component according to the present invention includes a semiconductor
여기서, 절연 세라믹 베이스(100)와 반도체 세라믹 시트(200)의 접합은, 반도체 세라믹 시트(200)에 대응하는 반도체 세라믹 페이스트를 인쇄하고 건조하여 형성된 반도체 세라믹 필름(202)이 압착에 의하여 절연 세라믹 베이스(100)에 물리적으로 밀착되고, 소성에 의해 반도체 세라믹 필름 내의 산화물 물질들이 고체확산을 통해 절연 세라믹 베이스(100)에 침투하여 형성된 확산 접합층(150)에 의해 이루어진다.Here, the bonding between the insulating
절연 세라믹 베이스(100)의 표면은, 예를 들어, 서로 다른 크기를 갖는 다수의 결정입자(Grain)로 이루어지는 다결정 구조를 갖는다. 이들 기공은 절연 세라믹 베이스(100) 표면의 조도(거칠기)와 관련하며, 후술하는 반도체 세라믹 시트(200)의 앵커링에 영향을 미치며, 또한 후술하는 소성 과정에서 고체 확산을 통한 물질이동의 통로로 작용한다.The surface of the insulating
이 확산 접합층(150)은 그 정확한 상(Phase)의 형태를 과학적 분석 기법에 의해서 단정하기 어렵지만, 반도체 세라믹 시트(200)와 절연 세라믹 베이스(100) 물질의 중간 물질이며, 소성 온도 및 시간, 산소 분압 등의 분위기 등에 의해 부피 및 전기적 특성, 상의 변화 등이 발생할 수 있으나, 일단 형성된 후에는 변화하지 않는다. The
절연 세라믹 베이스(100)로는 사전에 소성된 다결정(Polycrystalline) 알루미나 또는 질화 알루미늄 계열의 세라믹 베이스가 사용될 수 있으며, 절연 세라믹 베이스(100)는 세라믹 부품의 일반적인 사용 온도 범위인 -55℃ ~ 300℃ 사이에서 절연저항이 1010ohm 이상으로 유지되는 것으로 선택할 수 있다.Pre-fired polycrystalline alumina or aluminum nitride-based ceramic base may be used as the insulating
다음 반도체 세라믹 시트(200)의 형성에 대해 설명한다.Next, formation of the
반도체 세라믹 시트(200)에 대응되는 반도체 세라믹 페이스트를 스크린 인쇄법에 의해 절연 세라믹 베이스(100) 표면에 형성하고, 건조하여 반도체 세라믹 필름으로 변환하고, 이를 등온 등압에서 압착하여 절연 세라믹 베이스(100) 표면에 앵커링 되도록 밀착하며, 이어 반도체 세라믹 필름 내에 포함된 유기 바인더를 태운 후, 소성 공정을 통해 반도체 세라믹 입자 간의 상호 물질이동을 통하여 반도체 세라믹 시트가 제조된다.The semiconductor ceramic paste corresponding to the
반도체 세라믹 페이스트는 반도체 세라믹 분말이 40 ~ 80wt%, 바인더 용액 20 ~ 40wt%로 구성되며, 25℃ 상온에서 10rpm 200kcps ± 50kcps의 점도를 갖는 것을 사용하였다. 여기서, 반도체 세라믹 페이스트를 구성하는 반도체 세라믹 분말의 고형분 함량이 40wt% 미만인 경우, 스크린 인쇄 및 건조 공정에서 형성된 반도체 세라믹 필름 표면의 균열과 소성 공정 이후 반도체 세라믹 시트(200)의 과수축이 발생하며, 반도체 세라믹 시트(200)와 절연 세라믹 베이스(100) 사이에 들뜸 현상 등이 발생할 수 있다. 또한, 함량이 80wt%를 초과하는 경우, 반도체 세라믹 필름 내에 포함된 바인더 성분이 상대적으로 작아지기 때문에, 이어지는 등온 등압 압착 공정에서 절연 세라믹 베이스(100)에 충분하게 밀착되지 않는다. The semiconductor ceramic paste is composed of 40 to 80wt% of the semiconductor ceramic powder, 20 to 40wt% of the binder solution, it was used having a viscosity of 10rpm 200kcps ± 50kcps at 25 ℃ room temperature. Here, when the solid content of the semiconductor ceramic powder constituting the semiconductor ceramic paste is less than 40wt%, cracking of the surface of the semiconductor ceramic film formed in the screen printing and drying process and overshrinkage of the
반도체 세라믹 페이스트 내의 바인더 용액은 바인더 고형분 함량 5 ~ 30wt%, 가소제 10 ~ 25wt%, 용제 40 ~ 70wt%, 윤활제 1wt%로 구성된다.The binder solution in the semiconductor ceramic paste is composed of a binder solid content of 5 to 30 wt%, a plasticizer 10 to 25 wt%, a solvent 40 to 70 wt%, and a lubricant 1 wt%.
여기서, 바인더 고형분 함량이 30wt%를 초과한 경우, 상술한 바와 같이, 반도체 세라믹 분말의 함량이 40wt% 미만인 경우에 발생하는 소성 과수축 현상이 유사하게 발생한다. 또한, 바인더 고형분 함량이 5wt% 미만인 경우에는, 상술한 바와 같이, 반도체 세라믹 분말의 함량이 80wt%를 초과한 경우와 동일한 문제가 발생한다.Here, when the binder solids content exceeds 30wt%, as described above, the plastic overshrinkage phenomenon that occurs when the content of the semiconductor ceramic powder is less than 40wt% similarly occurs. In addition, when the binder solid content is less than 5wt%, as described above, the same problem occurs when the content of the semiconductor ceramic powder exceeds 80wt%.
한편, 바인더 고형분은 폴리비닐부티랄(Polyvinylbutyral), 가소제는 프탈산디옥틸(Dioctyl phthalate, DOP), 용제는 알파터피놀(alpha-terpineol), 그리고 윤활제는 피마자유(Castor Oil)를 사용할 수 있다.Meanwhile, the binder solid may be polyvinylbutyral, a plasticizer of dioctyl phthalate (DOP), a solvent of alpha-terpineol, and a lubricant of castor oil.
폴리비닐부티랄은 연화점이 65℃로 낮은 것을 특징으로 하는데, 이는 본 발 명의 주요 공정인 등온 등압 압착 공정이 수온 온도 75 ~ 80℃ 범위에서 수행되는 것과 관련되어 선택된다. 즉, 이후 공정인 스크린 인쇄를 통하여 반도체 세라믹 페이스트를 절연 세라믹 베이스 표면의 필요 부분에 형성하고, 이를 건조하여 반도체 세라믹 필름으로 제조한 후, 등온 등압 압착을 진행함에 있어, 반도체 세라믹 필름 내에 포함된 바인더는 연화가 발생하는 온도 범위에 존재하기 때문에 충분한 수축을 통하여, 반도체 세라믹 필름의 충진 밀도를 높게 하며, 두께를 균일화함과 동시에 절연 세라믹 베이스 표면에 존재하는 기공으로의 밀착이 일어나게 된다. 또한, 본 발명에서 선택된 반도체 세라믹 필름 내의 바인더는 최종 제품의 반도체 세라믹 시트의 밀도 및 반도체 세라믹 시트와 절연 세라믹 베이스의 접합력을 높이는데 중요한 역할을 한다.Polyvinyl butyral is characterized in that the softening point is as low as 65 ℃, which is selected in connection with the isothermal isostatic pressing process, the main process of the present invention is carried out in the water temperature range of 75 ~ 80 ℃. That is, a semiconductor ceramic paste is formed on a required portion of the surface of the insulating ceramic base through screen printing, which is a subsequent process, and dried to form a semiconductor ceramic film, and then subjected to isothermal isostatic pressing, and the binder contained in the semiconductor ceramic film. Since is present in the temperature range where softening occurs, through sufficient shrinkage, the filling density of the semiconductor ceramic film is increased, the thickness is uniform, and adhesion to pores existing on the surface of the insulating ceramic base occurs. In addition, the binder in the semiconductor ceramic film selected in the present invention plays an important role in increasing the density of the semiconductor ceramic sheet of the final product and the bonding strength of the semiconductor ceramic sheet and the insulating ceramic base.
또한, 상기 페이스트를 구성하는 요소 중 바인더 고형분으로서, 일반적인 금속 전극 페이스트 등에 사용되는 에틸 셀룰로오스와 가소제인 프탈산디부틸을 사용할 수도 있으나, 이 경우, 에틸 셀룰로오스의 연화점은 155 ~ 162℃ 범위이므로 상술한 등온 등압 조건 중 물의 온도 범위인 65 ~ 90℃ 조건으로 압착을 진행하는 경우, 수온이 에틸 셀룰로오스 바인더의 연화점에 미치지 못하는 온도 범위이므로, 반도체 세라믹 필름의 충분한 수축 및 밀도 증가를 기대하기 어렵다. 이때에는, 열간 프레스법을 적용하여 연화점이 발생되는 온도의 조건에서 일축 가압 방식으로 압착 공정을 변경하여 적용하고, 이후 공정인 소성 공정에서 소성 온도 및 시간을 높여 반도체 세라믹 시트의 밀도를 증가하는 방법이 적용될 수도 있다. In addition, as a binder solid component among the components constituting the paste, ethyl cellulose used in general metal electrode paste and the like and dibutyl phthalate as a plasticizer may be used. In this case, the softening point of ethyl cellulose is in the range of 155 to 162 ° C. When the pressing is carried out under a condition of 65 to 90 ° C., which is a temperature range of water, in the isostatic condition, since the water temperature does not reach the softening point of the ethyl cellulose binder, it is difficult to expect sufficient shrinkage and increase in density of the semiconductor ceramic film. At this time, by applying the hot pressing method to change the pressing process by the uniaxial pressurization method under the conditions of the temperature at which the softening point occurs, and to increase the density of the semiconductor ceramic sheet by increasing the firing temperature and time in the subsequent firing process This may apply.
이외에도, 바인더 용액 내의 바인더 고형분 및 용제는 압착 공정의 조건에 따라 변경되어 선택될 수 있으며, 선택되는 바인더 고형분의 연화점이 가장 중요한 선택 인자로서 작용할 수 있다. In addition, the binder solids and the solvent in the binder solution may be changed and selected according to the conditions of the pressing process, and the softening point of the selected binder solids may serve as the most important selection factor.
또한, 바인더의 종류가 변경되어 적용되는 때에는 압착 공정이 동일한 조건일 경우, 소성 공정에서의 조건 변화를 통해 반도체 세라믹 시트의 전기적 특성을 구현할 수 있다. 또한, 바인더의 종류가 동일한 경우에도, 압착 조건의 변수인 온도, 압력, 시간 등의 조건을 변경하여, 반도체 세라믹 필름의 밀도 및 두께 수축, 그리고 절연 세라믹 베이스와 반도체 세라믹 필름의 경계면에서의 밀착력을 다양하게 구성할 수 있다.In addition, when the type of binder is changed and applied, when the crimping process is the same condition, the electrical characteristics of the semiconductor ceramic sheet may be realized by changing the condition in the firing process. In addition, even when the types of binders are the same, conditions such as temperature, pressure, and time, which are variables of the crimping conditions, are changed, so that the density and thickness shrinkage of the semiconductor ceramic film and the adhesion at the interface between the insulating ceramic base and the semiconductor ceramic film are changed. Can be configured in various ways.
바람직하게, 반도체 세라믹 시트(200)의 전기 저항은 1GΩ 미만일 수 있다.Preferably, the electrical resistance of the
본 발명에 따르면, 반도체 세라믹 시트(200)는 반도체 세라믹 페이스트 이외에도 반도체 세라믹 그린시트를 이용하여 구성할 수 있다.According to the present invention, the
반도체 세라믹 그린시트는 반도체 세라믹 분말, 바인더로 구성된 얇은 종이 형태를 의미하며, 제조 공정을 변경 또는 추가하여 적용 가능하다.The semiconductor ceramic green sheet refers to a thin paper form composed of a semiconductor ceramic powder and a binder, and may be applied by changing or adding a manufacturing process.
예를 들어, 절연 세라믹 베이스(100)에 반도체 세라믹 페이스트를 스크린 인쇄 및 건조를 통해 반도체 세라믹 필름으로 제조되는 공정을 반도체 세라믹 그린시트를 절연 세라믹 베이스(100)에 적층하는 것으로 대체될 수 있다. 이후, 절연 세라믹 베이스(100)에 적층된 반도체 세라믹 그린시트를 등온 등압 환경에서 압착하고, 이어 그린시트 내 포함된 바인더를 태워 제거한 후 소성 공정을 거쳐 반도체 세라믹 시트(200)로 제조될 수 있다. 이렇게 형성된 반도체 세라믹 시트(200)는 레이저를 이용하여 부분적으로 제거함으로써 절연 세라믹 베이스를 노출시켜, 상기 노출된 절연세라믹 베이스에 의해 이격되는 둘 이상의 반도체 세라믹 시트(200, 200a)를 형성할 수 있다. 이후 도금, 예를 들어, 전해도금을 통한 전극의 형성, 절연 보호막 형성, 외부단자 형성 과정을 포함한 공정을 순차적으로 진행하여 앞서 설명된 반도체 세라믹 페이스트를 이용한 실시예와 동일 특성의 세라믹 부품을 제조할 수 있다. For example, a process of manufacturing a semiconductor ceramic film through screen printing and drying of the semiconductor ceramic paste on the insulating
다음 전극 또는 금속층(210)의 형성과정에 대해 설명한다.Next, a process of forming the electrode or the
먼저, 반도체 세라믹 시트(200)의 표면을 처리하여 일정한 거칠기를 갖도록 한다. 예를 들어, 절연 세라믹 베이스(100)에 접합된 반도체 세라믹 시트(200)를 5% 수산화나트륨 수용액(5% NaOH + 95% H2O) 또는 5% 황산 수용액 (5% H2SO4 + 95% H2O) 등의 에칭액에 5초 ~ 5분간 침지하여 반도체 세라믹 시트(200)의 표면을 에칭할 수 있다. 이러한 산 에칭을 통해 반도체 세라믹 시트(200)의 표면이 일정한 거칠기를 가지며, 이에 따라 도금을 통한 도금 층과 반도체 세라믹 시트(200) 표면과의 도금 접합력을 증가하는 효과가 있다. First, the surface of the
이후, 반도체 세라믹 시트(200)에 구리(Cu)를 약 수 마이크론 두께로 도금한 후, 그 위에 니켈이나 금을 수십 Å 단위로 도금한다. 이때, 반도체 세라믹 시트(200)는 전기를 통하기 때문에 도금 과정에서 전해액 내의 금속 이온들이 반도체 세라믹 시트(200) 표면에 전착되어 도금 층을 형성하게 되지만, 절연 세라믹 기판(100)이나 기타 부위에는 도금이 되지 않는다.Thereafter, copper (Cu) is plated on the
이후 외부단자(500)를 형성하여, 전기 저항이 10mΩ 미만인 저 저항 세라믹 부품을 제조할 수 있다.Since the
도 2는 변형된 예를 나타내는 단면도로서, 절연 세라믹 베이스(100) 표면과 이면에 반도체 세라믹 시트(200, 200a)가 확산 반응층(150, 150a)에 의해 접합되고, 반도체 세라믹 시트(200, 200a) 표면에는 동일 재질의 전극(210, 210a)이 형성된다. 결과적으로, 도 1의 저 저항 세라믹 부품이 병렬로 연결된 구조를 가지기 때문에 더욱 낮은 전기 저항을 갖게 된다.FIG. 2 is a cross-sectional view illustrating a modified example, in which semiconductor
도 3은 본 발명의 다른 실시 예에 따른 세라믹 부품의 구조를 나타내며, 도 3b와 도 3c는 각각 도 3a의 A-A' 및 B-B'를 따라 절단한 단면도이다.3 illustrates a structure of a ceramic component according to another exemplary embodiment of the present invention, and FIGS. 3B and 3C are cross-sectional views taken along the lines A-A 'and B-B' of FIG. 3A, respectively.
도 3을 참조하면, 전극(210)의 길이방향 중간 부분은 반도체 세라믹 시트(200)가 노출하도록 일정간격으로 제거된다. 전극(210)은 스트립 형태이고, 반도체 세라믹 시트(200) 위에 도금으로 형성되는데, 이 전극(210)의 중간 부분을 레이저를 이용해 일정간격만큼 제거하여 반도체 세라믹 시트(200)를 노출한다. 이렇게 제조된 세라믹 부품은, 예를 들어, 반도체 세라믹 시트(200)가 배리스터인 경우, 이격된 간격에 따라 다양한 정전용량을 갖는 정전기 보호 소자를 사용할 수 있다.Referring to FIG. 3, the longitudinal middle portion of the
도 4는 본 발명의 또 다른 실시 예에 따른 세라믹 부품의 구조를 나타낸다.4 illustrates a structure of a ceramic component according to still another embodiment of the present invention.
도 4를 참조하면, 서로 이격된 반도체 세라믹 시트(200, 200a)가 확산 접합층(150, 150a)의 앵커링 구조에 의해 절연 세라믹 베이스(100) 위에 각각 접합되고, 반도체 세라믹 시트(200, 200a) 위에 각각 전극(210, 210a)이 도금 공정을 거쳐 형성되어 있다. 또한, 한 쌍의 전극(210, 210a) 사이의 이격된 공간에는 기능성 시트(204)가 충진되어 구성되며, 절연 보호막(300)에 의해 외부 단자(500)를 제외한 나머지 부분이 코팅되어 있다.Referring to FIG. 4, the semiconductor
기능성 시트(204)는 전기적 특성이 구현 가능한 세라믹 또는 폴리머 재질로 구성될 수 있다. 또한, 기능성 시트(204)로 퓨즈용 금속을 적용하는 경우에는 세라믹 칩 퓨즈를 구현할 수 있다.The
특히 기능성 시트(204)가 세라믹 재질로 구성되는 경우, 전극(210, 210a)의 재질의 특성과 연관지어 선택되어야 한다. 즉, 전극 재질이 니켈 또는 구리 등의 금속인 경우, 기능성 시트(204)는 환원 분위기 소성이 가능한 것으로 선택하여, 소성 조건을 설정해야 전기적 특성을 정상적으로 구현할 수 있다.In particular, when the
또한, 폴리머 재질의 기능성 시트가 적용되는 경우, 전극의 재질은 폴리머 내에 포함된 유기 용제 등에 의한 부식이 선행 검토된 후 선택되어야 하며, 경화 온도 및 시간 등의 조건은 전극의 재질을 선정하는데 크게 문제되지 않는다.In addition, when the functional sheet of the polymer material is applied, the material of the electrode should be selected after the corrosion by the organic solvent and the like contained in the polymer is examined in advance, and the conditions such as curing temperature and time are a big problem in selecting the material of the electrode. It doesn't work.
상기한 실시 예들에 의하면, 다음과 같은 특성을 갖는다.According to the above embodiments, it has the following characteristics.
먼저, 반도체 세라믹 시트 표면의 거칠기를 균일하게 함으로써, 도금을 통하여 반도체 세라믹 시트 표면에 얇은 두께의 전기전도도가 우수한 전극의 형성이 가능하여 제조 원가를 낮추는 효과를 갖는다.First, by uniformizing the roughness of the surface of the semiconductor ceramic sheet, it is possible to form an electrode excellent in the electrical conductivity of a thin thickness on the surface of the semiconductor ceramic sheet through the plating has the effect of lowering the manufacturing cost.
또한, 반도체 세라믹 시트 표면에 형성된 스트립 라인의 전극을 레이저를 이용하여 일부를 제거함으로써 정밀한 전기적 특성을 갖는 다양한 사양의 세라믹 부품을 제조할 수 있다.In addition, by removing a portion of the electrode of the strip line formed on the surface of the semiconductor ceramic sheet using a laser, it is possible to manufacture a ceramic component of various specifications having precise electrical characteristics.
또한, 전극을 니켈, 구리 등의 금속으로 구성할 수 있어, 세라믹 부품의 제조 원가를 낮출 수 있다.In addition, the electrode can be made of a metal such as nickel or copper, and the manufacturing cost of the ceramic component can be reduced.
또한, 다양한 두께의 우수한 전기전도도를 갖는 전극 형성이 가능하다.In addition, it is possible to form electrodes having excellent electrical conductivity of various thicknesses.
다음은 본 발명에 따른 세라믹 부품을 제조하는 방법을 설명한다. The following describes a method of manufacturing a ceramic component according to the present invention.
도 5는 도 3에 도시한 세라믹 부품의 제조 방법을 설명하는 플로차트이고, 도 6은 도 5에 따른 제조 공정을 나타낸다. FIG. 5 is a flowchart for explaining a method for manufacturing the ceramic component shown in FIG. 3, and FIG. 6 shows a manufacturing process according to FIG. 5.
먼저, 도 5a와 같이, 기설정 온도로 사전 소성된 절연 세라믹 베이스(100)를 준비한다(단계 S61). 이 예에서는 설명의 편의를 위해 하나의 칩 세라믹 부품을 제조하는 것으로 설명하지만, 실제 공정에서는 길이 60㎜, 폭 50㎜, 두께 0.25㎜의 크기를 갖는 절연 세라믹 베이스용 웨이퍼 위에 다수의 칩 세라믹 부품 사이즈에 맞게 스크라이브 라인에 의해 구획된 상태로 사용한다.First, as shown in FIG. 5A, the insulating
상기한 바와 같이, 절연 세라믹 베이스(100)로 알루미나 또는 질화 알루미늄 재질을 이용할 수 있으며, 이 실시 예에서는 96% 이상 순도의 알루미나 베이스를 사용하였다.As described above, an alumina or aluminum nitride material may be used as the insulating
이어, 반도체 세라믹 페이스트를 준비한다(단계 S62). 반도체 세라믹 페이스트는 반도체 세라믹 분말 40 ~ 80wt%, 바인더 용액 20 ~ 40wt%로 구성된다. 반도체 세라믹 분말은 배리스터 특성을 나타내도록 배합된 주원료인 산화아연과 첨가제인 프로세듐 산화물, 코발트 산화물, 네오듐 산화물로 구성되고, 바인더 용액은 바인더 고형분(폴리비닐부티랄, PVB) 10 ~ 35wt%, 가소제(프탈산디옥틸, DOP) 10 ~ 25wt%, 용제(알파터피놀) 40 ~ 70wt%, 윤활제(피마자유, Castor Oil) 1wt%로 구성된다.Next, a semiconductor ceramic paste is prepared (step S62). The semiconductor ceramic paste is composed of 40 to 80 wt% of the semiconductor ceramic powder and 20 to 40 wt% of the binder solution. The semiconductor ceramic powder is composed of zinc oxide, a main raw material, formulated to exhibit varistor properties, and procedium oxide, cobalt oxide, and neodium oxide, which are additives. Plasticizer (dioctyl phthalate, DOP) 10 ~ 25wt%, solvent (alphaterpinol) 40 ~ 70wt%, lubricant (castor oil, Castor Oil) 1wt%.
이어, 도 5b와 같이, 절연 세라믹 베이스(100) 위에 반도체 세라믹 필 름(202)을 일정 두께로 형성한다(단계 S63).Subsequently, as shown in FIG. 5B, the
이때 형성되는 반도체 세라믹 필름(202)은 두께가 최소 10㎛ 이상으로 형성되어야 하는데, 그 이유는 절연 세라믹 베이스로 사용된 알루미나 기판 표면은 입자 크기의 불균일에 따른 조도 차이가 존재하며, 이는 약 1 ~ 3㎛ 사이의 조도 편차를 갖기 때문이다. 후술하는 등온 등수압 압착 및 소성 공정을 통하여, 반도체 세라믹 필름(202)은 두께 수축이 약 50% 이상 일어나게 되며, 소성 공정 중 절연 세라믹 베이스(100)로의 물질이동이 일어나 화학적 반응층을 형성한다. 반도체 세라믹 필름(202)이 10㎛로 형성된 경우, 소성 공정 이후, 이에 대응하는 반도체 세라믹 시트(200)의 두께는 5㎛ 미만으로 형성되며, 이 두께는 절연 세라믹 베이스(100)의 조도 편차 범위를 커버할 수 있다. At this time, the
반도체 세라믹 페이스트를 #250 메쉬, 10㎛ 에멀션을 갖는 스테인리스 스틸 와이어 스크린을 이용하여, 절연 세라믹 베이스 위에 일정 패턴으로 반도체 세라믹 필름(202)을 형성하고, 이를 125℃에서 5분간 건조하였다.The semiconductor ceramic paste was formed using a stainless steel wire screen having a # 250 mesh, 10 μm emulsion, to form a
이후, 반도체 세라믹 필름(202)이 형성된 절연 세라믹 베이스 웨이퍼를 알루미늄 재질의 판재 또는 보조물 위에 탑재하고, 진공포장 비닐에 넣어 밀봉한 후, 수온 80℃, 6000psi(15분)의 조건으로 등온 등수압 압착을 실시한다(단계 S64). Subsequently, the insulating ceramic base wafer on which the
상기한 바와 같이, 등온 등수압 압착에 의해 반도체 세라믹 필름은 두께 방향으로 치밀화가 이루어지게 되는바, 절연 세라믹 베이스(100)와 접촉하는 반도체 세라믹 필름(202) 내의 바인더는 등온 등수압 압착공정이 진행되는 온도 조건보다 낮은 연화점(softening point, 65℃)을 갖기 때문에, 반도체 세라믹 분말의 재배치 가 가능하도록 하여, 반도체 세라믹 필름 표면 및 내부에 존재하는 기공을 충진하게 된다. 동시에, 반도체 세라믹 필름(202)과 절연 세라믹 베이스(100)의 경계면에서의 물리적인 접합에 영향을 미친다.As described above, the semiconductor ceramic film is densified in the thickness direction by isothermal isostatic pressing, and the isothermal isostatic pressing process is performed on the binder in the
이후, 바인더 번-아웃을 310℃, 12시간의 조건으로 시행하여, 압착된 반도체 세라믹 필름 내에 포함된 유기물 바인더를 태워 버린다(단계 S65).Thereafter, binder burn-out is performed under conditions of 310 ° C. and 12 hours to burn out the organic binder contained in the compressed semiconductor ceramic film (step S65).
이후 소성 공정을 통하여 압착된 반도체 세라믹 필름(202)이 전기적 특성을 갖는 반도체 세라믹 시트(200)로 변환함과 동시에 절연 세라믹 베이스(100)와 접합된 부분에서는 반도체 세라믹 필름(202)의 금속 산화물 물질들이 열적 에너지에 기인한 고체확산에 의해 절연 세라믹 베이스(100)의 기공으로 물질이동을 통한 앵커링 구조를 갖는 확산 접합층(150)이 형성되어 반도체 세라믹 시트(200)와 절연 세라믹 베이스(100)의 접합을 단단하게 한다(단계 S66).Thereafter, the
이후, 반도체 세라믹 시트(200)가 접합된 절연 세라믹 베이스를 5% 수산화나트륨 수용액(5% NaOH + 95% H2O)에 20초 동안 상온에서 침지하는 산 에칭을 진행한다(단계 S67). 이러한 산 에칭 단계는, 이후 도금 공정에서 전해액 내의 금속 이온이 에칭에 의해 반도체 세라믹 표면에 형성된 그루우브(groove) 형태의 표면처리 부분에 깊이 전착되어 도금됨으로써, 일종의 도금층 앵커링으로 작용하여 최종 도금에 의해 형성되는 전극의 접착 강도를 크게 향상하기 위한 것이다. 또한, 상기 언급한 산의 종류 및 침지 시간, 온도 등의 에칭 조건은 반도체 세라믹 시트의 화학적 특성을 고려하여 다르게 변경되어 적용될 수 있다.Thereafter, an acid etching process of dipping the insulating ceramic base to which the
이후, 표면이 산 에칭된 반도체 세라믹 시트(200)가 접합된 절연 세라믹 베이스(100)를 pH 4의 황산 니켈 전해액에 침지하고, 전류 15 ~ 50A, 시간 10분 ~ 100분의 조건하에 도 5b와 같이, 반도체 세라믹 시트(200) 표면에 니켈 도금하여 전극(210)을 형성한다(단계 S68). 전해액을 포함한 도금 조건은 선택되는 반도체 세라믹 시트 및 제품 구성에 따라 다양하게 변경되어 적용할 수 있다.Subsequently, the insulating
이어, 도 5d와 같이, 전극(210)에 둘러싸인 반도체 세라믹 시트(200)의 중간 부분이 일정한 간격으로 노출되도록 전극(210)의 해당 부분을 레이저 트리밍으로 제거한다(단계 S69).Subsequently, as shown in FIG. 5D, the corresponding portion of the
이어, 전극(210)과 반도체 세라믹 시트(200)를 완전히 덮도록 보호막(300)을 형성한다(도 5e, 단계 S70). 보호막(300)은 전기 절연성, 내화학성, 내습성, 내열성 등이 안정된 재질로 선택되어야 하며, 글라스 재질로 하는 경우는 스크린 인쇄법 또는 정량 토출 방식 등으로 형성할 수 있으며, 폴리머 재질을 적용하는 경우, 진공 열 증착 또는 디핑 방식 등의 프로세스의 변경을 통하여 충분히 적용 가능할 수 있다.Next, the
특히, 전극(210)이 니켈 또는 구리 등의 금속 재질로 구성된 경우, 글라스 재질로 보호막을 형성하려 할 때에는, 글라스의 열처리 분위기는 H2/N2 혼합 기체 또는 N2 기체의 환원 분위기에서 진행되어야 전극의 산화를 방지할 수 있다.In particular, when the
이렇게 형성한 후, 절연 세라믹 베이스 웨이퍼의 스크라이브 라인을 기준으로 단일 칩 상태로 분할하고(breaking; 단계 S71), 통상의 방법으로 외부단자(500)를 형성한다(도 5f, 단계 S72).After this formation, the chip is broken into a single chip state based on the scribe line of the insulated ceramic base wafer (step S71), and the
구체적으로, 분할된 칩 세라믹 부품의 양단에 노출된 전극(210, 210a) 부위를 글라스 프릿이 포함된 구리, 은 등의 금속 페이스트 또는 은-에폭시, 구리-에폭시 페이스트 등을 디핑 방식으로 외부단자(500)를 형성한다. 여기서 주의해야 할 것은, 글라스 프릿을 포함한 외부단자 페이스트를 적용하는 경우, 열처리 온도는 적어도 500℃ 이상이기 때문에 전극의 산화 등 문제를 발생할 수 있다. 따라서, 이러한 경우, 상술한 글라스의 열처리 분위기와 같이 H2/N2 혼합 기체 또는 N2 기체의 환원 분위기에서 열처리를 진행하므로써 전극의 산화 등 문제를 사전에 방지할 수 있다.Specifically, the external terminals may be formed by dipping a portion of the
절연 세라믹 베이스 웨이퍼의 분할 및 외부단자 부착 방식 또한 프로세스의 변경을 통하여 충분히 변경될 수 있다. 예를 들어, 칩 저항 제조 공정에서와 같이 1차 분할 후 외부단자를 형성하고, 이후 2차 분할을 통하여 단일 칩으로 제조할 수 있다.The manner of dividing the insulating ceramic base wafer and attaching the external terminal can also be sufficiently changed through the process change. For example, as in the chip resistor manufacturing process, the external terminal may be formed after the first division, and then may be manufactured as a single chip through the secondary division.
이렇게 형성한 후, 외부단자(500) 위에 니켈 도금층(510), 주석 도금층(520)을 순차적으로 형성한다(단계 S73).After this formation, the
이상에서는 본 발명의 바람직한 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이 가능하다. 이러한 변경이 본 발명의 범주로부터 벗어나지 않는 한, 이러한 변경은 본 발명에 속하는 것은 당연하다.Although the above has been described with reference to the preferred embodiment of the present invention, various modifications are possible at the level of those skilled in the art. As long as such changes do not depart from the scope of the present invention, it is natural that such changes belong to the present invention.
본 발명에 따르면, 여러 가지의 효과를 갖는다.According to the present invention, it has various effects.
먼저, 반도체 세라믹 시트 표면의 거칠기를 균일하게 할 수 있으므로, 얇은 두께에서도 전기전도도가 우수한 전극의 형성이 가능하여 제조 원가를 낮추는 효과를 갖는다.First, since the roughness of the surface of the semiconductor ceramic sheet can be made uniform, it is possible to form an electrode having excellent electrical conductivity even at a thin thickness, thereby reducing the manufacturing cost.
또한, 반도체 세라믹 시트 표면에 형성된 전극의 소정 부분을 레이저를 이용하여 제거함으로써, 정밀한 전기적 특성을 갖는 다양한 사양의 세라믹 부품을 제조할 수 있다.In addition, by removing a predetermined portion of the electrode formed on the surface of the semiconductor ceramic sheet using a laser, it is possible to manufacture a ceramic component of various specifications having precise electrical characteristics.
또한, 전극을 니켈, 구리 등의 금속으로 구성할 수 있어, 세라믹 부품의 제조 원가를 낮출 수 있다.In addition, the electrode can be made of a metal such as nickel or copper, and the manufacturing cost of the ceramic component can be reduced.
또한, 다양한 두께의 우수한 전기전도도를 갖는 전극 형성이 가능하다.In addition, it is possible to form electrodes having excellent electrical conductivity of various thicknesses.
또한, 전극을 도금 공정에 적용하여 형성하므로 제조 공정 비용이 절감되는 장점이 있다.In addition, since the electrode is formed by applying the plating process there is an advantage that the manufacturing process cost is reduced.
또한, 전극이 반도체 세라믹 시트 위에 형성된 구조를 가지기 때문에, 반도체 세라믹 시트의 재료 변경을 통하여 반도체 세라믹의 특성을 구현할 수 있다는 장점이 있다.In addition, since the electrode has a structure formed on the semiconductor ceramic sheet, there is an advantage that the characteristics of the semiconductor ceramic can be implemented by changing the material of the semiconductor ceramic sheet.
또한, 대항하는 전극 사이에 또 다른 기능성 시트를 형성할 수 있어 복합 기능이 구현 가능한 세라믹 부품을 제공할 수 있다.In addition, another functional sheet may be formed between the opposing electrodes, thereby providing a ceramic component having a composite function.
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060071565A KR100807217B1 (en) | 2006-07-28 | 2006-07-28 | Ceramic component and Method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060071565A KR100807217B1 (en) | 2006-07-28 | 2006-07-28 | Ceramic component and Method for the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080010894A KR20080010894A (en) | 2008-01-31 |
KR100807217B1 true KR100807217B1 (en) | 2008-02-28 |
Family
ID=39222819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060071565A KR100807217B1 (en) | 2006-07-28 | 2006-07-28 | Ceramic component and Method for the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100807217B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101041626B1 (en) | 2009-03-10 | 2011-06-15 | 조인셋 주식회사 | Chip Component |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5944123B2 (en) * | 2011-07-25 | 2016-07-05 | 株式会社立山科学デバイステクノロジー | Method for manufacturing voltage nonlinear resistance element |
KR102551215B1 (en) * | 2016-01-27 | 2023-07-03 | 삼성전기주식회사 | Ceramic Composition, Electrostatic Chuck, and Manufacturing Method of Electrostatic Chuck |
KR102506748B1 (en) * | 2017-09-29 | 2023-03-08 | 주식회사 아모센스 | Manufacturing method of ceramic back cover for mobile device |
CN113382487A (en) * | 2021-06-08 | 2021-09-10 | 福建晶烯新材料科技有限公司 | Electrode structure for transparent semiconductor nano electrothermal film and preparation process |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100204345B1 (en) | 1993-01-28 | 1999-06-15 | 후지무라 마사야 | Thermistor |
KR100255906B1 (en) | 1994-10-19 | 2000-05-01 | 모리시타 요이찌 | Electronic component and method for fabricating the same |
JP3444290B2 (en) | 2001-03-26 | 2003-09-08 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing the same |
-
2006
- 2006-07-28 KR KR1020060071565A patent/KR100807217B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100204345B1 (en) | 1993-01-28 | 1999-06-15 | 후지무라 마사야 | Thermistor |
KR100255906B1 (en) | 1994-10-19 | 2000-05-01 | 모리시타 요이찌 | Electronic component and method for fabricating the same |
JP3444290B2 (en) | 2001-03-26 | 2003-09-08 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101041626B1 (en) | 2009-03-10 | 2011-06-15 | 조인셋 주식회사 | Chip Component |
Also Published As
Publication number | Publication date |
---|---|
KR20080010894A (en) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744609B2 (en) | Ceramic component element, ceramic component and manufacturing method thereof | |
US7791450B2 (en) | Ceramic component and method of manufacturing the same | |
US4074340A (en) | Trimmable monolithic capacitors | |
JP2004312023A (en) | Plated termination | |
JP3497840B2 (en) | Manufacturing method of chip varistor having glass coating film | |
US7277003B2 (en) | Electrostatic discharge protection component | |
CN106158367A (en) | The manufacture method of ceramic capacitor component | |
KR100807217B1 (en) | Ceramic component and Method for the same | |
EP0332255B1 (en) | Ceramic multilayer capacitor | |
CN110620012A (en) | Multilayer ceramic electronic component and board for mounting of multilayer ceramic electronic component | |
US7741949B2 (en) | Varistor | |
US20090290284A1 (en) | Electrical Component and External Contact of an Electrical Component | |
JP4140173B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
CN116420199A (en) | Multilayer varistor and method for producing the same | |
US20050229388A1 (en) | Multi-layer ceramic chip varistor device surface insulation method | |
EP0090634A2 (en) | Multilayer ceramic dielectric capacitors | |
JPH10116706A (en) | Chip type thermistor and its manufacturing method | |
JPH06302406A (en) | Chip-type thermistor and its manufacture | |
TW201808625A (en) | Multi-layered structure component and method for manufacturing the same | |
KR101941752B1 (en) | Methods of Fabricating Chip Resistors Using Aluminum Terminal Electrodes | |
JP2850200B2 (en) | Multilayer ceramic electronic components | |
JP3286855B2 (en) | Manufacturing method of chip type PTC thermistor | |
JPH0595071U (en) | Thick film circuit board | |
KR100821277B1 (en) | Chip ceramic component element and chip ceramic component and Method for the same | |
JPS634327B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140205 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150205 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160205 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170207 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180206 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 12 |