JP4140173B2 - Chip-type surge absorber and manufacturing method thereof - Google Patents
Chip-type surge absorber and manufacturing method thereof Download PDFInfo
- Publication number
- JP4140173B2 JP4140173B2 JP2000163510A JP2000163510A JP4140173B2 JP 4140173 B2 JP4140173 B2 JP 4140173B2 JP 2000163510 A JP2000163510 A JP 2000163510A JP 2000163510 A JP2000163510 A JP 2000163510A JP 4140173 B2 JP4140173 B2 JP 4140173B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- surge absorber
- chip
- lid
- type surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、落雷等の異常電圧より電子回路や通信機器などを保護するチップ型サージアブソーバに関し、詳しくは、ギャップ幅の影響を受けずに放電開始電圧が安定し、また、寿命が長く劣化しにくいチップ型サージアブソーバおよびその製造方法に関する。
【0002】
【従来の技術】
落雷等の異常電圧が印加されて電子機器等が破壊されることを防ぐためにサージアブソーバが使用されている。
サージアブソーバとしては、例えば、図3に示すようなチップ型サージアブソーバ30がある。これは、サージアブソーバ素体に端子電極31が設けられたものであり、サージアブソーバ素体は、アルミナ等からなる基板32と、この基板32上に設けられた導電性材料からなる1対の放電電極33と、基板32に被せられた絶縁性材料からなる蓋34とから構成されていて、基板32と蓋34との間には放電空間35が形成されている。また、放電電極33の間にはマイクロギャップ36が形成されていて、ここで放電が発生するようになっている。
【0003】
【発明が解決しようとする課題】
しかしながら、このようなチップ型サージアブソーバにあっては、放電はマイクロギャップで開始されるため、放電開始電圧を安定させるためにはマイクロギャップのギャップ幅のばらつきを抑え、数十μmオーダーのギャップ幅を厳密に制御する必要があり、技術的に困難であった。
また、ギャップ幅が小さいため、マイクロギャップに微細な金属片などが接触することによって絶縁抵抗が劣化してしまう恐れがあった。
そして、このマイクロギャップにおいては、放電が開始されるとともに、その後の主放電も形成されるため、マイクロギャップの劣化が激しく寿命が短いという問題もあった。
【0004】
本発明は上記事情を鑑みてなされたもので、ギャップ幅の影響を受けずに放電開始電圧が安定し、また、寿命が長く劣化しにくいチップ型サージアブソーバを提供することを課題とする。
【0005】
【課題を解決するための手段】
本発明のチップ型サージアブソーバは、1対以上の放電電極が形成された絶縁基板と、前記放電電極と導通可能に前記絶縁基板上に被せられた蓋体と、前記放電電極と導通可能に接続された端子電極とを有し、前記絶縁基板と前記蓋体との間には、放電空間が形成されたチップ型サージアブソーバであって、前記蓋体は、導電物と絶縁物の混合物から形成されていることを特徴とする。
上記蓋体を形成している混合物中の導電物の割合は、1〜99体積%であることが好ましい。
上記導電物および絶縁物は、粒径1〜1000μmの粒子であることが好ましい。
本発明のチップ型サージアブソーバの製造方法は、絶縁基板上に1対以上の放電電極を形成し、ついで、導電物と絶縁物を混合して得られた混合物から蓋体を形成してこの蓋体を前記放電電極と導通可能に前記絶縁基板上に被せて放電空間を形成し、前記放電電極と導通可能に端子電極を設けることを特徴とする。
【0006】
【発明の実施の形態】
以下、本発明を図面を用いて詳しく説明する。
図1は本発明のチップ型サージアブソーバ10の斜視図である。
符号11は絶縁基板であり、この基板11上には導電性膜からなる1対の放電電極12が、放電間隔、すなわちギャップ幅13をあけて形成されている。また、この絶縁基板11には導電性粒子と絶縁性粒子の混合粉体からなる蓋体14が被せられている。そして、この蓋体14と絶縁基板11上に形成された放電電極12とは導通が保てるように、蓋体14と絶縁基板11とが絶縁性を有する樹脂17でコーティングされ一体化されている。そして、絶縁基板11と蓋体14との間には、封入ガスが密封された放電空間15が形成されている。
また、絶縁基板11の両端部には、導電性の材料からなる端子電極16が形成されていて、放電電極12と導通できるようになっている。
【0007】
図1に示すチップ型サージアブソーバ10においては、蓋体14が、図2に示すような導電性粒子14aと絶縁性粒子14bの混合粉体から形成されている。そのため、個々の導電性粒子14aの間に多数の放電間隔が形成された状態、すなわち、多数のギャップが形成された状態になっている。
したがって、このようなチップ型サージアブソーバ10では、放電は放電電極12間のギャップにおいて開始せずに、蓋体14に形成されたこれらの多数のギャップにおいて開始する。
【0008】
そして、この例のチップ型サージアブソーバ10の放電開始電圧は、蓋体14を形成している混合物中における導電性粒子14aの含有量や導電性粒子14aおよび絶縁性粒子14bの粒子径によって決定され、放電電極12間のギャップ幅13の大きさの影響を受けない。具体的には、導電性粒子14aの含有量を大きくすると放電開始電圧を小さくでき、または、導電性粒子14aの粒子径を小さくすると放電開始電圧を小さくできる。
このように、蓋体14が導電性粒子14aと絶縁性粒子14bの混合粉体から形成されると、放電開始電圧はギャップ幅13の大きさに依存しないため、ギャップ幅13を厳密に制御する必要がなく、容易に、放電開始電圧が安定なチップ型サージアブソーバ10とすることができる。
【0009】
また、放電は、導電性粒子14aと絶縁性粒子14bの混合粉体からなる蓋体14に形成された多数のギャップにおいて開始するが、主放電は絶縁基板11上に設けられた放電電極12間に発生する。
したがって、サージを主に吸収する電極と、放電を開始する電極が異なるため、放電電極12の寿命が長く、劣化しにくい。さらに、放電間隔がマイクロギャップである必要がないため、ギャップに微細な金属片などの汚染物質が接触しても、絶縁抵抗の劣化等の悪影響を受けにくい。
【0010】
このようなチップ型サージアブソーバ10を製造する場合には、まず、絶縁基板11上に1対以上の放電電極12を形成する。ここで使用する絶縁基板11としては、アルミナ、コランダム、ムライト、コランダムムライト、アクリル、ベークライト等の基板が挙げられ、通常、厚さが0.3〜1.0mmのものである。放電電極12は、チタン、窒化チタン、タンタル、タングステン、炭化ケイ素、二酸化スズ、バリウム化アルミニウム、アルミニウム、ニオブ、ケイ素、炭素、金、銀、白金、パラジウム、ランタン、ニッケル等の1種または2種以上を用いて、スパッタ法、蒸着法、イオンプレーディング法、印刷法、焼き付け法等によって、厚さ0.1〜50μm程度に形成する。また、形成される放電電極12は1対に限らず、2対以上であってもよい。放電電極12間のギャップ幅13にも特に制限はなく、0.1〜3mm程度に設定される。
【0011】
ついで、導電性粒子14aと絶縁性粒子14bを混合して混合粉体を得て、この混合粉体にバインダーを加えてペースト化し、シート成形する。その後、型抜きし、焼成して蓋体14を形成する。
蓋体14に使用される導電性粒子14aとしては、ニッケル、タングステン、酸化スズ、金、銀、パラジウム、白金、酸化亜鉛、チタン酸ストロンチウム等の粒子が挙げられ、通常、粒径が1〜1000μm程度のものが使用される。また、絶縁性粒子14bとしては、アルミナ、コランダムムライト、ジルコニア、誘電体、ガラス、磁性体等の粒子が挙げられ、通常、粒径が1〜1000μm程度のものが使用される。蓋体14を形成する混合物中の導電性粒子14aおよび絶縁性粒子14bの割合は、所望の放電開始電圧に応じて適宜設定できるが、通常導電性粒子14aが1〜99体積%で、絶縁性粒子14bが99〜1体積%である。例えば、絶縁性粒子14bとして鉛ガラス等を使用する場合には、鉛ガラスを40〜99体積%とすることが好ましい。ただしこの場合、鉛ガラスを40〜60体積%とした場合と、60〜99体積%とした場合とでは、全体の抵抗値の挙動が異なる。すなわち、鉛ガラスを40〜60体積%とした場合には、鉛ガラスの量に対して全体の抵抗が急激に変動するが、60〜99体積%とした場合には、ほとんど絶縁状態となり抵抗があまり変動しない。よって、所望の放電開始電圧に応じて割合を適宜設定する。
【0012】
ついで、この蓋体14を前記放電電極12と導通するように前記絶縁基板11上に被せて放電空間15を形成する。
蓋体14と絶縁基板11を接合する場合には、絶縁性を有する樹脂等で蓋体14と絶縁基板11とをコーティングする方法の他、蓋体14と絶縁基板11上の放電電極12とを導電性のある接着剤で接着し、蓋体14と絶縁基板11とを絶縁性の接着剤で接着する方法でもよい。
また、蓋体14と絶縁基板11の接合は、放電空間15に封入する封入ガスの雰囲気中で行う。封入ガスとしては空気でもよいが、好ましくは、He、N2、Ar、Ne、Xe、SF6、CO2、H2等を使用する。これらの圧力は、通常、100〜2000Torr程度とする。
【0013】
そして、蓋体14を前記絶縁基板11上に被せた後、前記放電電極12と導通可能に端子電極16を設ける。
端子電極16には、銀、白金、金、パラジウム、スズ、ニッケル等の1種または2種以上の合金を好ましく使用できる。これらの金属ペースト等を絶縁基板11の端面に放電電極12と導通するように塗布した後、焼成して固着させ端子電極16を形成して、チップ型サージアブソーバ10を製造することができる。
【0014】
【実施例】
以下、実施例を挙げて本発明を具体的に説明する。
[実施例1]
次のようにして、図1に示すチップ型サージアブソーバー10を製造した。
▲1▼ アルミナ製の碍子(3.2L×1.6W×0.5Tmm)を絶縁基板11とし、この表面に導電性ペースト(Ag)を用いて幅0.5mm、長さ0.7mmの放電電極12を2本形成し、放電用の基板とした。この時、中央にはギャップ13を形成しておく。ギャップ13の間隔は0.2mmとした。
▲2▼ 導電性粒子14aとして直径5μmの球状のSnO2 粒を、絶縁性粒子14bとして同じ直径の鉛ガラス粒を用い、これらをSnO2 粒が40体積%、鉛ガラス粒が60体積%となるように混合し、さらにバインダーを混合して外径1.6mm、内径1.2mmの半球状に成形した。これを大気中、800℃で焼成しての蓋体14を作成した。
▲3▼ ▲1▼で得られた放電用の基板の放電電極形成面に▲2▼で作成した蓋体14を被せ、不活性ガス(Ar)を満たした状態で蓋体14と基板を接着した。この際、接着方法は、蓋体14内に含まれるガラスを溶かして、直接、蓋体14と基板を接着した。
▲4▼ 端子部分にAgペーストをディップして焼成し、端子電極16を形成した。以上の▲1▼〜▲4▼のようにして、チップ型サージアブソーバー10を製造した。そして、このチップ型サージアブソーバー10の放電開始電圧、絶縁抵抗、静電容量を測定し、さらに寿命特性を測定した。結果を表1に示す。
【0015】
[実施例2]
鉛ガラス粒の代わりにBaTiO3 を主成分とする誘電体を使用した以外は実施例1と同様にしてチップ型サージアブソーバー10を製造した。
このチップ型サージアブソーバー10の特性を実施例1と同様に測定した結果を表1に示す。
【0016】
[実施例3]
鉛ガラス粒の代わりにFeを主成分とする磁性体を使用した以外は実施例1と同様にしてチップ型サージアブソーバー10を製造した。
このチップ型サージアブソーバー10の特性を実施例1と同様に測定した結果を表1に示す。
【0017】
【表1】
【0018】
【発明の効果】
以上説明したように、本発明のチップ型サージアブソーバによれば、放電は放電電極間の放電間隔において開始されるのではなく、導電性粒子と絶縁性粒子の混合粉体からなる蓋体に形成された多数のギャップで開始されるため、放電開始電圧は放電電極間のギャップ幅の大きさに影響されない。
よって、ギャップ幅を厳密に制御する必要がなく、容易に放電開始電圧が安定なチップ型サージアブソーバを得ることができる。
また、主放電は、絶縁基板上に設けられた放電電極間に形成される。
よって、サージを主に吸収する電極と、放電を開始する電極が異なるため、放電電極の寿命が長く、劣化しにくい。さらに、放電間隔がマイクロギャップである必要がないため、ギャップに微細な金属片などの汚染物質が接触しても、その影響を受けにくい。
したがって、本発明によれば、ギャップ幅の影響を受けずに放電開始電圧が安定し、また、寿命が長く劣化しにくいチップ型サージアブソーバを容易に提供することができる。
【図面の簡単な説明】
【図1】本発明のチップ型サージアブソーバの一形態を示す斜視図である。
【図2】図1のチップ型サージアブソーバの蓋体を形成している混合粉体を示す模式図である。
【図3】従来のチップ型サージアブソーバの一形態を示す斜視図である。
【符号の説明】
10…チップ型サージアブソーバ
11…絶縁基板
12…放電電極
13…ギャップ幅
14…蓋体
14a…導電性粒子
14b…絶縁性粒子
15…放電空間
16…端子電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip-type surge absorber that protects electronic circuits, communication devices, and the like from abnormal voltages such as lightning, and more specifically, the discharge start voltage is stable without being affected by the gap width, and the life is long and deteriorated. The present invention relates to a chip-type surge absorber that is difficult to manufacture and a method for manufacturing the same.
[0002]
[Prior art]
Surge absorbers are used to prevent damage to electronic equipment and the like due to application of abnormal voltage such as lightning.
An example of the surge absorber is a chip-type surge absorber 30 as shown in FIG. In this case, a
[0003]
[Problems to be solved by the invention]
However, in such a chip-type surge absorber, the discharge is started at the micro gap, and in order to stabilize the discharge start voltage, the gap width of the micro gap is suppressed, and the gap width of the order of several tens of μm. It was technically difficult to strictly control.
In addition, since the gap width is small, there is a possibility that the insulation resistance is deteriorated when a fine metal piece or the like contacts the micro gap.
In this microgap, discharge is started and the subsequent main discharge is also formed. Therefore, there is a problem that the microgap is greatly deteriorated and the life is short.
[0004]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a chip-type surge absorber in which the discharge start voltage is stable without being affected by the gap width and the life is long and hardly deteriorated.
[0005]
[Means for Solving the Problems]
The chip-type surge absorber according to the present invention is connected to an insulating substrate on which one or more pairs of discharge electrodes are formed, a lid placed on the insulating substrate so as to be conductive with the discharge electrodes, and conductively connected to the discharge electrodes. A chip-type surge absorber in which a discharge space is formed between the insulating substrate and the lid, wherein the lid is formed of a mixture of a conductor and an insulator. It is characterized by being.
The proportion of the conductive material in the mixture forming the lid is preferably 1 to 99% by volume.
The conductive material and the insulator are preferably particles having a particle diameter of 1 to 1000 μm.
In the manufacturing method of the chip type surge absorber according to the present invention, a pair of discharge electrodes are formed on an insulating substrate, and then a lid is formed from a mixture obtained by mixing a conductive material and an insulating material. A body is covered on the insulating substrate so as to be conductive with the discharge electrode to form a discharge space, and a terminal electrode is provided so as to be conductive with the discharge electrode.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a perspective view of a chip type surge absorber 10 according to the present invention.
In addition,
[0007]
In the chip-type surge absorber 10 shown in FIG. 1, the
Therefore, in such a chip-type surge absorber 10, the discharge does not start in the gap between the
[0008]
The discharge start voltage of the chip type surge absorber 10 of this example is determined by the content of the
As described above, when the
[0009]
In addition, the discharge starts in a large number of gaps formed in the
Therefore, since the electrode that mainly absorbs the surge is different from the electrode that starts the discharge, the life of the
[0010]
When manufacturing such a chip type surge absorber 10, first, a pair of
[0011]
Subsequently, the
Examples of the
[0012]
Next, the
When the
Further, the
[0013]
And after covering the
For the
[0014]
【Example】
Hereinafter, the present invention will be specifically described with reference to examples.
[Example 1]
The chip
(1) An insulator made of alumina (3.2 L × 1.6 W × 0.5 T mm) is used as an insulating
(2) Spherical SnO 2 particles having a diameter of 5 μm are used as the
(3) Cover the discharge electrode formation surface of the discharge substrate obtained in (1) with the cover body (14) created in (2), and bond the cover body and the substrate in a state filled with inert gas (Ar). did. At this time, as a bonding method, the glass contained in the
(4) A
[0015]
[Example 2]
A chip-
Table 1 shows the results of measuring the characteristics of the chip-
[0016]
[Example 3]
A chip-
Table 1 shows the results of measuring the characteristics of the chip-
[0017]
[Table 1]
[0018]
【The invention's effect】
As described above, according to the chip type surge absorber of the present invention, the discharge is not started at the discharge interval between the discharge electrodes, but is formed on the lid made of the mixed powder of the conductive particles and the insulating particles. Therefore, the discharge start voltage is not affected by the size of the gap width between the discharge electrodes.
Therefore, it is not necessary to strictly control the gap width, and it is possible to easily obtain a chip type surge absorber with a stable discharge start voltage.
The main discharge is formed between discharge electrodes provided on the insulating substrate.
Therefore, since the electrode that mainly absorbs the surge is different from the electrode that starts the discharge, the life of the discharge electrode is long and hardly deteriorates. Furthermore, since the discharge interval does not need to be a micro gap, even if a contaminant such as a fine metal piece contacts the gap, it is not easily affected.
Therefore, according to the present invention, it is possible to easily provide a chip-type surge absorber in which the discharge start voltage is stable without being affected by the gap width, and the lifetime is long and hardly deteriorated.
[Brief description of the drawings]
FIG. 1 is a perspective view showing an embodiment of a chip type surge absorber according to the present invention.
2 is a schematic view showing a mixed powder forming a lid of the chip type surge absorber shown in FIG. 1. FIG.
FIG. 3 is a perspective view showing one embodiment of a conventional chip type surge absorber.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記蓋体は、導電物と絶縁物の混合物から形成されていることを特徴とするチップ型サージアブソーバ。An insulating substrate on which one or more pairs of discharge electrodes are formed, a lid that is placed on the insulating substrate so as to be conductive with the discharge electrode, and a terminal electrode that is connected with the discharge electrode so as to be conductive; Between the insulating substrate and the lid, a chip type surge absorber in which a discharge space is formed,
The chip-type surge absorber, wherein the lid is formed of a mixture of a conductive material and an insulating material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000163510A JP4140173B2 (en) | 2000-05-31 | 2000-05-31 | Chip-type surge absorber and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000163510A JP4140173B2 (en) | 2000-05-31 | 2000-05-31 | Chip-type surge absorber and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001345161A JP2001345161A (en) | 2001-12-14 |
JP4140173B2 true JP4140173B2 (en) | 2008-08-27 |
Family
ID=18667252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000163510A Expired - Fee Related JP4140173B2 (en) | 2000-05-31 | 2000-05-31 | Chip-type surge absorber and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4140173B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102576586A (en) * | 2009-09-30 | 2012-07-11 | 株式会社村田制作所 | Esd protection device and method for manufacturing same |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4828177B2 (en) * | 2005-08-09 | 2011-11-30 | クリーンエナジーファクトリー株式会社 | Method for forming a lightning protection auxiliary coating |
KR100781487B1 (en) | 2006-07-18 | 2007-12-03 | 문학범 | Over-voltage chip protector with high surge capability and fast response time |
JP4434314B2 (en) * | 2008-02-05 | 2010-03-17 | 株式会社村田製作所 | ESD protection device |
JP5262624B2 (en) * | 2008-11-26 | 2013-08-14 | 株式会社村田製作所 | ESD protection device and manufacturing method thereof |
CN102224648B (en) * | 2008-11-26 | 2013-09-18 | 株式会社村田制作所 | Esd protection device and method for manufacturing same |
EP2352211B1 (en) | 2008-11-26 | 2017-12-20 | Murata Manufacturing Co. Ltd. | Esd protection device and manufacturing method thereof |
JP5218769B2 (en) * | 2009-02-21 | 2013-06-26 | 三菱マテリアル株式会社 | surge absorber |
JP4749482B2 (en) * | 2009-07-08 | 2011-08-17 | Tdk株式会社 | Composite electronic components |
WO2011040435A1 (en) * | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | Esd protection device and manufacturing method thereof |
JP5649391B2 (en) * | 2010-09-29 | 2015-01-07 | 株式会社村田製作所 | ESD protection device |
WO2014027553A1 (en) * | 2012-08-13 | 2014-02-20 | 株式会社村田製作所 | Esd protection device |
JP6440775B1 (en) * | 2017-06-22 | 2018-12-19 | 三菱電機エンジニアリング株式会社 | ESD suppression structure |
-
2000
- 2000-05-31 JP JP2000163510A patent/JP4140173B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102576586A (en) * | 2009-09-30 | 2012-07-11 | 株式会社村田制作所 | Esd protection device and method for manufacturing same |
CN102576586B (en) * | 2009-09-30 | 2015-06-03 | 株式会社村田制作所 | ESD protection device and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP2001345161A (en) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7570473B2 (en) | Surge absorber | |
JP4140173B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
JP2001043954A (en) | Surge absorbing element and manufacture of the same | |
KR100807217B1 (en) | Ceramic component and Method for the same | |
JP2000216046A (en) | Laminated ceramic electronic component | |
WO2005008853A1 (en) | Surge absorber | |
JP3303025B2 (en) | Chip type micro gap type surge absorber | |
TW478229B (en) | Chip type surge absorbing device and its manufacturing method | |
JP2001267037A (en) | Surge absorbing element and manufacturing method therefor | |
JP2006032090A (en) | Surge absorber | |
JP3286855B2 (en) | Manufacturing method of chip type PTC thermistor | |
JP4292935B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
JP2005251458A (en) | Chip type surge absorber, and manufacturing method of the same | |
JP2000311764A (en) | Surge absorbing element, and manufacture thereof | |
JP2004014437A (en) | Chip type surge absorber and its manufacturing method | |
JP2006286251A (en) | Surge absorber | |
US6477033B2 (en) | Nonlinear dielectric element | |
JPH0992430A (en) | Surge absorbing element | |
JPH0992429A (en) | Surge absorbing element | |
JP3265827B2 (en) | Chip type micro gap type surge absorber | |
JP2006049064A (en) | Surge absorber | |
JP3508565B2 (en) | Chip type surge absorber and method of manufacturing the same | |
JPH0652721A (en) | Conductor | |
JP2615221B2 (en) | Gas input / discharge arrester | |
JP4363180B2 (en) | surge absorber |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |