JP2001043954A - Surge absorbing element and manufacture of the same - Google Patents

Surge absorbing element and manufacture of the same

Info

Publication number
JP2001043954A
JP2001043954A JP11217259A JP21725999A JP2001043954A JP 2001043954 A JP2001043954 A JP 2001043954A JP 11217259 A JP11217259 A JP 11217259A JP 21725999 A JP21725999 A JP 21725999A JP 2001043954 A JP2001043954 A JP 2001043954A
Authority
JP
Japan
Prior art keywords
sheet
surge absorbing
insulating ceramic
internal electrodes
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11217259A
Other languages
Japanese (ja)
Inventor
Tamiko Anpo
多美子 安保
Original Assignee
Tokin Corp
株式会社トーキン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp, 株式会社トーキン filed Critical Tokin Corp
Priority to JP11217259A priority Critical patent/JP2001043954A/en
Publication of JP2001043954A publication Critical patent/JP2001043954A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a surge absorbing element of low capacity and high productivity without complex processes, by providing the inside of an insulating ceramic layer having a pair of external electrodes, with internal electrodes conducting with the external electrodes and a space, and confining a discharge gas in the discharging space. SOLUTION: An insulating ceramic sheet 2 and internal electrodes 6 on the insulating ceramic sheet 2 are formed by screen printing, and a hole 5 as a discharging space is punched out. When the excess voltage is applied between the internal electrodes 6, the dielectric breakdown occurs in the atmosphere in the discharging space, the discharging is generated, and the serge voltage is absorbed. Preferably, a sheet having an insulating ceramic layer is formed, a hole as the discharging space is formed on the sheet, the internal electrodes and the hole are formed on another sheet, and the sheets are stacked, crimped, and then integrally sintered, further the sheets and the internal electrodes are formed by a printing method or a green sheet method, and the holes are formed by the shearing work or the laser beam machining to form a surge absorbing element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】本発明は、通信機器等の電子
回路や電子部品をサージから保護するためのサージ吸収
素子に関し、特にプリント基板への自動実装に有利な表
面実装型のサージ吸収素子及びその製造法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge absorbing element for protecting an electronic circuit or an electronic component of a communication device or the like from a surge, and more particularly to a surface mount type surge absorbing element advantageous for automatic mounting on a printed circuit board. It concerns the manufacturing method.
【0002】[0002]
【従来の技術】従来、通信機器をサージから保護するサ
ージ吸収素子として、電圧非直線特性を有する高抵抗体
素子よりなるバリスタや放電空間を気密容器内に封入し
た放電式サージ吸収素子等が広く利用されている。
2. Description of the Related Art Conventionally, as a surge absorbing element for protecting a communication device from a surge, a varistor made of a high-resistance element having a voltage non-linear characteristic and a discharge type surge absorbing element having a discharge space sealed in an airtight container have been widely used. It's being used.
【0003】従来のバリスタは、サージ吸収の応答性に
優れるとともに、素子の小型化や表面実装部品に対応し
た構造とすることが容易であるという利点を有してい
る。しかし、静電容量が大きく、信号系回路に使用しに
くいという欠点も併せ持っている。
Conventional varistors have the advantage that they have excellent surge absorption responsiveness, and that it is easy to reduce the size of the element and make the structure compatible with surface mount components. However, it also has a disadvantage that the capacitance is large and it is difficult to use it for a signal system circuit.
【0004】また、従来の放電式サージ吸収素子は、静
電容量が小さいため、信号系回路にも広く利用されてい
る。しかし、その構造は、ガラス封入してリード線を引
き出す気密構造であるため、プリント基板への実装にあ
たっては、リード線の適切な長さへの切断、曲げ加工、
更に、プリント基板の穴へのリード線の挿入、半田付け
等、工数のかかる複雑な工程を必要とし、表面実装には
不向きである。
[0004] Further, the conventional discharge-type surge absorbing element is widely used in signal-related circuits because of its small capacitance. However, the structure is an airtight structure that draws out lead wires by encapsulating glass, so when mounting on a printed circuit board, cutting, bending, cutting,
Furthermore, it requires a complicated and time-consuming process such as insertion of a lead wire into a hole in a printed circuit board and soldering, and is not suitable for surface mounting.
【0005】[0005]
【発明が解決しようとする課題】これら従来品の欠点を
解決する手段として、表面実装型のサージ吸収素子が提
案されている。しかし、この表面実装型のサージ吸収素
子の構造においては、マイクロギャップを気密に保つた
めに、真空排気しキャップを封着する。この時、、キャ
ップとマイクロギャップが短絡しないようマイクロギャ
ップに絶縁被膜を形成する等の工数がかかり、生産性が
あがらないという問題がある。
As means for solving the drawbacks of these conventional products, a surface mount type surge absorbing element has been proposed. However, in the structure of the surface mount type surge absorbing element, the cap is sealed by evacuating to keep the micro gap airtight. At this time, there is a problem that man-hours such as forming an insulating film on the microgap are required to prevent short-circuit between the cap and the microgap, thereby reducing productivity.
【0006】従って、本発明は、かかる課題を解決すべ
くなされたものであり、静電容量が小さく、複雑な製造
工程を必要としない生産性の高いサージ吸収素子及びそ
の製造方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a surge absorbing element having a small capacitance and a high productivity which does not require complicated manufacturing steps, and a method of manufacturing the same. It is in.
【0007】[0007]
【課題を解決するための手段】本発明は、一対の外部電
極を有する絶縁性セラミックス層の内部に、外部電極と
導通する内部電極及び放電空間を有し、この放電空間に
放電ガスを閉じこめたことを特徴とするサージ吸収素子
である。
According to the present invention, there is provided an insulating ceramic layer having a pair of external electrodes, an internal electrode and a discharge space which are electrically connected to the external electrode, and a discharge gas is confined in the discharge space. This is a surge absorbing element characterized by the above.
【0008】また、本発明は、一対の外部電極を有する
絶縁性セラミックス層の内部に、外部電極と導通する内
部電極及び放電空間を有するサージ吸収素子の製造方法
において、前記絶縁性セラミック層を構成するシートを
形成する工程と、該シートに前記放電空間を構成する孔
を形成する工程と、該シートに前記内部電極を形成した
後、孔を形成する工程を備え、前記工程の各々から得ら
れたシートを積み重ね、圧着した後、一体焼結してなる
ことを特徴とするサージ吸収素子の製造方法である。
The present invention also relates to a method of manufacturing a surge absorbing element having an internal electrode and a discharge space, which are electrically connected to the external electrodes, inside the insulating ceramic layer having a pair of external electrodes. Forming a sheet that forms the discharge space in the sheet, forming the internal electrode in the sheet, and then forming a hole in the sheet. A method of manufacturing a surge absorbing element, comprising stacking, crimping, and integrally sintering sheets.
【0009】また、本発明は、前記シート及び内部電極
が印刷法またはグリーンシート法により形成してなるこ
とを特徴とする上記サージ吸収素子の製造方法である。
Further, the present invention is the above-mentioned method for manufacturing a surge absorbing element, wherein the sheet and the internal electrode are formed by a printing method or a green sheet method.
【0010】また、本発明は、前記孔が剪断加工または
レーザー加工により形成してなることを特徴とする上記
サージ吸収素子の製造方法である。
Further, the present invention is the method for manufacturing a surge absorbing element, wherein the holes are formed by shearing or laser processing.
【0011】本発明におけるサージ吸収素子は、外部電
極を有する絶縁性セラミック層の内部に、外部電極と導
通する内部電極および放電空間を備え、かかる構成によ
り、内部電極間に過度の電圧が印加されると、放電空間
内の雰囲気が絶縁破壊を起こし放電を生じることによ
り、サージ電圧を吸収することができる。
The surge absorbing element according to the present invention is provided with an internal electrode and a discharge space electrically connected to the external electrode inside the insulating ceramic layer having the external electrode. With this configuration, an excessive voltage is applied between the internal electrodes. Then, the surge voltage can be absorbed by the atmosphere in the discharge space causing a dielectric breakdown to generate a discharge.
【0012】また、一体焼結の際、放電ガスで置換し、
ガラス封入することにより、繰り返し放電の耐久性に優
れた素子を得ることができる。
Further, at the time of integral sintering, the gas is replaced with a discharge gas,
By encapsulating the glass, an element having excellent durability against repeated discharge can be obtained.
【0013】また、放電開始電圧は、内部電極間のギャ
ップ長により調整することが可能であり、更に、放電ガ
スの種類を変えることによる調整も可能である。
Further, the discharge starting voltage can be adjusted by the gap length between the internal electrodes, and can be adjusted by changing the type of discharge gas.
【0014】また、静電容量は、電極の対抗部分の面積
によって決まるので、用途に応じて静電容量を小さくす
ることができる。
Since the capacitance is determined by the area of the opposing portion of the electrode, the capacitance can be reduced according to the application.
【0015】また、本発明のサージ吸収素子は、従来か
らある量産性の高い製造方法を用いることができる。即
ち、絶縁性セラミックス層および内部電極は、印刷法ま
たはグリーンシート法によりシート状に形成され、放電
空間は、せん断加工あるいはレーザー加工によって形成
され、各々のシートは、圧着した後、一体焼結されるこ
とにより製造される。また、外形寸法、電極面積及び間
隔、積層数は、所望の電気特性に合わせて適時選択でき
る。
Further, the surge absorbing element of the present invention can use a manufacturing method which is conventionally high in mass productivity. That is, the insulating ceramic layer and the internal electrode are formed in a sheet shape by a printing method or a green sheet method, the discharge space is formed by shearing or laser processing, and each sheet is integrally sintered after being pressed. It is manufactured by The external dimensions, electrode area and interval, and the number of layers can be selected as appropriate according to desired electrical characteristics.
【0016】絶縁性セラミックス層としては、アルミ
ナ、ムライト、ステアタイト、フォルステアタイト、コ
ーディエライト、ガラス、チタニア、ジルコニアなど、
固有体積抵抗率の高いセラミック材料を単独あるいは組
み合わせて使用することができ、目的に応じて選択すれ
ばよい。
Examples of the insulating ceramic layer include alumina, mullite, steatite, forsteatite, cordierite, glass, titania, and zirconia.
Ceramic materials having a high specific volume resistivity can be used alone or in combination, and may be selected according to the purpose.
【0017】また、内部電極には銅、銀、アルミニウ
ム、ニッケルなどの低抵抗金属、炭素、ステンレス、コ
パールなどの合金材料など、導電性に優れた材料を使用
することができる。またSnO,Nb,MoO
、WO、TiC、SiC、ZrC,WC、HfC、
VC,TiN,TaN,VN、ZrN,NbN等の酸化
物、炭化物、および窒化物などの導電性セラミック材料
なども使用することができる。これらの導電性セラミッ
クスを使用すると、気体放電時の溶融や酸化による電極
の劣化を抑制できる。これらの電極材料は、金属系、セ
ラミックス系をそれぞれ単独で使用してもよいが、それ
ぞれを組み合わせて使用することもできる。
For the internal electrode, a material having excellent conductivity such as a low-resistance metal such as copper, silver, aluminum and nickel, and an alloy material such as carbon, stainless steel and copearl can be used. SnO 2 , Nb 2 O 5 , MoO
3 , WO 3 , TiC, SiC, ZrC, WC, HfC,
Conductive ceramic materials such as oxides, carbides, and nitrides such as VC, TiN, TaN, VN, ZrN, and NbN can also be used. When these conductive ceramics are used, deterioration of the electrodes due to melting and oxidation during gas discharge can be suppressed. These electrode materials may be used alone or in combination of a metal material and a ceramic material, or may be used in combination.
【0018】[0018]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.
【0019】(第1の実施の形態)本発明の第1の実施
の形態について、図1ないし図4及び表1ないし表3に
より説明する。
(First Embodiment) A first embodiment of the present invention will be described with reference to FIGS. 1 to 4 and Tables 1 to 3.
【0020】図1に、本発明によるサージ吸収素子の斜
視図を示す。図2は、図1の分解斜視図である。図3
は、図1のA―A線に水平な断面図である。図4は、図
1のA―A線に垂直な断面図である。なお、これらの図
は、表3に示す試料No.1〜No.3及び試料No.7
〜No.9に対応する。
FIG. 1 is a perspective view of a surge absorbing element according to the present invention. FIG. 2 is an exploded perspective view of FIG. FIG.
FIG. 2 is a sectional view taken along line AA of FIG. FIG. 4 is a sectional view perpendicular to the line AA of FIG. These figures show the samples No. 1 to No. 3 and the sample No. 7 shown in Table 3.
No. 9 to No. 9.
【0021】平均粒径約3μmのステアタイト粉末とホ
ウ珪酸ガラス粉末を表1に示す比率でバインダ、溶剤と
混合し、ビーズミルを用いて絶縁性セラミックス用ペー
ストを作製した。また、平均粒径約0.3μmの70重
量部銀−30重量部パラジウム合金粉末を表2に示す比
率でバインダ、溶剤と混合し、ビーズミルをかけて内部
電極用ペーストを作製した。
A steatite powder having an average particle size of about 3 μm and a borosilicate glass powder were mixed with a binder and a solvent in the ratio shown in Table 1, and a paste for insulating ceramics was prepared using a bead mill. Also, 70 parts by weight of silver and 30 parts by weight of palladium alloy powder having an average particle size of about 0.3 μm were mixed with a binder and a solvent in the ratio shown in Table 2, and the mixture was subjected to a bead mill to prepare an internal electrode paste.
【0022】[0022]
【表1】 [Table 1]
【0023】[0023]
【表2】 [Table 2]
【0024】これらを用い、図2の内部電極を有する絶
縁性セラミックシート4に示す形状パターン(パターン
1)で、スクリーン印刷により絶縁性セラミックスシー
ト2及び絶縁性セラミックスシート2上に内部電極6を
形成し、放電空間用の孔5を打抜き加工により形成し
た。
Using these, the insulating ceramic sheet 2 and the internal electrodes 6 are formed on the insulating ceramic sheet 2 by screen printing in the shape pattern (pattern 1) shown in the insulating ceramic sheet 4 having the internal electrodes in FIG. Then, a hole 5 for the discharge space was formed by punching.
【0025】次に、図6に示すように、それぞれに形成
された絶縁性セラミックスシート2、孔空き絶縁性セラ
ミックスシート3、及び内部電極を有する絶縁性セラミ
ックスシート4を積み重ね、110℃で熱圧着した後、
1000℃で5時間一体焼結した。最後に、図1に示す
ように、外部電極1としてガラス含有銀ペーストを塗布
し、600℃で30分焼結し、表面実装可能な表3に示
す試料No.1〜No.3、及びNo.7〜No.9のサー
ジ吸収素子を得た。なお、図3に、図1のA−A線に水
平な断面図、図4に、図1のA−A線に垂直な断面図を
示す。
Next, as shown in FIG. 6, the insulating ceramic sheet 2, the perforated insulating ceramic sheet 3, and the insulating ceramic sheet 4 having the internal electrodes formed thereon are stacked and thermocompression-bonded at 110.degree. After doing
It was integrally sintered at 1000 ° C. for 5 hours. Finally, as shown in FIG. 1, a glass-containing silver paste was applied as the external electrode 1, sintered at 600 ° C. for 30 minutes, and surface-mountable samples No. 1 to No. 3 and No. No. 0.7 to No. 9 were obtained. FIG. 3 is a cross-sectional view taken along a line AA in FIG. 1, and FIG. 4 is a cross-sectional view taken along a line AA in FIG.
【0026】このようにして得られたサージ吸収素子試
料に対して、500pF−500Ω−10kVの静電気
を繰り返し与え、放電開始電圧及びそのばらつきを調べ
た。なお、繰り返し放電において、放電開始電圧のばら
つきが基準の放電開始電圧の±30%以上になるところ
をサイクル寿命とした。その結果を表3に示す。
The surge absorbing element sample thus obtained was repeatedly supplied with static electricity of 500 pF-500 Ω-10 kV, and the discharge starting voltage and its variation were examined. Note that, in the repeated discharge, a point where the variation of the discharge start voltage becomes ± 30% or more of the reference discharge start voltage is defined as the cycle life. Table 3 shows the results.
【0027】[0027]
【表3】 [Table 3]
【0028】表3から明らかなように、いずれの試料も
繰り返し放電2000回において、放電開始電圧のばら
つきは、±30%以内であった。また、絶縁抵抗は10
10Ω以上であり、静電容量は0.6pF以下であっ
た。
As is evident from Table 3, the variation in the firing voltage of all the samples was within ± 30% after 2000 repetitive discharges. The insulation resistance is 10
10 Ω or more, and the capacitance was 0.6 pF or less.
【0029】以上の結果より、内部電極のギャップ長、
放電空間の雰囲気を制御することにより、所望の放電開
始を有し、静電容量の低いサージ吸収素子を得ることが
可能となった。
From the above results, the gap length of the internal electrode,
By controlling the atmosphere in the discharge space, it is possible to obtain a surge absorbing element having a desired discharge start and a low capacitance.
【0030】(第2の実施の形態)本発明の第2の実施
の形態について、図5ないし図8、及び表から説明す
る。
(Second Embodiment) A second embodiment of the present invention will be described with reference to FIGS. 5 to 8 and a table.
【0031】図5に、本発明によるサージ吸収素子の斜
視図を示す。図6は、図5の分解斜視図である。図7
は、図5のB―B線に水平な断面図である。図8は、図
5のB―Bに垂直な断面図である。なお、これらの図
は、表3に示す試料No.4〜No.6に対応する。
FIG. 5 is a perspective view of a surge absorbing element according to the present invention. FIG. 6 is an exploded perspective view of FIG. FIG.
FIG. 6 is a sectional view taken along line BB of FIG. FIG. 8 is a sectional view perpendicular to BB of FIG. These figures correspond to samples No. 4 to No. 6 shown in Table 3.
【0032】平均粒径約3μmのステアタイト粉末とホ
ウ珪酸ガラス粉末を表1に示す比率でバインダ、溶剤と
混合し、ビーズミルを用いて絶縁性セラミックス用ペー
ストを作製した。また、平均粒径約0.3μmの銀70
重量部−パラジウム合金粉末30重量部を表2に示す比
率でバインダ、溶剤と混合し、ビーズミルをかけて内部
電極用ペーストを作製した。
Steatite powder having an average particle size of about 3 μm and borosilicate glass powder were mixed with a binder and a solvent at the ratios shown in Table 1, and a paste for insulating ceramics was prepared using a bead mill. In addition, silver 70 having an average particle size of about 0.3 μm
Parts by weight—30 parts by weight of palladium alloy powder were mixed with a binder and a solvent in the ratio shown in Table 2, and the mixture was subjected to a bead mill to prepare a paste for an internal electrode.
【0033】これらを図6に示すそれぞれの形状(パタ
ーン2)で、スクリーン印刷により絶縁性セラミックス
シート及び内部電極6を形成し、放電空間用の孔は打抜
き加工により形成した。
In each of these shapes (pattern 2) shown in FIG. 6, an insulating ceramic sheet and internal electrodes 6 were formed by screen printing, and holes for discharge spaces were formed by punching.
【0034】次に、図6に示すように、それぞれに形成
された絶縁性セラミックシート2、孔空き絶縁性セラミ
ックシート3、及び内部電極を有する絶縁性セラミック
シート4を積み重ねて、110℃で熱圧着した後、10
00℃で5時間、一体焼結した。最後に、図5に示すよ
うに、外部電極1としてガラス含有銀ペーストを塗布
し、600℃で30分焼結し、表面実装可能な表3に示
す試料No.4〜No.6のサージ吸収素子を得た。な
お、図5に得られたサージ吸収素子20のB−B線に水
平な断面図を図7に示し、また、B−B線に垂直な断面
図を図8に示す。
Next, as shown in FIG. 6, the insulating ceramic sheet 2, the perforated insulating ceramic sheet 3, and the insulating ceramic sheet 4 having internal electrodes formed thereon are stacked and heated at 110 ° C. After crimping, 10
It was integrally sintered at 00 ° C. for 5 hours. Finally, as shown in FIG. 5, a silver paste containing glass was applied as the external electrode 1 and sintered at 600 ° C. for 30 minutes, and the surge absorption of the surface-mountable samples No. 4 to No. 6 shown in Table 3 was performed. An element was obtained. Note that FIG. 7 shows a cross-sectional view of the surge absorbing element 20 obtained in FIG. 5, which is horizontal to the line BB, and FIG. 8 shows a cross-sectional view perpendicular to the line BB.
【0035】こうして得られたサージ吸収素子試料に対
して500pF−500Ω−10kVの静電気を繰り返
し与え、放電開始電圧及びそのばらつきを調べた。な
お、繰り返し放電において、放電開始電圧のばらつきが
基準の放電開始電圧の±30%以上になるところをサイ
クル寿命とした。その結果を表3に示す。
A static electricity of 500 pF-500 Ω-10 kV was repeatedly applied to the surge absorbing element sample thus obtained, and the discharge starting voltage and its variation were examined. Note that, in the repeated discharge, a point where the variation of the discharge start voltage becomes ± 30% or more of the reference discharge start voltage is defined as the cycle life. Table 3 shows the results.
【0036】表3から明らかなように、いずれの試料も
繰り返し放電2000回において放電開始電圧のばらつ
きは±30%以内であった。また、絶縁抵抗は1010
Ω以上であり、静電容量は0.6pF以下であった。放
電開始電圧のばらつき(%)及びサイクル寿命は、第1
の実施の形態の本発明品試料No.1〜No.3と同レベ
ルである。
As is evident from Table 3, the variation in the firing voltage of all the samples was within ± 30% after 2000 repetitive discharges. The insulation resistance is 10 10
Ω or more, and the capacitance was 0.6 pF or less. The variation (%) of the discharge starting voltage and the cycle life
This is at the same level as the product sample No. 1 to No. 3 of the present invention in the embodiment.
【0037】以上の結果より、内部電極のギャップ長、
放電空間の雰囲気を制御することにより、所望の放電開
始電圧を有し、静電容量の低いサージ吸収素子を得るこ
とが可能となった。
From the above results, the gap length of the internal electrode,
By controlling the atmosphere in the discharge space, it is possible to obtain a surge absorbing element having a desired discharge starting voltage and low capacitance.
【0038】以上、第1及び第2の実施の形態で明らか
なように、本発明によるサージ吸収素子は、静電容量が
低く、しかも表面実装が容易な構造を有するという特徴
を備えたものであることがわかる。また、従来、使用さ
れているサージ吸収素子と本発明を比較して表4に示し
た。
As apparent from the first and second embodiments, the surge absorbing element according to the present invention has a feature that it has a low capacitance and a structure that is easy to mount on a surface. You can see that there is. Table 4 shows a comparison between a conventionally used surge absorbing element and the present invention.
【0039】[0039]
【表4】 [Table 4]
【0040】表4から明らかなように、本発明品は、従
来品の表面実装対応のバリスタと比較して、静電容量が
小さい。また、本発明品は、従来品の放電型サージ吸収
素子が必要とするリード線を不用とする表面実装型対応
のサージ吸収素子とすることができる。
As is clear from Table 4, the product of the present invention has a smaller capacitance than the conventional varistor for surface mounting. Further, the product of the present invention can be a surface-mount type surge absorbing element that does not require a lead wire required by a conventional discharge type surge absorbing element.
【0041】なお、本発明品は、上記実施の形態に限定
されるものではなく、絶縁性材料、電極材料としてほか
の絶縁性セラミック材料や導電性材料を使用できること
は、当該業者であれば容易に類推できることである。同
様に、印刷用ペーストの作製方法として、ほかの手法を
適用することや、印刷積層厚さ、電極層の厚さ、各部寸
法などの積層体作製にかかわる条件、また焼結条件など
は、本発明の実施例以外の条件でもよいことは、当該業
者であれば容易に類推できることである。
It should be noted that the product of the present invention is not limited to the above-described embodiment, and it is easily understood by those skilled in the art that other insulating ceramic materials or conductive materials can be used as the insulating material and the electrode material. It can be analogized to: Similarly, the conditions for producing the paste for printing, applying other methods, and the conditions for producing the laminate, such as the thickness of the printed laminate, the thickness of the electrode layer, and the dimensions of each part, and the sintering conditions are described in this book. The fact that conditions other than the embodiment of the invention may be used can be easily estimated by those skilled in the art.
【0042】[0042]
【発明の効果】以上、説明したように、本発明によれ
ば、従来からあるスクリーン印刷技術等の量産性の高い
技術を利用しているため、製造が容易で、しかも静電容
量が低くサージ吸収特性の優れた表面実装型サージ吸収
素子を提供することができる。
As described above, according to the present invention, since a technology having high productivity such as a conventional screen printing technology is used, it is easy to manufacture, and the capacitance is low and the surge is low. A surface mount type surge absorbing element having excellent absorption characteristics can be provided.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の第1の実施の形態によるサージ吸収素
子の斜視図。
FIG. 1 is a perspective view of a surge absorbing element according to a first embodiment of the present invention.
【図2】本発明の第1の実施の形態によるサージ吸収素
子の分解斜視図。
FIG. 2 is an exploded perspective view of the surge absorbing element according to the first embodiment of the present invention.
【図3】図1のA−A線に水平な断面図。FIG. 3 is a sectional view taken along the line AA of FIG. 1;
【図4】図1のA−A線に垂直な断面図。FIG. 4 is a sectional view taken along a line AA of FIG. 1;
【図5】本発明の第2の実施の形態によるサージ吸収素
子の斜視図。
FIG. 5 is a perspective view of a surge absorbing element according to a second embodiment of the present invention.
【図6】本発明の第2の実施の形態によるサージ吸収素
子の分解斜視図。
FIG. 6 is an exploded perspective view of a surge absorbing element according to a second embodiment of the present invention.
【図7】図5のB−B線に水平な断面図。FIG. 7 is a sectional view taken along the line BB of FIG. 5;
【図8】図5のB−B線に垂直な断面図。FIG. 8 is a sectional view perpendicular to the line BB in FIG. 5;
【符号の説明】[Explanation of symbols]
1 外部電極 2 絶縁性セラミックスシート 3 孔空き絶縁性セラミックスシート 4 内部電極を有する絶縁性セラミックスシート 5 孔 6 内部電極 7 絶縁性セラミックス層 8 放電空間 9 側面ガラスコーティング層 10 上下面ガラスコーティング層 20 サージ吸収素子 DESCRIPTION OF SYMBOLS 1 External electrode 2 Insulating ceramics sheet 3 Perforated insulating ceramics sheet 4 Insulating ceramics sheet having an internal electrode 5 Holes 6 Internal electrode 7 Insulating ceramics layer 8 Discharge space 9 Side glass coating layer 10 Upper and lower glass coating layers 20 Surge Absorption element

Claims (4)

    【特許請求の範囲】[Claims]
  1. 【請求項1】 一対の外部電極を有する絶縁性セラミッ
    クス層の内部に、外部電極と導通する内部電極及び放電
    空間を有し、該放電空間に放電ガスを閉じこめたことを
    特徴とするサージ吸収素子。
    1. A surge absorbing element comprising: an insulating ceramic layer having a pair of external electrodes; and an internal electrode and a discharge space that are electrically connected to the external electrode, wherein a discharge gas is confined in the discharge space. .
  2. 【請求項2】 一対の外部電極を有する絶縁性セラミッ
    クス層の内部に、外部電極と導通する内部電極及び放電
    空間を有するサージ吸収素子の製造方法において、前記
    絶縁性セラミック層を構成するシートを形成する工程
    と、該シートに前記放電空間を構成する孔を形成する工
    程と、該シートに前記内部電極を形成した後、孔を形成
    する工程を備え、前記工程の各々から得られたシートを
    積み重ね、圧着した後、一体焼結してなることを特徴と
    するサージ吸収素子の製造方法。
    2. A method of manufacturing a surge absorbing element having an internal electrode and a discharge space, which are electrically connected to an external electrode, inside a insulating ceramic layer having a pair of external electrodes, wherein a sheet constituting the insulating ceramic layer is formed. And forming holes forming the discharge space in the sheet, and forming the holes after forming the internal electrodes in the sheet, and stacking the sheets obtained from each of the steps. A method for producing a surge absorbing element, comprising: crimping and integrally sintering.
  3. 【請求項3】 前記シート及び内部電極は、印刷法また
    はグリーンシート法により形成してなることを特徴とす
    る請求項2記載のサージ吸収素子の製造方法。
    3. The method according to claim 2, wherein the sheet and the internal electrode are formed by a printing method or a green sheet method.
  4. 【請求項4】 前記孔は、剪断加工またはレーザー加工
    により形成してなることを特徴とする請求項2または3
    記載のサージ吸収素子の製造方法。
    4. The hole according to claim 2, wherein the hole is formed by shearing or laser processing.
    A method for manufacturing the surge absorbing element as described in the above.
JP11217259A 1999-07-30 1999-07-30 Surge absorbing element and manufacture of the same Pending JP2001043954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11217259A JP2001043954A (en) 1999-07-30 1999-07-30 Surge absorbing element and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11217259A JP2001043954A (en) 1999-07-30 1999-07-30 Surge absorbing element and manufacture of the same

Publications (1)

Publication Number Publication Date
JP2001043954A true JP2001043954A (en) 2001-02-16

Family

ID=16701351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11217259A Pending JP2001043954A (en) 1999-07-30 1999-07-30 Surge absorbing element and manufacture of the same

Country Status (1)

Country Link
JP (1) JP2001043954A (en)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061123A1 (en) * 2007-05-28 2009-05-20 Murata Manufacturing Co. Ltd. Esd protection device
WO2009098944A1 (en) 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd protection device
WO2009136535A1 (en) 2008-05-08 2009-11-12 株式会社 村田製作所 Substrate incorporating esd protection function
WO2010061550A1 (en) 2008-11-26 2010-06-03 株式会社 村田製作所 Esd protection device and manufacturing method thereof
US7733620B2 (en) * 2006-07-19 2010-06-08 Ta-I Technology Co., Ltd Chip scale gas discharge protective device and fabrication method of the same
WO2010067503A1 (en) 2008-12-10 2010-06-17 株式会社 村田製作所 Esd protection device
KR101008309B1 (en) 2008-07-21 2011-01-13 조인셋 주식회사 ESD Protection Device Having Low Capacitance
WO2011040435A1 (en) 2009-09-30 2011-04-07 株式会社村田製作所 Esd protection device and manufacturing method thereof
JP2011187439A (en) * 2010-02-15 2011-09-22 Murata Mfg Co Ltd Esd protection device
CN102299485A (en) * 2010-05-18 2011-12-28 株式会社村田制作所 ESD protection device and producing method thereof
EP2437362A2 (en) 2010-09-29 2012-04-04 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
JP2012248325A (en) * 2011-05-25 2012-12-13 Tdk Corp Electrostatic protection component
US8437114B2 (en) 2008-11-26 2013-05-07 Murata Manufacturing Co., Ltd. ESD Protection Device
US8455918B2 (en) 2008-11-26 2013-06-04 Murata Manufacturing Co., Ltd. ESD protection device and method for manufacturing the same
US8503147B2 (en) 2010-05-17 2013-08-06 Murata Manufacturing Co., Ltd. ESD protection device
JP2013536989A (en) * 2010-09-03 2013-09-26 エプコス アーゲーEpcos Ag Ceramic device and manufacturing method thereof
US8618904B2 (en) 2010-02-15 2013-12-31 Murata Manufacturing Co., Ltd. ESD protection device
US8711537B2 (en) 2011-03-14 2014-04-29 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
JP2014082001A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor
US8847726B2 (en) 2010-02-04 2014-09-30 Murata Manufacturing Co., Ltd. Method for manufacturing ESD protection device and ESD protection device
US8885324B2 (en) 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
WO2015087394A1 (en) * 2013-12-10 2015-06-18 株式会社村田製作所 Esd protection device and method for producing same
CN105322441A (en) * 2011-05-25 2016-02-10 Tdk株式会社 Electrostatic protection component
WO2017055088A1 (en) * 2015-09-28 2017-04-06 Epcos Ag Arrester and method for manufacturing an arrester
US10193332B2 (en) 2013-05-23 2019-01-29 Murata Manufacturing Co., Ltd. ESD protection device
US10297982B2 (en) 2014-09-10 2019-05-21 Murata Manufacturing Co., Ltd. ESD protective device and method for manufacturing thereof

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733620B2 (en) * 2006-07-19 2010-06-08 Ta-I Technology Co., Ltd Chip scale gas discharge protective device and fabrication method of the same
EP2061123A1 (en) * 2007-05-28 2009-05-20 Murata Manufacturing Co. Ltd. Esd protection device
US7633735B2 (en) 2007-05-28 2009-12-15 Murata Manufacturing Co., Ltd. ESD protection device
EP2061123A4 (en) * 2007-05-28 2010-10-20 Murata Manufacturing Co Esd protection device
US8238069B2 (en) 2008-02-05 2012-08-07 Murata Manufacturing Co., Ltd. ESD protection device
WO2009098944A1 (en) 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd protection device
US8693157B2 (en) 2008-05-08 2014-04-08 Murata Manufacturing Co., Ltd. Substrate including an ESD protection function
CN102017339A (en) * 2008-05-08 2011-04-13 株式会社村田制作所 Substrate incorporating ESD protection function
WO2009136535A1 (en) 2008-05-08 2009-11-12 株式会社 村田製作所 Substrate incorporating esd protection function
KR101008309B1 (en) 2008-07-21 2011-01-13 조인셋 주식회사 ESD Protection Device Having Low Capacitance
WO2010061550A1 (en) 2008-11-26 2010-06-03 株式会社 村田製作所 Esd protection device and manufacturing method thereof
US8437114B2 (en) 2008-11-26 2013-05-07 Murata Manufacturing Co., Ltd. ESD Protection Device
US8426889B2 (en) 2008-11-26 2013-04-23 Murata Manufacturing Co., Ltd. ESD protection device and method for manufacturing the same
US8455918B2 (en) 2008-11-26 2013-06-04 Murata Manufacturing Co., Ltd. ESD protection device and method for manufacturing the same
CN102246371B (en) * 2008-12-10 2013-11-13 株式会社村田制作所 ESD protection device
CN102246371A (en) * 2008-12-10 2011-11-16 株式会社村田制作所 ESD protection device
US8432653B2 (en) 2008-12-10 2013-04-30 Murata Manufacturing Co., Ltd. ESD protection device
WO2010067503A1 (en) 2008-12-10 2010-06-17 株式会社 村田製作所 Esd protection device
WO2011040435A1 (en) 2009-09-30 2011-04-07 株式会社村田製作所 Esd protection device and manufacturing method thereof
US8514536B2 (en) 2009-09-30 2013-08-20 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
US8847726B2 (en) 2010-02-04 2014-09-30 Murata Manufacturing Co., Ltd. Method for manufacturing ESD protection device and ESD protection device
JP2011187439A (en) * 2010-02-15 2011-09-22 Murata Mfg Co Ltd Esd protection device
US8618904B2 (en) 2010-02-15 2013-12-31 Murata Manufacturing Co., Ltd. ESD protection device
US8503147B2 (en) 2010-05-17 2013-08-06 Murata Manufacturing Co., Ltd. ESD protection device
CN102299485B (en) * 2010-05-18 2013-09-18 株式会社村田制作所 ESD protection device and producing method thereof
CN102299485A (en) * 2010-05-18 2011-12-28 株式会社村田制作所 ESD protection device and producing method thereof
JP2013536989A (en) * 2010-09-03 2013-09-26 エプコス アーゲーEpcos Ag Ceramic device and manufacturing method thereof
US8773824B2 (en) 2010-09-29 2014-07-08 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
EP2437362A2 (en) 2010-09-29 2012-04-04 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
US8711537B2 (en) 2011-03-14 2014-04-29 Murata Manufacturing Co., Ltd. ESD protection device and method for producing the same
JP2012248325A (en) * 2011-05-25 2012-12-13 Tdk Corp Electrostatic protection component
CN105322441A (en) * 2011-05-25 2016-02-10 Tdk株式会社 Electrostatic protection component
JP2017050557A (en) * 2011-07-08 2017-03-09 ケメット エレクトロニクス コーポレーション Overvoltage protection component
US8885324B2 (en) 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
JP2015135981A (en) * 2011-07-08 2015-07-27 ケメット エレクトロニクス コーポレーション Overvoltage protection component
JP2014082001A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor
US10193332B2 (en) 2013-05-23 2019-01-29 Murata Manufacturing Co., Ltd. ESD protection device
WO2015087394A1 (en) * 2013-12-10 2015-06-18 株式会社村田製作所 Esd protection device and method for producing same
US10297982B2 (en) 2014-09-10 2019-05-21 Murata Manufacturing Co., Ltd. ESD protective device and method for manufacturing thereof
US11011890B2 (en) 2015-09-28 2021-05-18 Epcos Ag Arrester and method for manufacturing an arrester
WO2017055088A1 (en) * 2015-09-28 2017-04-06 Epcos Ag Arrester and method for manufacturing an arrester

Similar Documents

Publication Publication Date Title
JP2001043954A (en) Surge absorbing element and manufacture of the same
JP4140173B2 (en) Chip-type surge absorber and manufacturing method thereof
JP2001143846A (en) Surface mounting surge absorber and method of manufacturing the same
JP2002060877A (en) Ni ALLOY POWDER FOR ELECTRICALLY CONDUCTIVE PASTE
JP2007066671A (en) Chip type fuse element and its manufacturing method
JP2000311764A (en) Surge absorbing element, and manufacture thereof
JP4076393B2 (en) Conductive paste and electronic components
JP2001185322A (en) Surface mounting surge absorbing element and its manufacturing method
JPH11265808A (en) Surge absorbing element and manufacture of the same
JP3303025B2 (en) Chip type micro gap type surge absorber
JP3196524B2 (en) Electronic component manufacturing method
JP2001068247A (en) Surge absorbing element and its manufacture
JP2001057282A (en) Surface mounting-type surge absorbing element and manufacture of the same
JP3286855B2 (en) Manufacturing method of chip type PTC thermistor
JP2000188169A (en) Surge absorbing element
JP2001076839A (en) Surface mounting type surge absorbing element and manufacture thereof
JP2001110544A (en) Surface mount surge absorbing element and manufacturing method
JP3265827B2 (en) Chip type micro gap type surge absorber
JP2001143845A (en) Surface mounting surge absorber and method of manufacturing the same
JPH08181029A (en) Manufacture of electronic component
JPH11144835A (en) Surge absorbing element and its manufacture
JP2002217038A (en) Ceramic electronic component
JP2000077162A (en) Surface mounted surge absorbing element and its manufacture
JP2000077163A (en) Surface mounted surge absorbing element
JP2000353583A (en) Serge absorptive element and its manufacture