JP2011187439A - Esd protection device - Google Patents

Esd protection device Download PDF

Info

Publication number
JP2011187439A
JP2011187439A JP2011025834A JP2011025834A JP2011187439A JP 2011187439 A JP2011187439 A JP 2011187439A JP 2011025834 A JP2011025834 A JP 2011025834A JP 2011025834 A JP2011025834 A JP 2011025834A JP 2011187439 A JP2011187439 A JP 2011187439A
Authority
JP
Japan
Prior art keywords
insulating layer
esd protection
connection conductor
ceramic
mixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011025834A
Other languages
Japanese (ja)
Other versions
JP5614315B2 (en
Inventor
Takayuki Chikusawa
孝之 築澤
Tetsuya Ikeda
哲也 池田
Yoshihito Otsubo
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011025834A priority Critical patent/JP5614315B2/en
Publication of JP2011187439A publication Critical patent/JP2011187439A/en
Application granted granted Critical
Publication of JP5614315B2 publication Critical patent/JP5614315B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Thermistors And Varistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ESD protection device capable of improving reliability of an ESD protection function. <P>SOLUTION: The ESD protection device 10x includes a ceramic multilayer substrate 12 wherein a plurality of insulating layers 31-34 composed of a ceramic material are laminated; a first connection conductor 17a formed so as to penetrate a principal plane of the insulating layer 32; a mixed section 20x formed so as to connect with the first connection conductor 17a along the principal plane of the insulating layer 32 where the first connection conductor 17a is formed and dispersed with a material containing at least one out of metal and a semiconductor, metal and ceramic, a semiconductor and ceramic, a semiconductor, and metal coated with an inorganic material; and a second connection conductor 14x, having conductivity, connected with the mixed section 20x and formed along the principal plane of the insulating layer 32 where the mixed section 20x is formed or formed so as to penetrate a principal plane of the insulating layer 32 where the mixed section 20x is formed or the neighboring insulating layer 31. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ESD保護装置に関し、詳しくは、ESD保護機能のみを有する単体の部品(ESD保護デバイス)や、ESD保護機能とそれ以外の機能とを有する複合部品(モジュール)などのESD保護装置に関する。   The present invention relates to an ESD protection device, and more particularly, to an ESD protection device such as a single component (ESD protection device) having only an ESD protection function or a composite component (module) having an ESD protection function and other functions. .

ESD(Electro-Static Discharge;静電気放電)とは、帯電した導電性の物体(人体等)が、他の導電性の物体(電子機器等)に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ESDにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがESD保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。   ESD (Electro-Static Discharge) means that when a charged conductive object (human body, etc.) is in contact with or sufficiently close to another conductive object (electronic device, etc.) It is a phenomenon. ESD causes problems such as damage and malfunction of electronic devices. In order to prevent this, it is necessary to prevent an excessive voltage generated during discharge from being applied to the circuit of the electronic device. An ESD protection device is used for such an application, and is also called a surge absorbing element or a surge absorber.

ESD保護デバイスは、例えば回路の信号線路とグランド(接地)との間に配置する。ESD保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ESD保護デバイスの放電電極間で放電が発生し、静電気をグランド側に導くことができる。これにより、ESDデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。   The ESD protection device is disposed, for example, between a signal line of a circuit and a ground (ground). Since the ESD protection device has a structure in which a pair of discharge electrodes are spaced apart from each other, the ESD protection device has a high resistance in a normal use state, and a signal does not flow to the ground side. On the other hand, when an excessive voltage is applied, for example, when static electricity is applied from an antenna of a mobile phone or the like, a discharge is generated between the discharge electrodes of the ESD protection device, and the static electricity can be guided to the ground side. Thereby, a voltage due to static electricity is not applied to a circuit subsequent to the ESD device, and the circuit can be protected.

例えば、図10の分解斜視図と図11の断面図とに示すESD保護デバイスは、絶縁性セラミックシート2が積層されるセラミック多層基板7内に空洞部5が形成され、外部電極1と導通した放電電極6が空洞部5内に対向配置され、その空洞部5に放電ガスが閉じ込められている。放電電極6間で絶縁破壊を起こす電圧が印加されると、空洞部5内において放電電極6間で放電が発生し、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる(例えば、特許文献1参照)。   For example, in the ESD protection device shown in the exploded perspective view of FIG. 10 and the cross-sectional view of FIG. 11, the cavity 5 is formed in the ceramic multilayer substrate 7 on which the insulating ceramic sheet 2 is laminated, and is electrically connected to the external electrode 1. A discharge electrode 6 is disposed oppositely in the cavity 5, and a discharge gas is confined in the cavity 5. When a voltage causing dielectric breakdown is applied between the discharge electrodes 6, a discharge is generated between the discharge electrodes 6 in the cavity 5, and an excessive voltage is guided to the ground by the discharge, thereby protecting the subsequent circuit. (For example, refer to Patent Document 1).

特開2001−43954号公報JP 2001-43954 A

このESD保護デバイスには、高電圧の静電気が連続して繰り返し印加された場合、放電電極が溶け出し、放電電極間でショートしたり、あるいは放電電極間の間隔が大きくなり、放電開始電圧が大きくなるという問題を有する。   In this ESD protection device, when high voltage static electricity is continuously applied repeatedly, the discharge electrodes are melted and short-circuited between the discharge electrodes, or the interval between the discharge electrodes is increased, and the discharge start voltage is increased. Have the problem of becoming.

本発明は、かかる実情に鑑み、ESD保護機能の信頼性を向上することができるESD保護装置を提供しようとするものである。   In view of such circumstances, the present invention intends to provide an ESD protection device capable of improving the reliability of the ESD protection function.

本発明は、上記課題を解決するために、以下のように構成したESD保護装置を提供する。   In order to solve the above problems, the present invention provides an ESD protection device configured as follows.

ESD保護装置は、(a)セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、(b)少なくとも1つの前記絶縁層の主面間を貫通するように形成された第1の接続導体と、(c)前記第1の接続導体が形成された前記絶縁層の前記主面に沿って前記第1の接続導体と接続するように形成され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、(d)前記混合部に接続され、前記混合部が形成された前記絶縁層の前記主面に沿って形成された、又は前記混合部が形成された前記絶縁層若しくは前記混合部が形成された前記絶縁層に隣接する前記絶縁層の主面間を貫通するように形成された、導電性を有する第2の接続導体とを備えている。   The ESD protection device includes: (a) a ceramic multilayer substrate in which a plurality of insulating layers made of a ceramic material are stacked; and (b) a first connection formed so as to penetrate between main surfaces of at least one of the insulating layers. A conductor, and (c) formed so as to be connected to the first connection conductor along the main surface of the insulating layer on which the first connection conductor is formed, (i) a metal and a semiconductor, (ii) Metal and ceramic, (iii) metal and semiconductor and ceramic, (iv) semiconductor and ceramic, (v) semiconductor, (vi) metal coated with inorganic material, (vii) metal and semiconductor coated with inorganic material, ( viii) a mixed portion in which a material containing at least one of a metal and a ceramic coated with an inorganic material, (ix) a metal, a semiconductor and a ceramic coated with an inorganic material are dispersed; and (d) the mixed portion. Connected to The insulating layer formed along the main surface of the insulating layer in which the mixed portion is formed, or the insulating layer in which the mixed portion is formed or the insulating layer adjacent to the insulating layer in which the mixed portion is formed And a conductive second connection conductor formed so as to penetrate between the main surfaces.

上記構成において、第1の接続導体と第2の接続導体との間に混合部が形成される。第1の接続導体と第2の接続導体との間に所定以上の大きさの電圧が印加されたときに、混合部において放電を発生させることができる。   In the above configuration, the mixing portion is formed between the first connection conductor and the second connection conductor. When a voltage of a predetermined level or higher is applied between the first connection conductor and the second connection conductor, a discharge can be generated in the mixing portion.

上記構成によれば、混合部を介して配置された放電電極の少なくとも一方を層間接続導体とすることで、静電気印加時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体を介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けられるため、設計の自由度を上げることができる。   According to the above configuration, at least one of the discharge electrodes disposed via the mixing unit is an interlayer connection conductor, so that the heat generated when applying static electricity is higher than that of the in-plane connection conductor. It is possible to dissipate heat through the metal, suppress a temperature rise due to repeated discharge, and prevent the discharge electrode from melting. Furthermore, since the mixing portion can be provided at an arbitrary position in the stacking direction with respect to the interlayer connection conductor, the degree of design freedom can be increased.

好ましくは、前記第1の接続導体と、前記混合部と、前記第2の接続導体とに接するように、空洞が形成されている。   Preferably, a cavity is formed so as to be in contact with the first connection conductor, the mixing portion, and the second connection conductor.

この場合、空洞を形成することで気中放電を生じさせることができ、ESD特性をさらに向上させることができる。   In this case, air discharge can be generated by forming the cavity, and the ESD characteristics can be further improved.

好ましくは、前記混合部は、分散された金属材料と半導体材料とを含む。   Preferably, the mixing unit includes a dispersed metal material and a semiconductor material.

この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。   In this case, since the metal material and the semiconductor material are dispersed in the mixing portion where the discharge occurs, electrons easily move, and a discharge phenomenon can be generated more efficiently and the ESD response can be improved.

また、放電電極間の間隔のばらつきによるESD応答性の変動を小さくでき、ESD特性の調整や安定性が容易になる。   Further, the variation in the ESD response due to the variation in the interval between the discharge electrodes can be reduced, and the adjustment and stability of the ESD characteristics are facilitated.

好ましい一態様において、前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛である。   In a preferred embodiment, the semiconductor material dispersed in the mixing part is silicon carbide or zinc oxide.

好ましくは、前記混合部において、絶縁性を有する無機材料により被覆された金属材料が、分散している。   Preferably, in the mixing portion, a metal material coated with an insulating inorganic material is dispersed.

この場合、混合部内の金属材料同士は、無機材料の被覆によって、直接接することがないため、金属材料同士がつながってショートが発生する可能性が低下する。   In this case, since the metal materials in the mixing portion are not in direct contact with each other due to the coating of the inorganic material, the possibility that the metal materials are connected to each other to cause a short circuit is reduced.

好ましくは、前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞との間との少なくとも一方に延在するシール層をさらに備えている   Preferably, a seal layer is further provided that extends between at least one of the insulating layer and the mixing portion and between the insulating layer and the cavity.

この場合、セラミック多層基板中のガラス成分が混合部に浸透することを防止することができる。   In this case, the glass component in the ceramic multilayer substrate can be prevented from penetrating into the mixing portion.

好ましくは、前記第2の接続導体は、前記第1の接続導体が貫通する少なくとも1つの前記絶縁層を貫通するように形成される。前記空洞は、第1及び第2の接続導体が貫通する当該絶縁層に、前記第1及び第2の接続導体の間をつなぐように形成される。前記混合部は、前記第1及び第2の接続導体が貫通する当該絶縁層の両側に隣接する他の前記絶縁層の当該絶縁層側の主面に沿って形成され、前記空洞部に接する。   Preferably, the second connection conductor is formed so as to penetrate at least one insulating layer through which the first connection conductor penetrates. The cavity is formed so as to connect between the first and second connection conductors in the insulating layer through which the first and second connection conductors penetrate. The mixed portion is formed along a main surface on the insulating layer side of another insulating layer adjacent to both sides of the insulating layer through which the first and second connecting conductors penetrate, and is in contact with the cavity portion.

この場合、層間接続導体である第1及び第2の接続導体は、混合部で接続されるだけでなく、空洞を介して互いに対向するので、より確実に放電を発生させることができる。   In this case, the first and second connection conductors, which are interlayer connection conductors, are not only connected at the mixing portion, but also face each other through the cavity, so that discharge can be generated more reliably.

好ましくは、前記第1及び第2の接続導体の少なくとも一方が、複数の引き出し電極により外部端子と接続されている。   Preferably, at least one of the first and second connection conductors is connected to an external terminal by a plurality of lead electrodes.

この場合、ESD保護装置は、複数の引き出し電極の一部が断線した場合であっても、他の引き出し電極を利用して安定して放電を行うことができる。   In this case, the ESD protection apparatus can stably discharge using the other extraction electrodes even when some of the plurality of extraction electrodes are disconnected.

本発明によれば、ESD保護機能の信頼性を向上することができる。   According to the present invention, the reliability of the ESD protection function can be improved.

ESD保護装置の断面図である。(実施例1)It is sectional drawing of an ESD protection apparatus. Example 1 ESD保護装置の断面図である。(実施例2)It is sectional drawing of an ESD protection apparatus. (Example 2) ESD保護装置の断面図である。(実施例2の変形例)It is sectional drawing of an ESD protection apparatus. (Modification of Example 2) 混合部の組織を模式的に示す概略図である。(実施例2)It is the schematic which shows the structure | tissue of a mixing part typically. (Example 2) ESD保護装置の断面図である。(実施例3)It is sectional drawing of an ESD protection apparatus. (Example 3) ESD保護装置の製造工程を示す断面図である。(実施例3)It is sectional drawing which shows the manufacturing process of an ESD protection apparatus. (Example 3) ESD保護装置の断面図である。(実施例4)It is sectional drawing of an ESD protection apparatus. Example 4 ESD保護装置の断面図である。(実施例5)It is sectional drawing of an ESD protection apparatus. (Example 5) ESD保護装置の断面図である。(実施例6)It is sectional drawing of an ESD protection apparatus. (Example 6) ESD保護装置の分解斜視図である。(従来例)It is a disassembled perspective view of an ESD protection apparatus. (Conventional example) ESD保護装置の断面図である。(従来例)It is sectional drawing of an ESD protection apparatus. (Conventional example)

以下、本発明の実施の形態について、図1〜図6を参照しながら説明する。   Embodiments of the present invention will be described below with reference to FIGS.

<実施例1> 実施例1のESD保護装置10xについて、図1を参照しながら説明する。   <Example 1> An ESD protection apparatus 10x of Example 1 will be described with reference to FIG.

図1は、ESD保護装置10xの断面図である。図1に示すように、ESD保護装置10xは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20xと、第1及び第2の面内接続導体14x,16xと、第1及び第2の層間接続導体17a,17bとが形成されている。   FIG. 1 is a cross-sectional view of the ESD protection device 10x. As shown in FIG. 1, the ESD protection device 10 x includes a mixing unit 20 x, a first and a second in a ceramic multilayer substrate 12 in which first to fourth insulating layers 31 to 34 made of a ceramic material are stacked. In-plane connection conductors 14x and 16x, and first and second interlayer connection conductors 17a and 17b are formed.

第2及び第3の絶縁層32,33には、それぞれの上下の主面間を貫通するビアホール(貫通孔)32p,33pが形成されている。ビアホール32p,33p内には、それぞれ、第1及び第2の層間接続導体17a,17bが形成されている。第1及び第2の層間接続導体17a,17bは、互いに対向する端面同士が接続されている。   In the second and third insulating layers 32 and 33, via holes (through holes) 32p and 33p penetrating between the upper and lower main surfaces are formed. First and second interlayer connection conductors 17a and 17b are formed in the via holes 32p and 33p, respectively. The first and second interlayer connection conductors 17a and 17b are connected to each other at their opposite end faces.

混合部20xは、第1の層間接続導体17aが形成された第2の絶縁層32の上の主面に沿って形成され、第1の層間接続導体17aに接続されている。第1の層間接続導体17aは、第1の接続導体である。   The mixing portion 20x is formed along the main surface on the second insulating layer 32 on which the first interlayer connection conductor 17a is formed, and is connected to the first interlayer connection conductor 17a. The first interlayer connection conductor 17a is a first connection conductor.

第1の面内接続導体14xは、第1の層間接続導体17aが形成された第2の絶縁層32の上の主面に沿って形成されている。第1の面内接続導体14xは、混合部20xに接続されている。第1の面内接続導体14xは、第2の接続導体である。第1の面内接続導体14xは、セラミック多層基板12の一方の側面12qまで形成されている。   The first in-plane connection conductor 14x is formed along the main surface on the second insulating layer 32 on which the first interlayer connection conductor 17a is formed. The first in-plane connection conductor 14x is connected to the mixing unit 20x. The first in-plane connection conductor 14x is a second connection conductor. The first in-plane connection conductor 14 x is formed up to one side surface 12 q of the ceramic multilayer substrate 12.

図示していないが、混合部20xに接続される第2の接続導体は、第1の面内接続導体14xではなく、第1又は第2の絶縁層31,32の主面間を貫通するように形成された層間接続導体に接続されてもよい。また、後述する図3と同様に、混合部20xの端部が、第1の層間接続導体17aの端面や第1の面内接続導体14xの端部に重なるように接続されてもよい。   Although not shown, the second connection conductor connected to the mixing unit 20x is not the first in-plane connection conductor 14x, but penetrates between the main surfaces of the first or second insulating layers 31 and 32. It may be connected to the interlayer connection conductor formed in the above. Further, similarly to FIG. 3 described later, the end portion of the mixing portion 20x may be connected so as to overlap the end surface of the first interlayer connection conductor 17a and the end portion of the first in-plane connection conductor 14x.

第2の面内接続導体16xは、第3及び第4の絶縁層33,34の間に、第3及び第4の絶縁層33,34の互いに対向する主面に沿って形成されている。第2の面内接続導体16xは、第2の層間接続導体17bに接続されている。第2の面内接続導体16xは、セラミック多層基板12の他方の側面12pまで形成されている。   The second in-plane connection conductor 16x is formed between the third and fourth insulating layers 33 and 34 along the main surfaces of the third and fourth insulating layers 33 and 34 facing each other. The second in-plane connection conductor 16x is connected to the second interlayer connection conductor 17b. The second in-plane connection conductor 16x is formed up to the other side surface 12p of the ceramic multilayer substrate 12.

セラミック多層基板12の側面12p,12qには、それぞれ、外部端子16s,14sが形成されている。一方の外部端子16sは、第2の面内接続導体16xに接続されている。他方の外部端子14sは、第1の面内接続導体14xに接続されている。   External terminals 16 s and 14 s are formed on the side surfaces 12 p and 12 q of the ceramic multilayer substrate 12, respectively. One external terminal 16s is connected to the second in-plane connection conductor 16x. The other external terminal 14s is connected to the first in-plane connection conductor 14x.

第1及び第2の面内接続導体14x,16xと、第1及び第2の層間接続導体17a,17bと、第1及び第2の外部端子14s,16sとは、導電性を有する。   The first and second in-plane connection conductors 14x and 16x, the first and second interlayer connection conductors 17a and 17b, and the first and second external terminals 14s and 16s have conductivity.

混合部20xは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。   The mixing unit 20x includes (i) metal and semiconductor, (ii) metal and ceramic, (iii) metal and semiconductor and ceramic, (iv) semiconductor and ceramic, (v) semiconductor, and (vi) metal coated with an inorganic material. (Vii) a metal and semiconductor coated with an inorganic material, (viii) a metal and ceramic coated with an inorganic material, and (ix) a material comprising at least one of a metal, semiconductor and ceramic coated with an inorganic material Are dispersed, and as a whole, have insulating properties.

ESD保護装置10xは、混合部20xを介して配置された放電電極14x,17aの少なくとも一方17aを層間接続導体とすることで、静電気印加時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体を介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。この場合、層間接続導体17a側の外部端子16sをグランドに接続することにより、放熱性を上げることができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けられるため、設計の自由度を上げることができる。   The ESD protection device 10x uses at least one of the discharge electrodes 14x and 17a arranged via the mixing unit 20x as an interlayer connection conductor, so that heat generated when static electricity is applied is more efficient than the in-plane connection conductor. It is possible to dissipate heat through the good interlayer connection conductor, suppress the temperature rise due to repeated discharge, and prevent the discharge electrode from melting. In this case, heat dissipation can be improved by connecting the external terminal 16s on the side of the interlayer connection conductor 17a to the ground. Furthermore, since the mixing portion can be provided at an arbitrary position in the stacking direction with respect to the interlayer connection conductor, the degree of design freedom can be increased.

<実施例2> 実施例2のESD保護装置10について、図2〜図4を参照しながら説明する。   <Example 2> An ESD protection apparatus 10 of Example 2 will be described with reference to FIGS.

図2は、ESD保護装置10の断面図である。図2に示すように、ESD保護装置10は、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20a,20bと、第1乃至第3の面内接続導体14a,14b,16と、第1及び第2の層間接続導体17a,17bとが形成されている。   FIG. 2 is a cross-sectional view of the ESD protection device 10. As shown in FIG. 2, the ESD protection apparatus 10 includes a mixing unit 20a, 20b, a first unit to a second unit in a ceramic multilayer substrate 12 in which first to fourth insulating layers 31 to 34 made of a ceramic material are stacked. Third in-plane connection conductors 14a, 14b, 16 and first and second interlayer connection conductors 17a, 17b are formed.

第2及び第3の絶縁層32,33には、それぞれの上下の主面間を貫通するビアホール(貫通孔)32p,33pが形成されている。ビアホール32p,33p内には、それぞれ、第1及び第2の層間接続導体17a,17bが形成されている。第1及び第2の層間接続導体17a,17bは、互いに対向する端面同士が接続されている。   In the second and third insulating layers 32 and 33, via holes (through holes) 32p and 33p penetrating between the upper and lower main surfaces are formed. First and second interlayer connection conductors 17a and 17b are formed in the via holes 32p and 33p, respectively. The first and second interlayer connection conductors 17a and 17b are connected to each other at their opposite end faces.

第1及び第2の混合部20a,20bは、それぞれ、第1の層間接続導体17aが形成された第2の絶縁層32の上下の主面に沿って形成され、第1の層間接続導体17aに接続されている。第1の層間接続導体17aは、第1の接続導体である。   The first and second mixing portions 20a and 20b are respectively formed along the upper and lower main surfaces of the second insulating layer 32 on which the first interlayer connection conductor 17a is formed, and the first interlayer connection conductor 17a. It is connected to the. The first interlayer connection conductor 17a is a first connection conductor.

第1及び第2の面内接続導体14a,14bは、それぞれ、第1の層間接続導体17aが形成された第2の絶縁層32の上下の主面に沿って形成されている。第1及び第2の面内接続導体14a,14bは、それぞれ、第1及び第2の混合部20a,20bに接続されている。第1及び第2の面内接続導体14a,14bは、第2の接続導体である。第1及び第2の面内接続導体14a,4bは、それぞれ、セラミック多層基板12の一方の側面12qまで形成されている。   The first and second in-plane connection conductors 14a and 14b are respectively formed along the upper and lower main surfaces of the second insulating layer 32 on which the first interlayer connection conductor 17a is formed. The first and second in-plane connection conductors 14a and 14b are connected to the first and second mixing portions 20a and 20b, respectively. The first and second in-plane connection conductors 14a and 14b are second connection conductors. The first and second in-plane connection conductors 14a and 4b are formed up to one side surface 12q of the ceramic multilayer substrate 12, respectively.

図示していないが、第1の混合部20aに接続される第2の接続導体は、第1の面内接続導体14aではなく、第1又は第2の絶縁層31,32の主面間を貫通するように形成された層間接続導体に接続されてもよい。第2の混合部20bに接続される第2の接続導体は、第2の面内接続導体14bではなく、第2又は第3の絶縁層32,33の主面間を貫通するように形成された層間接続導体に接続されてもよい。   Although not shown, the second connection conductor connected to the first mixing portion 20a is not the first in-plane connection conductor 14a but between the main surfaces of the first or second insulating layers 31 and 32. You may connect to the interlayer connection conductor formed so that it might penetrate. The second connection conductor connected to the second mixing unit 20b is formed not to penetrate the second in-plane connection conductor 14b but between the main surfaces of the second or third insulating layers 32 and 33. It may be connected to the interlayer connection conductor.

第3の面内接続導体16は、第3及び第4の絶縁層33,34の間に、第3及び第4の絶縁層33,34の互いに対向する主面に沿って形成されている。第3の面内接続導体16は、第2の層間接続導体17bに接続されている。第3の面内接続導体16は、セラミック多層基板12の他方の側面12pまで形成されている。   The third in-plane connection conductor 16 is formed between the third and fourth insulating layers 33 and 34 along the main surfaces of the third and fourth insulating layers 33 and 34 facing each other. The third in-plane connection conductor 16 is connected to the second interlayer connection conductor 17b. The third in-plane connection conductor 16 is formed up to the other side surface 12 p of the ceramic multilayer substrate 12.

セラミック多層基板12の側面12p,12qには、それぞれ、外部端子14s,16sが形成されている。一方の外部端子16sは、第3の面内接続導体16に接続されている。他方の外部端子14sは、第1及び第2の面内接続導体14a,14bに接続されている。   External terminals 14 s and 16 s are formed on the side surfaces 12 p and 12 q of the ceramic multilayer substrate 12, respectively. One external terminal 16 s is connected to the third in-plane connection conductor 16. The other external terminal 14s is connected to the first and second in-plane connection conductors 14a and 14b.

図2では、第1及び第2の混合部20a,20bの両端が、第1の層間接続導体17aの外周と第1及び第2の面内接続導体14a,14bの端縁とに接するように接続されている場合を例示しているが、図3の透視図に示すように、第1及び第2の混合部20a,20bの端部が、第1の層間接続導体17aの端面や第1及び第2の面内接続導体14a,14bの端部に重なるように接続されてもよい。   In FIG. 2, both ends of the first and second mixing portions 20a and 20b are in contact with the outer periphery of the first interlayer connection conductor 17a and the edges of the first and second in-plane connection conductors 14a and 14b. Although the case where it is connected is illustrated, as shown in the perspective view of FIG. 3, the end portions of the first and second mixing portions 20a and 20b are connected to the end surface of the first interlayer connection conductor 17a and the first end portion. The second in-plane connection conductors 14a and 14b may be connected so as to overlap the end portions.

第1乃至第3の面内接続導体14a,14b,16と、第1及び第2の層間接続導体17a,17bと、第1及び第2の外部端子14s,16sとは、導電性を有する。   The first to third in-plane connection conductors 14a, 14b, and 16, the first and second interlayer connection conductors 17a and 17b, and the first and second external terminals 14s and 16s have conductivity.

混合部20a,20bは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。   The mixing portions 20a and 20b are coated with (i) metal and semiconductor, (ii) metal and ceramic, (iii) metal and semiconductor and ceramic, (iv) semiconductor and ceramic, (v) semiconductor, and (vi) inorganic material. (Vii) a metal and semiconductor coated with an inorganic material, (viii) a metal and ceramic coated with an inorganic material, and (ix) a metal, semiconductor and ceramic coated with an inorganic material. The contained material is dispersed, and as a whole, it has insulating properties.

例えば図4の模式図に組織を模式的に示すように、混合部20a,20bは、絶縁性を有する無機材料82により被覆(コート)された金属材料80と、半導体材料84と、空隙88とが分散している。例えば、金属材料80は直径2〜3μmのCu粒子であり、無機材料82は直径1μm以下のAl粒子であり、半導体材料84は、炭化ケイ素、酸化亜鉛などのいずれかである。 For example, as schematically shown in the schematic diagram of FIG. 4, the mixing portions 20 a and 20 b include a metal material 80 coated (coated) with an insulating inorganic material 82, a semiconductor material 84, and a void 88. Are dispersed. For example, the metal material 80 is Cu particles having a diameter of 2 to 3 μm, the inorganic material 82 is Al 2 O 3 particles having a diameter of 1 μm or less, and the semiconductor material 84 is any one of silicon carbide, zinc oxide, and the like.

無機材料と半導体材料は、焼成時に反応し、焼成後には変質する可能性がある。また、半導体材料とセラミック多層基板を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。   An inorganic material and a semiconductor material react at the time of baking, and may change in quality after baking. In addition, the ceramic powder constituting the semiconductor material and the ceramic multilayer substrate also reacts during firing and may be altered after firing.

金属材料が無機材料によりコートされていない場合には、焼成前の状態ですでに金属材料同士が接している可能性があり、金属材料同士がつながってショートが発生する可能性がある。これに対し、金属材料が無機材料によりコートされていると、焼成前に金属材料同士が接する可能性がない。また、焼成後にたとえ無機材料が変質したとしても、金属材料同士が離間している状態が保持される。そのため、金属材料が無機材料にコートされていることによって、金属材料同士がつながってショートが発生する可能性が低下する。   When the metal material is not coated with an inorganic material, the metal materials may already be in contact with each other before firing, and the metal materials may be connected to each other to cause a short circuit. On the other hand, when the metal material is coated with an inorganic material, there is no possibility that the metal materials contact each other before firing. Further, even if the inorganic material is altered after firing, the state in which the metal materials are separated from each other is maintained. Therefore, when the metal material is coated on the inorganic material, the possibility that the metal materials are connected to each other to cause a short circuit is reduced.

なお、無機材料によりコートされた金属材料に代えて、金属材料と、半導体やセラミック又はその組み合わせにより、混合部となる材料を構成してもよい。また、金属材料を用いず、半導体だけ、又は半導体とセラミックだけ、さらに無機材料によりコートされた金属材料だけで、混合部となる材料を構成してもよい。   Note that, instead of a metal material coated with an inorganic material, a material that becomes a mixed portion may be formed of a metal material, a semiconductor, ceramic, or a combination thereof. Moreover, the material which becomes a mixing part may be comprised only with a semiconductor without using a metal material, only with a semiconductor, or only with a semiconductor and a ceramic, and also with a metal material coated with an inorganic material.

図2に示したESD保護装置10は、外部端子14s,16sから所定値以上の電圧が印加されると、層間接続導体17aと、第1及び第2の面内接続導体14a,14bとの間において、混合部20a,20bを介して放電が発生する。   2 is applied between the interlayer connection conductor 17a and the first and second in-plane connection conductors 14a and 14b when a voltage of a predetermined value or more is applied from the external terminals 14s and 16s. , Discharge occurs through the mixing portions 20a and 20b.

放電開始電圧は、第1及び第2の混合部20a,20bを介して第1の層間接続導体17aと第1及び第2の面内接続導体14a,14bとがそれぞれ対向する部分の長さ(すなわち、放電幅)や、混合部20a,20bを介して対向する層間接続導体17aと、第1及び第2の面内接続導体14a,14bとの間隔(すなわち、放電ギャップ)や、混合部20a,20bの厚みや、混合部20a,20bに含まれる材料の量や種類などを調整することにより、所望の値に設定することができる。   The discharge start voltage is the length of the portion where the first interlayer connection conductor 17a and the first and second in-plane connection conductors 14a and 14b face each other via the first and second mixing portions 20a and 20b ( That is, the discharge width), the interval between the interlayer connection conductor 17a opposed via the mixing portions 20a and 20b, and the first and second in-plane connection conductors 14a and 14b (that is, the discharge gap), and the mixing portion 20a. , 20b, and the amount and type of material contained in the mixing sections 20a, 20b can be set to desired values.

第1及び第2の混合部20a,20bは、第1及び第2の面内接続導体14a,14bと第1の層間接続導体17aとの間に並列に接続されているため、一方が故障しても、他方は機能する。そのため、ESD保護機能の信頼性を向上することができる。   Since the first and second mixing portions 20a and 20b are connected in parallel between the first and second in-plane connection conductors 14a and 14b and the first interlayer connection conductor 17a, one of them fails. But the other works. Therefore, the reliability of the ESD protection function can be improved.

また、混合部20a,20bと第1及び第2の面内接続導体14a,14bの一方主面、及び第1の層間接続導体17aの外周又は端面に接するように空洞を設けてもよい。空洞を形成することで気中放電を発生させることができ、ESD特性をさらに向上させることができる。   In addition, a cavity may be provided so as to be in contact with one main surface of the mixing portions 20a, 20b, the first and second in-plane connection conductors 14a, 14b, and the outer periphery or end surface of the first interlayer connection conductor 17a. By forming the cavity, air discharge can be generated, and ESD characteristics can be further improved.

第1及び第2の混合部20a,20bは、面内接続導体14a,14a,16と同様に、厚膜の印刷工法にて形成することができるため、容易に形成でき、厚みの調整も容易である。第1及び第2の混合部20a,20bは、セラミック多層基板の任意の絶縁層の主面に沿って形成できるため、混合部20a,20bの配置設計の自由度が上がる。   Since the first and second mixing portions 20a and 20b can be formed by a thick film printing method in the same manner as the in-plane connection conductors 14a, 14a and 16, they can be easily formed and the thickness can be easily adjusted. It is. Since the 1st and 2nd mixing parts 20a and 20b can be formed along the main surface of the arbitrary insulating layers of a ceramic multilayer substrate, the freedom degree of arrangement design of mixing parts 20a and 20b goes up.

第1及び第2の混合部20a,20bは、金属材料のみならず、半導体材料が含有されているので、金属材料の含有量が少なくても、所望とするESD応答性を得ることができる。そして、金属材料同士が接触することによるショート発生を抑制することができる。   Since the first and second mixing portions 20a and 20b contain not only a metal material but also a semiconductor material, the desired ESD response can be obtained even if the content of the metal material is small. And generation | occurrence | production of the short circuit by metal materials contacting can be suppressed.

第1及び第2の混合部20a,20bに含まれる材料の成分中に、セラミック多層基板12を構成する材料の一部又は全部と同じものが含まれてもよい。同じものが含まれると、焼成時の第1及び第2の混合部20a,20bの収縮挙動等をセラミック多層基板12に合わせることが容易になり、第1及び第2の混合部20a,20bのセラミック多層基板12への密着性が向上し、焼成時における第1及び第2の混合部20a,20bの剥離が発生しにくくなる。また、ESD繰り返し耐性も向上する。また、使用する材料の種類を少なくすることができる。   In the components of the material included in the first and second mixing portions 20a and 20b, the same or a part of the material constituting the ceramic multilayer substrate 12 may be included. If the same material is included, it becomes easy to match the shrinkage behavior of the first and second mixing portions 20a and 20b to the ceramic multilayer substrate 12 during firing, and the first and second mixing portions 20a and 20b Adhesion to the ceramic multilayer substrate 12 is improved, and peeling of the first and second mixing portions 20a and 20b during firing is less likely to occur. In addition, ESD repeatability is improved. In addition, the types of materials used can be reduced.

第1及び第2の混合部20a,20bに含まれる金属材料は、第1乃至第3の面内接続導体14a,14b,16と同じものであっても、異なるものであってもよい。同じものにすれば、第1及び第2の混合部20a,20bの収縮挙動等を第1乃至第3の面内接続導体14a,14b,16に合わせることが容易になり、使用する材料の種類を少なくすることができる。   The metal material contained in the first and second mixing portions 20a, 20b may be the same as or different from the first to third in-plane connection conductors 14a, 14b, 16. If they are the same, it becomes easy to match the shrinkage behavior of the first and second mixing portions 20a, 20b with the first to third in-plane connection conductors 14a, 14b, 16, and the type of material used. Can be reduced.

次に、ESD保護装置10の製造方法を説明する。   Next, a method for manufacturing the ESD protection apparatus 10 will be described.

(1)材料の準備
セラミック多層基板12の第1乃至第4の絶縁層31〜34になるセラミックグリーンシートを準備する。セラミック多層基板12の材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、800−1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、第1乃至第4の絶縁層31〜34になる厚さ50μmのセラミックグリーンシートを得る。
(1) Preparation of material A ceramic green sheet to be the first to fourth insulating layers 31 to 34 of the ceramic multilayer substrate 12 is prepared. As the ceramic material used as the material of the ceramic multilayer substrate 12, a material having a composition centered on Ba, Al, and Si is used. Each raw material is prepared and mixed so as to have a predetermined composition, and calcined at 800-1000 ° C. The obtained calcined powder is pulverized with a zirconia ball mill for 12 hours to obtain a ceramic powder. To this ceramic powder, an organic solvent such as toluene and echinene is added and mixed. Further, a binder and a plasticizer are added and mixed to obtain a slurry. The slurry thus obtained is molded by the doctor blade method to obtain a ceramic green sheet having a thickness of 50 μm which becomes the first to fourth insulating layers 31 to 34.

また、第1乃至第3の面内接続導体14a,14b,16や第1及び第2の層間接続導体17a,17bを形成するための電極ペーストを準備する。平均粒径約1.5μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。   In addition, an electrode paste for forming the first to third in-plane connection conductors 14a, 14b, 16 and the first and second interlayer connection conductors 17a, 17b is prepared. An electrode paste is obtained by adding a solvent to a binder resin composed of 80 wt% Cu powder having an average particle size of about 1.5 μm and ethyl cellulose, and stirring and mixing with a roll.

また、第1及び第2の混合部20a,20bを形成するための混合ペーストを準備する。混合ペーストは、平均粒径約2μmのAlコートCu粉と、半導体材料として平均粒径1μmの炭化ケイ素(SiC)を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。混合ペーストは、バインダー樹脂と溶剤を20wt%とし、残りの80wt%をAlコートCu粉と炭化ケイ素とする。 Further, a mixed paste for forming the first and second mixing portions 20a and 20b is prepared. The mixed paste is prepared by mixing Al 2 O 3 coated Cu powder with an average particle size of about 2 μm and silicon carbide (SiC) with an average particle size of 1 μm as a semiconductor material at a predetermined ratio, adding a binder resin and a solvent, Obtained by stirring and mixing. In the mixed paste, the binder resin and the solvent are 20 wt%, and the remaining 80 wt% is Al 2 O 3 coated Cu powder and silicon carbide.

(2)スクリーン印刷による混合ペースト、電極ペーストの塗布
第2及び第3の絶縁層32,33になるセラミックグリーンシートに、レーザや金型を用いて、主面間を貫通するビアホールを形成した後、ビアホール内に、スクリーン印刷により混合ペーストを充填して、第1及び第2の層間接続導体17a,17bになる部分を形成する。
(2) Application of mixed paste and electrode paste by screen printing After forming a via hole penetrating between main surfaces in a ceramic green sheet to be the second and third insulating layers 32 and 33 using a laser or a mold Then, the via paste is filled with the mixed paste by screen printing to form the first and second interlayer connection conductors 17a and 17b.

次いで、第2及び第3の絶縁層32,33になるセラミックグリーンシートの上に、それぞれ、混合ペーストをスクリーン印刷にて塗布して、第1及び第2の混合部20a,20bになる部分を形成する。第1の混合部20aになる部分を、第1の絶縁層31になるセラミックグリーンシートの上に形成してもよい。第2の混合部20bになる部分を、第2の絶縁層32になるセラミックグリーンシートの上に形成してもよい。   Next, a mixed paste is applied by screen printing on the ceramic green sheets to be the second and third insulating layers 32 and 33, and the portions to be the first and second mixing portions 20a and 20b are respectively applied. Form. The portion that becomes the first mixing portion 20 a may be formed on the ceramic green sheet that becomes the first insulating layer 31. The portion that becomes the second mixing portion 20 b may be formed on the ceramic green sheet that becomes the second insulating layer 32.

次いで、第2乃至第4の絶縁層32,33,34になるセラミックグリーンシートの上に、電極ペーストをスクリーン印刷にて塗布して、第1乃至第3の面内接続導体14a,14b,16になる部分を形成する。第1の面内接続導体14aになる部分を、第1の絶縁層31になるセラミックグリーンシート上に形成してもよい。第2の面内接続導体14bになる部分を、第2の絶縁層32になるセラミックグリーンシート上に形成してもよい。第3の面内接続導体16になる部分を、第3の絶縁層33になるセラミックグリーンシート上に形成してもよい。   Next, an electrode paste is applied by screen printing on the ceramic green sheets to be the second to fourth insulating layers 32, 33, 34, and the first to third in-plane connection conductors 14a, 14b, 16 are applied. Form the part to be. The portion that becomes the first in-plane connection conductor 14 a may be formed on the ceramic green sheet that becomes the first insulating layer 31. The portion that becomes the second in-plane connection conductor 14 b may be formed on the ceramic green sheet that becomes the second insulating layer 32. A portion that becomes the third in-plane connection conductor 16 may be formed on a ceramic green sheet that becomes the third insulating layer 33.

第1乃至第3の面内接続導体14a,14a,16になる部分を形成した後に、第1及び第2の混合部20a,20bになる部分を形成してもよい。   After forming the first to third in-plane connection conductors 14a, 14a, and 16 portions, the portions to be the first and second mixing portions 20a and 20b may be formed.

混合部20a,20bと第1及び第2の面内接続導体14a,14bの一方主面、及び第1の層間接続導体17aの外周又は端面に接するように空洞を設ける場合は、先に形成した混合部20a,20bになる部分、面内接続導体14a,14bになる部分の上に消失性の樹脂ペースト(例えばアクリルペースト、カーボンペーストなど)をスクリーン印刷にて形成する。   In the case where a cavity is provided so as to be in contact with one main surface of the mixing portions 20a, 20b and the first and second in-plane connection conductors 14a, 14b and the outer periphery or end surface of the first interlayer connection conductor 17a, it is formed first. A vanishing resin paste (for example, an acrylic paste, a carbon paste, etc.) is formed by screen printing on the portions to be the mixing portions 20a and 20b and the portions to be the in-plane connection conductors 14a and 14b.

(3)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
(3) Lamination and pressure bonding In the same manner as a normal ceramic multilayer substrate, ceramic green sheets are stacked and pressure bonded.

(4)カット、端面電極塗布
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、端面に電極ペーストを塗布し、外部端子を形成する。
(4) Cut, end face electrode application Like a chip-type electronic component such as an LC filter, it is cut with a micro cutter and divided into chips. Thereafter, electrode paste is applied to the end face to form external terminals.

(5)焼成
次いで、通常のセラミック多層基板と同様に、N雰囲気中で焼成する。酸化しない電極材料(Agなど)の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤が消失する。これにより、AlコートCuと、SiCと、空隙とが分散した第1及び第2の混合部20a,20bが形成される。
(5) Firing Next, firing is performed in an N 2 atmosphere in the same manner as a normal ceramic multilayer substrate. In the case of an electrode material (such as Ag) that does not oxidize, an air atmosphere may be used. By firing, the organic solvent in the ceramic green sheet and the binder resin and solvent in the mixed paste disappear. Thereby, the 1st and 2nd mixing parts 20a and 20b in which Al 2 O 3 coated Cu, SiC, and voids are dispersed are formed.

(6)めっき
LCフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ni−Snメッキを行う。
(6) Plating As with a chip-type electronic component such as an LC filter, electrolytic Ni—Sn plating is performed on the external terminals.

以上により、断面が図2のように構成されたESD保護デバイス10が完成する。   Thus, the ESD protection device 10 whose cross section is configured as shown in FIG. 2 is completed.

なお、半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は2種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやBAS材等の抵抗材料と混合して使用してもよい。   Note that the semiconductor material is not particularly limited to the above materials. For example, metal semiconductors such as silicon and germanium, carbides such as silicon carbide, titanium carbide, zirconium carbide, molybdenum carbide and tungsten carbide, nitrides such as titanium nitride, zirconium nitride, chromium nitride, vanadium nitride and tantalum nitride, titanium silicide , Silicides such as zirconium silicide, tungsten silicide, molybdenum silicide, chromium silicide, chromium silicide, titanium boride, zirconium boride, chromium boride, lanthanum boride, molybdenum boride, tungsten boride, etc. Oxides such as borides, zinc oxide, and strontium titanate can be used. In particular, silicon carbide and zinc oxide are particularly preferable because they are relatively inexpensive and various particle size variations are commercially available. These semiconductor materials may be used alone or in admixture of two or more. Further, the semiconductor material may be used by appropriately mixing with a resistance material such as alumina or BAS material.

金属材料は、特に上記の材料に限定されるものではない。Cu、Ag、Pd、Pt、Al、Ni、W、Moや、これらの合金、これらの組合せでもよい。   The metal material is not particularly limited to the above materials. Cu, Ag, Pd, Pt, Al, Ni, W, Mo, alloys thereof, or combinations thereof may be used.

<実施例3> 実施例3のESD保護装置10aについて、図5及び図6を参照しながら説明する。   <Example 3> An ESD protection apparatus 10a of Example 3 will be described with reference to FIGS.

図5は、実施例3のESD保護装置10aの断面図である。図5に示すように、実施例3のESD保護装置10aは、実施例2のESD保護装置10と略同様に構成されている。以下では、実施例2と同じ構成部分には同じ符号を用い、実施例2との相違点を中心に説明する。   FIG. 5 is a cross-sectional view of the ESD protection apparatus 10a according to the third embodiment. As shown in FIG. 5, the ESD protection apparatus 10a according to the third embodiment is configured in substantially the same manner as the ESD protection apparatus 10 according to the second embodiment. In the following description, the same reference numerals are used for the same components as those in the second embodiment, and differences from the second embodiment will be mainly described.

図5に示すように、実施例3のESD保護装置10aは、実施例2の構成に加え、第1の混合部20aと第1及び第2の絶縁層31,32との間とにシール層22,24が形成され、第2の混合部20bと第2及び第3の絶縁層32,33との間とにシール層26,28が形成されている。シール層22,24,26,28は、セラミック多層基板12中のガラス成分が第1及び第2の混合部20a,20bに浸透することを防止する。シール層22,24,26,28は、絶縁性を有する。   As shown in FIG. 5, in addition to the configuration of the second embodiment, the ESD protection apparatus 10a of the third embodiment includes a seal layer between the first mixing unit 20a and the first and second insulating layers 31 and 32. 22 and 24 are formed, and seal layers 26 and 28 are formed between the second mixing portion 20b and the second and third insulating layers 32 and 33, respectively. The sealing layers 22, 24, 26, and 28 prevent the glass component in the ceramic multilayer substrate 12 from penetrating into the first and second mixing portions 20a and 20b. The seal layers 22, 24, 26, and 28 have insulating properties.

このような構成は、図6(a)〜(d)の断面図に示すように、第1乃至第4の絶縁層31〜34になるセラミックグリーンシートを形成し、積層、圧着、焼成することによって作製することができる。   In such a configuration, as shown in the cross-sectional views of FIGS. 6A to 6D, ceramic green sheets to be the first to fourth insulating layers 31 to 34 are formed, laminated, pressed, and fired. Can be produced.

すなわち、図6(b)及び(c)に示すように、第2及び第3の絶縁層32,33になるセラミックグリーンシートにビアホール32p,33pを形成し、ビアホール32p,33pに電極ペーストを充填して、第1及び第2の層間接続導体17a,17bになる部分を形成する。   That is, as shown in FIGS. 6B and 6C, via holes 32p and 33p are formed in the ceramic green sheets to be the second and third insulating layers 32 and 33, and electrode paste is filled in the via holes 32p and 33p. Thus, portions to be the first and second interlayer connection conductors 17a and 17b are formed.

次いで、図6(a)〜(c)に示すように、シール層形成用ペーストをスクリーン印刷した後、乾燥させることにより、第1乃至第3の絶縁層31〜33になるセラミックグリーンシートの互いに対向する面31t,32s,32t,33sに、シール層22,24,26,28を形成する。   Next, as shown in FIGS. 6A to 6C, after the seal layer forming paste is screen-printed and dried, the ceramic green sheets that become the first to third insulating layers 31 to 33 are mutually bonded. Seal layers 22, 24, 26, and 28 are formed on the opposing surfaces 31t, 32s, 32t, and 33s.

次いで、図6(b)及び(c)に示すように、第2及び第3の絶縁層32,33になるセラミックグリーンシートのシール層24,28の上に、混合ペーストを用いてスクリーン印刷することにより、第1及び第2の混合部20a,20bになる部分を形成する。   Next, as shown in FIGS. 6B and 6C, screen printing is performed on the ceramic green sheet sealing layers 24 and 28 to be the second and third insulating layers 32 and 33 using a mixed paste. Thus, the first and second mixing portions 20a and 20b are formed.

次いで、図6(b)〜(d)に示すように、第2乃至第4の絶縁層32〜34になるセラミックグリーンシートに、電極ペーストを用いて第1乃至第3の面内接続導体14a,14b,16を形成する。   Next, as shown in FIGS. 6B to 6D, the first to third in-plane connection conductors 14a are applied to the ceramic green sheets to be the second to fourth insulating layers 32 to 34 using electrode paste. , 14b, 16 are formed.

なお、第1及び第2の混合部20a,20bになる部分や、第1乃至第3の面内接続導体14a,14b,16になる部分は、反対側の第1乃至第3の絶縁層31〜33になるセラミックグリーンシートに形成してもよい。   In addition, the part used as the 1st and 2nd mixing parts 20a and 20b and the part used as the 1st thru | or 3rd in-plane connection conductors 14a, 14b, and 16 are the 1st thru | or 3rd insulating layers 31 on the opposite side. You may form in the ceramic green sheet which becomes -33.

第1乃至第3の面内接続導体14a,14b,16になる部分を形成した後に、第1及び第2の混合部20a,20bになる部分を形成してもよい。   After the first to third in-plane connection conductors 14a, 14b, and 16 are formed, the first and second mixing portions 20a and 20b may be formed.

シール層22,24,26,28を形成するためのシール層形成用ペーストは、電極ペーストと同様の手法で作製する。例えば、平均粒径約1μmのAl粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール層形成用ペースト(アルミナペースト)を得る。シール層形成用ペーストの固形成分には、セラミック多層基板の材料よりも焼結温度が高い材料、例えばアルミナ、ジルコニア、マグネシア、ムライト、石英などを選定する。 The seal layer forming paste for forming the seal layers 22, 24, 26, and 28 is produced by the same method as the electrode paste. For example, a seal layer forming paste (alumina paste) is obtained by adding a solvent to a binder resin composed of 80 wt% Al 2 O 3 powder having an average particle size of about 1 μm and ethyl cellulose, and stirring and mixing with a roll. As the solid component of the seal layer forming paste, a material having a higher sintering temperature than the material of the ceramic multilayer substrate, for example, alumina, zirconia, magnesia, mullite, quartz, or the like is selected.

<実施例4> 実施例4のESD保護装置10pについて、図7を参照しながら説明する。   <Example 4> An ESD protection apparatus 10p of Example 4 will be described with reference to FIG.

図7は、ESD保護装置10pの断面図である。図7に示すように、ESD保護装置10pは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20p,20qと、第1及び第2の面内接続導体14p,16pと、第1及び第2の層間接続導体15p,17pと、空洞21pとが形成されている。   FIG. 7 is a cross-sectional view of the ESD protection device 10p. As shown in FIG. 7, the ESD protection apparatus 10p includes a mixing unit 20p, 20q, a first and a second mixing unit 20p, 20q inside a ceramic multilayer substrate 12 in which first to fourth insulating layers 31 to 34 made of a ceramic material are stacked. Second in-plane connection conductors 14p and 16p, first and second interlayer connection conductors 15p and 17p, and a cavity 21p are formed.

第1及び第2の面内接続導体14p,16pは、第2の絶縁層32と第3の絶縁層33との間に形成され、外部端子14s,16sに接続されている。   The first and second in-plane connection conductors 14p and 16p are formed between the second insulating layer 32 and the third insulating layer 33, and are connected to the external terminals 14s and 16s.

第1及び第2の層間接続導体15p,17pは、第2の絶縁層32に形成され、一端が第1及び第2の面内接続導体14p,16pに接続されている。第2の絶縁層32には、第1及び第2の層間接続導体15p,17pの間をつなぐように、空洞21pが形成され、空洞21pは第1及び第2の層間接続導体15p,17pに接している。   The first and second interlayer connection conductors 15p and 17p are formed in the second insulating layer 32, and one end thereof is connected to the first and second in-plane connection conductors 14p and 16p. A cavity 21p is formed in the second insulating layer 32 so as to connect the first and second interlayer connection conductors 15p and 17p. The cavity 21p is connected to the first and second interlayer connection conductors 15p and 17p. It touches.

空洞21pは、焼成の際に消失する消失材料を用いて形成する。例えば、第2の絶縁層32になるセラミックグリーンシートの所定位置に金型やレーザを用いて貫通穴を形成し、この貫通穴に消失材料としてカーボンペーストをスクリーン印刷により充填しておき、セラミックグリーンシートを焼成する際にカーボンペーストを消失させることにより、空洞21pを形成する。   The cavity 21p is formed using a disappearing material that disappears during firing. For example, a through hole is formed in a predetermined position of a ceramic green sheet to be the second insulating layer 32 using a mold or a laser, and carbon paste is filled in the through hole as a disappearing material by screen printing. Cavity 21p is formed by eliminating the carbon paste when firing the sheet.

第1及び第2の層間接続導体15p,17pの一端は、第1及び第2の面内接続導体14p,16pに接続されている。   One ends of the first and second interlayer connection conductors 15p and 17p are connected to the first and second in-plane connection conductors 14p and 16p.

混合部20p,20qは、空洞21pが形成された第2の絶縁層32の両側に隣接する第1及び第3の絶縁層31,33の第2の絶縁層32側の主面に沿って形成されている。混合部20p,20qは、空洞21pとに接するように形成されている。   The mixing portions 20p and 20q are formed along the main surface on the second insulating layer 32 side of the first and third insulating layers 31 and 33 adjacent to both sides of the second insulating layer 32 in which the cavity 21p is formed. Has been. The mixing portions 20p and 20q are formed so as to be in contact with the cavity 21p.

第1及び第2の面内接続導体14p,16pと、第1及び第2の層間接続導体15p,17pと、第1及び第2の外部端子14s,16sとは、導電性を有する。   The first and second in-plane connection conductors 14p and 16p, the first and second interlayer connection conductors 15p and 17p, and the first and second external terminals 14s and 16s have conductivity.

混合部20p,20qは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。   The mixing parts 20p and 20q are coated with (i) metal and semiconductor, (ii) metal and ceramic, (iii) metal and semiconductor and ceramic, (iv) semiconductor and ceramic, (v) semiconductor, and (vi) inorganic material. (Vii) a metal and semiconductor coated with an inorganic material, (viii) a metal and ceramic coated with an inorganic material, and (ix) a metal, semiconductor and ceramic coated with an inorganic material. The contained material is dispersed, and as a whole, it has insulating properties.

第1及び第2の層間接続導体15p,17pは、混合部20p,20qを介して接続されるだけでなく、空洞21pを介して互いに対向するので、空洞21pに露出している部分で放電が発生する。そのため、ESD保護装置10pは、より確実に放電を発生させることができる。   The first and second interlayer connection conductors 15p and 17p are not only connected via the mixing portions 20p and 20q, but are opposed to each other via the cavity 21p, so that a discharge is generated in the portion exposed to the cavity 21p. appear. Therefore, the ESD protection apparatus 10p can generate discharge more reliably.

また、ESD保護装置10pは、混合部20p、20qを介して配置された放電電極の両方を層間接続導体15p,17pとすることで、静電気印加による放電時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体15p,17pを介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けることができるため、設計の自由度を上げることができる。   Further, the ESD protection apparatus 10p uses the in-plane connection conductor to generate heat generated during discharge by applying static electricity by using both of the discharge electrodes arranged via the mixing portions 20p and 20q as interlayer connection conductors 15p and 17p. In addition, heat can be radiated through the interlayer connection conductors 15p and 17p having good heat conduction efficiency, temperature rise due to repeated discharge can be suppressed, and melting of the discharge electrode can be prevented. Furthermore, since the mixing portion can be provided at an arbitrary position in the stacking direction with respect to the interlayer connection conductor, the degree of design freedom can be increased.

<実施例5> 実施例5のESD保護装置10qについて、図8を参照しながら説明する。   <Example 5> An ESD protection apparatus 10q of Example 5 will be described with reference to FIG.

図8は、ESD保護装置10qの断面図である。図8に示すように、ESD保護装置10qは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20s,20tと、第1及び第2の面内接続導体14q,16qと、第1及び第2の層間接続導体15s,15t;17s,17tとが形成されている。   FIG. 8 is a cross-sectional view of the ESD protection device 10q. As shown in FIG. 8, the ESD protection device 10 q includes the mixing units 20 s and 20 t, the first and fourth mixing layers 20 s and 20 t inside the ceramic multilayer substrate 12 in which the first to fourth insulating layers 31 to 34 made of a ceramic material are stacked. Second in-plane connection conductors 14q and 16q and first and second interlayer connection conductors 15s and 15t; 17s and 17t are formed.

第1及び第2の層間接続導体15s,15t;17s,17tは、それぞれ、第2の絶縁層32と第3の絶縁層33とに形成されている。   The first and second interlayer connection conductors 15s, 15t; 17s, 17t are formed in the second insulating layer 32 and the third insulating layer 33, respectively.

第1及び第2の面内接続導体14q,16qは、第2の絶縁層32と第3の絶縁層33との間に形成され、外部端子14s,16sに接続されている。面内接続導体14q,16qは、第1及び第2の層間接続導体15s,15t;17s,17tの中間、すなわち、層間接続導体15sと15t、17sと17tの間に接続されている。   The first and second in-plane connection conductors 14q and 16q are formed between the second insulating layer 32 and the third insulating layer 33, and are connected to the external terminals 14s and 16s. The in-plane connection conductors 14q and 16q are connected between the first and second interlayer connection conductors 15s and 15t; 17s and 17t, that is, between the interlayer connection conductors 15s and 15t and 17s and 17t.

第2及び第3の絶縁層32,33には、第1及び第2の層間接続導体15s,15t;17s,17tの間をつなぐように、空洞21qが形成され、空洞21qは第1及び第2の層間接続導体15s,15t;17s,17tに接している。   A cavity 21q is formed in the second and third insulating layers 32 and 33 so as to connect the first and second interlayer connection conductors 15s and 15t; 17s and 17t. The two interlayer connection conductors 15s and 15t are in contact with 17s and 17t.

混合部20s,20tは、空洞21qが形成された第2及び第3の絶縁層32,33の両側に隣接する第1及び第4の絶縁層31,34の第2及び第3の絶縁層32,33側の主面に沿って形成されている。混合部20s,20tは、空洞21qとに接するように形成されている。   The mixing portions 20s and 20t are the second and third insulating layers 32 of the first and fourth insulating layers 31 and 34 adjacent to both sides of the second and third insulating layers 32 and 33 in which the cavity 21q is formed. , 33 along the main surface. The mixing portions 20s and 20t are formed in contact with the cavity 21q.

第1及び第2の面内接続導体14q,16qと、第1及び第2の層間接続導体15s,15t;17s,17tと、第1及び第2の外部端子14s,16sとは、導電性を有する。   The first and second in-plane connection conductors 14q and 16q, the first and second interlayer connection conductors 15s and 15t; 17s and 17t, and the first and second external terminals 14s and 16s have conductivity. Have.

混合部20s,20tは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。   The mixing portions 20s and 20t are coated with (i) metal and semiconductor, (ii) metal and ceramic, (iii) metal and semiconductor and ceramic, (iv) semiconductor and ceramic, (v) semiconductor, and (vi) inorganic material. (Vii) a metal and semiconductor coated with an inorganic material, (viii) a metal and ceramic coated with an inorganic material, and (ix) a metal, semiconductor and ceramic coated with an inorganic material. The contained material is dispersed, and as a whole, it has insulating properties.

第1及び第2の層間接続導体15s,15t;17s,17tは、混合部20s,20tを介して接続されるだけでなく、空洞21qを介して互いに対向するので、空洞21qに露出している部分で放電が発生する。そのため、ESD保護装置10qは、より確実に放電を発生させることができる。   The first and second interlayer connection conductors 15s, 15t; 17s, 17t are not only connected via the mixing portions 20s, 20t, but are opposed to each other via the cavity 21q, so that they are exposed to the cavity 21q. Discharge occurs at the part. Therefore, the ESD protection apparatus 10q can generate discharge more reliably.

ESD保護装置10qは、複数の絶縁層32,33に、放電電極となる第1及び第2の層間接続導体15s,15t;17s,17tを形成することによって、放電面積を大きくして、放電電極の劣化をさらに抑制することができる。   The ESD protection apparatus 10q increases the discharge area by forming the first and second interlayer connection conductors 15s, 15t; 17s, 17t serving as the discharge electrodes on the plurality of insulating layers 32, 33, thereby increasing the discharge area. Can be further suppressed.

また、ESD保護装置10qは、混合部21qを介して配置された放電電極の両方を層間接続導体15s,15t;17s,17tとすることで、静電気印加による放電時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体15s,15tと17s,17tを介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けることができるため、設計の自由度を上げることができる。   Further, the ESD protection device 10q uses the interlayer connection conductors 15s, 15t; 17s, 17t for both of the discharge electrodes arranged via the mixing unit 21q, so that the heat generated during discharge due to static electricity application is connected in-plane. It is possible to dissipate heat through the interlayer connection conductors 15s, 15t and 17s, 17t having better heat conduction efficiency than the conductor, and it is possible to suppress a temperature rise due to repeated discharge and to prevent the discharge electrode from melting. Furthermore, since the mixing portion can be provided at an arbitrary position in the stacking direction with respect to the interlayer connection conductor, the degree of design freedom can be increased.

<実施例6> 実施例6のESD保護装置10rについて、図9を参照しながら説明する。   <Embodiment 6> An ESD protection apparatus 10r of Embodiment 6 will be described with reference to FIG.

図9は、ESD保護装置10rの断面図である。図9に示すように、ESD保護装置10rは、セラミック材料からなる第1乃至第4の絶縁層31〜34が積層されたセラミック多層基板12の内部に、混合部20u,20vと、面内接続導体14m,14n;16m,16nと、第1及び第2の層間接続導体15r,17rと、空洞21rとが形成されている。   FIG. 9 is a cross-sectional view of the ESD protection device 10r. As shown in FIG. 9, the ESD protection apparatus 10r includes a mixing unit 20u and 20v and an in-plane connection inside a ceramic multilayer substrate 12 in which first to fourth insulating layers 31 to 34 made of a ceramic material are laminated. Conductors 14m and 14n; 16m and 16n, first and second interlayer connection conductors 15r and 17r, and a cavity 21r are formed.

第1及び第2の層間接続導体15r,17rは、第2の絶縁層32に形成されている。第2の絶縁層32には、第1及び第2の層間接続導体15r,17rの間をつなぐように、空洞21rが形成され、空洞21rは第1及び第2の層間接続導体15r,17rに接している。   The first and second interlayer connection conductors 15 r and 17 r are formed in the second insulating layer 32. A cavity 21r is formed in the second insulating layer 32 so as to connect between the first and second interlayer connection conductors 15r and 17r. The cavity 21r is connected to the first and second interlayer connection conductors 15r and 17r. It touches.

第2の絶縁層32の両主面に沿って、空洞21rの両側に、それぞれ2つの面内接続導体14m,14n;16m,16nが形成されている。空洞21rに関して一方側の面内接続導体14m,14nは一方の外部端子14sに接続され、空洞21rに関して他方側の面内接続導体16m,16nは他方の外部端子16tに接続されている。   Two in-plane connection conductors 14m and 14n; 16m and 16n are formed on both sides of the cavity 21r along both main surfaces of the second insulating layer 32, respectively. The in-plane connection conductors 14m and 14n on one side of the cavity 21r are connected to one external terminal 14s, and the in-plane connection conductors 16m and 16n on the other side of the cavity 21r are connected to the other external terminal 16t.

第1及び第2の層間接続導体15r,17rは、それぞれ、複数の引き出し電極である面内接続導体14m,14n;16m,16nにより外部端子14s,16sと接続されているため、複数の引き出し電極の一部が断線した場合であっても、他の引き出し電極を利用して安定して放電を行うことができる。   The first and second interlayer connection conductors 15r and 17r are connected to the external terminals 14s and 16s by the in-plane connection conductors 14m and 14n; 16m and 16n, which are a plurality of extraction electrodes, respectively. Even when a part of the electrode is disconnected, it is possible to stably discharge using another extraction electrode.

混合部20u,20vは、空洞21rが形成された第2の絶縁層32の両側に隣接する第1及び第3の絶縁層31,33の第2の絶縁層32側の主面に沿って形成されている。混合部20u,20vは、空洞21rとに接するように形成されている。   The mixing portions 20u and 20v are formed along the main surface of the first and third insulating layers 31 and 33 adjacent to both sides of the second insulating layer 32 where the cavity 21r is formed, on the second insulating layer 32 side. Has been. The mixing portions 20u and 20v are formed so as to contact the cavity 21r.

面内接続導体14m,14n;16m,16nと、第1及び第2の層間接続導体15r,17rと、第1及び第2の外部端子14s,16sとは、導電性を有する。   The in-plane connection conductors 14m, 14n; 16m, 16n, the first and second interlayer connection conductors 15r, 17r, and the first and second external terminals 14s, 16s have conductivity.

混合部20u,20vは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。   The mixing portions 20u and 20v are coated with (i) metal and semiconductor, (ii) metal and ceramic, (iii) metal and semiconductor and ceramic, (iv) semiconductor and ceramic, (v) semiconductor, and (vi) inorganic material. (Vii) a metal and semiconductor coated with an inorganic material, (viii) a metal and ceramic coated with an inorganic material, and (ix) a metal, semiconductor and ceramic coated with an inorganic material. The contained material is dispersed, and as a whole, it has insulating properties.

第1及び第2の層間接続導体15r,17rは、混合部20u,20vを介して接続されるだけでなく、空洞21rを介して互いに対向するので、空洞21rに露出している部分で放電が発生する。そのため、ESD保護装置10rは、より確実に放電を発生させることができる。   The first and second interlayer connection conductors 15r and 17r are not only connected via the mixing portions 20u and 20v, but are opposed to each other via the cavity 21r, so that discharge occurs in the portion exposed to the cavity 21r. appear. Therefore, the ESD protection apparatus 10r can generate discharge more reliably.

また、ESD保護装置10rは、混合部21rを介して配置された放電電極の両方を層間接続導体15r,17rとすることで、静電気印加による放電時に発生する熱を、面内接続導体よりも熱伝導効率の良い層間接続導体15r,17rを介して放熱させることができ、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。さらに、層間接続導体に対して積層方向に任意の位置に混合部を設けることができるため、設計の自由度を上げることができる。   In addition, the ESD protection apparatus 10r uses both of the discharge electrodes arranged via the mixing unit 21r as the interlayer connection conductors 15r and 17r, so that the heat generated during discharge due to the application of static electricity is higher than the in-plane connection conductor. Heat can be dissipated through the interlayer connection conductors 15r and 17r with good conduction efficiency, temperature rise due to repeated discharge can be suppressed, and the discharge electrode can be prevented from melting. Furthermore, since the mixing portion can be provided at an arbitrary position in the stacking direction with respect to the interlayer connection conductor, the degree of design freedom can be increased.

<まとめ> 以上のように、放電電極の少なくとも一方を層間接続導体とすることで、ESD保護機能の信頼性を向上することができる。   <Summary> As described above, the reliability of the ESD protection function can be improved by using at least one of the discharge electrodes as an interlayer connection conductor.

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above embodiment, and can be implemented with various modifications.

例えば、ESD保護装置が、ESD保護機能のみを有する単体の部品(ESD保護デバイス)である場合を例示したが、ESD保護装置は、ESD保護機能とそれ以外の機能と有する複合部品(モジュール)等であってもよい。ESD保護装置が複合部品(モジュール)等である場合には、少なくとも、層間接続導体と、層間接続導体にそれぞれ接続された第1及び第2の混合部と、第1及び第2の混合部に接続された他の接続導体(面内接続導体又は他の層間接続導体)とを備えていればよい。   For example, although the case where the ESD protection device is a single component (ESD protection device) having only an ESD protection function is exemplified, the ESD protection device is a composite component (module) having an ESD protection function and other functions. It may be. When the ESD protection device is a composite part (module) or the like, at least the interlayer connection conductor, the first and second mixing sections connected to the interlayer connection conductor, and the first and second mixing sections respectively. What is necessary is just to provide the other connection conductor (In-plane connection conductor or another interlayer connection conductor) connected.

また、セラミック多層基板の表面に、混合部や接続導体が形成されても構わない。この場合、セラミック多層基板の表面に露出する混合部や接続導体は、絶縁性を有するカバー層で被覆したり、蓋状の部材で間隔を設けて覆ったりすることが好ましい。   Moreover, a mixing part and a connection conductor may be formed on the surface of the ceramic multilayer substrate. In this case, it is preferable that the mixed portion and the connection conductor exposed on the surface of the ceramic multilayer substrate are covered with an insulating cover layer or covered with a lid-like member with a gap.

10,10a,10x ESD保護装置
12 セラミック多層基板
14x 第1の面内接続導体(第2の接続導体)
14a 第1の面内接続導体(第2の接続導体)
14b 第2の面内接続導体(第2の接続導体)
14p,14q 第1の面内接続導体
14m,14n 面内接続導体(引き出し電極)
15p,15s,15t,15r 第1の層間接続導体(第1の接続導体)
16 第3の面内接続導体
16p,16q 第2の面内接続導体
16m,16n 面内接続導体(引き出し電極)
16x 第2の面内接続導体
17a 第1の層間接続導体(第1の接続導体)
17b 第2の層間接続導体
17p,17s,17t,17r 第2の層間接続導体(第7の接続導体)
20a 第1の混合部
20b 第2の混合部
20p,20q,20s,20t,20u,20v 混合部
20x 混合部
21p,21q,21r 空洞
22,24,26,28 シール層
31〜34 絶縁層
80 金属材料
82 無機材料
84 半導体材料
88 空隙
10, 10a, 10x ESD protection device 12 Ceramic multilayer substrate 14x First in-plane connection conductor (second connection conductor)
14a First in-plane connection conductor (second connection conductor)
14b Second in-plane connection conductor (second connection conductor)
14p, 14q First in-plane connection conductor 14m, 14n In-plane connection conductor (lead electrode)
15p, 15s, 15t, 15r First interlayer connection conductor (first connection conductor)
16 3rd in-plane connection conductor 16p, 16q 2nd in-plane connection conductor 16m, 16n In-plane connection conductor (leading electrode)
16x Second in-plane connection conductor 17a First interlayer connection conductor (first connection conductor)
17b Second interlayer connection conductor 17p, 17s, 17t, 17r Second interlayer connection conductor (seventh connection conductor)
20a First mixing portion 20b Second mixing portion 20p, 20q, 20s, 20t, 20u, 20v Mixing portion 20x Mixing portion 21p, 21q, 21r Cavity 22, 24, 26, 28 Seal layer 31-34 Insulating layer 80 Metal Material 82 Inorganic material 84 Semiconductor material 88 Void

Claims (8)

セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、
少なくとも1つの前記絶縁層の主面間を貫通するように形成された第1の接続導体と、
前記第1の接続導体が形成された前記絶縁層の前記主面に沿って前記第1の接続導体と接続するように形成され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、
前記混合部に接続され、前記混合部が形成された前記絶縁層の前記主面に沿って形成された、又は前記混合部が形成された前記絶縁層若しくは前記混合部が形成された前記絶縁層に隣接する前記絶縁層の主面間を貫通するように形成された、導電性を有する第2の接続導体と、
を備えていることを特徴とする、ESD保護装置。
A ceramic multilayer substrate in which a plurality of insulating layers made of a ceramic material are laminated;
A first connection conductor formed so as to penetrate between main surfaces of at least one of the insulating layers;
(I) a metal and a semiconductor, (ii) a metal and a ceramic, and (iii) formed so as to be connected to the first connection conductor along the main surface of the insulating layer on which the first connection conductor is formed. ) Metals and semiconductors and ceramics, (iv) Semiconductors and ceramics, (v) Semiconductors, (vi) Metals coated with inorganic materials, (vii) Metals and semiconductors coated with inorganic materials, (viii) Coated with inorganic materials And (ix) a mixed portion in which a material containing at least one of a metal coated with an inorganic material, a semiconductor, and a ceramic is dispersed;
The insulating layer connected to the mixing portion and formed along the main surface of the insulating layer in which the mixing portion is formed, or the insulating layer in which the mixing portion is formed or the insulating layer in which the mixing portion is formed A conductive second connecting conductor formed so as to penetrate between the main surfaces of the insulating layer adjacent to the insulating layer;
An ESD protection device comprising:
前記第1の接続導体と、前記混合部と、前記第2の接続導体とに接するように、空洞が形成されていることを特徴とする、請求項1に記載のESD保護装置。   The ESD protection device according to claim 1, wherein a cavity is formed so as to be in contact with the first connection conductor, the mixing portion, and the second connection conductor. 前記混合部は、分散された金属材料と半導体材料とを含むことを特徴とする請求項1又は2に記載のESD保護装置。   The ESD protection apparatus according to claim 1, wherein the mixing unit includes a dispersed metal material and a semiconductor material. 前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛であることを特徴とする、請求項3に記載のESD保護装置。   The ESD protection device according to claim 3, wherein the semiconductor material dispersed in the mixing part is silicon carbide or zinc oxide. 前記混合部において、絶縁性を有する無機材料により被覆された金属材料の粒子が、分散していることを特徴とする、請求項1乃至4のいずれか一つに記載のESD保護装置。   5. The ESD protection device according to claim 1, wherein metal particles coated with an insulating inorganic material are dispersed in the mixing unit. 前記絶縁層と前記混合部との間と、前記絶縁層と前記空洞との間との少なくとも一方に延在するシール層をさらに備えていることを特徴とする、請求項1乃至5のいずれか一つに記載のESD保護装置。   The sealing layer according to any one of claims 1 to 5, further comprising a sealing layer extending between at least one of the insulating layer and the mixing portion and between the insulating layer and the cavity. The ESD protection device according to one. 前記第2の接続導体は、前記第1の接続導体が貫通する少なくとも1つの前記絶縁層を貫通するように形成され、
前記空洞は、第1及び第2の接続導体が貫通する当該絶縁層に、前記第1及び第2の接続導体の間をつなぐように形成され、
前記混合部は、前記第1及び第2の接続導体が貫通する当該絶縁層の両側に隣接する他の前記絶縁層の当該絶縁層側の主面に沿って形成され、前記空洞部に接することを特徴とする、請求項2乃至6のいずれか一つに記載のESD保護装置。
The second connection conductor is formed to penetrate at least one insulating layer through which the first connection conductor penetrates.
The cavity is formed to connect between the first and second connection conductors in the insulating layer through which the first and second connection conductors penetrate.
The mixed portion is formed along a main surface on the insulating layer side of another insulating layer adjacent to both sides of the insulating layer through which the first and second connection conductors penetrate, and is in contact with the cavity portion. The ESD protection device according to any one of claims 2 to 6, wherein
前記第1及び第2の接続導体の少なくとも一方が、複数の引き出し電極により外部端子と接続されていることを特徴とする、請求項1乃至7のいずれか一つに記載のESD保護装置。   8. The ESD protection apparatus according to claim 1, wherein at least one of the first and second connection conductors is connected to an external terminal by a plurality of lead electrodes.
JP2011025834A 2010-02-15 2011-02-09 ESD protection device Active JP5614315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011025834A JP5614315B2 (en) 2010-02-15 2011-02-09 ESD protection device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010030743 2010-02-15
JP2010030743 2010-02-15
JP2011025834A JP5614315B2 (en) 2010-02-15 2011-02-09 ESD protection device

Publications (2)

Publication Number Publication Date
JP2011187439A true JP2011187439A (en) 2011-09-22
JP5614315B2 JP5614315B2 (en) 2014-10-29

Family

ID=44793459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025834A Active JP5614315B2 (en) 2010-02-15 2011-02-09 ESD protection device

Country Status (1)

Country Link
JP (1) JP5614315B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077790A (en) * 2012-09-20 2013-05-01 立昌先进科技股份有限公司 Low-capacity laminated chip varistor and overvoltage protective layer used by the same
WO2013146189A1 (en) * 2012-03-28 2013-10-03 株式会社村田製作所 Esd protection device
DE102015116332A1 (en) 2015-09-28 2017-03-30 Epcos Ag Arrester and method for producing a trap
JP7322925B2 (en) 2021-06-23 2023-08-08 Tdk株式会社 Transient protection device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236260A (en) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp Chip-type absorber and manufacture thereof
JP2001043954A (en) * 1999-07-30 2001-02-16 Tokin Corp Surge absorbing element and manufacture of the same
JP2004241944A (en) * 2003-02-04 2004-08-26 Murata Mfg Co Ltd Irreversible circuit element, mounting structure for irreversible circuit element, and communication device
JP2008227137A (en) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd Electrostatic countermeasure component and light-emitting diode module using the same
WO2008146514A1 (en) * 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Esd protection device
WO2009001649A1 (en) * 2007-06-22 2008-12-31 Murata Manufacturing Co., Ltd. Esd protection element manufacturing method
WO2009098944A1 (en) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd protection device
WO2009136535A1 (en) * 2008-05-08 2009-11-12 株式会社 村田製作所 Substrate incorporating esd protection function

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236260A (en) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp Chip-type absorber and manufacture thereof
JP2001043954A (en) * 1999-07-30 2001-02-16 Tokin Corp Surge absorbing element and manufacture of the same
JP2004241944A (en) * 2003-02-04 2004-08-26 Murata Mfg Co Ltd Irreversible circuit element, mounting structure for irreversible circuit element, and communication device
JP2008227137A (en) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd Electrostatic countermeasure component and light-emitting diode module using the same
WO2008146514A1 (en) * 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Esd protection device
WO2009001649A1 (en) * 2007-06-22 2008-12-31 Murata Manufacturing Co., Ltd. Esd protection element manufacturing method
WO2009098944A1 (en) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd protection device
WO2009136535A1 (en) * 2008-05-08 2009-11-12 株式会社 村田製作所 Substrate incorporating esd protection function

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146189A1 (en) * 2012-03-28 2013-10-03 株式会社村田製作所 Esd protection device
JP5796677B2 (en) * 2012-03-28 2015-10-21 株式会社村田製作所 ESD protection device
JPWO2013146189A1 (en) * 2012-03-28 2015-12-10 株式会社村田製作所 ESD protection device
US9516728B2 (en) 2012-03-28 2016-12-06 Murata Manufacturing Co., Ltd. ESD protection device
CN103077790A (en) * 2012-09-20 2013-05-01 立昌先进科技股份有限公司 Low-capacity laminated chip varistor and overvoltage protective layer used by the same
DE102015116332A1 (en) 2015-09-28 2017-03-30 Epcos Ag Arrester and method for producing a trap
US11011890B2 (en) 2015-09-28 2021-05-18 Epcos Ag Arrester and method for manufacturing an arrester
DE102015116332B4 (en) 2015-09-28 2023-12-28 Tdk Electronics Ag Arrester, method of manufacturing the arrester and method of operating the arrester
JP7322925B2 (en) 2021-06-23 2023-08-08 Tdk株式会社 Transient protection device

Also Published As

Publication number Publication date
JP5614315B2 (en) 2014-10-29

Similar Documents

Publication Publication Date Title
JP5557060B2 (en) Manufacturing method of ESD protection device
JP5403370B2 (en) ESD protection device
JP5590122B2 (en) ESD protection device
JP4434314B2 (en) ESD protection device
JP4247581B2 (en) ESD protection device
WO2010067503A1 (en) Esd protection device
JP5741708B2 (en) ESD protection device
JP5459295B2 (en) ESD protection device and manufacturing method thereof
JP5614315B2 (en) ESD protection device
JP5660412B2 (en) ESD protection device
JP5403075B2 (en) ESD protection device
JP5605413B2 (en) ESD protection device and manufacturing method thereof
JP6406450B2 (en) ESD protection device and method of manufacturing ESD protection device
US10057970B2 (en) ESD protection device
JP6048055B2 (en) ESD protection device and manufacturing method thereof
JP2014235987A (en) Manufacturing method of esd protection device and esd protection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5614315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150