JP2000311764A - Surge absorbing element, and manufacture thereof - Google Patents

Surge absorbing element, and manufacture thereof

Info

Publication number
JP2000311764A
JP2000311764A JP11118164A JP11816499A JP2000311764A JP 2000311764 A JP2000311764 A JP 2000311764A JP 11118164 A JP11118164 A JP 11118164A JP 11816499 A JP11816499 A JP 11816499A JP 2000311764 A JP2000311764 A JP 2000311764A
Authority
JP
Japan
Prior art keywords
internal electrode
absorbing element
surge absorbing
electrode layers
discharge space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11118164A
Other languages
Japanese (ja)
Inventor
Tamiko Anpo
多美子 安保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP11118164A priority Critical patent/JP2000311764A/en
Publication of JP2000311764A publication Critical patent/JP2000311764A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To make an electrostatic capacity small, and to eliminate a complicated manufacturing process. SOLUTION: This surge absorbing element has a pair of internal electrode layers 3 conducted with a pair of external electrodes 1 inside an insulating ceramic layer 2 having the external electrodes 1, and an inside diameter 5 of an insulation layer portion of a discharge space 4 formed penetratedly in the internal electrode layers 3 is larger than an inside diameter 6 of an electrode layer portion. An atmosphere inside the discharge space 4 generates electric breakdown to generate discharge by this constitution when an excessive voltage is impressed between the internal electrode layers 3, and a surge voltage is absorbed thereby.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、通信機器等に使用
されている電子回路や電子部品をサージから保護するた
めのサージ吸収素子に関し、特にプリント基板への自動
実装に有利な表面実装型のサージ吸収素子及びその製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge absorbing element for protecting an electronic circuit or an electronic component used in a communication device or the like from a surge, and particularly to a surface mount type which is advantageous for automatic mounting on a printed circuit board. The present invention relates to a surge absorbing element and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、通信機器をサージから保護するサ
ージ吸収素子として、電圧非直線特性を有する高抵抗体
素子よりなるバリスタや放電空間を気密容器内に封入し
た放電式サージ吸収素子等が広く利用されている。
2. Description of the Related Art Conventionally, as a surge absorbing element for protecting a communication device from a surge, a varistor made of a high-resistance element having a voltage non-linear characteristic and a discharge type surge absorbing element having a discharge space sealed in an airtight container have been widely used. It's being used.

【0003】従来のバリスタは、サージ吸収の応答性に
優れるとともに、素子の小型化や表面実装部品に対応し
た構造とすることが容易であるという利点を有してい
る。しかし、従来のバリスタは、静電容量が大きく、信
号系回路に使用しにくいという欠点を有する。
Conventional varistors have the advantage that they have excellent surge absorption responsiveness, and that it is easy to reduce the size of elements and to adopt a structure that is compatible with surface mount components. However, the conventional varistor has a drawback that it has a large capacitance and is difficult to use for a signal circuit.

【0004】また、従来の放電式サージ吸収素子は、静
電容量が小さいため、信号系回路にも広く利用されてい
る。しかし、該サージ吸収素子は、その構造が、図1に
示すようなガラス封入してリード線を引き出す気密構造
であるため、プリント基板への実装にあたっては、リー
ド線の適切な長さへの切断、曲げ加工、更に、プリント
基板の穴のリード線の挿入、半田付け等、工数のかかる
複雑な工程を必要とし、表面実装には不向きである。
[0004] Further, the conventional discharge-type surge absorbing element is widely used in signal-related circuits because of its small capacitance. However, since the surge absorbing element has an airtight structure in which the lead wire is drawn out by enclosing the glass as shown in FIG. This method requires complicated and time-consuming steps such as bending, bending, and insertion of lead wires into holes of a printed circuit board and soldering, and is not suitable for surface mounting.

【0005】[0005]

【発明が解決しようとする課題】また、これらを解決す
る手段として、表面実装型のサージ吸収素子が提案され
ている。しかし、表面実装型のサージ吸収素子の構造に
おいては、マイクロギャップを気密に保つために、真空
排気しキャップを封着する、キャップとマイクロギャッ
プが短絡しないようマイクロギャップに絶縁被膜を形成
する等の工数がかかり、生産性があがらないという問題
がある。
As means for solving these problems, a surface mount type surge absorbing element has been proposed. However, in the structure of the surface mount type surge absorbing element, in order to keep the micro gap airtight, evacuate and seal the cap, and form an insulating coating on the micro gap so that the cap and the micro gap do not short-circuit. There is a problem that it takes a lot of man-hours and productivity does not increase.

【0006】従って、本発明は、かかる課題を解決すべ
くなされたものであり、静電容量が小さく、生産性を高
くするために複雑な製造工程を必要としないサージ吸収
素子及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problem, and has an object to provide a surge absorbing element which has a small capacitance and does not require a complicated manufacturing process to increase productivity, and a method of manufacturing the same. To provide.

【0007】[0007]

【課題を解決するための手段】本発明は、一対の外部電
極1を有する絶縁性セラミック層2内部に、外部電極1
と導通した一対の内部電極層3を有し、該内部電極層を
貫いて形成した放電空間4の絶縁セラミック層部分の内
径5が内部電極層部分の内径6より大きいことを特徴と
するサージ吸収素子である。
According to the present invention, an external electrode is provided inside an insulating ceramic layer having a pair of external electrodes.
A pair of internal electrode layers 3 electrically connected to the inner electrode layer, wherein the inner diameter 5 of the insulating ceramic layer portion of the discharge space 4 formed through the inner electrode layers is larger than the inner diameter 6 of the internal electrode layer portion. Element.

【0008】また、本発明は、前記内部電極層間に、一
定間隔で積層された板状の電極層を有することを前記サ
ージ吸収素子である。
Further, the present invention is the surge absorbing element according to the present invention, wherein a plate-like electrode layer laminated at regular intervals is provided between the internal electrode layers.

【0009】また、本発明は、前記絶縁性セラミック層
が印刷法またはグリーンシート法によりシート状に形成
し、内部電極層は印刷法によりシート状に形成し、放電
空間はせん断加工によって形成し、そして、その各々の
シートを圧着後、一体焼結するサージ吸収素子の製造方
法である。
In the present invention, the insulating ceramic layer is formed in a sheet shape by a printing method or a green sheet method, the internal electrode layer is formed in a sheet shape by a printing method, and the discharge space is formed by shearing. This is a method for manufacturing a surge absorbing element in which each of the sheets is press-bonded and integrally sintered.

【0010】本発明のサージ吸収素子は、図1示すよう
に、一対の外部電極1を有する絶縁性セラミック層2内
部に、外部電極1と導通した一対の内部電極層3を有
し、該内部電極層3の貫いて形成している放電空間4の
絶縁層部分の内径5が、電極層部分の内径6より大きい
ことを特徴とする。
As shown in FIG. 1, the surge absorbing element of the present invention has a pair of internal electrode layers 3 electrically connected to the external electrodes 1 inside an insulating ceramic layer 2 having a pair of external electrodes 1. The inner diameter 5 of the insulating layer portion of the discharge space 4 formed through the electrode layer 3 is larger than the inner diameter 6 of the electrode layer portion.

【0011】かかる構成により、内部電極層3間に過度
の電圧が印加されると、放電空間4内の雰囲気が絶縁破
壊を起こし放電を生じることにより、サージ電圧を吸収
させることができる。
With this configuration, when an excessive voltage is applied between the internal electrode layers 3, the atmosphere in the discharge space 4 causes dielectric breakdown to generate a discharge, thereby absorbing a surge voltage.

【0012】また、放電空間4の絶縁性セラミック層部
分の内径5を内部電極層部分の内径6より大きくとるこ
とにより、広い放電空間4が確保され、絶縁セラミック
層部分の内径5が、電極層部分の内径6と同じ場合に起
きる絶縁性セラミック層表面の沿面放電が原因の電極材
のスパッタによる短絡がおきにくくなり、繰り返し放電
に対する耐久性が改善される。
Further, by making the inner diameter 5 of the insulating ceramic layer portion of the discharge space 4 larger than the inner diameter 6 of the internal electrode layer portion, a wide discharge space 4 is ensured, and the inner diameter 5 of the insulating ceramic layer portion becomes smaller than the electrode layer. Short-circuiting due to spattering of the electrode material due to creeping discharge of the surface of the insulating ceramic layer, which occurs when the inner diameter is the same as that of the portion 6, is less likely to occur, and durability against repeated discharge is improved.

【0013】また、放電開始電圧は、電極間のギャップ
長により調整することが可能である。さらに、内部電極
層3間に一定間隔で板状の電極層7を積層すると、放電
開始電圧は、積層数におおよそ比例するので、開始電圧
を目的に応じて容易に制御することができる。
Further, the discharge starting voltage can be adjusted by the gap length between the electrodes. Furthermore, when the plate-shaped electrode layers 7 are stacked at regular intervals between the internal electrode layers 3, the discharge starting voltage is approximately proportional to the number of layers, so that the starting voltage can be easily controlled according to the purpose.

【0014】本発明におけるサージ吸収素子の静電容量
は、電極の対抗部分の面積によって決まるので、用途に
応じて静電容量を小さくすることが可能である。
Since the capacitance of the surge absorbing element in the present invention is determined by the area of the opposing portion of the electrode, it is possible to reduce the capacitance according to the application.

【0015】本発明のサージ吸収素子においては、絶縁
性セラミック層2は印刷法またはグリーンシート法によ
りシートを形成し、内部電極層3は印刷法によりシート
を形成し、放電空間4はせん断加工によって形成し、そ
の各々のシートを圧着後、一体焼結することにより製造
しており、従来からある量産性の高い方法を用いること
が可能である。また、外形寸法、電極面積および間隔、
積層数は所望の電気特性に合わせて適時選択できる。
In the surge absorbing element of the present invention, the insulating ceramic layer 2 forms a sheet by a printing method or a green sheet method, the internal electrode layer 3 forms a sheet by a printing method, and the discharge space 4 forms a sheet by a shearing process. It is manufactured by forming, sintering after pressing each sheet, and it is possible to use a conventional method with high mass productivity. In addition, external dimensions, electrode area and spacing,
The number of layers can be selected as appropriate according to the desired electrical characteristics.

【0016】絶縁性セラミック層2としては、アルミ
ナ、ムライト、ステアタイト、フォルステアタイト、コ
ーディエライト、ガラス、チタニア、ジルコニア等、固
有体積抵抗率の高いセラミック材料を単独あるいは組み
合わせて使用することができ、目的に応じて選択すれば
よい。
As the insulating ceramic layer 2, a ceramic material having a high specific volume resistivity such as alumina, mullite, steatite, forsteatite, cordierite, glass, titania, zirconia, or the like may be used alone or in combination. It can be selected according to the purpose.

【0017】また、内部電極層3には、銅、銀、アルミ
ニウム、ニッケル等の低抵抗金属、炭素、ステンレス、
コパール等の合金材料等、導電性に優れた材料を使用す
ることができる。また、SnO,Nb,MoO
,WO,TiC,SiC,ZrC,WC,HfC,
VC,TiN,TaN,VN、ZrN,NbN等の酸化
物、炭化物、および窒化物等の導電性セラミック材料等
も使用することができる。これらの導電性セラミックス
を使用すると、気体放電時の溶融や酸化による電極の劣
化を抑制できる。これらの電極材料は、金属系、セラミ
ックス系を、それぞれ単独で使用してもよいが、それぞ
れを組み合わせて使用することもできる。
The internal electrode layer 3 includes a low-resistance metal such as copper, silver, aluminum, and nickel, carbon, stainless steel, and the like.
A material having excellent conductivity, such as an alloy material such as copearl, can be used. In addition, SnO 2 , Nb 2 O 5 , MoO
3 , WO 3 , TiC, SiC, ZrC, WC, HfC,
Conductive ceramic materials such as oxides, carbides, and nitrides such as VC, TiN, TaN, VN, ZrN, and NbN can also be used. When these conductive ceramics are used, deterioration of the electrodes due to melting and oxidation during gas discharge can be suppressed. As these electrode materials, a metal-based material and a ceramic-based material may be used alone or in combination.

【0018】[0018]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】図1は、本発明の第1の実施の形態で、試
料No.1からNo.3のサージ吸収素子の断面図、図2
は、本発明の第2の実施の形態で、試料No.4からN
o.9のサージ吸収素子の断面図である。なお、放電空
間4の内部電極層部分の内径6は、いずれも50μmで
ある。
FIG. 1 shows a first embodiment of the present invention, and is a cross-sectional view of the surge absorbing elements of samples No. 1 to No. 3, and FIG.
In the second embodiment of the present invention, samples No. 4 to N
It is sectional drawing of the surge absorbing element of o.9. The inner diameter 6 of each of the internal electrode layers in the discharge space 4 is 50 μm.

【0020】平均粒径約3μmのステアタイト粉末とホ
ウ珪酸ガラス粉末を、表1に示す比率でバインダ、溶剤
と混合し、ビーズミルを用いて絶縁層用ペーストを作製
した。また、平均粒径約0.3μmの70重量部銀―3
0重量部パラジウム合金粉末を、表2に示す比率でバイ
ンダ、溶剤と混合し、ビーズミルをかけて内部電極層用
ペーストを作製した。
A steatite powder having an average particle size of about 3 μm and a borosilicate glass powder were mixed with a binder and a solvent in the ratio shown in Table 1, and a paste for an insulating layer was prepared using a bead mill. Also, 70 parts by weight of silver-3 having an average particle size of about 0.3 μm.
0 parts by weight of a palladium alloy powder was mixed with a binder and a solvent in the ratio shown in Table 2, and the mixture was subjected to a bead mill to prepare a paste for an internal electrode layer.

【0021】[0021]

【表1】 [Table 1]

【0022】[0022]

【表2】 [Table 2]

【0023】上記絶縁性セラミック層2用ペースト及び
内部電極層3用ペーストを、図3に示すように、スクリ
ーン印刷し、打抜き加工で放電空間を設けた。これらの
シートを重ねて、110℃で熱圧着した後、1000
℃、5時間、一体燒結した。最後に、外部電極1として
ガラス含有銀ペーストを塗布し、600℃で30分焼結
し、表面実装可能なサージ吸収素子を得た。
As shown in FIG. 3, the paste for the insulating ceramic layer 2 and the paste for the internal electrode layer 3 were screen-printed and punched to form discharge spaces. After stacking these sheets and thermocompression bonding at 110 ° C.,
C. for 5 hours. Finally, a glass-containing silver paste was applied as the external electrode 1 and sintered at 600 ° C. for 30 minutes to obtain a surface-mountable surge absorbing element.

【0024】これらのサージ吸収素子に対して、500
pF―500Ω―10kVの静電気を繰り返し与え、放
電開始電圧およびそのばらつきを調べた。また、繰り返
し放電において、放電開始電圧のばらつきが基準の放電
開始電圧の±30%以上になるところをサイクル寿命と
した。その結果を表3に示す。
For these surge absorbing elements, 500
The static electricity of pF-500Ω-10 kV was repeatedly applied, and the discharge starting voltage and its variation were examined. In addition, in the repeated discharge, a point where the variation of the discharge start voltage becomes ± 30% or more of the reference discharge start voltage is defined as the cycle life. Table 3 shows the results.

【0025】[0025]

【表3】 [Table 3]

【0026】いずれの素子も、繰り返し放電2000回
において、放電開始電圧のばらつきは±30%以内であ
った。また、絶縁抵抗は1010Ω以上であり、静電容
量は0.6pF以下であった。
In all of the devices, the variation in the firing voltage after 2,000 repetitions of discharge was within ± 30%. Further, the insulation resistance was 10 10 Ω or more, and the capacitance was 0.6 pF or less.

【0027】以上の結果より、内部電極のギャップ長、
積層数を制御することにより、所望の放電開始電圧を有
し、静電容量の低いサージ吸収素子を得ることが可能と
なった。
From the above results, the gap length of the internal electrode,
By controlling the number of layers, a surge absorbing element having a desired discharge starting voltage and low capacitance can be obtained.

【0028】また、従来使用されているサージ吸収素子
と本発明のサージ吸収素子を比較して表4に示した。
Table 4 shows a comparison between the conventionally used surge absorbing element and the surge absorbing element of the present invention.

【0029】[0029]

【表4】 [Table 4]

【0030】表4より、本発明によるサージ吸収素子
は、静電容量が低く、しかも表面実装が容易な構造を有
するという特徴を備えたものであることがわかる。
From Table 4, it can be seen that the surge absorbing element according to the present invention has a feature that it has a low capacitance and a structure that is easy to surface mount.

【0031】なお、本発明品は、上記実施の形態に限定
されるものではなく、絶縁性材料、電極材料料として、
ほかの絶縁性セラミック材料や導電性材料を使用できる
ことは当該業者であれば容易に類推できることである。
同様に、印刷用ペーストの作製方法として、ほかの手法
を適用することや、印刷積層厚さ、電極層の厚さ、各部
寸法等の積層体作製にかかわる条件、また、焼結条件等
は、本発明の実施の形態以外の条件でもよいことは、当
該業者であれば容易に類推できることである。
It should be noted that the product of the present invention is not limited to the above-described embodiment, but may be used as an insulating material or an electrode material.
The fact that other insulating ceramic materials or conductive materials can be used can be easily inferred by those skilled in the art.
Similarly, as a method of producing a printing paste, applying other techniques, and the printing lamination thickness, the thickness of the electrode layer, the conditions related to the production of the laminate such as the dimensions of each part, and the sintering conditions, The fact that conditions other than the embodiment of the present invention may be used can be easily estimated by those skilled in the art.

【0032】[0032]

【発明の効果】以上、説明したように、本発明によれ
ば、従来からあるスクリーン印刷技術等の量産性の高い
技術を利用しているため、製造が容易で、しかも、静電
容量が低く、サージ吸収特性の優れたサージ吸収素子及
びその製造方法を提供することができる。
As described above, according to the present invention, since a technique having high productivity such as a conventional screen printing technique is used, the production is easy and the capacitance is low. It is possible to provide a surge absorbing element having excellent surge absorbing characteristics and a method for manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の試料No.1からNo.3
のサージ吸収素子の構造を示す断面図。
FIG. 1 shows samples No. 1 to No. 3 according to an embodiment of the present invention.
Sectional drawing which shows the structure of the surge absorption element of FIG.

【図2】本発明の実施の形態の試料No.4からNo.9
のサージ吸収素子の構造を示す断面図。
FIG. 2 shows samples No. 4 to No. 9 according to the embodiment of the present invention.
Sectional drawing which shows the structure of the surge absorption element of FIG.

【図3】本発明のサージ吸収素子の製造方法を示す図。FIG. 3 is a diagram showing a method for manufacturing a surge absorbing element of the present invention.

【符号の説明】[Explanation of symbols]

1 外部電極 2 絶縁性セラミック層 3 内部電極層 4 放電空間 5 (放電空間の)絶縁性セラミック層部分の内径 6 (放電空間の)内部電極層部分の内径 7 板状の電極層 8 基板 REFERENCE SIGNS LIST 1 external electrode 2 insulating ceramic layer 3 internal electrode layer 4 discharge space 5 inner diameter of insulating ceramic layer portion (of discharge space) 6 inner diameter of internal electrode layer portion (of discharge space) 7 plate-like electrode layer 8 substrate

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一対の外部電極を有する絶縁性セラミッ
ク層内部に、外部電極と導通した一対の内部電極層を有
し、該内部電極層を貫いて形成した放電空間の絶縁セラ
ミック層部分の内径が内部電極層部分内の径より大きい
ことを特徴とするサージ吸収素子。
1. An insulating ceramic layer having a pair of external electrodes, a pair of internal electrode layers electrically connected to the external electrodes, and an inner diameter of an insulating ceramic layer portion of a discharge space formed through the internal electrode layers. Is larger than the diameter in the internal electrode layer portion.
【請求項2】 前記内部電極層間に、一定間隔で積層さ
れた板状の電極層を有することを特徴とする請求項1記
載のサージ吸収素子。
2. The surge absorbing element according to claim 1, further comprising a plate-like electrode layer laminated at a constant interval between said internal electrode layers.
【請求項3】 前記絶縁性セラミック層は印刷法または
グリーンシート法によりシート状に形成し、前記内部電
極層は印刷法によりシート状に形成し、前記放電空間は
せん断加工によって形成し、その各々のシートを圧着
後、一体焼結することを特徴とする請求項1または2記
載のサージ吸収素子の製造方法。
3. The insulating ceramic layer is formed in a sheet shape by a printing method or a green sheet method, the internal electrode layer is formed in a sheet shape by a printing method, and the discharge space is formed by shearing. The method for manufacturing a surge absorbing element according to claim 1, wherein the sheet is integrally sintered after pressure bonding.
JP11118164A 1999-04-26 1999-04-26 Surge absorbing element, and manufacture thereof Pending JP2000311764A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11118164A JP2000311764A (en) 1999-04-26 1999-04-26 Surge absorbing element, and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11118164A JP2000311764A (en) 1999-04-26 1999-04-26 Surge absorbing element, and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000311764A true JP2000311764A (en) 2000-11-07

Family

ID=14729702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11118164A Pending JP2000311764A (en) 1999-04-26 1999-04-26 Surge absorbing element, and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000311764A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542856B (en) * 2007-05-28 2012-05-30 株式会社村田制作所 Esd protection device
JP2014082003A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor
JP2014082001A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor
WO2014203638A1 (en) * 2013-06-21 2014-12-24 株式会社村田製作所 Electrostatic discharge protection device
WO2015087394A1 (en) * 2013-12-10 2015-06-18 株式会社村田製作所 Esd protection device and method for producing same
WO2019078100A1 (en) * 2017-10-16 2019-04-25 国立大学法人山形大学 Method for producing composite including metal coated with solid microparticles

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542856B (en) * 2007-05-28 2012-05-30 株式会社村田制作所 Esd protection device
JP2014082003A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor
JP2014082001A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor
WO2014203638A1 (en) * 2013-06-21 2014-12-24 株式会社村田製作所 Electrostatic discharge protection device
JP6079880B2 (en) * 2013-06-21 2017-02-15 株式会社村田製作所 ESD protection device
JPWO2014203638A1 (en) * 2013-06-21 2017-02-23 株式会社村田製作所 ESD protection device
WO2015087394A1 (en) * 2013-12-10 2015-06-18 株式会社村田製作所 Esd protection device and method for producing same
WO2019078100A1 (en) * 2017-10-16 2019-04-25 国立大学法人山形大学 Method for producing composite including metal coated with solid microparticles
JPWO2019078100A1 (en) * 2017-10-16 2020-12-17 国立大学法人山形大学 Method for Producing Complex Containing Metal Coated with Solid Fine Particles

Similar Documents

Publication Publication Date Title
JP2001043954A (en) Surge absorbing element and manufacture of the same
JP4744609B2 (en) Ceramic component element, ceramic component and manufacturing method thereof
JP4428852B2 (en) Multilayer electronic component and manufacturing method thereof
JP5221794B1 (en) Electrostatic protection element and manufacturing method thereof
JP4140173B2 (en) Chip-type surge absorber and manufacturing method thereof
JP2001143846A (en) Surface mounting surge absorber and method of manufacturing the same
JP2000311764A (en) Surge absorbing element, and manufacture thereof
JP2001185322A (en) Surface mounting surge absorbing element and its manufacturing method
JPH11265808A (en) Surge absorbing element and manufacture of the same
JP5713112B2 (en) ESD protection device and manufacturing method thereof
JP3303025B2 (en) Chip type micro gap type surge absorber
JP3838184B2 (en) Manufacturing method of anti-static parts
JP2000188169A (en) Surge absorbing element
JP2001057282A (en) Surface mounting-type surge absorbing element and manufacture of the same
JPH10149945A (en) Multilayered ceramic chip parts and its manufacture
JP2001076840A (en) Laminated chip-type surge absorbing element
JP2001076839A (en) Surface mounting type surge absorbing element and manufacture thereof
JP2001143845A (en) Surface mounting surge absorber and method of manufacturing the same
JP2001068247A (en) Surge absorbing element and its manufacture
JP2001110544A (en) Surface mount surge absorbing element and manufacturing method
JP3286855B2 (en) Manufacturing method of chip type PTC thermistor
JPH09266053A (en) Chip type surge absorber and its manufacture
JPH09260144A (en) Coil component and its manufacture
JPH11144835A (en) Surge absorbing element and its manufacture
JP2000353583A (en) Serge absorptive element and its manufacture