KR100821277B1 - Chip ceramic component element and chip ceramic component and Method for the same - Google Patents

Chip ceramic component element and chip ceramic component and Method for the same Download PDF

Info

Publication number
KR100821277B1
KR100821277B1 KR1020060043889A KR20060043889A KR100821277B1 KR 100821277 B1 KR100821277 B1 KR 100821277B1 KR 1020060043889 A KR1020060043889 A KR 1020060043889A KR 20060043889 A KR20060043889 A KR 20060043889A KR 100821277 B1 KR100821277 B1 KR 100821277B1
Authority
KR
South Korea
Prior art keywords
ceramic
separation groove
ceramic substrate
insulator
functional
Prior art date
Application number
KR1020060043889A
Other languages
Korean (ko)
Other versions
KR20070111048A (en
Inventor
최광휘
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Priority to KR1020060043889A priority Critical patent/KR100821277B1/en
Publication of KR20070111048A publication Critical patent/KR20070111048A/en
Application granted granted Critical
Publication of KR100821277B1 publication Critical patent/KR100821277B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/16Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay
    • C04B35/20Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay rich in magnesium oxide, e.g. forsterite
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/13Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material current responsive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thermistors And Varistors (AREA)

Abstract

절연체 세라믹 기판; 상기 절연체 세라믹 기판의 표면 또는 이면 중 적어도 하나에 형성되는 내부전극; 및 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 기능성 세라믹 시트를 포함하며, 상기 내부전극을 절단하는 분리 홈이 상기 세라믹 기판 내부로 침입하도록 형성되고, 상기 기능성 세라믹 시트의 일부는 상기 분리 홈에 매립되는 것을 특징으로 하는 칩 세라믹 부품 요소가 개시된다.Insulator ceramic substrates; Internal electrodes formed on at least one of a surface or a rear surface of the insulator ceramic substrate; And a functional ceramic sheet laminated and bonded on the insulator ceramic substrate to cover the internal electrodes, wherein a separation groove for cutting the internal electrodes is formed to penetrate into the ceramic substrate. A chip ceramic component element is disclosed which is partially embedded in the separation groove.

칩 배리스터, 써미스터, 소성, 앵커링, 분리 홈, 그린시트, 전기적 특성, 편차, 내부전극, 선단부, 변형 Chip Varistor, Thermistor, Plasticity, Anchoring, Separation Groove, Green Sheet, Electrical Characteristics, Deviation, Internal Electrode, Tip, Deformation

Description

칩 세라믹 부품요소, 칩 세라믹 부품 및 그 제조 방법{Chip ceramic component element and chip ceramic component and Method for the same}Chip ceramic component element and chip ceramic component and Method for the same

도 1은 본 발명의 일 실시예에 따른 칩 세라믹 부품의 대략적인 구조를 도시한 단면도이다.1 is a cross-sectional view showing a schematic structure of a chip ceramic component according to an embodiment of the present invention.

도 2는 본 발명에 따른 칩 세라믹 부품의 제조방법을 나타내는 공정도이다.2 is a process chart showing a method of manufacturing a chip ceramic component according to the present invention.

도 3은 본 발명에 의한 분리 홈의 여러 가지 형태를 나타내는 평면도이다.3 is a plan view showing various aspects of the separation groove according to the present invention.

도 4는 도 1의 변형예를 나타내는 단면도이다.4 is a cross-sectional view illustrating a modification of FIG. 1.

도 5는 도 1의 다른 변형예를 나타내는 단면도이다.5 is a cross-sectional view showing another modification of FIG. 1.

도 6은 내부전극의 길이방향으로 분리 홈이 형성된 것을 보여준다.Figure 6 shows that the separation groove is formed in the longitudinal direction of the internal electrode.

도 7은 본 발명의 다른 실시예를 보여주는 단면도이다. 7 is a cross-sectional view showing another embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 칩 세라믹 부품 요소의 단면도이다.8 is a cross-sectional view of a chip ceramic component element in accordance with another embodiment of the present invention.

도 9는 본 발명의 다른 실시예에 따른 칩 세라믹 부품 요소의 단면도이다.9 is a cross-sectional view of a chip ceramic component element in accordance with another embodiment of the present invention.

본 발명은 칩 세라믹 부품요소 및 그 제조 방법에 관한 것이다.The present invention relates to a chip ceramic component element and a method of manufacturing the same.

전자기기의 고 기능화에 따라, 기능성 소자들의 사용이 증가하고 있다. 이러한 소자에는 정전기 방전 등으로부터 반도체 소자를 보호하여 최종 전자기기의 오작동을 방지하는 소자인 칩 배리스터와, 주변 온도 변화를 감지하여 저항이 변화되면서 마이크로컴퓨터 등의 능동소자에 위험 수치를 전달해주는 역할을 하는 칩 써미스터 등이 있다 With the high functionality of electronic devices, the use of functional elements is increasing. These devices provide chip varistors that protect semiconductor devices from electrostatic discharges and prevent malfunctions of final electronic devices, and deliver dangerous values to active devices such as microcomputers as resistance changes by sensing changes in ambient temperature. Chip thermistor

이러한 기능성 수동소자들은 적층 공법으로 제조되는데, 구조적으로는 전기적 특성을 좌우하는 세라믹 몸체와 내부전극 그리고 내부전극이 연장된 외부전극의 조합으로 가능하다. 통상 전기적인 특성을 구현하기 위하여, 내부전극은 기능성 세라믹 위에 동일 선상에 배열하거나, 기능성 세라믹을 사이에 둔 오버랩 형태로 구성하기도 한다. These functional passive devices are manufactured by a lamination method, which is structurally possible by a combination of a ceramic body, an internal electrode, and an external electrode extending the internal electrode, which influence electrical characteristics. In general, in order to realize electrical characteristics, the internal electrodes may be arranged on the same line on the functional ceramic, or may be configured in the form of overlap between the functional ceramics.

일반적으로, 이러한 내부전극의 배열은 스크린 인쇄 공법을 통해 이루어지는데, 이렇게 형성된 내부전극은 최초 설계된 형태와는 달리 변형되어 나타남을 볼 수 있다. 이는 내부전극의 인쇄를 진행하는 중에 페이스트의 점도가 기준 점도 이하로 변화하거나, 스크린의 에멀젼 두께 및 텐션이 불균일할 때, 또는 스크린을 형성하는 메탈 와이어의 접점에서 패턴이 형성될 때, 그리고 고 적층인 경우, 반복적인 인쇄 적층 과정에서의 누적된 압력 전달 등의 영향으로 전극의 선단부의 형태가 상부 변형되는 결과를 가져온다. 이러한 내부전극의 변형은 최종 제품에 있어서 전기적 특성에 영향을 미치게 되고, 특성 편차를 유발하는 대표적인 요인으로 작용하게 된다.In general, the arrangement of the internal electrodes is made through the screen printing method, it can be seen that the internal electrodes thus formed are deformed unlike the first designed form. This is because during the printing of the internal electrodes, the viscosity of the paste changes below the reference viscosity, when the emulsion thickness and tension of the screen is uneven, or when a pattern is formed at the contacts of the metal wires forming the screen, and high lamination. In the case of, the shape of the tip of the electrode is deformed upward due to the accumulated pressure transfer during the repeated printing lamination process. The deformation of the internal electrode affects the electrical characteristics in the final product, and serves as a representative factor causing the characteristic variation.

또한, 저 정전용량 또는 기타의 목적으로 내부전극이 기능성 세라믹의 면상 에 대향하도록 구성되는 경우, 60㎛ 미만의 미세한 간격이 요구되는 설계에서는 상술한 변형 요소 중 번짐 현상 등이 가장 큰 요인으로 작용하게 되어 전기적인 쇼트 현상 등의 위험성이 존재하게 된다. In addition, when the internal electrode is configured to face the surface of the functional ceramic for low capacitance or other purposes, in the design requiring a minute spacing of less than 60 μm, the bleeding phenomenon among the above-described deformation factors is the most important factor. Therefore, there is a risk of an electric short phenomenon.

따라서, 본 발명의 목적은 내부전극이 기능성 세라믹의 동일면 상에서 대향되는 형태로 설계되어야 하는 경우, 구조적으로 간단하면서 설계된 내부전극의 변형 없이 최종 제품의 전기적인 특성 편차를 최소화할 수 있는 칩 세라믹 부품 요소를 제공하는 것이다.     Accordingly, an object of the present invention is a chip ceramic component element that is structurally simple and can minimize the variation of electrical characteristics of the final product without deformation of the designed internal electrode when the internal electrode is to be designed to face the same surface of the functional ceramic. To provide.

본 발명의 다른 목적은 상기한 칩 세라믹 부품 요소를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the above-described chip ceramic component element.

상기한 목적과 다른 목적, 특징 및 이점은 이하에 기술되는 실시예를 통하여 명확하게 이해될 것이다.The above and other objects, features and advantages will be clearly understood through the embodiments described below.

상기한 목적은 절연체 세라믹 기판; 상기 절연체 세라믹 기판의 표면 또는 이면 중 적어도 하나에 형성되는 내부전극; 및 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 기능성 세라믹 시트를 포함하며, 상기 내부전극을 절단하는 분리 홈이 상기 세라믹 기판 내부로 침입하도록 형성되고, 상기 기능성 세라믹 시트의 일부는 상기 분리 홈에 매립되는 칩 세라믹 부품 요소에 의해 달성된다.The above object is an insulator ceramic substrate; Internal electrodes formed on at least one of a surface or a rear surface of the insulator ceramic substrate; And a functional ceramic sheet laminated and bonded on the insulator ceramic substrate to cover the internal electrodes, wherein a separation groove for cutting the internal electrodes is formed to penetrate into the ceramic substrate. Part is achieved by chip ceramic component elements embedded in the separation grooves.

이 구성에 의하면, 대향하는 내부전극의 선단부의 변형을 최소화할 수 있어 전기적 특성 편차의 감소 효과를 가지며, 정밀급의 제품을 제조할 수 있다.According to this configuration, the deformation of the front end portion of the opposing internal electrode can be minimized, thereby having an effect of reducing the variation of electrical characteristics, and it is possible to manufacture a precision class product.

여기서, 상기 결합은 상기 기능성 세라믹 시트 부분이 상기 절연체 세라믹 기판과의 경계면에서 상기 절연체 세라믹 기판 내부로 침입하여 소성됨으로써 이루어질 수 있다.In this case, the bonding may be performed by the part of the functional ceramic sheet penetrating into the insulator ceramic substrate at the interface with the insulator ceramic substrate and firing.

이 구성에 의하면, 기능성 세라믹 시트와 절연체 세라믹 기판은 물리적 화학적으로 단단하게 결합한다.According to this configuration, the functional ceramic sheet and the insulator ceramic substrate are firmly bonded physically and chemically.

상기 목적은 절연체 세라믹 기판; 상기 절연체 세라믹 기판의 표면 또는 이면 중 적어도 하나에 형성되는 내부전극; 및 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 페이스트 상태로 도포되어 소성된 전기적 특성을 갖는 기능성 세라믹층을 포함하며, 상기 내부전극을 절단하는 분리 홈이 상기 세라믹 기판 내부로 침입하도록 형성되고, 상기 기능성 세라믹층의 일부는 상기 분리 홈에 매립되는 칩 세라믹 부품 요소에 의해 달성된다.The object is an insulator ceramic substrate; Internal electrodes formed on at least one of a surface or a rear surface of the insulator ceramic substrate; And a functional ceramic layer having electrical characteristics applied and baked in the paste state on the insulator ceramic substrate to cover the internal electrodes, wherein a separation groove for cutting the internal electrodes penetrates into the ceramic substrate. Part of the functional ceramic layer is achieved by chip ceramic component elements embedded in the separation grooves.

이 구성에 의하면, 대향하는 내부전극의 선단부의 변형을 최소화할 수 있어 전기적 특성 편차의 감소 효과를 가지며, 정밀급의 제품을 제조할 수 있다.According to this configuration, the deformation of the front end portion of the opposing internal electrode can be minimized, thereby having an effect of reducing the variation of electrical characteristics, and it is possible to manufacture a precision class product.

여기서, 상기 분리 홈의 대향하는 내측벽에 상기 내부전극과 각각 연결되는 보조전극이 형성될 수 있다.Here, an auxiliary electrode connected to the inner electrode may be formed on an inner side wall of the separation groove.

이 구성에 의하면, 내부전극이 서로 면 대향하기 때문에 대향면적이 종래보다 크게 증가하며, 그 결과, 써미스터의 경우는 저항을 낮추는 효과를 가지며, 커패시터의 경우는 커패시턴스가 증가하는 효과를 갖는다.According to this configuration, since the internal electrodes face each other, the opposing area increases significantly compared with the prior art. As a result, the thermistor has the effect of lowering the resistance, and in the case of the capacitor, the capacitance is increased.

여기서, 상기 기능성 세라믹 시트 또는 상기 기능성 세라믹층은 상기 분리 홈을 중심으로 인접 부분에만 적층되거나 형성될 수 있다.In this case, the functional ceramic sheet or the functional ceramic layer may be laminated or formed only in an adjacent portion with respect to the separation groove.

이러한 구성에 의하면, 고가의 기능성 세라믹 시트의 비용을 절감하는 효과를 갖는다. According to such a structure, it has the effect of reducing the cost of an expensive functional ceramic sheet | seat.

여기서, 상기 절연체 세라믹 기판은 다수 개의 칩 세라믹 부품 요소가 스크라이브 라인으로 분할되어 형성된 단일의 세라믹 기판이며, 상기 스크라이브 라인의 깊이는 상기 세라믹 기판의 두께의 40% 이하이고, 상기 분리 홈의 깊이는 상기 스크라이브 라인의 깊이의 1/3 이하일 수 있다.Here, the insulator ceramic substrate is a single ceramic substrate formed by dividing a plurality of chip ceramic component elements into scribe lines, the depth of the scribe line is 40% or less of the thickness of the ceramic substrate, and the depth of the separation groove is It may be 1/3 or less of the depth of the scribe line.

이 구성에 의하면, 단위 칩으로 분할하는 브레이킹 공정에서 불량이 발생하는 것을 방지할 수 있다.According to this configuration, it is possible to prevent the occurrence of a defect in the breaking step of dividing into unit chips.

여기서, 상기 분리 홈의 폭은 50㎛ 내지 200㎛ 범위일 수 있다.Here, the width of the separation groove may range from 50㎛ to 200㎛.

이 구성에 의하면, 기능성 세라믹 물질을 분리 홈에 완전하게 충진할 수 있다.According to this configuration, the functional ceramic material can be completely filled in the separation groove.

여기서, 상기 기능성 세라믹 시트의 두께는 상기 분리 홈의 깊이의 1.5배 내지 5배일 수 있다.Here, the thickness of the functional ceramic sheet may be 1.5 to 5 times the depth of the separation groove.

이 구성에 의하면, 등온 등수압에 의해 충분히 압력을 전달함으로써, 분리 홈 내부로 기능성 세라믹 시트를 완전하게 충진할 수 있다.According to this configuration, the functional ceramic sheet can be completely filled into the separation groove by sufficiently transferring the pressure by isothermal isostatic pressure.

여기서, 상기 내부전극 위에 있어서 상기 분리 홈을 덮는 부분에 보호층이 형성될 수 있다.Here, a protective layer may be formed on a portion of the inner electrode to cover the separation groove.

이 구성에 의하면, 내부전극의 다이싱 소우 작업에서 고속으로 회전하는 블레이드 표면이 열처리된 내부전극과 세라믹 기판의 접촉부위를 절단하는 과정에서 내부전극의 선단부가 뜯겨져 나가는 것을 방지한다. According to this configuration, the tip surface of the inner electrode is prevented from being torn off in the process of cutting the contact portion between the heat treated inner electrode and the ceramic substrate during the dicing sawing operation of the inner electrode.

바람직하게, 상기 분리 홈은 상기 내부전극의 폭 방향 또는 길이 방향 중 어느 하나의 방향으로 상기 내부전극을 절단한다.Preferably, the separation groove cuts the internal electrode in one of a width direction and a length direction of the internal electrode.

상기한 목적은 절연체 세라믹 기판 표면에 내부전극을 인쇄하는 단계; 상기 내부전극을 절단하여 상기 내부전극이 분리되도록 분리 홈을 상기 절연체 세라믹 기판 내부로 침입하여 형성하는 단계; 상기 절연체 세라믹 기판의 표면 전면에 기능성 세라믹 시트를 적층하고 가압하여 상기 기능성 세라믹 시트 부분이 상기 분리 홈을 충진하도록 압착하는 단계; 및 상기 기능성 세라믹 시트를 기설정된 온도로 소성하는 단계; 및 상기 내부전극과 전기적으로 연결되도록 외부전극을 형성하는 단계를 포함하는 칩 세라믹 부품의 제조방법에 의해 달성된다.The above object is to print an internal electrode on the surface of the insulator ceramic substrate; Cutting the internal electrode to form a separation groove penetrating into the insulator ceramic substrate to separate the internal electrode; Stacking and pressing a functional ceramic sheet over the entire surface of the insulator ceramic substrate to compress the functional ceramic sheet to fill the separation grooves; Firing the functional ceramic sheet at a predetermined temperature; And forming an external electrode to be electrically connected to the internal electrode.

여기서, 상기 압착은 등온 등수압에 의해 수행된다.Here, the pressing is performed by isothermal isostatic pressure.

상기한 목적은 또한 절연체 세라믹 기판; 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 1 기능성 세라믹 시트; 상기 제 1 기능성 세라믹 시트 위에 형성되는 내부전극; 및 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며, 상기 내부전극을 절단하는 분리 홈이 상기 세라믹 기판 내부로 침입하도록 형성되고, 상기 제 2 기능성 세라믹 시트의 일부는 상기 분리 홈에 매립되는 칩 세라믹 부품 요소에 의해 달성된다.The above object is also an insulator ceramic substrate; A first functional ceramic sheet having electrical properties laminated and bonded on the insulator ceramic substrate; Internal electrodes formed on the first functional ceramic sheets; And a second functional ceramic sheet laminated and bonded on the insulator ceramic substrate to cover the internal electrodes, wherein a separation groove for cutting the internal electrodes is formed to penetrate into the ceramic substrate. Part of the functional ceramic sheet is achieved by a chip ceramic component element embedded in the separation groove.

이 구성에 따르면, 제 1 기능성 세라믹 시트는 세라믹 기판과 강한 접착력을 갖는다. 또한, 열처리에 의한 내부전극의 접착력은 세라믹 기판에 대해서보다 제 1 기능성 세라믹 시트에 대해서 월등하게 우수하다. 또한, 세라믹 기판에 내부전극을 형성하는 경우보다 50℃ 정도의 낮은 온도에서 열처리할 수 있다. 더욱이, 분리 홈 내부에 매립되는 제 2 기능성 세라믹 시트 부분과 제 1 기능성 세라믹 시트 부분이 동일 재질이므로 2차 소성을 통해 강하게 접착된다.According to this configuration, the first functional ceramic sheet has a strong adhesive force with the ceramic substrate. In addition, the adhesion of the internal electrodes by heat treatment is much better for the first functional ceramic sheet than for the ceramic substrate. In addition, heat treatment may be performed at a temperature of about 50 ° C. lower than that of forming an internal electrode on the ceramic substrate. Moreover, since the second functional ceramic sheet portion and the first functional ceramic sheet portion embedded in the separation groove are made of the same material, they are strongly adhered through secondary firing.

상기한 목적은 절연체 세라믹 기판; 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 1 기능성 세라믹 시트; 상기 제 1 기능성 세라믹 시트 위에 형성되는 내부전극; 및 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며, 상기 내부전극을 절단하는 분리 홈이 상기 제 1 기능성 세라믹 시트 내부로 침입하도록 형성되고, 상기 제 2 기능성 세라믹 시트의 일부는 상기 분리 홈에 매립되는 칩 세라믹 부품 요소에 의해 달성된다.The above object is an insulator ceramic substrate; A first functional ceramic sheet having electrical properties laminated and bonded on the insulator ceramic substrate; Internal electrodes formed on the first functional ceramic sheets; And a second functional ceramic sheet having electrical characteristics laminated and bonded on the insulator ceramic substrate so as to cover the internal electrode, wherein a separation groove for cutting the internal electrode penetrates into the first functional ceramic sheet, Part of the second functional ceramic sheet is achieved by a chip ceramic component element embedded in the separation groove.

이 구성에 의하면, 기계적인 강도가 큰 세라믹 기판을 절단하지 않으므로 다이싱 소우 작업시 사용되는 블레이드의 수명을 연장할 수 있는 이점을 갖는다.According to this structure, since the ceramic substrate with a large mechanical strength is not cut | disconnected, it has the advantage of extending the life of the blade used at the dicing sawing operation.

이하 첨부된 도면을 참조하여 본 발명의 실시 예를 설명한다. 첨부된 도면에서, 본 발명의 특징을 강조하기 위하여 치수와 형태는 변형되어 도시된다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the accompanying drawings, dimensions and shapes are shown modified to emphasize the features of the invention.

도 1은 본 발명의 일 실시 예에 따른 칩 세라믹 부품의 대략적인 구조를 도시한 단면도이다.1 is a cross-sectional view showing a schematic structure of a chip ceramic component according to an embodiment of the present invention.

절연체 세라믹 기판(100)의 표면 또는 이면 중 적어도 하나에 내부전극(110, 110a)이 형성되고, 내부 전극(110, 110a)을 덮도록 절연체 세라믹 기판(100) 위에 전기적 특성을 갖는 기능성 세라믹 시트(200)가 적층되어 결합한다. 또한, 기능성 세라믹 시트(200)를 덮도록 선택적으로 글라스 보호막(300)이 형성되고, 세라믹 기판(100), 내부전극(110, 110a), 기능성 세라믹 시트(200), 및 글라스 보호막(300)을 포함하는 대향하는 양 측면에 내부전극(110, 110a)와 전기적으로 연결되는 외부단자(500)가 형성되고, 외부단자(500) 위에 도금층(510)과 도금층(520)이 형성된다.A functional ceramic sheet having electrical characteristics on the insulator ceramic substrate 100 so that the internal electrodes 110 and 110a are formed on at least one of the front surface or the rear surface of the insulator ceramic substrate 100 and covering the internal electrodes 110 and 110a. 200) are stacked and joined. In addition, the glass protective film 300 is selectively formed to cover the functional ceramic sheet 200, and the ceramic substrate 100, the internal electrodes 110 and 110a, the functional ceramic sheet 200, and the glass protective film 300 are formed. External terminals 500 electrically connected to the internal electrodes 110 and 110a may be formed on opposing side surfaces of the substrate 110, and the plating layer 510 and the plating layer 520 may be formed on the external terminals 500.

본 발명에 따르면, 내부전극(110, 110a)을 폭 방향으로 절단하는 분리 홈(102)이 세라믹 기판(100) 내부로 침입하도록 형성되고, 기능성 세라믹 시트(200)의 일부는 분리 홈(102)에 매립된다.According to the present invention, separation grooves 102 for cutting the internal electrodes 110 and 110a in the width direction are formed to penetrate into the ceramic substrate 100, and a part of the functional ceramic sheet 200 is separated grooves 102. Is buried in.

이러한 구성에 의하면, 내부전극(110, 110a)을 절단에 의해 분리함으로써 스크린 인쇄에 의한 상기한 내부전극 선단부에서의 문제점을 해결할 수 있게 된다. 또한, 분리 홈(102)에 기능성 세라믹 시트(200)의 일부가 매립됨으로써 기능성 세라믹 시트(200)의 압착에 의해서도 내부전극의 선단부의 변형을 방지할 수 있다.According to such a configuration, the internal electrodes 110 and 110a can be separated by cutting to solve the above-described problems at the internal electrode tip by screen printing. In addition, since a part of the functional ceramic sheet 200 is embedded in the separation groove 102, deformation of the front end portion of the internal electrode may be prevented even by pressing the functional ceramic sheet 200.

이 실시예에서는 기능성 세라믹 시트(200)를 이용하는 것을 예로 들었으나, 내부전극(110, 110a)이 분리 홈(102)에 의해 분리된 상태에서 기능성 세라믹을 페이스트 상태로 세라믹 기판(100) 위에 디스펜싱하여 분리 홈(102)을 충진 및 소성하여 기능성 세라믹층을 형성할 수도 있다.In this embodiment, the functional ceramic sheet 200 is used as an example, but the functional ceramic is paste-dispensed onto the ceramic substrate 100 in a state where the internal electrodes 110 and 110a are separated by the separation groove 102. Thus, the separation groove 102 may be filled and baked to form a functional ceramic layer.

바람직하게, 기능성 세라믹 시트(200)를 적용하는 경우에는 소성 전에 등온 등수압 공정을 통하여 절연체 세라믹 기판(100)의 표면에 형성된 다수의 캐비티(또는, 기공)에 기능성 세라믹 시트(200) 일부가 강제로 밀려 충진되도록 함으로써 기 능성 세라믹 시트(200)와 절연체 세라믹 기판(100)이 물리적으로 단단하게 결합하도록 할 수 있다.Preferably, when the functional ceramic sheet 200 is applied, a part of the functional ceramic sheet 200 is forced to a plurality of cavities (or pores) formed on the surface of the insulator ceramic substrate 100 through an isothermal isostatic process before firing. By being filled with the filling, the functional ceramic sheet 200 and the insulator ceramic substrate 100 may be physically and firmly coupled to each other.

이 경우, 절연체 세라믹 기판(100)은 알루미나 또는 뮬라이트 계열이 사용될 수 있으며, 1100℃ 이상의 고온에서 소성된 제품을 적용하는 것이 바람직하다. 이는 1100℃ 미만의 온도에서 소성된 절연체 세라믹 기판을 사용하는 경우, 1100℃ 이상의 고온에서 기능성 세라믹 시트(200)를 소성할 경우 절연체 세라믹 기판(100)의 휨 현상 등의 문제가 발생할 수 있기 때문이다.In this case, the insulator ceramic substrate 100 may be alumina or mullite series, it is preferable to apply a product fired at a high temperature of 1100 ℃ or more. This is because when using an insulator ceramic substrate fired at a temperature of less than 1100 ° C., when the functional ceramic sheet 200 is fired at a high temperature of 1100 ° C. or higher, problems such as warpage of the insulator ceramic substrate 100 may occur. .

또한, 기능성 세라믹 시트(200)의 재료는 최종 제품의 종류에 따라 배리스터 물질, 써미스터 물질, 비드 물질, MLCC 물질 등이 적절하게 선택되어 적용될 수 있다. In addition, the material of the functional ceramic sheet 200 may be appropriately selected and applied to the varistor material, thermistor material, bead material, MLCC material, etc. according to the type of the final product.

도 4는 이 실시예의 변형예를 나타내는 단면도이다.4 is a cross-sectional view showing a modification of this embodiment.

이 변형예에 따르면, 분리 홈(102)의 대향하는 내측벽에 내부전극(110, 110a)과 각각 연결되는 보조전극(104, 104a)이 형성된다. According to this modification, auxiliary electrodes 104 and 104a are formed on the inner side walls of the separation grooves 102 and connected to the internal electrodes 110 and 110a, respectively.

이러한 구성에 의하면, 내부전극(110, 110a)이 서로 면 대향하기 때문에 대향면적이 종래보다 크게 증가한다. 따라서, 써미스터의 경우는 저항을 낮추는 효과를 가지며, 커패시터의 경우는 커패시턴스가 증가하는 효과를 갖는다.According to such a structure, since the internal electrodes 110 and 110a face each other, the opposing area increases significantly. Therefore, the thermistor has the effect of lowering the resistance, and the capacitor has the effect of increasing the capacitance.

도 5는 이 실시예의 다른 변형예를 나타내는 단면도이다.5 is a cross-sectional view showing another modification of this embodiment.

이 변형예에 따르면, 기능성 세라믹 시트(200)가 세라믹 기판(100)의 전면에 형성되지 않고 분리 홈(102)을 중심으로 인접한 부분에만 형성된다.According to this modification, the functional ceramic sheet 200 is not formed on the front surface of the ceramic substrate 100 but is formed only in a portion adjacent to the separation groove 102.

이러한 구성에 의하면, 고가의 기능성 세라믹 시트(200)의 비용을 절감하는 효과를 갖는다. According to this structure, the cost of the expensive functional ceramic sheet 200 is reduced.

이하, 상기와 같은 구성을 갖는 칩 세라믹 부품의 제조방법을 도 2의 공정도를 참조하여 설명한다.Hereinafter, a method of manufacturing a chip ceramic component having the above configuration will be described with reference to the process diagram of FIG. 2.

먼저, 도 2a와 같이, 1100℃ 이상에서 소성된 절연체 세라믹 기판(100)을 준비한다. 이 예에서는 설명의 편의를 위해 세라믹 기판(100)의 일부만을 도시하고 있으나, 실제 제조공정에서는 다수의 칩 세라믹 부품이 하나의 세라믹 웨이퍼 위에 스크라이브 라인(101)에 의해 구획된 상태로 한꺼번에 제조된다.First, as illustrated in FIG. 2A, an insulator ceramic substrate 100 fired at 1100 ° C. or more is prepared. In this example, only a part of the ceramic substrate 100 is shown for convenience of description, but in the actual manufacturing process, a plurality of chip ceramic parts are manufactured at once by being divided by a scribe line 101 on one ceramic wafer.

상기한 바와 같이, 절연체 세라믹 기판(100)으로 알루미나 또는 뮬라이트 재질을 이용할 수 있으며, 이 실시예에서는 250㎛ ± 5㎛의 두께 편차를 갖는 96% 이상 순도의 알루미나 기판을 사용하였다.As described above, an alumina or mullite material may be used as the insulator ceramic substrate 100. In this embodiment, an alumina substrate having a purity of 96% or more having a thickness variation of 250 μm ± 5 μm was used.

도 2a와 같이, 절연체 세라믹 기판(100) 위에 내부전극(110)을 인쇄한다.As shown in FIG. 2A, the internal electrode 110 is printed on the insulator ceramic substrate 100.

내부전극(110)은 Ag-Pd, Pd, 또는 Pt 등의 귀금속 중 어느 하나를 함유한 페이스트를 기설정된 패턴대로 인쇄법으로 도포하고 열풍 건조하여 형성할 수 있다. The internal electrode 110 may be formed by applying a paste containing any one of noble metals such as Ag-Pd, Pd, or Pt by a printing method in a predetermined pattern, followed by hot air drying.

내부전극(110)의 두께는 바람직하게 1 내지 10㎛일 수 있다. 스크린 인쇄법에 의해 1㎛보다 작게 형성하는 경우, 전극의 표면에 다수의 기공들을 포함할 수 있어 전기적 특성 산포를 초래하며, 10㎛를 초과하는 경우 스크린 인쇄법으로 구현하기 위해서는 수 회 반복해야만 하므로 이 과정에서 전극 두께가 불균일해질 수 있다.The thickness of the internal electrode 110 may be preferably 1 to 10 μm. When formed smaller than 1㎛ by the screen printing method, it may include a large number of pores on the surface of the electrode resulting in the distribution of electrical properties, if it exceeds 10㎛ it must be repeated several times to implement the screen printing method In this process, the electrode thickness may become uneven.

이어, 내부전극을 900 ~ 1250℃ 범위에서 1 ~ 3시간 열처리한다. 온도 범위는 선택된 내부전극 금속의 종류, 내부전극과 알루미나 기판 간의 기계적인 접합 강도, 그리고 기능성 세라믹과의 접합성 등에 따라 결정되며, 이 실시예에서는 이를 고려하여, 내부전극으로서 Pd를 사용하여 1200℃, 3시간의 조건으로 열처리하였다. Subsequently, the internal electrodes are heat treated for 1 to 3 hours in the range of 900 to 1250 ° C. The temperature range is determined according to the type of the selected internal electrode metal, the mechanical bonding strength between the internal electrode and the alumina substrate, and the bonding property with the functional ceramic. In this embodiment, the temperature range is 1200 ° C, using Pd as the internal electrode. Heat treatment was performed under the conditions of 3 hours.

열처리하는 이유는, 이후 연속되는 공정에서의 전극 훼손을 방지하기 위한 것이다. 구체적으로, 열처리하지 않는 경우, 인쇄되고 건조된 내부전극은 페이스트에 포함된 바인더에 의해서만 세라믹 기판에 부착되어 있는 상태이기 때문에, 이후 진행될 다이싱 소우(dicing saw)에 의한 전극 분리 과정에서 사용되는 냉각수에 의해 바인더의 접착력이 낮아져 최종적으로 전극의 훼손을 가져오게 된다.The reason for the heat treatment is to prevent electrode damage in subsequent steps. Specifically, when the heat treatment is not performed, since the printed and dried internal electrodes are attached to the ceramic substrate only by the binder included in the paste, the cooling water used in the electrode separation process by the dicing saw to be performed later. As a result, the adhesive force of the binder is lowered, which finally leads to damage of the electrode.

이어, 도 2b와 같이, 내부전극(110)을 폭 방향으로 절단하는 분리 홈(102)이 절연체 세라믹 기판(100)의 내부로 침입하도록 형성한다. Subsequently, as shown in FIG. 2B, the separation groove 102 for cutting the internal electrode 110 in the width direction penetrates into the insulator ceramic substrate 100.

바람직하게, 분리 홈(102)의 깊이는 스크라이브 라인(101)의 깊이의 최대 1/3까지 형성할 수 있으며, 그 이상의 깊이로 분리 홈(102)을 형성하는 경우, 후술하는 단위 칩으로 분할하는 브레이킹 공정에서 불량이 발생할 수 있다. 여기서, 스크라이브 라인(101)은 세라믹 기판(100)의 전체 두께에 대해 최대 40%까지 가공될 수 있다.Preferably, the depth of the separation groove 102 may be formed up to 1/3 of the depth of the scribe line 101, and when the separation groove 102 is formed to a depth greater than that, it is divided into unit chips to be described later. Defects can occur in the braking process. Here, the scribe line 101 may be processed up to 40% of the total thickness of the ceramic substrate 100.

또한, 분리 홈(102)의 폭은 특히 전기적 특성과 관련되며, 기능성 세라믹 시트(200) 또는 기능성 세라믹 물질의 완전한 충진을 위해서는 바람직하게 50 내지 200㎛일 수 있다. 다만, 50㎛보다 작은 경우에도 제조 조건을 변경함으로써 조건을 충족할 수 있지만, 200㎛을 초과하는 경우에는 반복적인 절단작업을 통하여 설정된 폭을 가공해야 하므로 공정 비용이 추가되는 단점이 있다.In addition, the width of the separation groove 102 is particularly related to the electrical properties, and may be preferably 50 to 200 μm for full filling of the functional ceramic sheet 200 or the functional ceramic material. However, even if it is smaller than 50㎛ can meet the conditions by changing the manufacturing conditions, if it exceeds 200㎛ has a disadvantage in that the process width is added because the set width must be processed through repeated cutting operation.

또한, 분리 홈(102)의 형태는 어떠한 경우라도 문제되지 않는다. 도 3은 다양한 분리 홈(102)의 의 형태를 보여주는 평면도이다. 도 3a와 같은 직선형태의 분리 홈은 다이아몬드 컷팅 블레이드를 적용한 다이싱 소우(dicing saw)를 이용하여 간단하게 형성할 수 있고, 도 3b 내지 3d와 같은 꺾인 형태나 긴 타원형태는 레이저 또는 플라즈마 에칭으로 구현할 수 있다. 특히, Nd YAG 레이저나 CO2 레지어 등의 레이저를 이용하는 경우, 빔 강도와 스폿 크기가 다양하므로 수 ㎚ ~ 150㎛의 폭을 갖는 비직선형태의 다양한 분리 홈을 형성할 수 있고, 플라즈마 에칭의 경우는 수 ㎚ ~ 수 ㎛의 미세 폭을 갖는 분리 홈을 형성할 수 있다.In addition, the shape of the separation groove 102 does not matter in any case. 3 is a plan view showing the shape of various separation grooves 102. 3a can be easily formed using a dicing saw applied with a diamond cutting blade, and a curved shape or a long elliptical shape as shown in FIGS. 3b to 3d can be formed by laser or plasma etching. Can be implemented. In particular, in the case of using a laser such as a Nd YAG laser or a CO 2 laser, various beam intensities and spot sizes vary, so that various non-linear separation grooves having a width of several nm to 150 μm can be formed. Can form a separation groove having a fine width of several nm to several μm.

또한, 도 6에 도시한 바와 같이, 분리 홈(102')을 내부전극(110)과 동일한 길이 방향으로 형성할 수 있다. 이 경우, 대향하는 내부전극(110)의 길이 조정이 폭 방향의 분리 홈(102)보다 더 용이하기 때문에 전기적 특성을 다양하게 변화시킬 수 있는 장점을 갖는다. 또한, 이후 공정 중 절연체 보호막 형성을 위하여, 레이저 등으로 세라믹을 제거하는 단계에서도 폭 방향의 분리 홈(102)을 형성하는 경우보다 작업이 용이하다. In addition, as illustrated in FIG. 6, the separation groove 102 ′ may be formed in the same length direction as the internal electrode 110. In this case, since the length adjustment of the opposing internal electrodes 110 is easier than the separation grooves 102 in the width direction, the electrical characteristics may be variously changed. In addition, in order to form an insulator protective film during the subsequent process, the step of removing the ceramic with a laser or the like is easier than the case of forming the separation groove 102 in the width direction.

이어, 도 2c와 같이, 분리 홈(102)이 형성된 세라믹 기판(100) 전면에 기능성 세라믹 시트(200)를 적층한다.Subsequently, as illustrated in FIG. 2C, the functional ceramic sheet 200 is stacked on the entire surface of the ceramic substrate 100 on which the separation grooves 102 are formed.

적층되는 기능성 세라믹 시트(200)의 두께는 분리 홈(102)의 깊이에 따라 달라질 수 있으며, 바람직하게 분리 홈(102)의 깊이의 1.5 ~ 5배 정도일 수 있다. 1.5배보다 작은 경우에는 분리된 전극 사이에서 균열이 발생할 수 있으며, 5배를 넘는 경우에는 등온 등수압 환경으로도 압력 전달이 부족하여 분리 홈(102) 내부로 기능성 세라믹 시트(200)를 충진하기 어렵게 된다.The thickness of the functional ceramic sheet 200 to be stacked may vary depending on the depth of the separation groove 102, preferably 1.5 to 5 times the depth of the separation groove 102. If less than 1.5 times, cracks may occur between the separated electrodes, and if more than 5 times, there is insufficient pressure transfer even in an isothermal isostatic environment to fill the functional ceramic sheet 200 into the separation groove 102. Becomes difficult.

기능성 세라믹 시트(200)는, 예를 들어, 배리스터 특성을 나타내는, 주원료인 산화아연과 첨가제인 프로세듐 산화물, 코발트 산화물, 및 네오듐 산화물로 구성된 화합물을 중량비 100%로 하여, 바인더 솔루션 20 ~ 40%(고형분 환산 비율 10 ~ 20%), 톨루엔 : 에탄올이 8 : 2로 배합된 솔벤트를 각각 중량비로 30 ~ 50%의 비율로 배합하여, 120 ~ 130℃로 유지되는 열풍 캐스팅 공정을 통하여, 기능성 세라믹 시트(200)의 두께는 10㎛ ~ 60㎛ ± 0.5㎛ 범위가 되도록 형성할 수 있다. The functional ceramic sheet 200 is a binder solution 20 to 40 using, for example, a 100% weight ratio of a compound composed of zinc oxide as a main material and procedium oxide, cobalt oxide, and neodium oxide, which exhibit varistor properties. 30% to 50% by weight of the solvent (weight ratio of 10 to 20%), toluene and ethanol in a ratio of 8: 2, respectively, in a ratio of 30 to 50% by a hot air casting process maintained at 120 to 130 ° C. The thickness of the ceramic sheet 200 may be formed to be in the range of 10㎛ ~ 60㎛ ± 0.5㎛.

이어, 일축 가압의 평면 프레스를 온도 40 ~ 70℃, 압력 200psi 이상으로 하여 기능성 세라믹 시트(200)를 가압착하고, 알루미늄 재질의 판재 또는 보조물 위에 스크라이브 처리된 절연체 세라믹 기판(100)을 탑재하고, 진공포장 비닐에 넣어 밀봉한 후, 수온 80℃, 2200psi(3분) - 6000psi(15분)의 조건으로 등수압 압착을 실시한다. Subsequently, the functional ceramic sheet 200 is press-bonded with a uniaxial pressurized flat press at a temperature of 40 to 70 ° C. and a pressure of 200 psi or more, and a scribed insulated ceramic substrate 100 is mounted on an aluminum plate or auxiliary material, and vacuum After sealing in a plastic bag, isostatic pressing is carried out under a water temperature of 80 ° C. and 2200 psi (3 minutes) to 6000 psi (15 minutes).

이와 같은 등온 등수압 압착에 의해 기능성 세라믹 시트(200)의 일부는 절연체 세라믹 기판(100) 내부로 침입하여 형성된 분리 홈(102)에 강제로 밀려 들어가 충진된다.Due to such isothermal isostatic pressing, a part of the functional ceramic sheet 200 is forcibly pushed and filled into the separation groove 102 formed by intruding into the insulator ceramic substrate 100.

이때, 압착 공정에서 알루미늄 재질의 판재 또는 보조물을 이용하는 것은 등수압 압착시 발생 가능한 스크라이브 처리된 절연체 세라믹 기판의 파손을 방지하기 위함이다.In this case, the use of the aluminum plate or the auxiliary material in the crimping process is to prevent breakage of the scribed insulator ceramic substrate that may occur during isostatic pressing.

이어, 소성 공정을 통하여, 기능성 세라믹 시트(200)를 소성함으로써, 분리 홈(102)으로 강제로 충진된 기능성 세라믹 시트(200) 부분은 소성되어 절연체 세라 믹 기판(100)과 물리적으로 결합함과 동시에 충진에 의해 내부전극(110, 110a)의 대향하는 선단부를 상면과 측면으로부터 가압하여 확실하게 고정함으로써 선단부가 변형되는 것을 방지한다.Subsequently, by firing the functional ceramic sheet 200 through the firing process, the portion of the functional ceramic sheet 200 forcibly filled with the separating grooves 102 is fired and physically coupled to the insulator ceramic substrate 100. At the same time, the tip ends of the internal electrodes 110 and 110a are pressed by the filling from the upper surface and the side surface and securely fixed, thereby preventing the tip portion from being deformed.

이후, 도 2d에 도시된 바와 같이, 선택적으로 기능성 세라믹 시트(200)의 폭 방향 양단으로부터 일정한 부분을 레이저 등으로 트리밍하여 잘라낸다.Thereafter, as shown in FIG. 2D, a predetermined portion is selectively trimmed from both ends of the width direction of the functional ceramic sheet 200 by a laser or the like.

이어, 도 2e와 같이, 선택적으로 기능성 세라믹 시트(200) 전면에 글라스 보호막(300)을 도포한다. 이때, 도 2d에서 레이저 트리밍으로 절단한 부분, 즉 기능성 세라믹 시트(200)의 측면까지 보호막(300)이 확장하여 도포됨으로써 보호 역할을 충실하게 할 수 있다. 보호막(300)의 도포는, 예를 들어, 700 ~ 800℃ 범위에서 사용가능한 글라스 조성으로 구성된 페이스트를 스크린 인쇄법으로 형성하여 열처리한다. Subsequently, as shown in FIG. 2E, the glass protective film 300 is selectively applied to the entire surface of the functional ceramic sheet 200. In this case, the protective film 300 may be extended to the portion cut by the laser trimming, that is, the side surface of the functional ceramic sheet 200 in FIG. 2D, thereby fulfilling a protective role. Application of the protective film 300, for example, by forming a paste consisting of a glass composition usable in the range of 700 ~ 800 ℃ by screen printing method and heat treatment.

이후, 도 2f와 같이, 브레이킹(braking) 공정을 통하여 스크라이브 라인(101)을 기준으로 각각의 칩 세라믹 부품 요소를 분할하고, 도 2g와 같이 재단한 칩 세라믹 부품의 양단에 노출된 내부전극(110) 부위를 은 또는 은-에폭시 등의 외부전극 페이스트를 디핑 방식으로 형성하여, 외부단자(500)를 형성한다. 또한, 필요에 따라, 도금 공정을 통하여, 외부단자(500)에 니켈과 주석을 순차적으로 도금하여 니켈 도금층(510)과 주석 도금층(520)을 순차적으로 도금하여, 표면 실장이 가능하게 한다.Thereafter, as shown in FIG. 2F, each chip ceramic component is divided based on the scribe line 101 through a braking process, and the internal electrodes 110 exposed at both ends of the chip ceramic component cut as illustrated in FIG. 2G. The external terminal 500 is formed by dipping the external electrode paste such as silver or silver-epoxy. In addition, if necessary, through the plating process, nickel and tin are sequentially plated on the external terminal 500 to sequentially plate the nickel plating layer 510 and the tin plating layer 520, thereby enabling surface mounting.

이상과 같은 방법으로 제조된 칩 세라믹 부품은 여러 가지의 특성을 갖는다.The chip ceramic component manufactured by the above method has various characteristics.

먼저, 대향하는 내부전극의 선단부의 변형을 최소화할 수 있어 전기적 특성 편차의 감소할 수 있게 된다.First, the deformation of the front end portion of the opposing internal electrode can be minimized, thereby reducing the variation in electrical characteristics.

또한, 대향하는 내부전극 사이에 종류별 기능성 세라믹을 완전히 충진하여 응용범위를 확대할 수 있다. In addition, the application range can be expanded by completely filling functional ceramics of each kind between opposing internal electrodes.

즉, 배리스터 세라믹을 적용하는 경우, 전기적인 특성인 배리스터 전압이나 정전용량의 산포를 최소화할 수 있으며, 분리 홈의 폭 변화를 통해 제품 사양을 다양화할 수 있고, 정전기 유입시 대향하는 내부전극 사이의 배리스터를 통하여 접지부위로 방전할 수 있다. 또한, 유전체 세라믹을 적용하는 경우, 상술한 바와 같이 산포가 거의 없는 정밀급의 저정전용량의 커패시터를 구현할 수 있다. In other words, when varistor ceramic is applied, the distribution of varistor voltage or capacitance, which is an electrical characteristic, can be minimized, and product specifications can be diversified by changing the width of the separation groove, It can discharge to ground through varistor. In addition, in the case of applying the dielectric ceramic, it is possible to implement a low-capacity capacitor of a precision class with little dispersion as described above.

더욱이, PTC 또는 NTC 써미스터 세라믹을 적용하는 경우, 저항 값의 산포를 최소화할 수 있으며, 상술한 바와 같이 분리 홈의 폭 변화를 통해 다양한 사양의 구현이 가능하다.Furthermore, when PTC or NTC thermistor ceramics are applied, dispersion of resistance values can be minimized, and various specifications can be realized by changing the width of the separation groove as described above.

도 7은 본 발명의 다른 실시예를 보여주는 단면도이다. 7 is a cross-sectional view showing another embodiment of the present invention.

도 7을 참조하면, 분리 홈(102)이 형성될 부분에 보호층(400)을 형성할 수 있다.Referring to FIG. 7, a protective layer 400 may be formed in a portion where the separation groove 102 is to be formed.

구체적으로, 내부전극(110) 위에 분리 홈(102)을 형성하기 위해 다이싱 소우 작업을 수행할 위치에 인쇄법으로 보호층(400)을 형성한다. 예를 들어, 310℃ 1시간의 열풍 건조 조건에서 휘발하여 소멸하는 PVB계에 유기색소를 첨가한 흑색의 에폭시를 사용할 수 있다. Specifically, the protective layer 400 is formed by a printing method at a position where a dicing saw operation is to be performed to form the separation groove 102 on the internal electrode 110. For example, the black epoxy which added the organic pigment to the PVB system which volatilizes and extinguishes on hot air drying conditions of 310 degreeC 1 hour can be used.

이러한 구성에 의하면, 이후 진행될 내부전극(110)의 다이싱 소우 작업에서 고속으로 회전하는 블레이드 표면이 열처리된 내부전극(110)과 세라믹 기판(100)의 접촉부위를 절단하는 과정에서 내부전극(110)의 선단부가 뜯겨져 나가는 것을 방지한다. According to this configuration, in the process of cutting the contact between the internal electrode 110 and the ceramic substrate 100 heat-treated blade surface is rotated at a high speed in the dicing saw operation of the internal electrode 110 to be carried out later. To prevent the tip of the cable from being torn off.

이 실시예에서는 전극을 미리 열처리한 다음 에폭시로 보호층을 형성하였으나, 고온에서 사용가능한 유약(오버글레이즈)를 내부전극 위에 인쇄 및 건조 후 앞서 설명한 에폭시 형성 부위에 인쇄하여 형성한 후 동시에 열처리할 수 있다. 다만, 이 경우, 고온용 유약은 기능성 세라믹과의 열 수축율, 반응성, 사용 온도 범위 등을 고려하여 선택적으로 사용되어야만 한다.In this embodiment, the electrode was previously heat-treated, and then a protective layer was formed of epoxy. However, the glaze (overglaze) usable at a high temperature may be printed and dried on the internal electrode, and then heat-treated at the same time. have. In this case, however, the high-temperature glaze must be selectively used in consideration of the heat shrinkage rate, reactivity, temperature range of use and the like with the functional ceramic.

또한, 에폭시 대신에 글라스를 이용할 수 있다.It is also possible to use glass instead of epoxy.

도 8은 본 발명의 다른 실시예에 따른 칩 세라믹 부품 요소의 단면도이다.8 is a cross-sectional view of a chip ceramic component element in accordance with another embodiment of the present invention.

이 실시예에 따르면, 세라믹 기판(100) 위에 기능성 세라믹 시트(210)를 접합하고, 그 위에 내부전극(110)을 인쇄하여 건조한 다음 1차 소성을 한다. 그 이후는 상기한 것과 동일한 단계를 반복하여 칩 세라믹 부품 요소를 제조한다.According to this embodiment, the functional ceramic sheet 210 is bonded onto the ceramic substrate 100, the internal electrode 110 is printed on the substrate, dried, and first baked. Thereafter, the same steps as described above are repeated to fabricate the chip ceramic component element.

이 실시예에 따르면, 기능성 세라믹 시트(210)는 세라믹 기판(100)과 강한 접착력을 갖는다. 또한, 열처리에 의한 내부전극(110)의 접착력은 세라믹 기판(100)에 대해서보다 기능성 세라믹 시트(210)에 대해서 월등하게 우수하다. 또한, 세라믹 기판(100)에 내부전극(110)을 형성하는 경우보다 50℃ 정도의 낮은 온도에서 열처리할 수 있다. 더욱이, 분리 홈(102) 내부에 매립되는 기능성 세라믹 시트(200) 부분과 기능성 세라믹 시트(210) 부분이 동일 재질이므로 2차 소성을 통해 강하게 접착된다.According to this embodiment, the functional ceramic sheet 210 has a strong adhesive force with the ceramic substrate 100. In addition, the adhesion of the internal electrode 110 by the heat treatment is superior to the functional ceramic sheet 210 than to the ceramic substrate 100. In addition, heat treatment may be performed at a temperature of about 50 ° C. lower than that of forming the internal electrode 110 on the ceramic substrate 100. Furthermore, since the portion of the functional ceramic sheet 200 and the portion of the functional ceramic sheet 210 embedded in the separation groove 102 are made of the same material, they are strongly bonded through the secondary firing.

도 9는 본 발명의 다른 실시예에 따른 칩 세라믹 부품 요소의 단면도이다.9 is a cross-sectional view of a chip ceramic component element in accordance with another embodiment of the present invention.

이 실시예는 분리 홈(102a)이 기능성 세라믹 시트(210) 내부까지만 연장된다는 점에서 도 8의 실시예와 다르다.This embodiment differs from the embodiment of FIG. 8 in that the separation groove 102a extends only inside the functional ceramic sheet 210.

이 실시예에 따르면, 상기한 이점 이외에 기계적인 강도가 큰 세라믹 기판(100)을 절단하지 않으므로 다이싱 소우 작업시 사용되는 블레이드의 수명을 연장할 수 있는 이점을 갖는다.According to this embodiment, since the ceramic substrate 100 having a high mechanical strength is not cut in addition to the above-described advantages, the life of the blade used in the dicing sawing operation can be extended.

이상에서는 바람직한 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변형이 가능하다. 다음은 이러한 변형 예에 대한 설명이다.Although the above has been described with reference to the preferred embodiment, various modifications are possible at the level of those skilled in the art. The following is a description of these modifications.

(1) 상기한 실시예는 배리스터, 써미스터, 비드, 또는 캐패시터 등의 칩 세라믹 부품에 적용할 수 있다.(1) The above embodiment can be applied to chip ceramic components such as varistors, thermistors, beads, or capacitors.

(2) 형성되는 칩 세라믹 부품의 종류, 즉 배리스터, 비드, 써미스터, 캐패시터 등에 따라 내부전극을 적절하게 배치할 수 있다. (2) The internal electrodes can be appropriately arranged according to the type of chip ceramic component to be formed, that is, varistors, beads, thermistors, capacitors, and the like.

(3) 또한, 배리스터는 정전기를 흡수하여 재빨리 접지부위로 배출해야 하므로, 분리 홈이 1개로만 구성되어야 하지만, 써미스터, 캐패시터 등은 저항 값 또는 정전용량 값의 설계 변수에 따라 2개 이상으로 형성할 수 있다.(3) In addition, since the varistor must absorb static electricity and quickly discharge to the ground, the separation groove should be composed of only one, but two or more thermistors and capacitors should be formed according to the design variable of the resistance value or the capacitance value. can do.

(4) 상기한 실시예에서는 절연체 세라믹 기판 위에 단일 층의 기능성 세라믹 시트가 적층되는 것을 예로 들었지만 본 발명은 이에 한정되지 않는다.(4) In the above embodiment, a single layer of functional ceramic sheet is laminated on the insulator ceramic substrate, but the present invention is not limited thereto.

절연체 세라믹 기판 위에 다층의 기능성 세라믹 시트가 적층될 수 있고, 각 적층되는 기능성 세라믹 시트에 대해 내부전극이 형성될 수 있다.Multiple functional ceramic sheets may be stacked on the insulator ceramic substrate, and internal electrodes may be formed for each stacked functional ceramic sheet.

따라서, 본 발명은 상기한 실시예에 한정되어서는 안 되며 이하에 기술된 청 구범위에 따라 해석되어야 한다. Therefore, the present invention should not be limited to the above embodiments but should be construed in accordance with the claims set forth below.

이상에서 설명한 바와 같이, 본 발명에 따르면 여러 가지의 이점을 갖는다.As described above, the present invention has various advantages.

우선, 대향하는 내부전극의 선단부의 변형을 최소화할 수 있어 전기적 특성 편차의 감소 효과를 가지며, 정밀급의 제품을 제조할 수 있다First of all, the deformation of the front end portion of the opposing internal electrode can be minimized, thereby reducing the variation of the electrical characteristics and manufacturing a precision class product.

또한, 대향하는 내부전극 사이에 기능성 세라믹을 종류별로 충진함으로써 응용범위를 확대할 수 있는 효과를 갖는다. In addition, filling the functional ceramics by the type between the opposing internal electrodes has the effect of expanding the application range.

부가적으로, 기능성 세라믹 시트를 압착 및 소성 고정을 통하여 절연체 세라믹 기판과의 경계면에서 앵커링 구조를 형성함으로써 단단한 결합을 이룰 수 있다.Additionally, rigid bonding can be achieved by forming the anchoring structure at the interface with the insulator ceramic substrate through pressing and plastic fixing the functional ceramic sheet.

Claims (14)

절연체 세라믹 기판; Insulator ceramic substrates; 상기 절연체 세라믹 기판의 표면 또는 이면 중 적어도 하나에 형성되는 내부전극; 및Internal electrodes formed on at least one of a surface or a rear surface of the insulator ceramic substrate; And 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 기능성 세라믹 시트를 포함하며,A functional ceramic sheet having electrical characteristics laminated and bonded on the insulator ceramic substrate so as to cover the internal electrode, 상기 내부전극을 전기적으로 분리하는 분리 홈이 상기 세라믹 기판 내부로 침입하도록 형성되고, 상기 기능성 세라믹 시트의 일부는 상기 분리 홈에 매립되는 것을 특징으로 하는 칩 세라믹 부품 요소.And a separation groove for electrically separating the internal electrode into the ceramic substrate, and a portion of the functional ceramic sheet is embedded in the separation groove. 청구항 1에 있어서,The method according to claim 1, 상기 결합은 상기 기능성 세라믹 시트 부분이 상기 절연체 세라믹 기판과의 경계면에서 상기 절연체 세라믹 기판 내부로 침입하여 소성됨으로써 이루어지는 것을 특징으로 하는 칩 세라믹 부품 요소.And wherein the bonding is achieved by intruding and firing the functional ceramic sheet portion into the insulator ceramic substrate at an interface with the insulator ceramic substrate. 절연체 세라믹 기판; Insulator ceramic substrates; 상기 절연체 세라믹 기판의 표면 또는 이면 중 적어도 하나에 형성되는 내부전극; 및Internal electrodes formed on at least one of a surface or a rear surface of the insulator ceramic substrate; And 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 페이스트 상태로 도포되어 소성된 전기적 특성을 갖는 기능성 세라믹층을 포함하며,A functional ceramic layer having an electrical property that is applied and baked in a paste state on the insulator ceramic substrate so as to cover the internal electrode, 상기 내부전극을 전기적으로 분리하는 분리 홈이 상기 세라믹 기판 내부로 침입하도록 형성되고, 상기 기능성 세라믹층의 일부는 상기 분리 홈에 매립되는 것을 특징으로 하는 칩 세라믹 부품 요소.A chip ceramic component element, wherein a separation groove for electrically separating the internal electrode is formed to penetrate into the ceramic substrate, and a portion of the functional ceramic layer is embedded in the separation groove. 청구항 1 또는 3에 있어서,The method according to claim 1 or 3, 상기 분리 홈의 대향하는 내측벽에 상기 내부전극과 각각 연결되는 보조전극이 형성되는 것을 특징으로 하는 칩 세라믹 부품 요소.And an auxiliary electrode connected to the inner electrode on an inner side wall of the separation groove, respectively. 청구항 1 또는 3에 있어서,The method according to claim 1 or 3, 상기 기능성 세라믹 시트 또는 상기 기능성 세라믹층은 상기 분리 홈을 중심으로 인접 부분에만 적층되거나 형성되는 것을 특징으로 하는 칩 세라믹 부품 요소.And wherein said functional ceramic sheet or said functional ceramic layer is laminated or formed only in adjacent portions with respect to said separation groove. 청구항 1 또는 3에 있어서,The method according to claim 1 or 3, 상기 절연체 세라믹 기판은 다수 개의 칩 세라믹 부품 요소가 스크라이브 라인으로 분할되어 형성된 단일의 세라믹 기판이며, The insulator ceramic substrate is a single ceramic substrate formed by dividing a plurality of chip ceramic component elements into scribe lines, 상기 스크라이브 라인의 깊이는 상기 세라믹 기판의 두께의 40% 이하이고, 상기 분리 홈의 깊이는 상기 스크라이브 라인의 깊이의 1/3 이하인 것을 특징으로 하는 칩 세라믹 부품 요소.And the depth of the scribe line is 40% or less of the thickness of the ceramic substrate, and the depth of the separation groove is 1/3 or less of the depth of the scribe line. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 청구항 1 또는 3에 있어서,The method according to claim 1 or 3, 상기 분리 홈의 폭은 50㎛ 내지 200㎛ 범위인 것을 특징으로 하는 칩 세라믹 부품 요소.And the width of the separation groove is in the range of 50 μm to 200 μm. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 청구항 1에 있어서,The method according to claim 1, 상기 기능성 세라믹 시트의 두께는 상기 분리 홈의 깊이의 1.5배 내지 5배인 것을 특징으로 하는 칩 세라믹 부품 요소.And the thickness of the functional ceramic sheet is 1.5 to 5 times the depth of the separation groove. 청구항 1 또는 3에 있어서,The method according to claim 1 or 3, 상기 내부전극 위에 있어서 상기 분리 홈을 덮는 부분에 보호층이 형성되는 것을 특징으로 하는 칩 세라믹 부품 요소.A chip ceramic component element, wherein a protective layer is formed on a portion of the inner electrode to cover the separation groove. 청구항 1 또는 3에 있어서,The method according to claim 1 or 3, 상기 분리 홈은 상기 내부전극의 폭 방향 또는 길이 방향 중 어느 하나의 방향으로 상기 내부전극을 절단하는 것을 특징으로 하는 칩 세라믹 부품 요소.And the separation groove cuts the internal electrode in one of a width direction and a length direction of the internal electrode. 절연체 세라믹 기판 표면에 내부전극을 인쇄하는 단계;Printing internal electrodes on an insulator ceramic substrate surface; 상기 내부전극을 절단하여 상기 내부전극이 전기적으로 분리되도록 분리 홈을 상기 절연체 세라믹 기판 내부로 침입하여 형성하는 단계;Cutting the inner electrode to form a separation groove penetrating into the insulator ceramic substrate so that the inner electrode is electrically separated; 상기 절연체 세라믹 기판의 표면 전면에 기능성 세라믹 시트를 적층하고 가압하여 상기 기능성 세라믹 시트 부분이 상기 분리 홈을 충진하도록 압착하는 단계; 및Stacking and pressing a functional ceramic sheet over the entire surface of the insulator ceramic substrate to compress the functional ceramic sheet to fill the separation grooves; And 상기 기능성 세라믹 시트를 기설정된 온도로 소성하는 단계; 및Firing the functional ceramic sheet at a predetermined temperature; And 상기 내부전극과 전기적으로 연결되도록 외부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 세라믹 부품의 제조방법.And forming an external electrode to be electrically connected to the internal electrode. 청구항 11에 있어서,The method according to claim 11, 상기 압착은 등온 등수압에 의해 수행되는 것을 특징으로 하는 칩 세라믹 부품의 제조방법.The pressing is a method for manufacturing a chip ceramic component, characterized in that carried out by isothermal isostatic pressure. 절연체 세라믹 기판; Insulator ceramic substrates; 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 1 기능성 세라믹 시트;A first functional ceramic sheet having electrical properties laminated and bonded on the insulator ceramic substrate; 상기 제 1 기능성 세라믹 시트 위에 형성되는 내부전극; 및Internal electrodes formed on the first functional ceramic sheets; And 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며,A second functional ceramic sheet having electrical characteristics laminated and bonded on the insulator ceramic substrate so as to cover the internal electrode, 상기 내부전극을 전기적으로 분리하는 분리 홈이 상기 세라믹 기판 내부로 침입하도록 형성되고, 상기 제 2 기능성 세라믹 시트의 일부는 상기 분리 홈에 매립되는 것을 특징으로 하는 칩 세라믹 부품 요소.And a separation groove for electrically separating the internal electrode penetrates into the ceramic substrate, and a portion of the second functional ceramic sheet is embedded in the separation groove. 절연체 세라믹 기판; Insulator ceramic substrates; 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 1 기능성 세라믹 시트;A first functional ceramic sheet having electrical properties laminated and bonded on the insulator ceramic substrate; 상기 제 1 기능성 세라믹 시트 위에 형성되는 내부전극; 및Internal electrodes formed on the first functional ceramic sheets; And 상기 내부 전극을 덮도록 상기 절연체 세라믹 기판 위에 적층되어 결합한 전기적 특성을 갖는 제 2 기능성 세라믹 시트를 포함하며,A second functional ceramic sheet having electrical characteristics laminated and bonded on the insulator ceramic substrate so as to cover the internal electrode, 상기 내부전극을 전기적으로 분리하는 분리 홈이 상기 제 1 기능성 세라믹 시트 내부로 침입하도록 형성되고, 상기 제 2 기능성 세라믹 시트의 일부는 상기 분리 홈에 매립되는 것을 특징으로 하는 칩 세라믹 부품 요소.And a separation groove for electrically separating the internal electrode into the first functional ceramic sheet, and a portion of the second functional ceramic sheet is embedded in the separation groove.
KR1020060043889A 2006-05-16 2006-05-16 Chip ceramic component element and chip ceramic component and Method for the same KR100821277B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043889A KR100821277B1 (en) 2006-05-16 2006-05-16 Chip ceramic component element and chip ceramic component and Method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043889A KR100821277B1 (en) 2006-05-16 2006-05-16 Chip ceramic component element and chip ceramic component and Method for the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101397A Division KR20070111421A (en) 2007-10-09 2007-10-09 Chip ceramic component element and chip ceramic component and method for the same

Publications (2)

Publication Number Publication Date
KR20070111048A KR20070111048A (en) 2007-11-21
KR100821277B1 true KR100821277B1 (en) 2008-04-11

Family

ID=39090057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043889A KR100821277B1 (en) 2006-05-16 2006-05-16 Chip ceramic component element and chip ceramic component and Method for the same

Country Status (1)

Country Link
KR (1) KR100821277B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041626B1 (en) 2009-03-10 2011-06-15 조인셋 주식회사 Chip Component
KR101065006B1 (en) * 2009-05-28 2011-09-15 한국세라믹기술원 Manufacturing method of ceramic multi-layered device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201504A (en) * 1989-12-28 1991-09-03 Matsushita Electric Ind Co Ltd Fuse resistor
KR19980032490A (en) * 1996-10-04 1998-07-25 가와다미츠구 Chip components
JPH11176603A (en) 1997-12-05 1999-07-02 Rohm Co Ltd Chip resistor
JP2000077205A (en) 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201504A (en) * 1989-12-28 1991-09-03 Matsushita Electric Ind Co Ltd Fuse resistor
KR19980032490A (en) * 1996-10-04 1998-07-25 가와다미츠구 Chip components
JPH11176603A (en) 1997-12-05 1999-07-02 Rohm Co Ltd Chip resistor
JP2000077205A (en) 1998-09-01 2000-03-14 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041626B1 (en) 2009-03-10 2011-06-15 조인셋 주식회사 Chip Component
KR101065006B1 (en) * 2009-05-28 2011-09-15 한국세라믹기술원 Manufacturing method of ceramic multi-layered device

Also Published As

Publication number Publication date
KR20070111048A (en) 2007-11-21

Similar Documents

Publication Publication Date Title
JP5590122B2 (en) ESD protection device
JP4744609B2 (en) Ceramic component element, ceramic component and manufacturing method thereof
US8717730B2 (en) ESD protection device and method for producing the same
US7791450B2 (en) Ceramic component and method of manufacturing the same
JP6378122B2 (en) Multilayer ceramic electronic components
WO2010067503A1 (en) Esd protection device
US8503147B2 (en) ESD protection device
JP7081550B2 (en) Multilayer ceramic electronic components
US8711537B2 (en) ESD protection device and method for producing the same
KR102620526B1 (en) Multi-layered ceramic capacitor and method of manufacturing the same
JP6117920B2 (en) Electronic device manufacturing method and electronic device
KR100821277B1 (en) Chip ceramic component element and chip ceramic component and Method for the same
KR101008309B1 (en) ESD Protection Device Having Low Capacitance
KR100807217B1 (en) Ceramic component and Method for the same
US20080224816A1 (en) Electrostatic discharge protection component, and electronic component module using the same
JP4292788B2 (en) Chip-type surge absorber and manufacturing method thereof
JP5614315B2 (en) ESD protection device
KR20070111421A (en) Chip ceramic component element and chip ceramic component and method for the same
JP2004127614A (en) Surge absorber and manufacturing method of same
JP6399226B2 (en) ESD protection device
KR100931402B1 (en) Surface Mount Ceramic Electronic Components and Manufacturing Method Thereof
TW201808625A (en) Multi-layered structure component and method for manufacturing the same
JP7366551B2 (en) Composite green sheet, ceramic member, method for manufacturing composite green sheet, and method for manufacturing ceramic member
JP4161696B2 (en) Chip-type surge absorber and manufacturing method thereof
JP6048055B2 (en) ESD protection device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190403

Year of fee payment: 12