KR100803844B1

KR100803844B1 - 유기 ｅｌ 표시 장치

Info

Publication number: KR100803844B1
Application number: KR1020067021202A
Authority: KR
Inventors: 준 마에데; 신이찌 아베; 마사노리 후지사와
Original assignee: 로무 가부시키가이샤
Priority date: 2004-04-13
Filing date: 2005-04-08
Publication date: 2008-02-14
Also published as: KR20070004830A; CN1942917A; WO2005101359A1; TW200603053A; TWI302288B; WO2005101359A8; US20070222717A1; JPWO2005101359A1

Abstract

다수의 출력 단자(P)를 갖는 제1 및 제2 드라이버(1, 2)와, 상기 제1 드라이버(1)의 n개(n은 1 이상의 정수)의 출력 단자를, 2n개의 유기 EL 소자의 구동 라인을 2분할한 한쪽과 다른쪽에 교대로 접속하고, 또한 제2 드라이버(2)의 n개의 출력 단자를, 남은 n개의 다른쪽과 한쪽에 교대로 접속하는 다수의 절환 회로(US, DS)와, m프레임(m은 1이상의 정수)마다 혹은 m수평 라인마다 제어 신호를 발생해서 상기 다수의 절환 회로를 동시에 절환하는 제어를 하는 제어 회로(5)를 가짐으로써, 휘도 변동이나 휘도 불균일을 저감할 수 있는 유기 EL 표시 장치(10)를 제공한다.

OEL 소자, 화면 메모리, 인버터, 절연막, 컬럼 드라이버

Description

유기 ＥＬ 표시 장치{ORGANIC EL DISPLAY DEVICE}

본 발명은, 유기 EL 표시 장치에 관한 것으로, 자세하게는, 복수의 전류 구동 IC(전류 드라이버)에 의해 컬럼측 단자 핀(컬럼 핀)을 통하여 전류 구동되는 유기 EL 패널에서, 전류 구동 IC에 집적되는 전류 구동 회로의 점유 면적의 증가를 억제해서 표시 장치의 제품마다의 휘도 변동이나 표시 화면의 휘도 불균일을 저감 할 수가 있어, 고해상도의 유기 EL 패널에 적합한 유기 EL 표시 장치에 관한 것이다.

휴대 전화기, PHS, DVD 플레이어, PDA(휴대 단말 장치) 등에 탑재되는 유기 EL 표시 장치의 유기 EL 표시 패널에서는, 컬럼 라인(유기 EL 소자의 양극측 구동 라인)에 접속되는 컬럼측의 단자 핀 수가 396개(132×3), 로우 라인(유기 EL 소자의 음극측 구동 라인)에 접속되는 로우측의 단자 핀 수가 162개 갖는 것이 제안되고, 컬럼측, 로우측의 단자 핀은 이 이상으로 증가하는 경향에 있다.

이와 같은 유기 EL 표시 패널의 구동 회로로서, 컬럼 핀 대응으로 D/A 변환 회로(이하 D/A)를 설치한 본 출원인의 특허 문헌 1이 있다. 이는, 컬럼 핀 대응으로 설치된 D/A가 표시 데이터와 기준 구동 전류를 받아, 기준 구동 전류에 따라 표시 데이터를 D/A 변환해서 컬럼 핀 대응으로 컬럼 방향의 구동 전류 혹은 이 구동 전류의 근원으로 되는 전류를 생성한다.

[특허 문헌 1] 일본 특개 2003-234655호 공보

소비 전력을 저감하기 위해, 전기의 D/A의 전원 전압은, 예를 들면 DC3V 정도로 낮게 억제되고, 최종단의 출력단 전류원의 전원 전압만을, 예를 들면 DC15V∼20V로 하고, 각 컬럼 핀(혹은 드라이버 IC의 각 출력 단자) 대응으로 설치된 각 D/A가, 각 컬럼 핀(혹은 드라이버 IC의 각 출력 단자) 대응으로 분배된 기준 구동 전류를 받아 유기 EL 소자(이하 OEL 소자)의 구동 전류의 근원으로 되는 전류를 생성해서 출력단 전류원을 구동한다. 이에 의해, 전류 구동 회로 전체의 소비 전력을 낮게 억제하고 있다.

그러나, 상기한 D/A는, IC화한 경우에 그 출력 단자 핀 대응으로 설치할 필요가 있기 때문에, 그 점유 면적을 억제하기 위해, 현재 시점에서, 4비트∼6비트 정도의 것으로 되어 있다.

각 D/A에 가해지는 상기한 기준 구동 전류는, 기준 전류 분배 회로에 의해 분배된 기준 전류이며, 기준 전류 분배 회로는, 입력측 트랜지스터(1)에 대하여 출력측 트랜지스터 k(k는 전류 드라이버의 출력 단자가 접속되는 단자 핀 수에 대응)의 커런트 미러 회로로 구성된다. 그리고, 기준 전류 발생 회로로부터의 기준 전류를 커런트 미러 회로의 입력측 트랜지스터에서 받아, 각 단자 핀 대응으로 설치된 출력측 트랜지스터에서 각 단자 핀 대응으로 설치된 D/A에 전류 분배한다.

<발명의 개시>

<발명이 이루고자 하는 기술적 과제>

유기 EL 패널의 드라이버 IC는, R, G, B의 컬러에서도 각각에 30핀 이상의 각 출력 단자가 설치되고, 이들 출력 단자에 대응해서 설치된 D/A에 대하여 기준 전류 분배 회로에서 출력 단자 수 분의 다수의 기준 전류를 생성해서 분배하기 때문에, 기준 전류 분배 회로의 출력측 트랜지스터의 특성의 상위와 그 배치의 관계로부터, 분배하는 각 기준 전류에 변동이 발생하기 쉽다. 그것이 표시 장치의 제품마다의 휘도 변동이나 표시 화면의 휘도 불균일으로 되어 나타난다.

유기 EL 패널의 구동 회로가 4비트∼6비트 정도의 D/A를 사용해서 출력단 전류원을 구동하고, 각 컬럼 핀(각 출력 단자)을 통하여 OEL 소자를 각각에 구동하면, D/A의 전류 변환 정밀도가 나쁘기 때문에, 컬럼 핀 대응의 구동 전류에 변동을 발생하기 쉽다. 이 변동은, 표시 장치의 제품마다의 휘도 변동이나 표시 화면의 휘도 불균일으로 되어 나타난다.

그 때문에, 드라이버 IC는, 기준 전류를 조정하는 것 외에, D/A측에 기준 전류를 조정하는 조정 회로가 별도로 필요하게 되고, 그것이 출력 단자 대응으로 되므로 점유 면적이 증가하는 문제가 있다.

한편, D/A 변환 정밀도를 향상하기 위해, 6비트나, 그 이상의 D/A로 하면, 각 컬럼 핀 대응으로 D/A를 설치해야 하는 관계상, 드라이버 IC에서 전류 구동 회로의 점유 면적이 커진다. 그만큼, 출력 단자수가 많이 채용될 수 없게 되는 문제가 발생한다.

본 발명의 목적은, 이와 같은 종래 기술의 문제점을 해결하는 것으로서, 전류 구동 IC에서의 전류 구동 회로의 점유 면적의 증가를 억제해서 표시 장치의 휘 도 변동이나 휘도 불균일을 저감할 수 있는 유기 EL 표시 장치를 제공하는 것에 있다.

본 발명의 다른 목적은, 표시 장치의 휘도 변동이나 휘도 불균일을 저감할 수가 있어, 고해상도의 유기 EL 패널에 적합한 유기 EL 표시 장치를 제공하는 것에 있다.

<과제를 해결하기 위한 수단>

이와 같은 목적을 달성하기 위해, 제1 발명의 유기 EL 표시 장치의 구성은, 표시 데이터에 따른 구동 전류를 유기 EL 패널의 단자 핀에 출력 단자를 통하여 출력해서 유기 EL 패널을 전류 구동하는 제1 및 제2 드라이버를 갖는 유기 EL 표시 장치에 있어서, 상기 제1 및 제2 드라이버는 다수의 상기 출력 단자를 각각 갖고, 상기유기 EL 패널의 내부에 설치되고, 제어 신호에 따라 상기 제1 드라이버의 n개(n은 1이나, 그 이상의 정수)의 상기 출력 단자의 각각을 인접하는 2n개의 유기 EL 소자의 양극측의 구동 라인 혹은 데이터 선 중의 2n개를 2분할한 2개의 n개의 한쪽과 다른쪽에 교대로 각각 접속하고, 또한 상기 제2 드라이버의 n개의 상기 출력 단자의 각각을 남은 n개의 상기 다른쪽과 한쪽에 교대로 각각 접속하는 다수의 접속 절환 회로와, m프레임(단, m은 1이나, 그 이상의 정수)마다 혹은 상기 m수평 라인마다 상기 제어 신호를 발생해서 상기 다수의 접속 절환 회로를 동시에 절환하는 제어를 하는 제어 회로를 갖는 것이다.

제2 발명은, 유기 EL 패널을 전류 구동하는 k개(k는 3이나 그 이상의 정수)의 드라이버를 갖는 유기 EL 표시 장치에 있어서, 상기 다수의 접속 절환 회로가 제어 신호에 따라 상기 k개 중 1개의 드라이버의 n개(n은 1이나, 그 이상의 정수)의 상기 출력 단자의 각각을 인접하는 k·n개의 유기 EL 소자의 양극측의 구동 라인 혹은 데이터선 중의 k·n개를 k분할한 k개의 n개 중 1개에 각각 접속하고, 또한 상기 k개 중 다른 1개의 드라이버의 n개의 상기 출력 단자를 남은 n개 중 1개에 각각 접속하고, 상기 k개 중 또한 남은 1개의 드라이버의 n개의 상기 출력 단자를 남은 n개 중 1개에 각각 접속하는 것이다.

<발명의 효과>

이와 같이, 이 제1 발명에서는, 유기 EL 패널의 내부에 접속 절환 회로를 설치하고, m프레임마다 혹은 m수평 라인마다 제1 및 제2 드라이버의 n개의 출력 단자의 각각이 2n개의 각 컬럼 라인(유기 EL 소자의 양극측의 구동 라인) 혹은 각 데이터 선 중의 n개의 각각에 교대로 접속 절환 회로에 의해 각각 절환해서 접속된다.

이에 의해, 인접하는 n개의 각 컬럼 라인(혹은 각 데이터선, 이하 컬럼 라인으로 대표함)은, 절환에 따라 각각에 2개의 드라이버로부터 구동 전류를 시분할로 받게 된다. 어떤 컬럼 라인에 접속된 OEL 소자가 m프레임마다 혹은 m수평 라인마다 각각의 드라이버로부터의 구동 전류로 구동되기 때문에, OEL 소자의 발광 휘도는, n개의 각 컬럼 라인에서 시간적으로 적분되어 평균화된다.

또한, 화상의 표시에 있어서는, 제1 및 제2 드라이버는, 각각 m프레임분 혹은 m수평 라인분의 표시 데이터를 1수평 라인의 n화소를 단위로 하여 교대로 분배해서 기억하는 것으로 된다. 접속 절환 회로의 절환은, 기억된 표시 데이터에 대응해서 행하고, 기억된 표시 데이터에 따른 제1 및 제2 각 드라이버의 각 출력 단 자에 구동 전류가 발생한다.

제2 발명은, 제1 발명에서의 드라이버의 수를 3개 이상으로 하고, 3×n라인 이상의 동시 절환을 행하는 것이며, 상기와 마찬가지의 작용 효과가 얻어진다.

그 결과, 단자 핀 대응으로 생성되는 출력 단자 대응의 각 기준 전류에 변동이 있거나 혹은 표시 데이터를 기준 전류에 따라 변환하는 출력 단자 대응의 각 D/A의 전류 변환 정밀도가 다소 나빠, 결과적으로 단자 핀간의 구동 전류에 변동이 발생하여도 표시 장치의 휘도 변동이나 표시 화면의 휘도 불균일을 저감할 수 있다.

또한, 제1 및 제2 드라이버는, 각각 n개 단위로 단자 핀에 출력 단자가 교대로 접속되기 때문에, 각 드라이버의 단자 핀 피치에 대하여 컬럼 라인의 피치는, 배로 할 수 있어, 고해상도의 유기 EL 표시 장치가 용이하게 실현된다.

[발명을 실시하기 위한 최량의 형태]

도 1은, 본 발명의 유기 EL 표시 장치를 적용한 일 실시예의 블록도, 도 2는, 그 컬럼 라인의 절환 상태의 설명도, 도 3은, 드라이버 절환에서의 타이밍 신호의 설명도, 도 4는, 본 발명의 유기 EL 표시 장치를 적용한 다른 일 실시예의 설명도, 그리고, 도 5는, 그 컬럼 라인 접속 절환 회로의 설명도이다.

도 1에서, 참조 부호 10은, 유기 EL 표시 장치로서, OEL 소자의 양극에 구동 전류를 송출하는 전류 드라이버로서 컬럼 드라이버 IC(이하 컬럼 드라이버)(1, 2)와, 유기 EL 패널(3), 로우 드라이버 IC(이하 로우 드라이버)(4), 타이밍 컨트롤러(5), 화면 메모리(V-RAM)(6), 그리고 MPU(7)로 이루어진다.

화면 메모리(6)는, 수직 동기 신호 VSYC에 상당하는 프레임 동기 신호 FSYC에 따라, 수직 귀선 기간에 상당하는 기간에 MPU(7)로부터 1프레임분의 표시 데이터가 전송되어 기억된다. 타이밍 컨트롤러(5)는, 프레임 동기 신호 FSYC를 화상 메모리(6)와 MPU(7)에 송출한다. 또한, FSYC는, 1/30초 혹은 1/60초마다 발생하는 펄스이다.

타이밍 컨트롤러(5)는, 컬럼 드라이버(1, 2), 로우 드라이버(4), 그리고 화상 메모리(6)에 소정의 타이밍 신호를 발생해서 화상 메모리(6)로부터 표시 데이터를 컬럼 드라이버(1, 2)에 송출한다. 컬럼 드라이버(1, 2)와 로우 드라이버(4)는, 타이밍 컨트롤러(5)의 타이밍 신호에 따라 유기 EL 패널(3)에 대하여 로우측의 주사를 함과 함께 컬럼측에 그 때마다의 1수평 라인분의 표시 데이터 DATA에 대응하는 전류 구동 신호를 송출해서 유기 EL 패널(3)을 전류 구동한다.

여기서의 컬럼 드라이버(1, 2)는, 1수평 라인분의 화소수를 1개 걸러 분담해서 각각에 구동한다. 이에 의해, 유기 EL 패널(3)에는 표시 데이터 DATA에 따른 화상이 표시된다.

컬럼 드라이버(1, 2)는, 각각 쌍방향 시프트 레지스터(11), 표시 데이터 래치 회로(12), 유기 EL 패널(3)의 단자 핀에 대응해서 설치된 가변 전류원(13a∼13n)으로 이루어진다. 각 가변 전류원(13)(가변 전류원(13a∼13n)을 대표하는 것으로서)은, 표시 데이터 래치 회로(12)로부터 자기가 할당된 표시 데이터DATA를 받아, 표시 데이터DATA의 값에 따른 구동 전류를 출력 단자 P1∼Pn 중 자기가 할당된 출력 단자에 각각 송출한다.

표시 데이터 래치 회로(12)는, 화면 메모리(V-RAM)(6)로부터 컬럼 드라이버(1, 2)에 송출된 수평 1라인마다의 표시 데이터 DATA를 각각 화소 대응으로 분담해서 기억한다. 또한, 이 표시 데이터 DATA의 분담에 관해서는 후술한다.

각 가변 전류원(13)은, 통상적으로, D/A 변환 회로(D/A)와 커런트 미러의 전류 출력 회로로 이루어지고, D/A가 표시 데이터 래치 회로(12)로부터 표시 데이터DATA와 기준 전류 분배 회로(도시하지 않음)에 의해 단자 핀 대응으로 분배된 기준 전류를 받아 표시 데이터 DATA를 D/A 변환하고, 변환 아날로그 전류로 전류 출력 회로가 구동됨으로써 전류 출력 회로가 표시 데이터 DATA의 값에 따른 구동 전류를 발생한다.

유기 EL 패널(3)은, 사각형으로서, 그 내부에는, OEL 소자(3a)가 매트릭스 형상으로 배치되어 있다. 각 OEL 소자(3a)는, 컬럼 라인 X1∼X2n과 로우 라인 Y1∼Ym과의 교점에서 각각 양극측과 음극측이 접속되어 있다.

그리고, 단자 핀이 사각형의 상하의 대향하는 변에 각각 설치되어 있다. 상측의 각 단자 핀은, 컬럼 핀 UX1, …UXi, …UXn이며, 하측의 각 단자 핀은, 컬럼 핀 DX1, …DX, …DXn이다.

컬럼 드라이버(1)의 각 출력 단자 P1, …Pi, …Pn은, 상측의 각 컬럼 핀 UX1, …UX, …UXn에 각각 대응해서 접속되고, 컬럼 드라이버(2)의 각 출력 단자 Pn, …Pi, …Pn은, 하측의 각 컬럼 핀 DX1, …DXi, …DXn에 각각 대응해서 접속되어 있다.

또한, 컬럼 드라이버(2)는, 컬럼 드라이버(1)와 동일한 구성의 것이기 때문 에, 이것이 하측에 배치됨으로써, 출력 단자 P1, …Pi, …Pn의 배열 방향이 도시한 바와 같이 역방향으로 된다.

각 컬럼 핀 UX1, …UXi, …UXn은, 각 접속 절환 회로 USi(US1, …USi, …USn, 이하 절환 회로 USi라고 함)를 통하여 각 컬럼 라인 X1, …Xi, …X2n(각 변의 컬럼 핀 수의 배의 수) 중 각각 인접하는 2개의 컬럼 라인 Xi, Xi+1(단, i=홀수의 정수)에 유기 EL 패널(3)의 상측에서 각각 접속되어 있다. 각 컬럼 핀 DX1, …DXi, …DXn은, 각 접속 절환 회로 DSi(DS1, …DSi, …DSn, 이하, 절환 회로라고 함)을 통하여 각각 인접하는 2개의 컬럼 라인 Xi, Xi+1에 유기 EL 패널(3)의 하측에서 각각 접속되어 있다. 단, 도시한 바와 같이, 각 절환 회로 USi와 각 절환 회로 DSi가 접속하는 컬럼 라인은 상호 겹치지 않도록 한쪽과 다른쪽의 교대 접속으로 되어 있다.

수직 귀선 기간에 상당하는 1프레임분의 로우측 주사 종료 후의 기간에서 타이밍 컨트롤러(5)의 절환 신호 SEL은, “L”(=LOW 레벨)로부터 “H”(=HIGH 레벨) 혹은 “H”로부터 “L”로 절환된다. 그리고, 이 절환 신호 SEL의 “H”, “L”을 받아, 각 절환 회로 USi는, 그 접속이 컬럼 라인 Xi, Xi+1의 2개의 컬럼 라인 중 한쪽으로부터 다른쪽으로 절환된다. 각 절환 회로 DSi는, 절환 신호 SEL을 인버터(8)를 통하여 받아 반대로 다른 쪽으로부터 한쪽으로 절환된다. 또한, 절환 회로 DSi가 절환 회로 USi에 대하여 절환 단자가 좌우 반전해서 배치되어 있는 경우, 예를 들면, 도 5에 도시되어 있는 바와 같은 트랜스미션 게이트(CM0S의 아날로그 스위치)와 같이 우측 입력과 좌측 입력에서는 동일한 제어 신호에 대하여 반대의 단자 선택 동작을 하는 것에서는, 상측의 절환 회로와 하측의 절환 회로는 절환이 역방향으로 되기 때문에, 인버터(8)는 불필요하다.

그런데, 절환 신호 SEL이 “L”일 때에는, 도 2의 (a)에 도시한 바와 같이 각 절환 회로 USi가 홀수번째의 각 컬럼 라인을 선택하고, 각 절환 회로 DSi는, 짝수번째의 각 컬럼 라인을 선택한다. 절환 신호 SEL의 “H”일 때에는, 도 2의 (b)에 도시한 바와 같이, 반대로 각 절환 회로 USi가 짝수번째의 컬럼 라인을 선택한다. 이에 대하여, 각 절환 회로 DSi는, 홀수번째의 컬럼 라인을 선택한다. 그리고, 1프레임마다 절환 신호 SEL의 “H”, “L”의 변화에 따라 각 컬럼 드라이버(1, 2)의 각 출력 단자 P1∼Pn에 대하여 상기한 홀수번째, 짝수번째의 각 컬럼 라인의 접속 절환이 각 절환 회로 USi와 각 절환 회로 DSi에 의하여 1프레임마다 상보적으로 한쪽의 컬럼 라인과 다른쪽의 컬럼 라인에 대하여 남은 다른쪽의 컬럼 라인과 남은 한쪽의 컬럼 라인으로 하는 바와 같이 상보적으로 교대로 행해진다.

또한, 설명의 형편상, 도 2에서는, 출력 단자수를 4개(P1∼P4)로 하고, 컬럼 라인의 수를 8(X1∼X8)로 하고 있다.

컬럼 드라이버(1)는, 타이밍 컨트롤러(5)의 절환 신호 SEL에 따라, 이것이 “L”일 때에, 바꿔 말하면 각 절환 회로 USi가 홀수번째의 각 컬럼 라인을 선택하고 있을 때에는, 홀수번째의 각 화소에 관한 표시 데이터 DATA를 화면 메모리(6)로부터 받아 기억하고 있다. 이에 의해, 컬럼 드라이버(1)는, 홀수번째의 각 컬럼 라인에 대하여 그 라인에 대응하는 홀수번째의 화소의 표시 데이터에 따라 리세트 기간 RT의 다음에 오는 표시 기간 D(도 3의 (e) 참조)에 구동 전류를 발생해서 각 각에 홀수번째의 각 컬럼 라인을 구동한다.

절환 회로 DSi는, 이 때 짝수번째의 각 컬럼 라인을 선택하므로, 컬럼 드라이버(2)는, 타이밍 컨트롤러(5)의 절환 신호 SEL(“L”)에 따라, 짝수번째의 각 화소에 관한 표시 데이터 DATA를 화면 메모리(6)로부터 받아 기억하고 있기 때문에, 짝수번째의 각 컬럼 라인에 대하여 그 라인에 대응하는 짝수번째의 화소의 표시 데이터에 따라 리세트 기간 RT의 다음에 오는 표시 기간 D에 각 가변 전류원(13)이 구동 전류를 발생해서 각각에 짝수번째의 각 컬럼 라인을 구동한다.

이에 대하여, 타이밍 컨트롤러(5)의 절환 신호 SEL(“H”) 일 때에는, 상기와는 반대로 된다. 즉, 각 절환 회로 USi는 짝수번째의 각 컬럼 라인을 선택하고, 컬럼 드라이버(1)는 상기와는 반대로 짝수번째의 각 화소에 관한 표시 데이터 DATA를 화면 메모리(6)로부터 받아 기억하고 있다. 이 때에는, 각 절환 회로 DSi도 상기와는 반대로 홀수번째의 각 컬럼 라인을 선택하고, 컬럼 드라이버(2)는 상기와는 반대로 홀수번째의 각 화소에 대하여 표시 데이터 DATA를 화면 메모리(6)로부터 받아 기억하고 있다. 따라서, 컬럼 드라이버(1)는, 짝수번째의 각 컬럼 라인을 짝수번째의 화소에 대응하는 표시 데이터에 따라 각 가변 전류원(13)이 각각에 짝수번째의 각컬럼 라인을 구동하고, 컬럼 드라이버(2)는, 홀수번째의 각 컬럼 라인을 홀수번째의 화소에 대응하는 표시 데이터에 따라 각 가변 전류원(13)이 각각에 짝수번째의 각 컬럼 라인을 구동한다.

이러한 절환 신호 SEL에 의한 1프레임 대응의 절환 처리에 대해 도 3에 따라 설명한다.

도 3은, 드라이버 절환 처리의 타이밍 신호의 설명도이다.

도 3의 (a)는, 각 제어 신호의 타이밍의 기본으로 되는 동기 클럭 CLK이며, 도 3의 (b)는, 픽셀 카운터의 카운트 스타트 펄스 CSTP이다. 그리고, 픽셀 카운터의 카운트값이 도 3의 (c)에 도시되어 있다. 도 3의 (d)는, 표시 개시 펄스 DSTP이며, 도 3의 (e)는, 리세트 펄스 RS이며, 귀선 기간에 상당하는 리세트 기간 RT와 수평 주사 기간 상당하는 표시 기간 D를 절단하는 타이밍 신호이다.

도 3의 (f)는, 절환 신호 SEL이 “L”인 경우에 로우측 주사의 각 리세트 기간 RT(도 3의 (e) 참조)에, 각 컬럼 드라이버(1, 2)에 기억되는 수평 1라인마다의 표시 데이터 D1, D2, D3, D4, …를 DATA로서 도시하고 있다.

이 DATA는, 화면 메모리(V-RAM)(6)로부터 리세트 기간 RT에 출력되는 1수평 라인분의 1화소 대응의 각 데이터 D1, D2, …Dn(Dn은 도시하지 않음)으로 이루어진다. 각 데이터 D1∼Dn은, 도 3의 (a)의 클럭 CLK의 상승 타이밍에서 쌍방향 시프트 레지스터(11)에 입력되어, 시프트되어 간다. 컬럼 드라이버(1)의 쌍방향 시프트 레지스터(11)에는, 최종단으로부터 초단을 향해 역방향으로 각 데이터 D1∼Dn이 시프트되어 입력된다. 한편, 컬럼 드라이버(2)의 쌍방향 시프트 레지스터(11)에는, 초단으로부터 최종단을 향해 순방향으로 각 데이터 D1∼Dn이 시프트되어 입력된다. 컬럼 드라이버(2)는, 컬럼 드라이버(1)와는 출력 단자의 배열 방향이 반대로 되어 있기 때문이다.

CS1은, 컬럼 드라이버(1)의 칩 셀렉트 신호이며, CS2는, 컬럼 드라이버(2)의 칩 셀렉트 신호이며, 칩 셀렉트 신호 CS1을 반전한 신호이다. 각각 “H”의 타이 밍에서 컬럼 드라이버(1, 2)는 인에이블로 되어 각 데이터 D1∼Dn의 1개를 쌍방향 시프트 레지스터(11)에 취득한다.

그 결과, 수평 1라인분의 데이터 D1∼Dn이 교대로 컬럼 드라이버(1)와 컬럼 드라이버(2)에 취득된다.

임의의 프레임의 타이밍에서 절환 신호 SEL이 “L”인 경우에는, 홀수번째의 각 화소의 표시 데이터가 컬럼 드라이버(1)의 쌍방향 시프트 레지스터(11)에 취득되고, 각 절환 회로 USi가 홀수번째의 각 컬럼 라인을 선택해서 접속한다. 짝수번째의 각 화소의 표시 데이터가 컬럼 드라이버(2)의 쌍방향 시프트 레지스터(11)에 역방향으로 취득되고, 각 절환 회로 DSi가 짝수번째의 각 컬럼 라인을 선택해서 접속한다.

그 다음의 프레임일 때에는, 절환 신호 SEL이 “H”로 된다. 이 경우에는, 도 3의 (g)에 도시한 바와 같이, 칩 셀렉트 신호(선택 신호) CS1과 칩 셀렉트 신호(선택 신호) CS2의 위상이 반대로 되어, 짝수번째의 각 화소의 표시 데이터가 컬럼 드라이버(1)의 쌍방향 시프트 레지스터(11)에 취득되고, 홀수번째의 각 화소의 표시 데이터가 컬럼 드라이버(2)의 쌍방향 시프트 레지스터(11)에 역방향으로 취득된다. 따라서, 기억되는 화소 대응의 표시 데이터에 관한 화소 위치의 홀수, 짝수가 앞의 경우와 반대로 된다. 이 때 각 절환 회로 USi와 각 절환 회로 DSi는 상기와는 반대의 접속 관계가 된다.

또한, 쌍방향 시프트 레지스터(11)에 취득된 표시 데이터 DATA는, 최후의 화소의 표시 데이터 Dn이 취득된 후에 표시 데이터 래치 회로(12)와 세트되어, 각 출 력 단자 P1, …Pi, …Pn에 대응해서 각 가변 전류원(13)으로 분배된다.

그 결과, 1프레임마다 교대로 “L”, “H”를 반복하는 절환 신호 SEL에 의해 컬럼 드라이버(1)의 구동 전류가 각 출력 단자 P1, …Pi, …Pn으로부터 유기 EL 패널(3)의 각 컬럼 핀 UX1, …UXi, …UXn을 통하여 1프레임마다 홀수, 짝수, 홀수, 짝수…의 순으로 각 컬럼 라인 X(X1, …Xi, …X2n의 1개로서)이 선택되어 각각에 출력된다. 이와 동시에, 컬럼 드라이버(2)의 구동 전류가 각 출력 단자 P1, …Pi, …Pn으로부터 유기 EL 패널(3)의 각 컬럼 핀 DX1, …DXi, …DXn을 통하여 반대로 1프레임마다 짝수, 홀수, 짝수, 홀수…의 순으로 각 컬럼 라인이 선택되어 각각에 출력된다.

이와 같이, 1프레임마다 각 컬럼 라인은, 각각 서로 다른 컬럼 드라이버(1, 2)에 의해 교대로 시분할로 구동된다. 이에 의해, 각 컬럼 라인에 접속된 수평 1라인분의 각 OEL 소자(3a)(도 1 참조)는, 컬럼 드라이버(1, 2)로부터의 구동 전류에 의해 발생하는 OEL 소자(3a)의 발광 휘도가 시간적으로 적분되어 평균된 휘도로 된다.

그 결과, 컬럼 드라이버(1, 2)에 의해, 평균적인 휘도로 각 OEL 소자가 발광 하는 것으로 된다. 이에 의해, 표시 화면의 휘도 불균일이 방지된다.

이에 의해, 단자 핀에 대응하는 각 기준 전류에 변동이 있거나 혹은 각 D/A의 전류 변환 정밀도가 다소 나쁘고, 결과적으로 단자 핀 상호간의 구동 전류에 변동이 발생하여도 OEL 소자의 휘도 변동이나 휘도 불균일을 저감할 수 있다.

게다가, 본 실시예에서는, 컬럼 드라이버(1)와 컬럼 드라이버(2)를 상하에 배치하고 있기 때문에, 컬럼 드라이버(1)와 컬럼 드라이버(2)의 출력 단자의 피치에 대하여, 유기 EL 패널(3)의 컬럼 라인은, 1/2피치로 된다. 그 때문에, 이 컬럼 드라이버(1)와 컬럼 드라이버(2)에 의한 전류 구동 회로는, 그 핀 피치에 대하여 2배의 고해상도의 유기 EL 패널(3)을 구동하는 것이 가능하게 된다.

도 4는, 본 발명의 유기 EL 표시 장치를 적용한 다른 일 실시예의 설명도이다.

도 4는, 컬럼 드라이버(1)와 컬럼 드라이버(2) 사이에 절연막(9)을 형성하여, 컬럼 드라이버(1)와 컬럼 드라이버(2)를 전후에 배치한다. 그리고, 컬럼 드라이버(2)의 각 출력 단자 P1, …Pi, …Pn과 유기 EL 패널(3)의 각 단자 핀 사이를 컬럼 드라이버(1)의 상층에 형성한 절연막(9) 상에 각 출력 단자 대응의 배선 라인으로 이루어지는 배선 라인군(9a)에 의해 접속한다. 이에 의해, 컬럼 드라이버(1)와 컬럼 드라이버(2)의 각각의 출력 단자 P1, …Pi, …Pn을 교대로 유기 EL 패널(3)의 각 단자 핀에 접속한 것이다.

또한, 배선 라인군(9a)은, 컬럼 드라이버(1)의 하측에 배선되어 있어도 되지만, 접속 관계를 명확하게 설명하기 위해 여기서는 컬럼 드라이버(1)의 상측으로 하고 있다.

이 경우의 절환 신호 SEL에 의한 컬럼 라인의 접속 절환은, 유기 EL 패널(3)의 하측에 배치된 절환 회로 DSi가 없어지고, 상측의 절환 회로 USi만으로 된다. 이 각 절환 회로 USi는, 도 5의 절환 회로를 사용한다.

도 5는, 도 4에서의 절환 회로 USi의 구체예로서, 1개의 절환 회로 USi(단, i=홀수의 정수로 하고, 짝수는 없는 것으로 함)는, 4개의 아날로그 스위치(트랜스미션 게이트)(14a∼14d)로 이루어진다. 그 입력 단자 A가 컬럼 드라이버(1)의 출력 단자 Pi에 접속되고, 그 입력 단자 B가 컬럼 드라이버(2)의 출력 단자 Pi+1에 접속된다. 그리고, 출력 단자 C가 컬럼 라인 Xi에 접속되고, 출력 단자 D가 컬럼 라인 Xi+1에 접속된다.

아날로그 스위치(14a)는, 입력 단자 A와 출력 단자 C 사이에 접속되고, 아날로그 스위치(14b)는, 입력 단자 B와 출력 단자 C 사이에 접속되어 있다. 또한, 아날로그 스위치(14c)는, 입력 단자 A와 출력 단자 D 사이에 접속되고, 아날로그 스위치(14d)는, 입력 단자 B와 출력 단자 D 사이에 접속되어 있다.

각 아날로그 스위치(14a, 14d)는, 절환 신호 SEL이 “L”일 때에 온 상태로 되고, 절환 신호 SEL이 “H”일 때에 오프 상태로 된다. 반대로, 각 아날로그 스위치(14b, 14c)는, 절환 신호 SEL이 “L”일 때에 오프 상태로 되고, 절환 신호 SEL이 “H”일 때에 온 상태로 된다.

여기서, i를 홀수로 하면, 절환 신호 SEL이 “L”일 때에는, 절환 회로 USi는, 컬럼 드라이버(1)의 각 출력 단자 P1, …Pi, …Pn을 홀수번째의 각 컬럼 라인 X에 접속하고, 컬럼 드라이버(2)의 각 출력 단자 P1, …Pi, …Pn을 짝수번째의 각 컬럼 라인X에 접속한다. 절환 신호 SEL이 “H”일 때에는, 절환 회로 USi는, 반대로 컬럼 드라이버(2)의 각 출력 단자 P1, …Pi, …Pn을 홀수번째의 각 컬럼 라인 X에 접속하고, 컬럼 드라이버(1)의 각 출력 단자 P1, …Pi, …Pn을 짝수번째의 각 컬럼 라인 X에 접속한다.

이에 의해, 컬럼 드라이버(1, 2)(그 출력 단자 P1, …Pi, …Pn)를, 유기 EL 패널(3)의 상하의 한쪽의 변에만 대응시킬 수 있다. 그 결과, 2장의 유기 EL 패널(3)을 상하에 접합시켜 배치해서 2배의 면적의 유기 EL 패널을 구동하는 것도 가능하게 된다.

또한, 도 3에서는 컬럼 드라이버(1)와 컬럼 드라이버(2)가 병치되어 있지만, 이들은 겹쳐져도 된다. 또한, 컬럼 드라이버(1)와 컬럼 드라이버(2)가 유기 EL 패널의 1변을 따라 복수개 배열되어 있어도 된다.

그런데, 본 실시예에서는, R, G, B의 컬러 유기 EL 패널에 대해 설명하고 있지 않지만, R, G, B의 각각에 대하여 절환을 행할 수 있다. 이 경우에는, 유기 EL의 단자 핀에서 R에 인접하는 단자 핀은, G, B의 단자 핀을 사이에 두고 그 다음의 R의 단자 핀으로 된다. G, B의 단자 핀에 대해서도 마찬가지이다.

따라서, 본 발명에서의 인접하는 단자 핀 혹은 인접하는 컬럼 라인은, R, G, B의 컬러의 경우에는, 동일한 표시색에 대해 인접하는 것이다. 따라서, 본 명세서 및 특허 청구 범위에서의 인접한다는 것은, 컬러 유기 EL 패널의 경우에는, 동일한 표시색에서 인접한다고 하는 의미로 된다.

그 구체적인 실시예로서는, 도 4의 실시예에서의 2개의 컬럼 드라이버를 1개증가시켜, 컬럼 드라이버를 R, G, B에 대응해서 1개씩 3개의 컬럼 드라이버를 설치한다. 이 때에는, 3개의 컬럼 드라이버의 출력을 순서대로 순차 접속하는 것으로 된다. 그리고, R, G, B의 인접하는 3개의 출력 단자를, 다음에 인접하는 R, G, B의 3개의 출력 단자 사이에서 각 색마다의 2개에서 절환 접속을 행하는 것으로 된 다.

이 때에는, 유기 EL 패널(3)의 내부는, R, G, B의 3개의 컬럼 라인과 이에 인접하는 R, G, B의 3개의 컬럼 라인의 6개의 컬럼 라인의 사이에서 R, G, B에 대응해서 3개씩 동시 절환으로 된다. 절환되는 단자 및 컬럼 라인은, 각각 R, G, B중 어느 2개의 단자 혹은 어느 2개의 라인을 사이에 두고 절환되는 것으로 된다.

이 절환 회로는, 예를 들면, 도 5에 도시하는 절환 회로 USi를 R에 대응시킨다고 하면, 도 5의 입력 단자 A와 B, 그리고 출력 단자 C과 D 사이에 G, B에 대응하는 각 컬럼 라인 Xi가 2개 들어가고, 뒤에 G, B에 대응하는 각 컬럼 라인 Xi+1이 2개 들어가는 것으로 된다. 그래서, 그에 따라 G, B에 대응하는 각 컬럼 라인의 절환을 위한 입력 단자 A와 출력 단자 C가 도 5의 입력 단자 A와 B 사이에 2개 들어가는 것으로 되고, 입력 단자 C와 D 뒤에 G, B에 대응하는 각 컬럼 라인의 절환을 위한 입력 단자 C와 출력 단자 D가 2개 들어가는 것으로 된다.

그런데, 실시예는, 1수평 라인에서의 표시 데이터 DATA를 1화소 단위로 각 드라이버 IC에 분배하고 있지만, 이는 k화소 단위(k는 1이나, 그 이상의 정수)로 표시 데이터 DATA를 분배하여도 된다. 이 경우에는, 절환 회로는, k화소 단위로의 절환으로 되기 때문에, 2개의 드라이버 IC의 각각의 n개의 출력 단자가 k개마다 교대로 되도록 유기 EL 패널의 2n개의 단자 핀에 대하여 접속된다. 이 경우, n=p·k(p는 1이나, 그 이상의 정수)이다. 이 경우, 드라이버 IC를 k개의 설치하여도 된다. 1수평 라인의 화소수 2n은, 2n=q·k(q는 1이나, 그 이상의 정수)로 된다.

도 1의 실시예에서는, 유기 EL 패널(3)에 대하여 컬럼측의 드라이버 IC를 상 하에 1개씩 설치하고 있지만, 상하에 각각에 2개씩 혹은 그 이상 설치하여도 되는 것은 물론이다. 그에 따라 n화소 대응으로 표시 데이터가 각 드라이버에 분배되고, 이 분배에 따른 절환이 행해진다.

도 4의 실시예에서는, 상측에 전후로(혹은 겹쳐서) 2개의 드라이버 IC를 설치하고 있지만, 상측에 전후로(혹은 겹쳐서) 3개나, 그 이상 설치하여, 연속해서 인접하는 3개나, 그 이상의 컬럼 라인에 대해서 동시 혹은 순차 접속을 절환하도록 하여도 된다.

또한, 실시예에서는, 1프레임마다 인접하는 컬럼 라인의 선택 절환을 행하고 있지만, 이는, m수평 주사 라인(m은 1이나, 그 이상의 정수)마다 혹은 m프레임마다로 행하여도 되는 것은 물론이다.

이상 설명하였지만, 본 발명은, 복수의 컬럼 드라이버의 구동 전류에 의해 발생하는 OEL 소자의 발광 휘도가 시간 적분으로 평균화하고 있기 때문에, 패시브 매트릭스형의 유기 EL 패널에 한정되지 않고, 구동 전류로 픽셀 회로의 컨덴서를 충전하는 액티브 매트릭스형의 유기 EL 패널에 대해서도 적용 가능하는 것은 물론이다. 또한, 이 경우, 양극측 구동 라인은 데이터선으로 된다.

또한, 출력단 전류원은, 전류 토출형의 것에 한정되는 것이 아니라, 전류 싱크형의 것이어도 되는 것도 물론이다.

도 1은 본 발명의 유기 EL표시 장치를 적용한 일 실시예의 블록도.

도 2는 그 컬럼 라인의 절환 상태의 설명도.

도 3은 드라이버 절환에서의 타이밍 신호의 설명도.

도 4는 본 발명의 유기 EL 표시 장치를 적용한 다른 일 실시예의 설명도.

도 5는 그 컬럼 라인 절환 회로의 설명도.

<부호의 설명>

1, 2: 컬럼 드라이버 IC(이하, 컬럼 드라이버)

3: 유기 EL 패널

3a: 유기 EL 소자(OEL 소자)

4: 로우 IC 드라이버

5: 타이밍 컨트롤러

6: 화면 메모리

7: MPU

8: 인버터

9: 절연막

9a: 배선 라인

1O: 유기 EL 표시 장치

11: 쌍방향 시프트 레지스터

12: 표시 데이터 래치 회로

13, 13a∼13n: 가변 전류원

14a∼14d: 아날로그 스위치(트랜스미션 게이트)

USi, DSi: 절환 회로

UX1, UM, UXn, DXI, DX, DXn:상측 컬럼 핀

X, M+1: 컬럼 라인

Pn, Pi, Pn: 출력 단자

Claims

표시 데이터에 따른 구동 전류를 유기 EL 패널의 단자 핀에 출력 단자를 통하여 출력해서 유기 EL 패널을 전류 구동하는 제1 및 제2 드라이버를 갖는 유기 EL 표시 장치로서，

상기 제1 및 제2 드라이버는 다수의 상기 출력 단자를 각각 갖고,

상기 유기 EL 패널의 내부에 설치되고, 제어 신호에 따라 상기 제1 드라이버의 n개(n은 1 또는 그 이상의 정수)의 상기 출력 단자의 각각을 인접하는 2n개의 유기 EL 소자의 양극측의 구동 라인 혹은 데이터선 중의 2n개를 2분할한 2개의 n개의 한쪽과 다른쪽에 교대로 각각 접속하고 또한 상기 제2 드라이버의 n개의 상기 출력 단자의 각각을 남는 n개의 상기 다른쪽과 한쪽에 교대로 각각 접속하는 다수의 접속 절환 회로와,

m프레임(단 m은 1 또는 그 이상의 정수)마다 혹은 m수평 라인마다에 상기 제어 신호를 발생시켜 상기 다수의 접속 절환 회로를 동시에 절환하는 제어를 하는 제어 회로

를 갖는 유기 EL 표시 장치.
제1항에 있어서,

각 상기 접속 절환 회로는, 인접하는 2n개의 상기 단자 핀과 인접하는 2n개의 상기 구동 라인 혹은 데이터선 사이에 각 단자 핀에 대응하여 1개씩 2n개 단위로 각각 설치되고, 상기 제1 및 제2 드라이버는, 각각 IC로서, 각 상기 출력 단자가 n개 단위로 각 상기 단자 핀에 교대로 접속되어 있는 유기 EL 표시 장치.
제2항에 있어서,

상기 제1 및 제2 드라이버는, 1수평 라인의 n화소를 단위로 하여 교대로 배분된 상기 표시 데이터를 각각에 기억하고, 이 기억한 표시 데이터에 따라 상기 구동 전류를 각 상기 출력 단자에 발생하는 유기 EL 표시 장치.
제3항에 있어서,

상기 제1 및 제2 드라이버는, 상기 양극측의 구동 라인을 구동하는 것이며, 상기 n은 1인 유기 EL 표시 장치.
제3항에 있어서,

상기 제1 및 제2 드라이버는, 상기 양극측의 구동 라인을 구동하는 것이며, 상기 m과 n은 각각 1인 유기 EL 표시 장치.
제5항에 있어서,

상기 유기 EL 패널은, 사각형으로서, 상기 단자 핀을 상기 사각형의 대향하는 변에 각각 갖고, 상기 인접하는 2개의 단자 핀은, 상기 대향하는 각각의 변에서 대응하는 상기 단자 핀이 할당되고, 상기 제1 및 제2 드라이버는, 상기 대향하는 변에 대응해서 배치되고, 상기 다수의 접속 절환 회로는 상기 대향하는 변에 대응해서 상기 유기 EL 패널의 내부에 설치되어 있는 유기 EL 표시 장치.
제6항에 있어서,

1프레임분의 상기 표시 데이터를 기억하는 화상 메모리를 더 갖고, 상기 제어 회로는, 상기 제1 및 제2 드라이버를 각각 선택하는 선택 신호를 교대로 발생하여 교대로 상기 제1 및 제2 드라이버를 선택해서 상기 n화소 단위로 상기 표시 데이터를 각각에 배분하고, 상기 제1 및 제2 드라이버는, 상기 선택 신호에 따라 상기 n화소 단위로 상기 표시 데이터를 교대로 각각이 취득하는 유기 EL 표시 장치.
제3항에 있어서,

상기 인접하는 2n개의 상기 단자 핀과 상기 인접하는 2n개의 상기 구동 라인은, 각각 R, G, B마다 인접하는 것이며, 상기 다수의 접속 절환 회로는, R, G, B 각각에 대응해서 각각 설치되어 있는 유기 EL 표시 장치.
제3항에 있어서,

상기 제1 및 제2 드라이버는, 유기 EL 패널의 한 변에 대응해서 전후에 배치되고, 상기 유기 EL 패널은 패시브 매트릭스형의 것인 유기 EL 표시 장치.
제3항에 있어서,

상기 제1 및 제2 드라이버는, 유기 EL 패널의 한 변에 대응해서 겹쳐져 설치되고, 상기 유기 EL 패널은 패시브 매트릭스형의 것인 유기 EL 표시 장치.
표시 데이터에 따른 구동 전류를 유기 EL 패널의 단자 핀에 출력 단자를 통하여 출력해서 유기 EL 패널을 전류 구동하는 k개(k는 3 또는 그 이상의 정수)의 드라이버를 갖는 유기 EL 표시 장치로서,

상기 유기 EL 패널의 내부에 설치되고, 제어 신호에 따라 상기 k개 중 1개의 드라이버의 n개(n은 1 또는 그 이상의 정수)의 상기 출력 단자의 각각을 인접하는 k·n개의 유기 EL 소자의 양극측의 구동 라인 혹은 데이터선 중의 k·n개를 k분할한 k개의 n개 중 1개에 각각 접속하고 또한 상기 k개 중 다른 1개의 드라이버의 n개의 상기 출력 단자를 나머지 n개 중 1개에 각각 접속하고, 상기 k개 중 또 다른 나머지 1개의 드라이버의 n개의 상기 출력 단자를 나머지 n개 중 1개에 각각 접속하는 다수의 접속 절환 회로와,

m프레임(단 m은 1 또는 그 이상의 정수)마다 혹은 m수평 라인마다에 상기 제어 신호를 발생시켜 상기 다수의 접속 절환 회로를 동시에 절환하는 제어를 하는 제어 회로

를 갖는 유기 EL 표시 장치.
제11항에 있어서,

각 상기 접속 절환 회로는, 인접하는 k·n개의 상기 단자 핀과 인접하는 k·n개의 상기 구동 라인 혹은 데이터선 사이에 각 단자 핀에 대응하여 1개씩 k·n개 단위로 각각 설치되고, 상기 k개의 드라이버는, 각각 IC로서, 각 상기 출력 단자가 n개 단위로 각 상기 단자 핀에 교대로 접속되어 있는 유기 EL 표시 장치.
제12항에 있어서,

상기 k개의 드라이버는, 1수평 라인의 n화소를 단위로 하여 교대로 배분된 상기 표시 데이터를 각각에 기억하고, 이 기억한 표시 데이터에 따라 상기 구동 전류를 각 상기 출력 단자에 발생하는 유기 EL 표시 장치.