JP2005055510A - 画像表示装置および画像表示方法 - Google Patents

Abstract

【課題】簡単な回路構成で、配線による電気抵抗によって両端の給電部間の電圧低下に起因する輝度低下を抑制する画像表示装置および画像表示方法を提供する。
【解決手段】単純マトリクス型の表示画像装置において、１走査配線上の表示素子を複数のグループに分割する。複数のグループを時分割して表示駆動し、さらに同時に複数の走査配線を駆動する。これにより、時分割駆動の点灯時間の減少による輝度低下を防止するとともに、１走査配線上に流れる電流量を時間分散させて約半分にして、走査配線による電圧降下量を約半分にすることができ、電圧降下に起因する輝度低下の影響を大きく減少させる。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
この発明は、画像表示装置および画像表示方法に関し、特に、マトリクス配線がされた複数の表示素子を備える表示パネルを用いて、テレビジョン信号やコンピュータなどの表示信号を受信し画像を表示するテレビジョン受信機やディスプレイ装置などに適用して好適なものである。
【０００２】
【従来の技術】
従来、ｍ本の走査配線およびｎ本の変調配線に配線され、マトリクス状に配列されたｎ×ｍ個の表示素子を有し、走査配線に対して順次走査を行うとともに、列方向に変調を行うことによって、１走査配線分の素子群を同時に駆動していた。
【０００３】
このように駆動する場合、走査配線において、配線による電気抵抗と前記素子郡の駆動電流とによって生じる両端の給電部間の電圧低下による輝度低下の不具合が問題となっている。
【０００４】
そこで、このような表示素子に対する電気的な接続配線などの配線抵抗による電圧降下に起因する輝度低下を低減するための駆動方法が提案されている（特許文献１および特許文献２参照）。
【０００５】
特許文献１に記載された画像表示装置の構成を図１３に示す。なお、図１３においては、説明の簡略化のために４×４配線のマトリクス表示素子を例に示す。
【０００６】
図１３に示すように、画像表示装置においては、変調配線１１１，１１２，１１３，１１４が設けられている。また、変調配線１１１，１１３と変調配線１１２，１１４とは、画像データに基づく変調信号でそれぞれ極性の異なる信号が印加される。また、変調配線１１１〜１１４に対して直交して走査配線１２１，１２２，１２３，１２４が配置されている。走査配線１２１〜１２４には、選択走査信号電圧および非選択走査電圧から構成される走査駆動信号が印加される。
【０００７】
これらの変調配線１１１〜１１４および走査配線１２１〜１２４における、それぞれの配線によってマトリクス配線が構成される。また、冷陰極電子源などの表示素子１３１ａ〜１３１ｄ，１３２ａ〜１３２ｄ，１３３ａ〜１３３ｄ，１３４ａ〜１３４ｄは、マトリクス配線におけるそれぞれの交点に配置される。
【０００８】
また、走査回路１４１によって、走査配線１２１〜１２４のうちの２つの配線が順次選択され、所定の駆動電圧が供給される。また、変調回路１４２は、変調配線１１１〜１１４に表示すべき画像データに基づく電圧（情報駆動信号）を供給可能に構成されている。
【０００９】
また、シフトレジスタ１４３は、例えば２ライン分のラインメモリを有し、シリアルに送られてくる画像データ１４０を２ライン分格納するように構成されている。
【００１０】
そして、それぞれのラインより部分的に抽出した画像情報で、１ライン分相当の表示データを形成し、これをパラレルに変調回路１４２に送出する。この１ライン分相当のパラレルデータに基づいて、変調回路１４２が変調配線へ情報信号の印加を行い、マルチ冷陰極電子源１９１の分割駆動を実現する。なお、この分割駆動については、後述する。
【００１１】
また、走査回路１４１、変調回路１４２およびシフトレジスタ１４３の同期をとる機能を有するタイミング制御回路１４４が設けられている。
【００１２】
次に、分割駆動について説明する。具体的に、図１３において、走査配線１２１，１２２は、走査回路１４１によって同時に選択されている。選択状態にある走査配線１２１，１２２に対しては、それぞれ極性が反対の選択走査電圧１５１，１５２が印加される。一方、走査配線１２３，１２４は、非選択状態となる。
【００１３】
また、図１３中、変調回路１４２により変調配線１１１〜１１４上に印加される情報駆動信号の一例を、情報駆動信号１６１，１６２，１６３，１６４として模式的に示す。
【００１４】
以上の選択走査電圧１５１，１５２、非選択走査電圧１５３，１５４および情報駆動信号１６１〜１６４により、選択走査配線１２１，１２２上の表示素子１３１ａ，１３１ｃ，１３２ｂ，１３２ｄが表示駆動される。また、表示素子１３１ｂ，１３１ｄおよび表示素子１３２ａ，１３２ｃは、情報駆動信号（画素情報信号）１６１〜１６４に関係しない非点灯の表示素子となる。
【００１５】
この分割駆動を行うために、選択走査電圧１５１により表示される素子と、選択走査電圧１５２により表示される素子とによって、列方向に重複しないように、選択走査電圧１５１により表示される表示素子の情報駆動信号１６１，１６３と選択走査電圧１５２により表示される表示素子の情報駆動信号１６２，１６４とにおいて、互いに極性が異なる必要がある。同時に、選択走査電圧１５１，１５２においても、互いに極性を異ならせる必要がある。
【００１６】
このように分割して駆動することにより、マトリクス駆動時の電流を複数の選択走査電極に分担させることが可能となり、１つの配線上を流れる電流を減少させて、表示素子部への駆動電圧の低下が抑制される。
【００１７】
また、特許文献２においては、表示素子に対する駆動電圧の低下を抑制するために、１行ずつ線順次駆動走査させる構成を採用して、１走査線上の表示素子を時分割駆動する例が開示されている。
【００１８】
【特許文献１】
特開平７−３２２１８０号公報
【特許文献２】
特開平１１−２８８２４７号公報
【００１９】
【発明が解決しようとする課題】
しかしながら、前述した従来技術には、次のような問題があった。すなわち、特許文献１に記載された分割駆動の構成においては、変調手段としての変調回路（情報駆動回路）１４２、走査回路１４１の双方とも、極性が全く逆の情報駆動信号および選択走査電圧をそれぞれ出力しなければならない。
【００２０】
そのため、回路構成が複雑になるとともに、それぞれ極性が全く逆の電圧を出力する電源をも必要となるため、コストが増加するという問題があった。
【００２１】
これに対し、特許文献２に記載された時分割駆動の構成においては、表示素子の駆動電流を減少し、電圧低下に起因する輝度低下を低減することが可能である。
【００２２】
ところが、時分割駆動することによって、１走査ライン上の表示素子を２グループに分けて時分割駆動した場合、それぞれの表示素子の点灯時間が半分になるので、輝度が時分割駆動する前の約半分に低下してしまう問題があった。
【００２３】
したがって、この発明の目的は、簡単な回路構成で、配線による電気抵抗によって両端の給電部間の電圧低下に起因する輝度低下を抑制することが可能な画像表示装置および画像表示方法を提供することにある。
【００２４】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の発明は、
表示パネルの走査配線に走査信号を供給する走査手段と、
表示パネルの変調配線に変調信号を供給する変調手段とを有し、
走査手段が、１つの選択期間において同時に隣接する複数の走査配線を選択する走査方式を実行可能に構成された画像表示装置において、
同時に選択される複数の走査配線に共通する変調配線に接続された複数の表示用素子を少なくとも一組含む第１のグループと、
同時に選択される複数の走査配線と、同時に選択される複数の走査配線に共通する変調配線とは異なる他の共通の変調配線に接続された別の複数の表示用素子を少なくとも一組含む第２のグループとを、時分割駆動可能に構成されていることを特徴とする画像表示装置である。
【００２５】
この発明の第２の発明は、
表示パネルの走査配線に走査信号を供給する走査手段が、１つの選択期間において、同時に隣接する複数の走査配線を選択する画像表示方法において、
同時に選択される複数の走査配線に共通する変調配線に接続された複数の表示用素子を少なくとも一組含む第１のグループと、同時に選択される複数の走査配線と、同時に選択される複数の走査配線に共通する変調配線とは異なる他の共通の変調配線に接続された別の複数の表示用素子を少なくとも一組含む第２のグループとを、時分割駆動することを特徴とする画像表示方法である。
【００２６】
この発明において、典型的には、同時に選択される複数の走査配線に同極性の選択電圧を印加可能に構成されており、同時に選択する複数の走査配線に、同極性の選択電圧を印加する。
【００２７】
この発明において、典型的には、１フレーム内において、同一走査配線を複数回選択可能に構成されており、１フレーム内において、同一走査配線を複数回選択する。
【００２８】
この発明において、好適には、走査回路が１つの選択期間において同時に隣接する複数の走査配線の数としては、２本または３本が好ましい。また、この発明において、好適には、表示素子のグループの数は、２つまたは３つが好ましい。
同一グループとしては、複数の隣接表示素子からなるグループ（ブロック）であってもよいし、複数の互いに隣接しない表示素子からなるグループであってもよい。
【００２９】
また、この発明が適用可能な構成において採用できる表示素子としては、冷陰極素子やエレクトロルミネセンス素子（ＥＬ素子）などが挙げられる。
【００３０】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態においては、特に特定的な記載がない限り技術の公知技術に関しては、その説明を省略する。
【００３１】
（第１の実施形態）
まず、この発明の第１の実施形態による画像表示装置の表示素子について説明する。この第１の実施形態において、適用可能な表示素子としては、冷陰極素子やＥＬ素子などが挙げることができるが、表示素子として冷陰極素子、特に、表面伝導型放出素子を用いた構成を例に説明する。
【００３２】
この第１の実施形態による、冷陰極素子が単純マトリクスに配置された画像表示装置においては、走査配線に流れ込む電流と、走査配線の配線抵抗により電圧降下が発生し表示画像が劣化してしまうという現象に鑑み、冷陰極素子を行方向において、複数のグループに分割して時分割で駆動し、さらに列方向に重複して冷陰極素子を駆動することによって、走査配線における電圧降下が表示画像に与える影響を低減し、特に、この表示画像への電圧降下の影響の低減を比較的小さな回路規模で実現するものである。
【００３３】
（表示パネルの時分割駆動方法）
まず、この発明の第１の実施形態による表示パネルの駆動方法について説明する。図１に、この発明の表示パネルを駆動した際に走査配線および変調配線の電圧供給端子に印加した電位のタイミング図を示す。
【００３４】
図１に示すように、この第１の実施形態による表示パネルにおいては、時分割駆動する際に、２本の走査配線に同時に発光の機会を与える。従って、Ｉ番目の有効水平走査期間Ｈｓはｉ行目および（ｉ＋１）行目のピクセルの発光の機会を与える期間とし（ｉ：パネルの行数以下の自然数）、ｉ行目および（ｉ＋１）行目の走査配線における電圧供給端子ＤｘｉおよびＤｘ（ｉ＋１）に選択電位Ｖｓを印加することにより選択される。また、それ選択電位Ｖｓが印加された走査配線以外の走査配線における電圧供給端子Ｄｘｋ（ｋ＝１，２，・・・，Ｍ、但しｋ≠ｉ，ｉ＋１）には非選択状態とされ、非選択電位Ｖｎｓが印加される。
【００３５】
ここで、この表示パネルの行数をＮ、表示パネルのリフレッシュレートをｆ［Ｈｚ］とすると、水平走査期間Ｈｓは、およそ
Ｈｓ≒１／ｆ／Ｎ［ｓｅｃ］
で表される。
【００３６】
この第１の実施形態においては、基準電位をグランド電位（ＧＮＤ）とし、選択電位を基準電位よりも低い電位とし、かつ選択電位Ｖｓと基準電位との電位差を、図２に示す表面伝導型放出素子の特性におけるＶＳＥＬの半分とした。よって、Ｖｓは−０．５ＶＳＥＬである。また非選択電位ＶｎｓはＧＮＤとした。
【００３７】
また、図１に示すように、変調配線の電位供給端子には、電圧振幅｜ＶＰＷＭ｜のパルス幅変調信号が供給された。ここで、変調配線に印加される電圧振幅とは、オフ時の変調配線電位と変調電位ＶＰＷＭとの電位差である。また、オフ時の変調配線電位は、前述した基準電位と等しくしているため、その電圧振幅は、｜ＶＰＷＭ｜である。
【００３８】
また、ｊ番目の変調配線に供給するパルス幅変調信号のパルス幅は、表示する画像の第ｉ行第ｊ列のピクセルの画像データの大きさに応じて決定され、すべての変調配線にそれぞれのピクセルの画像データの大きさに応じたパルス幅変調信号が供給される。
【００３９】
また、この第１の実施形態においては、時分割駆動のために、奇数番目の変調配線グループ（奇数グループ）と偶数番目の変調配線グループ（偶数グループ）との２つのグループに分割する。そして、図１に示すように、ｊ（ｊ：奇数），ｊ＋２，ｊ＋４・・・の変調配線の奇数グループには、１水平走査期間の最初のＨｓ／２の期間で画像データに応じてパルスが印加され、ｊ＋１，ｊ＋３，ｊ＋５・・・の偶数グループには、１水平走査期間の後半のＨｓ／２の期間で、画像データに応じてパルスが印加される。
【００４０】
また、この第１の実施形態において、電位ＶＰＷＭの値としては、＋０．５ＶＳＥＬに設定した。この設定により、表面伝導型放出素子は、図２に示すように素子の両端に電圧ＶＳＥＬが印加されると、電子が放出される。他方、印加電圧がＶｔｈよりも小さい電圧においては、まったく電子が放出されず、選択行のみを発光させることが可能となる。この第１の実施形態による画像表示装置は、このような時分割駆動を行うパルス幅変調方式によって画像が表示される。
【００４１】
（時分割駆動）
次に、時分割駆動について詳細に説明する。図３に、この第１の実施形態による時分割駆動を説明するためのブロック図を示す。
【００４２】
図３に示すように、画像データに基づくパルス幅変調信号が変調配線２４１，２４２，２４３，２４４に印加され、これらの変調配線２４１〜２４４に直交して、走査配線２５１，２５２，２５３，２５４が配置される。そして、これらの走査配線２５１〜２５４には、上述した表示パネル１の駆動方法における選択電位および非選択電位である走査駆動信号が印加される。
【００４３】
これらの変調配線２４１〜２４４および走査配線２５１〜２５４における、それぞれの配線によりマトリクス配線が構成される。なお、図３においては、説明の簡略化のため、４×４配線のマトリクス配線が示されているが、これに限定されるものではない。
【００４４】
また、表示素子２０１ａ〜２０１ｄ，２０２ａ〜２０２ｄ，２０３ａ〜２０３ｄ，２０４ａ〜２０４ｄは、それぞれ前述した表面伝導型放出素子を備えているとともに、マトリクス配線のそれぞれの交点に配置されている。
【００４５】
また、図３において、走査手段としての走査回路２３１により、走査配線２５１〜２５４の２つの走査配線が同時に選択され、所定の同極性の駆動電圧に供給される。そして、次の水平走査期間において、前に選択した走査配線と次に選択する走査配線とが重複するように、２つの走査配線を選択していくことにより、順次選択走査が行われる。
【００４６】
また、この第１の実施形態においては、走査回路２３１は、片側のみの場合で実現されている。なお、駆動電圧からの電圧降下量をさらに低減するために、走査回路を両端に設けるようにしても良い。
【００４７】
変調回路２３２は、変調配線２４１〜２４４に表示すべき画像データに基づく電圧パルス（変調信号）を供給可能に構成されている。
【００４８】
シフトレジスタ２３３は、シリアルに送られてきた画像データ２６０を１走査配線分格納して、ラッチ回路２３４にパラレルに送出可能に構成されている。
【００４９】
また、ラッチ回路２３４は、シフトレジスタ２３３からのデータを１水平走査期間保持するためのメモリ手段であり、保持データを変調回路２３２に転送するように構成されている。そして、このパラレルデータに基づいて、変調回路２３２がデータの大きさに対応したパルス幅を有する電圧パルスを変調配線に印加して、表示駆動を行う。
【００５０】
例えば、図３において、走査配線２５１，２５２は、走査回路２３１によって同時に選択され、選択状態となっている。選択状態になっている走査配線２５１，２５２に対しては、同極性の選択走査電圧２２１，２２２がそれぞれ印加される。一方、走査配線２５３，２５４は非選択状態となっている。
【００５１】
また、図３には、それぞれの非選択状態にある走査配線２５３，２５４に印加される非選択走査電圧２２３，２２４の例を模式的に示している。この第１の実施形態において、非選択電位は、上述したように接地電位（ＧＮＤ）となっている。また、図３においては、変調回路２３２によって変調配線２４１〜２４４上に印加される変調信号２１１〜２１４の例を模式的に示している。
【００５２】
変調信号２１１，２１３は、上述した表示パネルの駆動方法において説明した１水平走査期間Ｈｓの前半のＨｓ／２の期間において、奇数組の変調配線グループ（奇数グループ）である変調配線２４１，２４３にそれぞれ印加される。
【００５３】
変調信号２１２，２１４は、前述した変調信号２１１，２１３と同極性の電圧で、１水平走査期間Ｈｓの後半のＨｓ／２の期間の間で、偶数組の変調配線グループである変調配線２４２，２４４にそれぞれ印加される。
【００５４】
以上のような選択走査電圧２２１，２２２、非選択走査電圧２２３，２２４、および変調信号２１２，２１３により、選択走査配線２５１，２５２上の表示素子２０１ａ〜２０１ｄ，２０２ａ〜２０２ｄが１水平走査期間Ｈｓの間に時分割で表示駆動される。
【００５５】
すなわち、最初のＨｓ／２の間において、先に表示素子２０１ａ，２０１ｃ，２０２ａ，２０２ｃが表示駆動され、続いて、残りのＨｓ／２の間において表示素子２０１ｂ，２０１ｄ，２０２ｂ，２０２ｄが表示駆動される。これによって、奇数組の表示素子グループと偶数組の表示素子グループとの時分割駆動が実現される。
【００５６】
図３に示す状態においては、表示素子２０１ａ〜２０１ｄ，２０２ａ〜２０２ｄが画像データに基づいた変調信号２１１〜２１４に応じて時分割で点灯される表示素子であり、表示素子２０３ａ〜２０３ｄ，２０４ａ〜２０４ｄは、非選択走査電圧が印加される非選択画素の表示素子である。
【００５７】
また、次の１水平走査期間においては、先に選択された走査配線と、走査配線とが重複するように順次選択される。従って、走査配線２５２，２５３に選択走査電圧が印加される。そして、表示素子２０２ａ〜２０２ｄと，それまで非点灯だった表示素子２０３ａ〜２０３ｄとが時分割で表示駆動される。
【００５８】
以上のように、この第１の実施形態による時分割駆動は、走査回路２３１によって選択される複数の走査配線に、同極性の選択走査電圧が印加される。
【００５９】
そして、変調回路３２によって印加される、それぞれの変調配線２４１〜２４４上の変調信号２１１〜２１４により、選択された走査配線２５１，２５２上の表示素子２０１ａ〜２０１ｄ，２０２ａ〜２０２ｄが時分割されて、半分ずつが駆動される。
【００６０】
（システム全体、変調回路および走査回路）
以上、図３を用いて説明した表示素子２０１ａ〜２０４ｄに対する時分割表示の駆動に関する技術を、以下に説明するシステムに組み込むことにより、好適な画像表示装置を構成することができる。
【００６１】
（表示パネルの構成）
すなわち、この第１の実施形態においては、表示素子として、表面伝導型電子放出素子を用いている。そして、表面伝導型電子放出素子を用いた単純マトリクス方式の冷陰極マルチ電子源において、優れた効果を実現することができる。
【００６２】
具体的には、表示パネルはＮ×Ｍ素子（Ｍ，Ｎ：整数）で構成されている。表示パネルの概観、表面伝導型放出素子の構成および製造方法については、従来公知の構成および方法（例えば、特許文献１の記載を参照）を採用することができるので、その説明を省略する。また表面伝導型放出素子の素子特性に関しては、図２に示す素子特性を有する。
【００６３】
（ハードウェア構成）
次に、ハードウェアの構成について説明する。図４に、この第１の実施形態によるハードウェアの回路構成を示す。
【００６４】
図４に示すように、この第１の実施形態による画像表示装置においては、表示パネル１に走査回路２，２´が両側から接続されている。また、この走査回路２に、走査信号Ｔｓｃａｎを供給する、同期信号分離回路３およびタイミング発生回路４が接続されている。
【００６５】
また、同期信号分離回路３から出力された信号は、ＲＧＢ変換回路７に供給され、ＲＧＢ変換回路７からはＲＧＢ信号が出力される。また、この出力されたＲＧＢ信号は、逆γ処理部１７に供給されて逆γ処理がされて、データ配列変換部９に供給される。データ配列変換部９からはデータ信号が出力されて、シフトレジスタ５に供給され、シフトレジスタ５は、変調配線数分の画像データＩＤ１〜ＩＤＮを出力可能に構成されている。
【００６６】
これらの画像データＩＤ１〜ＩＤＮは、ラッチ回路６に供給され、ラッチ回路６から出力された変調配線分の画像データＤ１〜ＤＮは、さらに変調回路８に供給される。変調回路８からは、画像データＸＤ１〜ＸＤＮが出力される。
【００６７】
そして、走査回路２，２´および変調回路８から出力された画像データは、それぞれ表示パネル１における走査配線および変調配線に供給される。なお、以上の画像データが供給される表示パネルの駆動に関する詳細は、後述する。
【００６８】
（時分割駆動時の変調回路）
次に、時分割駆動時における変調回路８の動作について説明する。図５に、変調回路の回路構成を示す。
【００６９】
図５に示すように、時分割駆動するための変調回路は、第１のＰＷＭカウンタおよび第２のＰＷＭカウンタと、それぞれの変調配線ごとのコンパレータおよび例えばＦＥＴからなるスイッチとを備えたパルス幅変調回路（ＰＷＭ回路）である。また、画像データＤ１〜ＤＮと変調回路の出力パルス幅の関係は、図６のようなリニアな関係にある。
【００７０】
また、この変調回路８の出力波形の例を、図７Ａおよび図７Ｂにそれぞれ３波形示す。図７Ａは、奇数ラインの出力波形であり、図７Ｂは偶数ラインの出力波形である。
【００７１】
図８に、この発明の第１の実施形態による変調回路の動作を示すタイミングチャートを示す。図８に示される、「Ｈｓｙｎｃ」は、１水平走査期間の始まりを表す水平同期信号、「Ｄａｔａｌｏａｄ」は、ラッチ回路６へのロード信号である。また、画像データＤ１〜ＤＮは、上述した変調回路の列１〜列Ｎへの入力信号、「Ｐｗｍｓｔａｒｔ」は、第１および第２のＰＷＭカウンタの同期クリア信号、「Ｐｗｍｃｌｋ」は、第１および第２のＰＷＭカウンタのクロックである。なお、ＸＤ１〜ＸＤＮは、変調回路８における第１列〜第Ｎ列の出力を示す。
【００７２】
図８に示すように、１水平走査期間が始まると、ラッチ回路６は画像データをラッチするとともに変調回路８にデータが転送される。
【００７３】
図５に示す第１のＰＷＭカウンタにより、図８に示すように、Ｐｗｍｓｔａｒｔ，Ｐｗｍｃｌｋに基づいてカウントが開始され、カウント値が２５５になるとカウンタがストップされて、カウント値の２５５を保持する。
【００７４】
図５に示す第２のＰＷＭカウンタは、図８に示すように、第１のＰＷＭカウンタでカウント数が２５５になるとＰｗｍｃｌｋに基づいてカウントを開始し、カウント値が２５５になるとストップし、カウント値を２５５に維持する。そして第１のＰＷＭカウントが次に２５５になると、カウントをまた開始する。
【００７５】
また、それぞれの列に設けられているコンパレータは、第１のＰＷＭカウンタまたは第２のＰＷＭカウンタのカウント値とそれぞれの列の画像データとを比較し、ＰＷＭカウンタの値が画像データ以上のときに「Ｈｉｇｈ」を出力し、それ以外の期間は「Ｌｏｗ」を出力する。
【００７６】
コンパレータの出力は，それぞれの奇数列のスイッチのゲートに接続されており、コンパレータの出力がＬｏｗの期間は、図８の上側（ＶＰＷＭ側）のスイッチがＯＮされ、下側（ＧＮＤ側）のスイッチがＯＦＦされるとともに、変調配線が電位ＶＰＷＭとされる。
【００７７】
逆に、コンパレータの出力がＨｉｇｈの期間は、ＶＰＷＭ側のスイッチがＯＦＦされ、下側のスイッチがＯＮされるとともに、変調配線の電位がＧＮＤ電位とされる。
【００７８】
このような回路構成、およびタイミングにより、時分割駆動の変調回路を実現することができる。なお、図５に示す回路構成は、あくまでも時分割駆動するための変調回路の一例であり、必ずしもこの構成に限定されるものではなく、時分割駆動できる回路構成であればどのような回路構成を採用してもよい。
【００７９】
（走査回路）
次に、走査回路２，２´について説明する。図４に示す走査回路２，２´は、表示パネル１に対して、１水平走査期間において、所定の走査を実行するために、図９に示すような接続端子Ｄｘ１〜ＤｘＭに対して、同極性の選択電位Ｖｓまたは非選択電位Ｖｎｓを出力するための回路である。
【００８０】
走査回路２，２´は、タイミング発生回路４からのタイミング信号Ｔｓｃａｎに同期させて、一水平走査期間ごとに、選択している２本の走査配線を順次切り替え、走査を行う回路である。なお、タイミング信号Ｔｓｃａｎは、垂直同期信号および水平同期信号などから作られるタイミング信号群である。また、図９に示すように、走査回路２，２´は、それぞれＭ個のスイッチとシフトレジスタなどから構成されている。これらのスイッチは、トランジスタやＦＥＴ（電界効果トランジスタ）により構成するのが好ましい。
【００８１】
（タイミング発生回路）
また、図４に示すタイミング発生回路４は、ＰＬＬ回路が内蔵されており、様々な映像ソースの同期信号に同期させたタイミング信号を発生させ、それぞれの部の動作タイミング信号を発生させるための回路である。
【００８２】
（逆γ処理部）
次に、逆γ処理部１７について説明する。すなわち、通常ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）は、入力信号に対してほぼ２．２乗の発光特性（以下、逆γ特性）を備えている。また、変調回路８の説明において述べたように、この第１の実施形態においては、リニアな発光特性を示す。そのため、この逆γ処理部１７は、ＣＲＴのガンマ特性を実施するために、入力映像信号に対して逆γ変換処理を行うためのブロックである。
【００８３】
（データ配列変換部）
次に、データ配列変換部９について説明する。すなわち、図４に示すデータ配列変換部９は、ＲＧＢパラレルな映像信号であるＲａ，Ｇａ，Ｂａを表示パネルの画素配列に合わせてパラレル／シリアル変換処理を行うための回路である。
【００８４】
（シフトレジスタおよびラッチ回路）
図４に示されるシフトレジスタ５により、シリアルなデータフォーマットから、それぞれの変調配線のパラレルな画像データＩＤ１〜ＩＤＮにシリアル／パラレル変換されて、ラッチ回路６に供給される。ラッチ回路６においては、１水平走査期間が開始される直前に、タイミング信号Ｄａｔａｌｏａｄによってシフトレジスタ５からのデータをラッチする。ラッチ回路６の出力は、パラレルな画像データＤ１〜ＤＮとして変調回路８に供給される。
【００８５】
以上のような構成において、時分割駆動と同時に２本走査配線を点灯して、画像の表示を行ったところ、走査配線による電圧降下量を減少させることができ、この電圧降下に起因する表示画質の劣化を抑制して、表示画質の改善を図ることができ、良好な画像を表示することが可能となった。また、時分割駆動による輝度低下の課題に対しても、複数ラインを同時に点灯することにより、点灯時間の減少による輝度低下を防止することが可能となる。
【００８６】
そして、時分割に駆動させ、極性が同じ選択電位を同時に複数ラインに印加して点灯させるのみであるため、電源は、それぞれの走査回路２，２´および変調回路８において、それぞれ１つで実現でき、逆極性用の電源を削減することができる。また、これらの構成以外のハードウェア量も、従来のハードウェア量とほとんど差が無い程度の、簡単な構成で実現できるなど、非常に優れた効果がある。
【００８７】
また、この第１の実施形態においては、パルス幅変調方式により実施したが、振幅変調方式や、図１０に示すような、時間方向と電圧振幅方向との双方をともに変調させるような方式においても、同様に優れた効果を得られることが確認された。
【００８８】
（第２の実施形態）
次に、この発明の第２の実施形態による表示素子における時分割駆動方式について説明する。なお、この第２の実施形態による表示素子は、図３に示す表示素子と同様である。
【００８９】
この第２の実施形態においては、複数の走査配線が時分割駆動され、同時に複数の走査配線が選択走査される。そして、前に選択された走査配線と次に選択された走査配線とが重複しないように、２つの走査配線を選択するようにして、順次選択走査が行われて表示駆動される。
【００９０】
図３に示すように、走査回路２３１は、走査配線２５１〜２５４から１つ以上の走査配線を順次選択し、所定の同極性の駆動電圧を供給するための回路である。
【００９１】
この第２の実施形態においては、２つの走査配線が同時に選択され、これらの２つの走査配線に所定の同極性の駆動電圧が供給される。そして、順次選択する際に、前に選択した走査配線とは重複しないように、２本の走査配線を順次選択し、一旦、最後の走査配線まで選択されると、次に最初の行に戻り、１行ずらして、かつ１つ前に選択した走査配線とは重複しないように、複数の走査配線を順次選択していく。
【００９２】
また、図３において、まず、最初の１水平走査期間においては、走査配線２５１，２５２は、走査回路２３１により同時に選択されて、選択状態となっている。選択状態になっている走査配線２５１，２５２に対しては、同極性の選択走査電圧２２１，２２２がそれぞれ印加される。一方、走査配線２５３，２５４は、非選択状態となっている。そして、次の１水平走査期間になると、走査配線２５３，２５４に選択走査電圧が印加される。
【００９３】
前述した１水平走査期間Ｈｓにおける前半のＨｓ／２の間において、変調回路２３２により、それぞれの変調配線２４１，２４３に、変調信号がそれぞれ印加される。その後、１水平走査期間Ｈｓの後半のＨｓ／２の期間の間で、変調回路２３２によって変調信号が変調配線２４２，２４４にそれぞれ印加される。
【００９４】
以上のような選択走査電圧２２１，２２２、非選択走査電圧２２３，２２４、および変調信号２１１〜２１４により、選択走査配線２５１，２５２上の表示素子２０１ａ〜２０１ｄ，２０２ａ〜２０２ｄが１水平走査期間Ｈｓの間に時分割に表示駆動される。すなわち、最初のＨｓ／２の間において、先に表示素子２０１ａ，２０１ｃ，２０２ａ，２０２ｃが表示駆動され、続いて、残りのＨｓ／２の間において、表示素子２０１ｂ，２０１ｄ，２０２ｂ，２０２ｄが表示駆動される。これにより、時分割駆動を実現することが可能となる。
【００９５】
そして、次の１水平走査期間においては、走査配線２５３，２５４が選択され、そのため、それまで非点灯だった２０３ａ〜２０３ｄ，２０４ａ〜２０４ｄの表示素子が時分割で表示駆動される。
【００９６】
次に、図１１に、この第２の実施形態によるＮ×Ｍ（Ｍ：偶数）のマトリクスにより構成される場合の、走査配線の選択する順序を示す。この第２の実施形態による表示素子における時分割駆動方式においては、いわゆる疑似インターレース駆動のように駆動される。
【００９７】
なお、疑似インターレース駆動とは、例えばテレビジョン放送のように、入力映像信号がインターレースの場合、まず、奇数ラインのフィールドにおいては、（ｉ−１）ライン（ｉ：自然数）とｉラインとが同時に選択された後、続いて（ｉ＋１）ラインと（ｉ＋２）ラインとが同時に選択されるようにし、順次これらの選択を垂直方向に繰り返して、表示を行い、他方、偶数ラインのフィールドにおいては、ｉラインと（ｉ＋１）ラインとが同時に選択された後、続いて、（ｉ＋２）ラインと（ｉ＋３）ラインとが同時に選択されるようにし、順次これらの選択を垂直方向に繰り返して表示を行う駆動方法である。
【００９８】
すなわち、図１１に示すように、常に先に選択した行を重複しないで走査配線が２ライン分を順次選択されていき、最終的に第Ｍ行まで選択されると、折り返して２行目および３行目が、次に選択されていく。なお、水平走査期間がＭ番目の時は２ライン分の選択ができないため、１ライン分だけ選択される。
【００９９】
そして、１回目において、１フレームにおける奇数ラインが選択され、２回目において、偶数ラインが選択される。そして、２回目の走査において、最後のＭ行目のフレームのラインにおいては、重複させるラインが先にないため、Ｍ行目のフレームのラインの映像は、輝度が半分に落ちてしまう。そこで、Ｍ行目のフレームのラインに表示される映像に関しては、（Ｍ−１）行目のラインとＭ行目のラインとを一緒に点灯させることにより、輝度の低下を抑制することが可能となる。
【０１００】
以上説明したように、この第２の実施形態においては、時分割駆動と同時に、複数の走査配線を同時に点灯させることにより、第１の実施形態と同様の効果を得ることができる。
【０１０１】
なお、この第２の実施形態においては、走査回路２３１としては、片側のみに設けた場合でも実現することが可能であるが、第１の実施形態と同様にして走査回路２，２´のように両端に設ける方が、より好ましい。
【０１０２】
また、第１の実施形態と同様にして、この第２実施形態においては、パルス幅変調方式により実施したが、振幅変調方式や、図１０Ａおよび図１０Ｂに示すような時間方向と電圧振幅方向双方とも変調させるような方式においても、同様に優れた効果を得られることが確認された。
【０１０３】
また、第２の実施形態においても、第１の実施形態と同様にして、同時に選択される走査配線の数を２本としているが、同時に選択する走査配線の数を３本としても同様の効果を得られることが確認された。なお、同時に選択する走査配線の数を４本以上とした場合においても効果は得ることが可能であるが、垂直解像度の劣化が生じる可能性がある。そのため、選択される走査配線の数としては、２本または３本であることが好ましい。
【０１０４】
（第３の実施形態）
次に、この発明の第３の実施形態による表示素子の時分割駆動方式について説明する。図１２に、この第３の実施形態における表示素子の構成を示す。なお、図１２において、説明を簡略化するために、６×６のマトリクス配線により構成されているが、必ずしも、この構成に限定されるものではない。
【０１０５】
また、この第３の実施形態おいては、時分割駆動する際に、表示素子を２つのグループに分け、これらの２つのグループのうちの行方向に対し、走査回路３３１から遠い側の半分をＡグループ（変調配線３４１，３４２，３４３のグループ）、それ以外の走査回路３３１に近い方の半分をＢグループ（変調配線３４４，３４５，３４６のグループ）とする。
【０１０６】
そして、１水平走査期間Ｈｓの最初のＨｓ／２の間において、Ａグループの表示素子３０１ａ〜３０１ｃ，…，３０６ａ〜３０６ｃを駆動させ、残りのＨｓ／２の間において、Ｂグループの表示素子３０１ｄ〜３０１ｆ，…，３０６ｄ〜３０６ｆを駆動させる。また、これと同時に、１水平走査期間中に２本の走査配線を駆動することによって、時分割駆動による表示駆動を行う。
【０１０７】
また、次の水平走査期間においては、前に選択した走査配線と次に選択する走査配線とが重複するようにして、２つの走査配線を選択していくことによって、順次選択走査が行われる。
【０１０８】
図１２において、変調配線３４１〜３４６には、画像データに基づくパルス幅変調信号が印加される。また、それぞれの走査配線３５１〜３５６は、それぞれ変調配線３４１〜３４６と直交して配置される。
【０１０９】
この第３の実施形態においては、上述の第１の実施形態における表面伝導型放出素子を備える表示素子３０１ａ〜３０１ｆ，３０２ａ〜３０２ｆ，３０３ａ〜３０３ｆ，３０４ａ〜３０４ｆ，３０５ａ〜３０５ｄが、マトリクス配線のそれぞれの交点に配置されている。
【０１１０】
また、走査回路３３１により、走査配線３５１，３５２が選択されて、同極性の選択走査電圧３２１，３２２が印加され、選択状態となる。残りの走査配線３５３〜３５６の走査配線は、この第３の実施形態においては、ＧＮＤとなる非選択電位３２３〜３２６が印加されて、非選択状態となる。
【０１１１】
変調回路３３２は、１水平走査期間の最初のＨｓ／２の期間に、画像データに基づいて変調配線３４１〜３４３に表示すべき画像データに基づく電圧パルス（変調信号）３１１〜３１３を印加するための回路である。
【０１１２】
そして、最初のＨｓ／２の間に、電圧パルスが印加された後、変調回路３３２により残りのＨｓ／２の間に、図１２中の表示すべき画像データに基づく電圧パルス（変調信号）３１４〜３１６が、変調配線３４４〜３４６に印加される。
【０１１３】
そして、次の水平走査期間になると、走査回路３３１により、走査配線３５２，３５３が選択され、選択走査電圧３２１，３２２が印加される。そして、変調回路３３２によって、次の画像データに基づく変調信号が、変調配線３４１〜３４６に、前述したＡグループ、Ｂグループに分割されて、時分割して印加される。これにより、最初の水平走査期間Ｈｓ／２の間において、表示素子３０２ａ〜３０２ｃ，３０３ａ〜３０３ｃが点灯され、残りの水平走査期間Ｈｓ／２の間において、表示素子３０２ｄ〜３０２ｆ，３０３ｄ〜３０３ｆが点灯される。
【０１１４】
走査配線３５１，３５４，３５５，３５６には、非選択電位（ＧＮＤ）が印加されて非選択状態となり、表示素子３０１ａ〜３０１ｆ，３０４ａ〜３０４ｆ，３０５ａ〜３０５ｆ，３０６ａ〜３０６ｆは、それぞれ非点灯となる。
【０１１５】
以上のような選択走査電圧、非選択走査電圧および変調信号により、選択走査配線３５１，３５２に接続された表示素子３０１ａ〜３０１ｆ，３０２ａ〜３０２ｆが１水平走査期間Ｈｓの間に時分割で表示駆動され、最初のＨｓ／２の間において、先に表示素子３０１ａ，３０１ｂ，３０１ｃ，３０２ａ，３０２ｂ，３０２ｃが表示駆動し、次に残りのＨｓ／２の間で表示素子３０１ｄ，３０１ｅ，３０１ｆ，３０２ｄ，３０２ｅ，３０２ｆが表示駆動される。これにより、時分割駆動が達成される。
【０１１６】
また、輝度の減少を防止するために、３ライン同時に選択される場合には、時分割の表示駆動の最低時間は、Ｈｓ／３となる。この場合は、３グループに分割されることになる。さらに、この場合に輝度を向上させる場合には、時分割の最低時間としては、Ｈｓ／２とする。この場合は、２グループに分割される。
【０１１７】
以上説明したように、この第３の実施形態によれば、時分割駆動と同時に複数の走査配線を同時に点灯することによって、第１の実施形態と同様な効果を得ることができる。
【０１１８】
また、第１および第２の実施形態と同様に、第３の実施形態においてはパルス幅変調方式により実施しているが、振幅変調方式や、図１０Ａおよび図１０Ｂに示す時間方向と電圧振幅方向双方とを変調させる方式においても、同様に優れた効果が得られることが確認された。
【０１１９】
また、第３の実施形態においても、走査回路３３１は片側のみの場合でも実現することが可能であるが、第１および第２の実施形態と同様に、走査回路を両端に設けるのがより好ましい。
【０１２０】
以上、この発明の実施形態について具体的に説明したが、この発明は、前述の実施形態に限定されるものではなく、この発明の技術的思想に基づくそれぞれの種の変形が可能である。
【０１２１】
例えば、前述の実施形態において挙げた走査配線や変調配線の本数は、あくまでも例に過ぎず、必要に応じてこれと異なる本数であってもよい。
【０１２２】
また、例えば上述の第１および第２の実施形態においては、変調ラインを奇数列のグループおよび偶数列のグループに分割し、また、第３の実施形態においては、画面を半分に分けてグループを作製し、時分割駆動を実行したが、変調ラインのグループの分け方に関しても、これに限定されるものではない。
【０１２３】
【発明の効果】
以上説明したように、この発明によれば、走査配線上の電圧降下による表示画像の劣化を、表示輝度を低下させることなく改善することが可能となる。また、同極性の変調信号を印加したり、また変調回路の出力タイミングを変化させたりすることにより、同時に同極性の選択走査電圧を複数の走査配線に印加するだけで、消費電源も従来に比して半分程度にすることができるのみならず、その他のハードウェア構成についても、大きな差を生じさせることがないので、非常に簡単なハードウェア量で実現することが可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による表示パネルの駆動方法を説明するためのタイミング図である。
【図２】この発明の第１の実施形態による表面伝導型放出素子の特性を示すグラフである。
【図３】この発明の第１の実施形態による時分割駆動の駆動方法を説明するためのブロック図である。
【図４】この発明の第１の実施形態による画像表示装置のハードウェア構成の一例を示すブロック図である。
【図５】この発明の第１の実施形態による画像表示装置における時分割駆動時の変調回路の構成を示すブロック図である。
【図６】この発明の第１の実施形態による画像表示装置における画像データと変調回路の出力パルス幅との関係を示すグラフである。
【図７】この発明の第１の実施形態による画像表示装置における時分割駆動時の変調回路の構成を説明するためのブロック図である。
【図８】この発明の第１の実施形態による画像表示装置の変調回路のタイミングチャートである。
【図９】この発明の第１の実施形態による画像表示装置の走査回路の構成を示すブロック図である。
【図１０】この発明の第１の実施形態による時間方向、振幅方向双方とも変調させた変調方式の例を示す図である。
【図１１】この発明の第２の実施形態による画像表示装置における走査配線の選択順序を説明するためのブロック図である。
【図１２】この発明の第３の実施形態による画像表示装置における時分割駆動の駆動方法を説明するためのブロック図である。
【図１３】従来技術による画像表示装置の駆動方法を説明するためのブロック図である。
【符号の説明】
１ 表示パネル
２，２´，１４１，２３１，３３１ 走査回路
３ 同期信号分離回路
４ タイミング発生回路
５，１４３，２３３ シフトレジスタ
６ ラッチ回路
７ 変換回路
８，３２，１４２，２３２，３３２ 変調回路
９ データ配列変換部
１７ 逆γ処理部
１１１〜１１４，２４１〜２４４，３４１〜３４６ 変調配線
１２１〜１２４，２５１〜２５４，３５１〜３５６ 走査配線
１３１ａ〜１３１ｄ，１３２ａ〜１３２ｄ，１３３ａ〜１３３ｄ，１３４ａ〜１３４ｄ，２０１ａ〜２０１ｄ，２０２ａ〜２０２ｄ，２０３ａ〜２０３ｄ，２０４ａ〜２０４ｄ，３０１ａ〜３０１ｆ，３０２ａ〜３０２ｆ，３０３ａ〜３０３ｆ，３０４ａ〜３０４ｆ，３０５ａ〜３０５ｄ，３０６ａ〜３０６ｆ 表示素子
１４０，２６０ 画像データ
１４４ タイミング制御回路
１６１〜１６４ 情報駆動信号
２１１〜２１４ 変調信号
３２３〜３２６ 非選択電位

Claims (4)

1. 表示パネルの走査配線に走査信号を供給する走査手段と、
   前記表示パネルの変調配線に変調信号を供給する変調手段とを有し、
   前記走査手段が、１つの選択期間において同時に隣接する複数の走査配線を選択する走査方式を実行可能に構成された画像表示装置において、
   同時に選択される複数の走査配線に共通する変調配線に接続された複数の表示用素子を少なくとも一組含む第１のグループと、
   前記同時に選択される複数の走査配線と、前記同時に選択される複数の走査配線に共通する変調配線とは異なる他の共通の変調配線に接続された別の複数の表示用素子を少なくとも一組含む第２のグループとを、時分割駆動可能に構成されていることを特徴とする画像表示装置。
2. 前記同時に選択される複数の走査配線に同極性の選択電圧を印加可能に構成されていることを特徴とする請求項１記載の画像表示装置。
3. １フレーム内において、同一走査配線を複数回選択可能に構成されていることを特徴とする請求項１記載の画像表示装置。
4. 表示パネルの走査配線に走査信号を供給する走査手段が、１つの選択期間において、同時に隣接する複数の走査配線を選択する画像表示方法において、
   同時に選択される複数の走査配線に共通する変調配線に接続された複数の表示用素子を少なくとも一組含む第１のグループと、前記同時に選択される複数の走査配線と、前記同時に選択される複数の走査配線に共通する変調配線とは異なる他の共通の変調配線に接続された別の複数の表示用素子を少なくとも一組含む第２のブロックとを、時分割駆動することを特徴とする画像表示方法。

Images