KR100803730B1 - 발광 다이오드 제조방법 - Google Patents

발광 다이오드 제조방법 Download PDF

Info

Publication number
KR100803730B1
KR100803730B1 KR1020060096265A KR20060096265A KR100803730B1 KR 100803730 B1 KR100803730 B1 KR 100803730B1 KR 1020060096265 A KR1020060096265 A KR 1020060096265A KR 20060096265 A KR20060096265 A KR 20060096265A KR 100803730 B1 KR100803730 B1 KR 100803730B1
Authority
KR
South Korea
Prior art keywords
phosphor
layer
semiconductor layer
curing
phosphor layer
Prior art date
Application number
KR1020060096265A
Other languages
English (en)
Inventor
이상민
조재호
최혁중
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020060096265A priority Critical patent/KR100803730B1/ko
Application granted granted Critical
Publication of KR100803730B1 publication Critical patent/KR100803730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 발광 다이오드에 관한 것으로, 특히 균일한 밀도를 갖는 형광체 층이 실장된 발광 다이오드에 관한 것이다. 본 발명은 균일한 형광체 분포 밀도를 갖는 형광체층을 반도체층에 실장하여 균일한 색상의 광을 구현할 수 있는 발광 다이오드를 제공할 수 있다. 또한, 본 발명은 형광체층을 실장할 때 형광체층이 배선과 접촉되지 않도록 형광체층을 제작하여 발광 다이오드의 제조공정을 간편화할 수 있다.
발광 다이오드, 형광체층, 고형물, 반도체층, 전극

Description

발광 다이오드 제조방법{FABRICATION METHOD OF LIGHT EMITTING DIODE}
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도.
도 2는 본 발명의 제 1 실시예에 따른 형광체층의 사시도.
도 3 내지 도 8은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도.
도 9는 본 발명의 제 1 실시예에 따른 발광 다이오드의 다른 제조공정을 설명하기 위한 블록도.
도 10은 본 발명의 제 2 실시예에 따른 발광 다이오드의 사시도.
도 11은 본 발명의 제 3 실시예에 따른 발광 다이오드의 사시도.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 210: 반도체층
210a: 제 1 반도체층 210b: 제 2 반도체층
210c: 활성층 212: 전극
212a: 제 1 전극 212b: 제 2 전극
214: 와이어 본딩 패드 214a: 제 1 와이어 본딩 패드
214b: 제 2 와이어 본딩 패드 230: 배선
230a: 제 1 배선 230b: 제 2 배선
240: 형광체층 400: 성형틀
410: 차단부재
본 발명은 발광 다이오드에 관한 것으로, 특히 형광체가 균일한 밀도를 갖는 형광체층이 실장된 발광 다이오드에 관한 것이다.
발광 다이오드(Light Emitting Diode; LED)는 화합물 반도체의 P-N 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 상기와 같은 발광 다이오드를 이용한 발광 장치는 기존의 전구 또는 형광등에 비하여 소모 전력이 작고 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다. 상기와 같이 발광 다이오드를 조명용으로 사용하기 위해서는 발광 다이오드가 가시광을 방출해야한다. 이처럼 발광 다이오드가 가시광 영역의 광파장을 방출하기 위해서 발광칩과, 상기 발광칩의 광원을 여기광원으로 사용하며 넓은 스펙트럼을 가지며 사용자가 원하는 범위의 광파장을 발광할 수 있는 형광체를 조합하였다. 이때, 상기 형광체는 발광칩으로부터의 광을 적절히 받을 수 있는 위치에 배치되어야 한다.
종래에는 상기 발광칩 상에 형광체를 형성할 때 형광체와 액상수지 혼합물을 발광칩 상에 도포하거나 몰딩하였다. 하지만 상기와 같은 구조를 갖는 종래 기술에 따른 발광 다이오드는 상기 형광체가 불균일하게 분포되어 발광칩에서 방출된 광이 상기 형광체에 의해 여기될 때 균일한 색상의 광을 구현할 수 없다는 문제점이 있다.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 균일한 색상의 광을 구현할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 형광체층의 실장이 용이한 발광 다이오드를 제공하는 것이다.
상술한 목적을 달성하기 위해 본 발명은 반도체층과, 상기 반도체층 상의 일측에 형성된 전극과, 상기 반도체층 상에 상기 전극의 적어도 일부를 덮도록 형성되며 액상 수지 또는 분말 수지와 형광체가 혼합된 형광체층을 포함하는 것을 특징으로 하는 발광 다이오드를 제공한다.
또한, 본 발명은 반도체층을 형성하는 단계; 형광체층을 마련하는 단계; 상기 반도체층 상에 상기 형광체층을 실장하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법을 제공한다.
상기 형광체층을 마련하는 단계는, 액상 수지 또는 분말 수지와 형광체를 혼합하여 형광체 혼합물을 제조하는 단계; 상기 형광체 혼합물을 1차 경화시켜 형광체층을 형성하는 단계를 포함하고, 상기 형광체층을 실장하는 단계는, 상기 형광체층을 상기 반도체층 상에 위치시키는 단계; 상기 형광체층을 2차 경화시키는 단계 를 포함할 수 있다. 이때, 상기 형광체 혼합물을 1차 경화시켜 형광체층을 형성하는 단계는, 상기 형광체 혼합물을 섭씨 100도 내지 150도에서 30분 내지 1시간 동안 경화시키는 단계를 포함하고, 상기 형광체층을 2차 경화시키는 단계는, 상기 형광체층을 섭씨 150도 내지 350도에서 2시간 내지 3시간 동안 경화시키는 단계를 포함할 수 있다.
하지만 이에 한정되는 것은 아니며, 상기 형광체층을 마련하는 단계는, 액상 수지 또는 분말 수지와 형광체를 혼합하여 형광체 혼합물을 제조하는 단계; 상기 형광체 혼합물을 경화시켜 형광체층을 형성하는 단계를 포함하고, 상기 형광체층을 실장하는 단계는, 상기 반도체층 및 상기 형광체층 중 적어도 어느 하나에 접착부재를 도포하는 단계; 상기 형광체층을 상기 반도체층 상에 위치시키는 단계를 포함할 수 있다. 이때, 상기 형광체 혼합물을 경화시켜 형광체층을 형성하는 단계는 상기 형광체 혼합물을 섭씨 150도 내지 350도에서 2시간 내지 3시간 동안 경화시키는 단계를 포함할 수 있다. 또한, 상기 접착부재는 상기 액상 수지 또는 분말 수지와 동일한 재료를 포함하는 것이 바람직하다.
더욱이, 상기 형광체층을 마련하는 단계는, 액상 수지 또는 분말 수지와 형광체를 혼합하여 형광체 혼합물을 제조하는 단계; 상기 형광체 혼합물을 접착력이 있는 필름시트 상에 코팅 후 1차 경화시켜 형광체층을 형성하는 단계를 포함하고, 상기 형광체층을 실장하는 단계는, 상기 형광체층을 상기 반도체층 상에 위치시키는 단계; 상기 형광체층이 코팅된 필름시트를 2차 경화시키거나 필름시트의 접착력에 의해 실장하는 단계를 포함할 수 있다.
이때, 상기 형광체층은 전극의 일부를 덮도록 형성될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 발광 다이오드의 사시도이고, 도 2는 본 발명의 제 1 실시예에 따른 형광체층의 사시도이다.
본 발명의 제 1 실시예에 따른 발광 다이오드는 도 1에 도시된 바와 같이 기판(100)과, 상기 기판(100) 상에 형성된 반도체층(210)과, 상기 반도체층(210) 상에 형성된 형광체층(240)을 포함한다.
상기 기판(100)은 발광 다이오드를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로서, 사파이어(Al2O3), 탄화실리콘(SiC), 질화알루미늄(AlN), 실리콘(Si) 기판(100) 등을 포함할 수 있다. 하지만 이에 한정되는 것은 아니며, 상기 반도체층(210)을 형성할 수 있는 기판이라면 어떤 기판이라도 사용할 수 있다.
상기 반도체층(210)은 p-n 접합구조를 가지는 화합물 반도체 적층구조로서 소수 캐리어(전자 또는 정공)들의 재결합에 의하여 발광되는 현상을 이용한다. 상기 반도체층(210)은 제 1 및 제 2 반도체층(210a, 210b)과 상기 제 1 및 제 2 반도 체층(210a, 210b) 사이에 형성된 활성층(210c)을 포함할 수 있다. 이때, 본 실시예에서는 상기 제 2 반도체층(210b) 상의 일부영역에 활성층(210c)이 형성되며, 상기 활성층(210c) 상에 제 1 반도체층(210a)이 형성된다.
상기 제 1 반도체층(210a)은 진성반도체에 P형 불순물 즉, 3족 원소를 도핑하여 정공이 많아진 P형 반도체층일 수 있으며 상기 제 2 반도체층(210b)은 진성반도체에 N형 불순물 즉, 5족 원소가 도핑되어 전자가 많아진 N형 반도체층일 수 있다. 이때, 상기 P형 반도체층은 P형 클래드층과 P형 화합물 반도체층으로 형성될 수 있으며, 상기 N형 반도체층은 N형 클래드층과 N형 화합물 반도체층으로 형성될 수 있다. 본 발명에서는 상기 제 1 반도체층(210a)을 P형 반도체층으로, 상기 제 2 반도체층(210b)을 N형 반도체층으로 하여 설명하기로 한다. 하지만 이에 한정되는 것은 아니며, 상기 제 1 반도체층(210a)을 N형 반도체층으로, 상기 제 2 반도체층(210b)을 P형 반도체층으로 할 수도 있다.
상기 활성층(210c)은 소정의 밴드갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, 활성층(210c)을 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 조성이 제어된 반도체 재료를 활성층(210c)으로 사용하는 것이 바람직하다.
이러한 상기 반도체층(210)에는 외부전원을 인가하기 위한 전극(212)이 형성될 수 있다.
상기 전극(212)은 제 1 및 제 2 전극(212a, 212b)를 포함하며, 상기 제 1 및 2 반도체층(210a, 210b) 상에 각각 형성될 수 있다. 상기 전극(212)은 제 1 및 2 반도체층(210a, 210b)과 오믹접촉을 이루는 오믹성 금속으로서, 게르마늄(Ge), 니켈(Ni) 및 금(Au) 또는 이들의 합금을 도포하여 형성할 수 있다.
또한, 상기 제 1 및 제 2 전극(212a, 212b) 상의 일정 위치에 크롬(Cr) 및 금(Au) 또는 이들의 합금을 도포하여 본딩패드용 전극물질 즉, 와이어 본딩 패드(214)가 형성될 수 있다. 상기 와이어 본딩 패드(214)는 제 1 및 제 2 와이어 본딩 패드(214a, 214b)를 포함한다. 상기 제 1 및 제 2 와이어 본딩 패드(214a, 214b)는 외부전원을 인가하기 위한 배선(230)을 형성할 때 접점이 되는 부분으로서, 상기 배선(230)이 제 1 및 제 2 전극(212a, 212b) 상에 견고하게 본딩될 수 있도록 한다.
상기 배선(230)은 상기 제 1 및 제 2 와이어 본딩 패드(214a, 214b)와 도시되지 않은 리드패턴과 같은 외부전원 입력부재를 연결하기 위한 것으로서, 본 실시예에서는 제 1 및 제 2 배선(230a, 230b)을 포함한다. 상기 외부전원 입력부재를 통해 입력된 외부전원은 상기 제 1 및 제 2 와이어 본딩패드(214a, 214b)에 전달되어 제 1 및 제 2 전극(212a, 212b)을 통해 제 1 및 제 2 반도체층(210a, 210b)과 활성층(210c)에 인가된다. 이러한 배선(230)으로는 금(Au) 또는 알루미늄(Al)과 같이 전기전도성 및 연성이 좋은 금속을 사용할 수 있다.
상기 형광체층(240)은 상기 반도체층(210)에서 방출되는 광을 여기하여 다른 파장의 광으로 변환시키기 위한 것으로서, 구현하고자 하는 색에 따라 상기 반도체층(210)과 조합될 수 있는 여러 가지 형광체를 포함할 수 있다. 예를 들어, 발광 다이오드가 백색광을 발광하기 위해서는 청색을 발광하는 반도체층과 황색 형광체 가 혼합된 형광체층을 사용할 수 있다. 본 발명에 따른 상기 형광체층(240)은 형광체가 액상 또는 고상 수지와 혼합되어 경화된 고형물의 형태이며, 상기 형광체층(240)을 별도로 제작하여 상기 제 1 반도체층(210a) 상에 실장한다. 이때, 상기 형광체층(240)은 도 2에 도시된 바와 같이 상기 제 1 전극(212a)이 노출될 수 있도록 제작되며, 상기 형광체층(240)에 분포된 형광체(240a)는 균일한 밀도로 형성된다. 즉, 상기 형광체(240a)는 상기 형광체층(240)의 x,y,z축 방향으로 고르게 분포된다. 이에 따라, 본 발명에 따른 발광 다이오드는 상기 반도체층(210)에서 방출되는 광이 상기 형광체층(240)에 의해 여기될 때 종래보다 균일한 색을 구현할 수 있다. 또한, 본 발명의 제 1 실시예에 따른 형광체층(240)은 상기 제 1 전극(212a)이 형성된 이외의 영역에 형성되며, 이에 따라 상기 형광체층(240)은 실장될 때 상기 제 1 전극(212a) 및 배선(230)에 영향을 받지 않도록 제 1 전극(212a) 및 배선(230)과 접촉될 수 있는 영역에는 형광체층(240)이 형성되지 않는 것이 바람직하다. 상기와 같이 본 발명은 형광체가 균일한 밀도로 분포된 형광체층(240)에 의해 상기 반도체층(210)에서 방출된 광이 여기되어 균일한 색을 가질 수 있다.
다음은 전술한 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 3 내지 도 8은 본 발명의 제 1 실시예에 따른 발광 다이오드의 제조공정을 설명하기 위한 사시도이다.
도 3을 참조하면, 우선 준비된 기판(100) 상에 제 1 및 제 2 반도체층(210a, 210b)과 활성층(210c)을 포함하는 반도체층(210)을 형성한다. 이때, 상기 반도체층(210)은 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 화학 증착법(Chemical Vapor Deposition, CVD), 플라즈마 화학 증착법(Plasma-enhanced Chemical Vapor Deposition, PCVD), 분자선 성장법(Molecular Beam Epitaxy, MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy, HVPE) 등을 포함한 다양한 방법으로 증착 및 성장시킬 수 있다.
이후, 상기 제 1 반도체층(210a) 상에 감광막을 도포한 다음 사진 식각공정을 통해 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴은 반도체층(210)간의 사이 영역을 개방하는 형상으로 형성한다. 즉, 상기 감광막 패턴을 식각마스크로 하는 식각공정으로 제 1 반도체층(210a), 활성층(210c) 및 제 2 반도체층(210b)을 식각하고 기판(100)의 일부를 노출시켜 기판(100)상에 다수의 반도체층(210)을 형성한다. 이후 상기 감광막 패턴을 소정의 스트립 공정을 통해 제거한다. 상기 감광막 패턴 대신 다양한 배리어막이 가능하다.
상기 공정을 실시한 다음, 각 반도체층(210)의 제 2 반도체층(210b)이 노출되도록 제 1 반도체층(210a) 및 활성층(210c)을 식각한다. 이를 위해 전체 구조상에 패터닝된 제 1 반도체층의 일부를 개방하는 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 제 1 반도체층 및 활성층을 식각한다. 이후 상기 감광막 패턴을 제거한다. 상기 패터닝 공정시 사용되는 식각 공정은 습식, 건식 식각공정을 실시할 수 있으며, 본 실시예에서는 플라즈 마를 이용한 건식 식각을 실시하는 것이 효과적이다.
상기 마스크를 제거한 다음, 도 4에 도시된 바와 같이 상기 제 1 및 제 2 반도체층(210a, 210b) 상에 제 1 및 제 2 전극(212a, 212b)을 각각 형성하고, 상기 제 1 및 제 2 전극(212a, 212b) 상에 제 1 및 제 2 와이어 본딩 패드(214a, 214b)를 각각 형성한다. 상기 공정을 수행한 후 각 반도체층(210)을 분리하기 위해 기판(100)을 절단(A 영역)한다.
상기와 같이 기판(100)을 절단한 후 도 5에 도시된 바와 같이 와이어 본딩 공정을 실시한다. 상기 와이어 본딩 공정으로 상기 제 1 및 제 2 와이어 본딩 패드(214a, 214b)와 도시되지 않은 리드패턴과 같은 외부전원 입력부재가 배선(230)으로 연결된다. 이때, 본 실시예에서는 상기 형광체층(240)을 와이어 본딩 공정 이후 실장하였으나 이에 한정되는 것은 아니며, 상기 형광체층(240)은 와이어 본딩 공정을 실시하기 전에 실장 할 수도 있다.
한편, 도 6에 도시된 바와 같이 특정 패턴(402)이 형성된 성형틀(400)을 준비한다. 이때, 상기 성형틀(400)에 의해 제작되는 형광체층(240)이 상기 제 1 반도체층(210a) 상에 실장됐을 때 상기 제 1 전극(212a)의 적어도 일부가 노출되어 와이어 본딩 공정을 수행할 수 있는 형상을 갖도록 패턴(402)을 형성한다.
다음으로, 도 7에 도시된 바와 같이 상기 성형틀(400)의 패턴 내에 액상 또는 고상 수지와 상기 액상 또는 고상 수지에 형광체 혼합물의 5wt% 내지 50wt%인 형광체를 혼합한 형광체 혼합물을 주입한다. 이때, 상기 성형틀(400)의 하부에는 상기 형광체 혼합물이 흘러내리지 않고, 상기 형광체 혼합물이 경화됐을 때 고른면 이 형성될 수 있도록 차단부재(410)가 구비될 수 있다. 상기와 같이 형광체 혼합물을 성형틀(400)에 주입한 후 롤러(미도시)와 같은 기구를 이용해 상기 형광체 혼합물이 상기 마스크(400)에 형성된 패턴에 충진되도록하고, 섭씨 150도 미만 및 1시간 미만의 조건하에서 경화시켜 형광체층(240)을 제작한다. 이때, 도 7에 도시된 형광체층(240)는 반경화된 상태이다. 한편, 상기 형광체 혼합물은 100도 이하에서 경화시킬 경우 경화가 제대로 되지 않으며 경화시간 또한 오래 걸리게 된다. 또한, 150도 이상에서 경화시킬 경우 형광체 혼합물이 완전 경화가 되어 버려 형광체층(240)을 전극상에 경화공정만으로 실장시킬 수 없게 될 수도 있다.
이후, 상기 마스크(400)를 제거하고, 도 8에 도시된 바와 같이 픽업 장비(미도시) 등을 이용하여 상기 형광체층(240)을 상기 제 1 반도체층(210a)상에 실장하고, 섭씨 150도 내지 250도의 온도에서 2시간 내지 3시간 동안 경화시켜 상기 형광체층(240)이 상기 제 1 반도체층(210a) 상에서 완전 경화시켜 견고하게 밀착되도록하여 도 1과 같은 본 발명의 제 1 실시예에 따른 발광 다이오드를 완성한다. 이때, 상기 형광체층(240)은 상기 제 1 전극(212a)의 일부영역을 덮을 수도 있다. 즉, 상기 배선(230)의 외주연까지 덮도록 형성될 수도 있다.
상기와 같이 본 실시예는 상기 형광체층(240)을 와이어 본딩 공정에 영향을 받지 않는 형상으로 제작하고 실장하여 상기 형광체층(240)을 실장하는 공정이 보다 간편해질 수 있다.
다음은 본 발명의 제 1 실시예에 따른 발광 다이오드의 다른 제조공정에 대 해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 9는 본 발명의 제 1 실시예에 따른 발광 다이오드의 다른 제조공정을 설명하기 위한 블록도이다.
도 9에 도시된 바와 같이, 준비된 기판(100) 상에 제 1 및 제 2 반도체층(21a, 210b) 과 활성층(210c)을 포함하는 반도체층(210)을 형성한다(S100). 이때, 상기 제 1 및 제 2 반도체층(210a, 210b)과 활성층(210c)은 앞서 설명한 물질들을 증착하기 위한 다양한 증착 방법을 통해 형성시킨다.
상기와 같이 형성된 반도체층(210)에 사진 식각공정을 실시하여 기판(100)의 일부와 상기 제 2 반도체층(210b)의 일부를 노출시킨다(S110). 상기 제 1 및 제 2 반도체층(210a, 210b) 상에 제 1 및 제 2 전극(212a, 212b)을 각각 형성한다. 또한, 상기 제 1 및 제 2 전극(212a, 212b) 상에 제 1 및 제 2 와이어 본딩 패드(214a, 214b)를 형성하고(S120), 상기 반도체층(210)을 개별소자로 분리시키기 위해 기판(100)을 절단한다(S130). 이후, 와이어 본딩 공정을 실시하여 상기 제 1 및 제 2 와이어 본딩 패드(214a, 214b)와 도시되지 않은 리드패턴과 같은 외부전원 입력부재를 배선(230)으로 연결한다(S140). 이때, 와이어 본딩 공정은 상기 형광체층(240)을 부착한 후 수행할 수도 있다.
한편, 특정 패턴(402)이 형성된 성형틀(400)을 준비하고(S150), 상기 성형틀(400)의 패턴 내에 액상 또는 고상 수지와 상기 액상 또는 고상 수지에 형광체 혼합물의 5wt% 내지 50wt%인 형광체를 혼합한 형광체 혼합물을 주입한다(S160). 이 때, 상기 형광체 혼합물은 롤러와 같은 기구를 이용해 상기 마스크(400)에 형성된 패턴에 충진되도록 하고, 섭씨 150도 내지 350도에서 2시간 내지 3시간동안 경화시켜 완전 경화된 형광체층(240)을 제작한다(S170). 이때, 상기 형광체 혼합물을 150도 이하에서 경화시킬 경우 경화가 제대로 되지 않으며 경화시간 또한 오래 걸리게 된다. 따라서, 상기 형광체 혼합물을 완전 경화시켜 형광체층(240)을 형성하기 위해서는 섭씨 150도 내지 350도에서 2시간 내지 3시간 동안 경화시키는 것이 바람직하다.
다음으로, 상기 성형틀(400)을 제거(S180)하고 상기 형광체층(240)의 일면 또는 상기 형광체층(240)이 부착될 제 1 반도체층(210a)의 일면에 접착부재(미도시)를 도포한다(S190).
상기와 같이 접착부재를 도포한 다음 픽업 장비(미도시) 등을 이용하여 상기 형광체층(240)을 상기 제 1 반도체층(210a) 상에 위치시키고 부착시켜 본 실시예에 따른 발광 다이오드를 완성한다(S200). 이때, 상기 접착부재는 상기 액상 또는 고상 수지와 동일한 물성을 가지는 것이 바람직하다. 예를 들어, 상기 형광체 혼합물이 형광체와 실리콘 수지의 혼합물이라면, 상기 접착부재로 상기 실리콘 수지와 동일한 재료인 실리콘 접착제를 사용하는 것이 바람직하다.
다음은 본 발명의 제 2 실시예에 따른 발광 다이오드에 대해 도면을 참조하여 설명하고자 한다. 후술할 제 2 실시예에서 전술한 제 1 실시예에 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 10은 본 발명의 제 2 실시예에 따른 발광 다이오드의 사시도이다.
본 발명의 제 2 실시예에 따른 발광 다이오드는 도 10에 도시된 바와 같이 기판(100)과, 상기 기판(100) 상에 형성된 반도체층(210)과, 상기 반도체층(210) 상에 형성된 형광체층(240)을 포함한다.
상기 형광체층(240)은 상기 반도체층(210)에서 방출되는 광을 여기하여 다른 파장의 광으로 변환시키기 위한 것으로서, 전술한 본 발명의 제 1 실시예와 동일한 물질로 제작된다. 본 실시예 역시 상기 형광체층(240)을 별도로 제작하여 상기 제 1 반도체층(210a) 상에 실장한다
하지만, 본 실시예에 따른 상기 형광체층(240)은 전술한 제 1 실시예와는 달리 제 1 와이어 본딩 패드(214a)가 형성된 영역과 접촉될 수 있는 영역의 형광체층(240)만을 형성하지 않는다. 즉, 상기 형광체층(240)에 제 1 와이어 본딩 패드(214a)에 대응하는 영역에 개구부를 형성하고, 상기 제 1 전극(212a)의 일부영역을 덮도록 실장될 수 있다. 이때, 상기 형광체층(240)은 제 1 와이어 본딩 패드(214a)를 형성한 후 실장되는 것이 바람직하다. 즉, 와이어 본딩 공정을 수행하지 않은 상태에서 형광체층(240)이 실장되는 것이 바람직하다.
또한, 본 실시예에 따른 발광 다이오드는 상기 제 1 반도체층(210a) 상에 투명전극인 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zink Oxide; IZO)가 전극으로 형성될 수도 있다. 물론, 상기 투명전극은 형성되지 않을 수도 있다.
다음은 본 발명의 제 3 실시예에 따른 발광 다이오드에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술한 실시예들과 중복되는 내용은 생략하거나 간략히 설명하기로 한다.
도 11은 본 발명의 제 3 실시예에 따른 발광 다이오드의 사시도이다.
본 발명의 제 3 실시예에 따른 발광 다이오드는 도 11에 도시된 바와 같이 반도체층(310)과, 상기 반도체층(310)의 상부 및 하부에 각각 형성된 전극(312)과, 상기 반도체층(310)에 형성된 형광체층(340)을 포함한다.
상기 반도체층(310)은 전술한 본 발명의 제 1 실시예와 동일하게 제 1 및 제 2 반도체층(310a, 310b)과 활성층(310c)을 포함한다. 하지만, 본 실시예에서는 전술한 제 1 실시예와는 달리 상기 제 1 반도체층(310a)과 활성층(310c)이 상기 제 2 반도체층(310b) 상의 일부 영역에 형성되지 않고 전체영역에 형성된다.
상기 전극(312)은 외부전원을 상기 반도체층(310)에 인가하기 위한 것으로서, 제 1 및 제 2 전극(312a, 312b)을 포함한다. 상기 제 1 전극(312a)은 상기 제 1 반도체층(310a)에 형성되며, 크롬(Cr), 금(Au), 크롬/금(Cr/Au) 중 어느 하나를 포함할 수 있다. 상기 제 2 전극(312b)은 상기 제 2 반도체층(310b)에 형성되며, 니켈(Ni), 알루미늄(Al), 티타늄(Ti), 금(Au), 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 중 적어도 하나를 포함할 수 있다.
한편, 본 실시예에 따른 발광 다이오드는 상기 제 1 반도체층(310a)과 제 1 전극(312a) 사이에 반사층(330)을 더 포함할 수 있다. 상기 반사층(330)은 활성층(310c)에서 방출된 광을 제 2 반도체층(310b)으로 반사시키기 위한 것으로서, 니 켈/금(Ni/Au), 은(Ag), 구리(Cu) 중 어느 하나를 포함할 수 있다. 상기 반사층(330)에 의해 반사된 광은 제 2 반도체층(310b)을 통해 외부로 출사될 수 있다.
상기 형광체층(340)은 전술한 제 1 실시예와 동일하게 상기 반도체층(310)에서 방출되는 광을 여기하여 다른 파장의 광으로 변환시키기 위한 것으로서, 구현하고자 하는 색에 따라 상기 반도체층(310)과 조합될 수 있는 여러 가지 형광체층(340)을 포함할 수 있다. 본 발명 실시예에 따른 상기 형광체층(340)은 액상 또는 고상 수지와 혼합되어 경화된 고형물의 형태이며, 상기 형광체층(340)을 별도로 제작하여 상기 제 2 반도체층(310b)에 실장한다. 이때, 상기 형광체층(340)은 상기 제 2 반도체층(310b) 상에 실장될 때 상기 제 2 전극(312b)을 덮지 않는 형상으로 제작되며, 형광체층(340)에 분포된 형광체의 밀도는 전체적으로 균일하게 형성된다. 상기와 같이 본 실시예에 따른 발광 다이오드는 상기 반도체층(310)에서 방출되는 광이 상기 형광체층(340)에 의해 여기될 때 종래보다 균일한 색을 구현할 수 있다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
예를 들어, 도시된 실시예에서는 수평형 및 수직형 발광 다이오드를 예로 하여 설명하였으나, 이에 한정되는 것은 아니며 본 발명은 형광체를 사용하는 모든 발광 다이오드에 적용될 수 있다. 또한, 본 발명에 따른 형광체는 접착력이 있는 필름시트에 마스크를 이용하여 형광체를 코팅한 후 이를 반도체층 상부에 위치시키고 열경화로 접착시킬 수도 있다. 즉, 접착력이 있는 필름시트 상에 마스크를 위치시키고, 상기 필름시트 상에 본 발명에 따른 형광체층의 제조방법에 따라 1차 경화시켜 형광체층을 형성한 후 형광체층이 형성된 필름시트를 반도체층 상부에 접착시킬 수도 있다.
또한, 필름시트 상에 형광체층을 코팅하고 1차 경화하여 형성한 후 반도체층 상부에 위치시킨 후 열을 가하여 즉, 2차 경화하여 필름시트를 녹여 반도체층 상부에 형광체층을 실장할 수도 있다.
상술한 바와 같이 본 발명은 균일한 형광체 분포 밀도를 갖는 형광체층을 반도체층 상에 실장하여 균일한 색상의 광을 구현할 수 있는 발광 다이오드를 제공할 수 있다.
또한, 본 발명은 형광체층을 실장할 때 형광체층이 배선과 접촉되지 않도록 형광체층을 제작하여 발광 다이오드의 제조공정을 간편화할 수 있다.

Claims (9)

  1. 반도체층과,
    상기 반도체층 상의 일측에 형성된 전극과,
    상기 반도체층 상에 상기 전극의 적어도 일부를 덮도록 형성되며 액상 수지 또는 분말 수지와 형광체가 혼합된 형광체층을 포함하는 것을 특징으로 하는 발광 다이오드.
  2. 삭제
  3. 삭제
  4. 반도체층을 형성하는 단계;
    액상 수지 또는 분말 수지와 형광체를 혼합하여 형광체 혼합물을 제조하는 단계;
    상기 형광체 혼합물을 1차 경화시켜 형광체층을 형성하는 단계;
    상기 형광체층을 상기 반도체층 상에 위치시키는 단계;
    상기 형광체층을 2차 경화시키는 단계;를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  5. 반도체층을 형성하는 단계;
    액상 수지 또는 분말 수지와 형광체를 혼합하여 형광체 혼합물을 제조하는 단계;
    상기 형광체 혼합물을 접착력이 있는 필름시트 상에 코팅 후 1차 경화시켜 형광체층을 형성하는 단계;
    상기 형광체층이 코팅된 필름시트를 상기 반도체층 상에 위치시키는 단계;
    상기 형광체층이 코팅된 필름시트를 2차 경화시키거나 필름시트의 접착력에 의해 실장하는 단계;를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  6. 청구항 4에 있어서,
    상기 형광체 혼합물을 1차 경화시켜 형광체층을 형성하는 단계는,
    상기 형광체 혼합물을 섭씨 100도 내지 150도에서 30분 내지 1시간 동안 경 화시키는 단계를 포함하고,
    상기 형광체층을 2차 경화시키는 단계는,
    상기 형광체층을 섭씨 150도 내지 350도에서 2시간 내지 3시간 동안 경화시키는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  7. 반도체층을 형성하는 단계;
    액상 수지 또는 분말 수지와 형광체를 혼합하여 형광체 혼합물을 제조하는 단계;
    상기 형광체 혼합물을 경화시켜 형광체층을 형성하는 단계;
    상기 반도체층 및 상기 형광체층 중 적어도 어느 하나에 접착부재를 도포하는 단계;
    상기 형광체층을 상기 반도체층 상에 위치시키는 단계;를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  8. 청구항 7에 있어서,
    상기 형광체 혼합물을 경화시켜 형광체층을 형성하는 단계는
    상기 형광체 혼합물을 섭씨 150도 내지 350도에서 2시간 내지 3시간 동안 경화시키는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  9. 청구항 8에 있어서,
    상기 접착부재는 상기 액상 수지 또는 분말 수지와 동일한 재료를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
KR1020060096265A 2006-09-29 2006-09-29 발광 다이오드 제조방법 KR100803730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096265A KR100803730B1 (ko) 2006-09-29 2006-09-29 발광 다이오드 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096265A KR100803730B1 (ko) 2006-09-29 2006-09-29 발광 다이오드 제조방법

Publications (1)

Publication Number Publication Date
KR100803730B1 true KR100803730B1 (ko) 2008-02-15

Family

ID=39343349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096265A KR100803730B1 (ko) 2006-09-29 2006-09-29 발광 다이오드 제조방법

Country Status (1)

Country Link
KR (1) KR100803730B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039974B1 (ko) 2010-03-26 2011-06-09 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US8395180B2 (en) 2009-10-22 2013-03-12 Lg Innotek Co., Ltd. Light emitting device package
US8795817B2 (en) 2010-08-25 2014-08-05 Samsung Electronics Co., Ltd. Phosphor film, method of manufacturing the same, coating method of phosphor layer, method of manufacturing LED package, and LED package manufactured thereby

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321906A (ja) 1997-05-16 1998-12-04 Seiwa Electric Mfg Co Ltd 発光ダイオード及びそれを用いた表示装置
JP2006086191A (ja) 2004-09-14 2006-03-30 Nichia Chem Ind Ltd 発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321906A (ja) 1997-05-16 1998-12-04 Seiwa Electric Mfg Co Ltd 発光ダイオード及びそれを用いた表示装置
JP2006086191A (ja) 2004-09-14 2006-03-30 Nichia Chem Ind Ltd 発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395180B2 (en) 2009-10-22 2013-03-12 Lg Innotek Co., Ltd. Light emitting device package
KR101039974B1 (ko) 2010-03-26 2011-06-09 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US8795817B2 (en) 2010-08-25 2014-08-05 Samsung Electronics Co., Ltd. Phosphor film, method of manufacturing the same, coating method of phosphor layer, method of manufacturing LED package, and LED package manufactured thereby
US9722146B2 (en) 2010-08-25 2017-08-01 Samsung Electronics Co., Ltd. Phosphor film, method of manufacturing the same, coating method of phosphor layer, method of manufacturing LED package and LED package manufactured thereby

Similar Documents

Publication Publication Date Title
EP2161752B1 (en) Light-emitting device
US7420217B2 (en) Thin film LED
US7691650B2 (en) Thin film light emitting diode
JP6294402B2 (ja) 半導体構造の処理方法
JP4699258B2 (ja) フリップチップ発光ダイオード及びその製造方法
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
CN102738193A (zh) 双基板多结发光二极管阵列结构
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
CN103959487B (zh) 半导体发光器件及其制造方法
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR100803730B1 (ko) 발광 다이오드 제조방법
US20140048766A1 (en) Method for fabricating light emitting diode (led) dice using bond pad dam and wavelength conversion layers
US9559270B2 (en) Light-emitting device and method of producing the same
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR100748708B1 (ko) 발광 다이오드 및 이의 제조 방법
KR100801922B1 (ko) 발광소자의 제조방법
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
KR100801921B1 (ko) 발광 다이오드 제조방법
KR100823089B1 (ko) 파장변환 물질층을 갖는 발광 다이오드 제조방법
KR100975527B1 (ko) 3족 질화물 반도체 발광소자
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100697666B1 (ko) 이중버퍼층이 형성된 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 10