KR100802452B1 - Light-emitting device, method for manufacturing same, and led lamp - Google Patents

Light-emitting device, method for manufacturing same, and led lamp Download PDF

Info

Publication number
KR100802452B1
KR100802452B1 KR1020057011483A KR20057011483A KR100802452B1 KR 100802452 B1 KR100802452 B1 KR 100802452B1 KR 1020057011483 A KR1020057011483 A KR 1020057011483A KR 20057011483 A KR20057011483 A KR 20057011483A KR 100802452 B1 KR100802452 B1 KR 100802452B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
light emitting
light
gan
Prior art date
Application number
KR1020057011483A
Other languages
Korean (ko)
Other versions
KR20050091736A (en
Inventor
타카키 야수다
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20050091736A publication Critical patent/KR20050091736A/en
Application granted granted Critical
Publication of KR100802452B1 publication Critical patent/KR100802452B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

기판(1), 반도체층(3), 발광층(5)을 갖는 반도체 발광소자에 있어서, 상기 기판의 반도체층을 적층하는 면에 30°∼60°로 경사진 측면을 갖는 요철구조(2)를 구비하여, 광 취출효과를 향상시킨 발광소자이다.In a semiconductor light emitting device having a substrate 1, a semiconductor layer 3, and a light emitting layer 5, a concave-convex structure 2 having a side surface inclined at 30 ° to 60 ° on the surface on which the semiconductor layer of the substrate is laminated is provided. It is provided with the light emitting element which improved the light extraction effect.

Description

발광소자, 그 제조방법 및 LED램프{LIGHT-EMITTING DEVICE, METHOD FOR MANUFACTURING SAME, AND LED LAMP}LIGHT-EMITTING DEVICE, METHOD FOR MANUFACTURING SAME, AND LED LAMP}

본 발명은, 광 취출효율을 높인 발광 다이오드(LED)와, 그 제조방법 및 상기발광소자를 사용한 LED램프에 관한 것이다.The present invention relates to a light emitting diode (LED) having improved light extraction efficiency, a method of manufacturing the same, and an LED lamp using the light emitting device.

에너지 소비효율(외부 양자효율)을 높인 발광소자가 에너지 절약을 진행시키는 데에 있어서 요구되어지고 있다. 사파이어 기판 상에 적층한 GaN계 발광 다이오드에 있어서, 종래의 382nm 부근의 발광 다이오드(LED)의 외부 양자효율은, 일본 특허공개 2002-164296호 공보에서는 24%였다. 외부 양자효율은, 「내부 양자효율×전압효율×광 취출효율」의 곱으로서 3요소로 분해되지만, 실측가능한 전압효율(약 90∼95%) 이외의 2요소는 실측 불가능하며, 이들 레벨을 알 수 없는 채 결정품질이나 구조 최적화에 의한 내부 양자효율의 향상이 주로 검토되어 왔다. 한편, 광 취출효율의 향상예로서, LED칩을 굴절율이 반도체와 가까운 수지로 덮고, 발광된 광을 효율좋게 수지에 투과시키고, 또한 수지표면을 구면으로 가공함으로써 수지와 공기 계면의 전반사를 억제하는 방법은 예전부터 행해져 왔다. 또한 기판을 역메사(mesa)형으로 연삭함으로써 2배정도의 광 취출효율증가를 실현하고 있는 예 로서, 미국 Cree사가 X-Bright 시리즈로서 시판하고 있다.A light emitting device having increased energy consumption efficiency (external quantum efficiency) has been required to promote energy saving. In a GaN-based light emitting diode laminated on a sapphire substrate, the external quantum efficiency of a conventional light emitting diode (LED) around 382 nm was 24% in Japanese Patent Laid-Open No. 2002-164296. The external quantum efficiency is decomposed into three elements as a product of "internal quantum efficiency x voltage efficiency x light extraction efficiency", but two elements other than the measurable voltage efficiency (about 90 to 95%) cannot be measured. Increasingly, improvement of internal quantum efficiency by crystal quality and structure optimization has been mainly studied. On the other hand, as an example of improving the light extraction efficiency, the LED chip is covered with a resin having a refractive index close to the semiconductor, the emitted light is efficiently transmitted to the resin, and the resin surface is processed into a spherical surface to suppress total reflection between the resin and the air interface. The method has been done in the past. In addition, as an example of realizing double the light extraction efficiency by grinding the substrate in a mesa type, Cree is commercially available as an X-Bright series.

한편, 반도체결정의 저전위화를 실시하는 방법으로서 반도체결정 기판 표면에 요철을 형성시켜, 성장시키는 방법이 알려져 있다. 예를 들면, Ⅲ족 질화물 반도체에서는 사파이어 기판 표면에 스트라이프상의 홈을 형성하고, 저온성장 GaN 버퍼층, 그 위에 고온에서 Ⅲ족 질화물 반도체결정을 에피택셜 성장시킴으로써 전위밀도를 저감시킬 수 있는 것이 나타내어져 있다. 이 전위밀도의 저하에는, 홈의 경사각도는 60°이상이 좋다고 되어 있다.(예를 들면 상기 일본 특허공개 2002-164296호 공보, K. Tadatomo, et al., Japanese Journal of Applied Physics, 2001년, 제40권, p. L583-L585). 단, 이들 문헌에는, 광 취출효율에 대해서는 언급되어 있지 않다.On the other hand, as a method of performing low potential of semiconductor crystal, the method of forming an unevenness | corrugation on the surface of a semiconductor crystal substrate and growing it is known. For example, in the group III nitride semiconductor, it is shown that the dislocation density can be reduced by forming stripe grooves on the surface of the sapphire substrate and epitaxially growing the group III nitride semiconductor crystal at a high temperature on the low temperature growth GaN buffer layer. . It is said that the inclination angle of the groove is preferably 60 ° or more for reducing the dislocation density (see, for example, Japanese Laid-Open Patent Publication No. 2002-164296, K. Tadatomo, et al., Japanese Journal of Applied Physics, 2001). , Vol. 40, p. L583-L585). However, these documents do not mention the light extraction efficiency.

일반적으로 발광소자(LED)는, 발광층의 굴절율이 그 외부의 매질의 굴절율보다 크므로, 전반사각보다 큰 입사각의 광선은 발광층으로부터 외부로 취출할 수 없었다.In general, since the refractive index of the light emitting layer is larger than the refractive index of the external medium, the light emitting element (LED) cannot emit light having an incident angle larger than the total reflection angle from the light emitting layer to the outside.

본 발명은, 굴절율이 다른 2층의 계면에 경사진 측면을 갖는 요철을 도입함으로써, 발광층으로부터 전반사되어 있던 광선을 외부로 취출하는 것을 가능하게 하여, 광 취출효율을 높이는 것을 가능하게 한 발광소자, 그 제조방법 및 상기 발광소자를 사용한 LED램프를 제공하는 것을 목적으로 한다.The present invention provides a light emitting device which makes it possible to take out light rays totally reflected from the light emitting layer to the outside by introducing unevenness having inclined sides at the interface between two layers having different refractive indices, thereby increasing the light extraction efficiency; It is an object of the present invention to provide a manufacturing method and an LED lamp using the light emitting device.

먼저, 처음에 본 발명에 이른 경위의 시뮬레이션에 대해서 설명한다.First, a description will be given of the theodolite reaching the present invention.

상술한 실측 불가능한 광 취출효율과 내부 양자효율을 추측하기 위해서, 본 발명자는 LED로부터의 광 취출효율을 광학 시뮬레이션에 의해 추측했다. 단순화한 LED의 모델로서, 가로세로 300㎛, 두께 100㎛의 사파이어 기판에 가로세로 300㎛, 두께 6.1㎛의 GaN층이 적층되어 있는 구조를 취했다. 가로세로 300㎛의 중심에서 GaN표면으로부터 0.1㎛의 GaN층중에 들어간 점에 등방적으로 발광하는 점광원을 배치했다. 굴절율은 각각, 사파이어가 n=1.8, GaN이 n=2.7(발광 파장 380nm의 경우) 또는 n=2.4(발광 파장 400nm의 경우), 이들의 외부는 n=1.4의 실리콘 수지로 채워져 있는 것으로 했다. GaN의 파장마다의 굴절율은 시판의 GaN 벌크기판을 실측해서 구했다. 점광원으로부터 랜덤 방향으로 다수의 광선을 발생시키고(몬테카를로법), 광선은 굴절율이 다른 각 계면에서 프레넬의 식에 따라서 굴절하는 광선과 반사하는 광선으로 계산된 비율에 따라서 분기시켰다. 광선 발생수는 50만개, 분기 한도는 10회로 했다. 기판 이면, 반도체층 표면, 측면의 각각과 수지의 계면으로부터 약간 수지측으로 집광면을 가상적으로 설정하여, 각 면으로부터의 광 취출효율을 산출했다.In order to estimate the above-mentioned undetectable light extraction efficiency and internal quantum efficiency, the present inventor estimated the light extraction efficiency from LED by optical simulation. As a model of the simplified LED, a structure in which a GaN layer having a width of 300 μm and a thickness of 6.1 μm was laminated on a sapphire substrate having a width of 300 μm and a thickness of 100 μm. A point light source which isotropically emits light at a point in the GaN layer having a thickness of 0.1 µm from the GaN surface at the center of 300 µm in width and width is disposed. The refractive index was assumed to be n = 1.8 for sapphire and n = 2.7 for 380 nm of emission wavelength or n = 2.4 for 380 nm of emission wavelength, respectively, and the outside thereof was filled with a silicone resin of n = 1.4. The refractive index for each GaN wavelength was measured by measuring a commercially available GaN bulk substrate. A large number of light beams were generated in a random direction from the point light source (Monte Carlo method), and the light beams were branched according to the ratio calculated by the light beams and the light beams refracting according to Fresnel's equation at each interface having a different refractive index. The number of light generation was 500,000, and the branch limit was 10 times. On the back surface of the substrate, a light condensing surface was virtually set from the interface of each of the semiconductor layer surface and the side surface and the resin to the resin side, and the light extraction efficiency from each surface was calculated.

표1은, 기판에 요철구조를 형성하지 않은 경우(①, ②)와 기판의 표면에 도1에 나타내는 요철구조를 형성한 경우(③)의 각각에 대해서, 기판면, 반도체층면, 측면으로부터의 광 취출효율을 시뮬레이션에 의해 계산한 결과를 나타낸다.Table 1 shows the substrate surface, the semiconductor layer surface, and the side surface of each case where the uneven structure is not formed on the substrate (1, 2) and the uneven structure shown in FIG. 1 is formed on the surface of the substrate (3). The result of having calculated the light extraction efficiency by simulation is shown.

(표1)Table 1

광 취출효율의 계산Calculation of Light Extraction Efficiency 굴절율Refractive index 기판 표면Substrate surface 반도체층 표면Semiconductor layer surface 측면 (GaN측면, 사파이어측면) Side (GaN side, Sapphire side) 합계Sum ①GaN/사파이어를 실리콘수지로 밀봉한 LED 발광파장 400nm①LED light emitting wavelength 400nm with GaN / sapphire sealed with silicon resin 수지 n=1.4, GaN n=2.4 사파이어 기판 n=1.8Resin n = 1.4, GaN n = 2.4 sapphire substrate n = 1.8 7.1%7.1% 7.4%7.4% 10.1%×4=40.4% (7.4%, 2.7%)10.1% × 4 = 40.4% (7.4%, 2.7%) 54.9%54.9% ②상동 발광파장 382nm② Homogeneous emission wavelength 382nm 수지 n=1.4, GaN n=2.4 사파이어 기판 n=1.8Resin n = 1.4, GaN n = 2.4 sapphire substrate n = 1.8 5.1%5.1% 5.4%5.4% 7.2%×4=28.8% (5.4%, 1.8%)7.2% × 4 = 28.8% (5.4%, 1.8%) 39.3%39.3% ③GaN/사파이어 계면에 측면 경사각 45°의 요철구조(도1)를 형성한 LED 발광파장 382nm③LED emission wavelength 382nm with concavo-convex structure (Fig. 1) with side slant angle of 45 ° at GaN / sapphire interface 수지 n=1.4, GaN n=2.4 사파이어 기판 n=1.8Resin n = 1.4, GaN n = 2.4 sapphire substrate n = 1.8 25.7%25.7% 5.3%5.3% 스트라이프홈에 수직인 측면 15.3%(0.5%, 14.8%)×2 스트라이프홈에 평행인 측면 15.4%(0.5%, 14.9%)×215.3% (0.5%, 14.8%) of sides perpendicular to the stripe groove × 2 15.4% (0.5%, 14.9%) of sides parallel to the stripe groove 92.4%92.4%

이 결과에 의하면, 기판에 요철구조를 형성하지 않은 경우, 발광 파장이 400nm의 경우에서 광 취출효율의 합계는 약 55%, 382nm의 경우에는 약 40%로 되었다.According to this result, when the uneven structure was not formed in the substrate, the total light extraction efficiency was about 55% at the emission wavelength of 400 nm and about 40% at 382 nm.

이 결과를 상술한 Japanese Journal of Applied Physics에 기재된 LED에 적용시켜 본다. 이 문헌에는 사파이어 기판을 사용한 Ⅲ족 질화물 반도체의 LED에 대해서, 발광 파장이 382nm에서는 외부 양자효율은 24%, 400nm에서는 30%로 기재되어 있다. 이 외부 양자효율의 24%는, This result is applied to the LED described in the Japanese Journal of Applied Physics. This document describes an LED of a group III nitride semiconductor using a sapphire substrate with an external quantum efficiency of 24% at a light emission wavelength of 382 nm and 30% at 400 nm. 24% of this external quantum efficiency

24%=내부 양자효율 60%×전압효율 95%×광 취출효율 40%24% = internal quantum efficiency 60% x voltage efficiency 95% x light extraction efficiency 40%

로 상정하고, 30%는, Assume that 30%,

30%=내부 양자효율 60%×전압효율 90%×광 취출효율 55%30% = internal quantum efficiency 60% x voltage efficiency 90% x light extraction efficiency 55%

로 상정하면, 발광 파장에는 관계 없는 내부 양자효율이 모두 60%로서 통일적으로 설명할 수 있어, 시뮬레이션의 결과는 대략 타당하다라고 생각된다.It is assumed that all internal quantum efficiencies irrespective of the emission wavelength can be uniformly described as 60%, and the results of the simulation are considered to be approximately valid.

이 시뮬레이션에 의하면, 광 취출효율은 파장 400nm에서 약 55%, 파장 382nm에서 약 40%이기 때문에, 각각 1.8배, 2.5배의 향상의 여지가 있는 것을 나타낸다. 또 내부 양자효율은, 약 1.6배의 향상의 여지가 있다. 본 발명은 이들 중, 광 취출효율에 관여한다.According to this simulation, the light extraction efficiency is about 55% at a wavelength of 400 nm and about 40% at a wavelength of 382 nm, indicating that there is room for improvement of 1.8 times and 2.5 times, respectively. In addition, there is room for improvement of about 1.6 times in internal quantum efficiency. Among these, this invention is concerned with light extraction efficiency.

시뮬레이션 결과의 상세한 해석에 의하면, 굴절율 n=1.4의 수지로 밀봉되어 있는 경우에는 GaN층으로부터 사파이어 기판에 투과된 광선은 100% 수지를 통해서 외부로 취출되어 있으며, GaN층에 가둬져 있는 광선군을 어떻게 사파이어 기판이나 수지로 취출할 수 있는지가 광 취출효율을 향상시키는 데에 있어서 중요한 것을 알 수 있었다.According to the detailed analysis of the simulation results, when sealed with a resin having a refractive index of n = 1.4, the light rays transmitted from the GaN layer to the sapphire substrate are extracted to the outside through 100% resin, and the light beam group trapped in the GaN layer is It was found that how to take out the sapphire substrate or the resin is important for improving the light extraction efficiency.

GaN층으로부터 사파이어 기판이나 수지에 효율좋게 광선을 투과시키기 위해서는, GaN층과 기판의 계면을 경사시켜, 광선이 계면에 입사하는 각도가 전반사각을 넘지않도록 하면 좋다. 그 최적의 경사각은 45°이다. 표1의 ③에 GaN층(3)과 사파이어 기판(1)의 계면에 도1에 나타내는 경사각 45°의 스트라이프상의 요철구조(2)를 도입한 경우의 계산결과를 나타낸다. 반도체층면으로부터 수지를 통해서 외부로 나오는 광 취출효율은 그다지 바뀌지 않지만, 사파이어 이면이나 측면으로부터 외부로 나오는 광 취출효율이 향상되어 있는 것을 알 수 있다. 그 결과, 토탈로서 발광 파장 382nm(GaN의 굴절율 2.7)의 경우, ②와 비교해서 2배이상의 광 취출효율의 향상이 예상되었다. 또, 요철구조의 상면, 저면, 경사면의 비율에 대해서는, 상면, 저면이 없이 경사면만의 구조가, 가장 광 취출효율 향상의 효과가 높기 때문에 바람직하다.In order to efficiently transmit light rays from the GaN layer to the sapphire substrate or resin, the interface between the GaN layer and the substrate may be inclined so that the angle at which the light rays enter the interface does not exceed the total reflection angle. The optimal tilt angle is 45 degrees. Table 1 shows the calculation results when a stripe-shaped concave-convex structure 2 having an inclination angle of 45 ° shown in Fig. 1 is introduced at the interface between the GaN layer 3 and the sapphire substrate 1. Although the light extraction efficiency from the semiconductor layer surface to the outside through the resin does not change much, it can be seen that the light extraction efficiency from the sapphire back surface or the side surface to the outside is improved. As a result, in the case of the light emission wavelength 382 nm (GaN refractive index 2.7) as a total, the improvement of the light extraction efficiency more than twice compared with (2) was anticipated. Moreover, about the ratio of the upper surface, the bottom surface, and the inclined surface of the uneven structure, the structure of only the inclined surface without the upper surface and the bottom surface is preferable because the effect of improving the light extraction efficiency is the highest.

본 발명은 상기의 시뮬레이션의 결과에 기초하여 이루어진 것이다.The present invention has been made based on the results of the above simulation.

본 발명은, 기판, 반도체층, 발광층을 갖는 발광소자에 있어서, 기판과 이것에 적층되어 있는 반도체층의 굴절율이 다르고, 상기 기판의 반도체층을 적층하는 면에 경사 측면을 갖는 요철을 형성시켜, 상기 경사 측면의 기판면에 대한 각도(θ)를 30°<θ<60°로 한 것으로 이루어진다.The present invention provides a light emitting device having a substrate, a semiconductor layer, and a light emitting layer, wherein the refractive index of the substrate and the semiconductor layer stacked thereon are different, and the unevenness having the inclined side surface is formed on the surface of the semiconductor layer of the substrate. The angle θ with respect to the substrate surface on the inclined side is set to 30 ° <θ <60 °.

또한 본 발명은, 기판, 반도체층, 발광층을 갖는 발광소자에 있어서, 적층되어 있는 반도체층끼리의 굴절율이 다르고, 상기 반도체층의 적층계면에 경사 측면을 갖는 요철을 형성시킨 것으로 이루어진다.In the light emitting device having the substrate, the semiconductor layer, and the light emitting layer, the present invention is formed by forming the unevenness having the inclined side surface on the stacked interface of the semiconductor layers with different refractive indices.

상기 발광소자에 있어서, 요철의 경사 측면의 기판에 대한 각도(θ)가 30°<θ<60°인 것을 포함한다.In the above light emitting device, the angle θ with respect to the substrate on the inclined side surface of the unevenness is 30 ° <θ <60 °.

상기 발광소자에 있어서, 요철이 스트라이프상의 V자상 홈, 스트라이프상의 측면 경사 돌기, 측면 경사 피트 중 어느 하나인 것을 포함한다.In the above light emitting device, the unevenness includes any one of a V-shaped groove in a stripe shape, a side inclined protrusion in a stripe shape, and a side inclined pit.

상기 발광소자에 있어서, 기판이 사파이어(Al2O3)이며, 반도체층이 AlxGayIn1-x-yN(0≤X≤1, 0≤y≤1)인 것을 포함한다.In the light emitting device, the substrate includes sapphire (Al 2 O 3 ), and the semiconductor layer includes Al x Ga y In 1-xy N (0 ≦ X ≦ 1, 0 ≦ y ≦ 1).

또한 본 발명은, 기판, 반도체층, 발광층을 갖는 발광소자의 제조방법에 있어서, 고온처리, 선택성 에칭, 연삭 중 어느 하나의 방법에 의해, 기판의 반도체층을 적층하는 측의 표면에 요철을 형성하는 것으로 이루어지는 상기에 기재된 발광소자의 제조방법을 포함한다.In addition, in the method for manufacturing a light emitting device having a substrate, a semiconductor layer, and a light emitting layer, the present invention provides unevenness to the surface of the side on which the semiconductor layer of the substrate is laminated by any one of high temperature treatment, selective etching, and grinding. It includes the manufacturing method of the light emitting element described above.

또한 본 발명은, 기판, 반도체층, 발광층을 갖는 발광소자의 제조방법에 있어서, 기판의 표면에 선택성장용의 마스크를 형성하고, 그 기판 상에 측면이 경사진 반도체의 돌기를 형성함으로써, 반도체층의 적층계면에 경사 측면을 갖는 요철을 형성하는 것으로 이루어지는 상기에 기재된 발광소자의 제조방법을 포함한다.In addition, in the method of manufacturing a light emitting device having a substrate, a semiconductor layer, and a light emitting layer, the present invention provides a semiconductor substrate by forming a mask for selective growth on the surface of the substrate and forming projections of the semiconductor having inclined sides on the substrate. The manufacturing method of the above-mentioned light emitting element which consists of forming the unevenness | corrugation which has inclined side surface in the laminated interface of a layer is included.

또한 본 발명은, 기판, 반도체층, 발광층을 갖는 발광소자의 제조방법에 있어서, 고온처리, 선택성 에칭, 연삭 중 어느 하나의 방법에 의해, 반도체층의 표면에 경사 측면을 갖는 요철을 형성함으로써, 반도체층의 적층계면에 경사 측면을 갖는 요철을 형성하는 것으로 이루어지는 상기에 기재된 발광소자의 제조방법을 포함한다.In addition, the present invention provides a method of manufacturing a light emitting device having a substrate, a semiconductor layer, and a light emitting layer, wherein any one of high temperature treatment, selective etching, and grinding is used to form irregularities having inclined sides on the surface of the semiconductor layer. The manufacturing method of the above-mentioned light emitting element which consists of forming the unevenness | corrugation which has inclined side surface in the laminated interface of a semiconductor layer is included.

또한 본 발명은, 기판, 반도체층, 발광층을 갖는 발광소자의 제조방법에 있어서, 반도체층의 표면에 선택성장용의 마스크를 형성하고, 그 반도체층 상에 측면이 경사진 반도체의 돌기를 형성하는 것으로 이루어지는 상기에 기재된 발광소자의 제조방법을 포함한다.In addition, the present invention provides a method of manufacturing a light emitting device having a substrate, a semiconductor layer, and a light emitting layer, wherein a mask for selective growth is formed on the surface of the semiconductor layer, and the protrusions of the semiconductor having the inclined side surfaces are formed on the semiconductor layer. It includes a method for producing a light emitting element described above.

또한 본 발명은, 상기에 기재된 발광소자를 사용한 LED램프를 포함한다.The present invention also includes an LED lamp using the light emitting element described above.

본 발명은, 상술한 바와 같이, 반도체 발광소자의 기판의 표면 또는 반도체끼리의 적층계면에 측면이 경사진 요철구조를 형성함으로써, 광 취출효과를 향상시키는 것이 가능하게 되었다.As described above, the present invention has been made possible to improve the light extraction effect by forming the concave-convex structure of which the side surface is inclined on the surface of the substrate of the semiconductor light emitting element or the stacked interface between the semiconductors.

도1은, 광학 시뮬레이션에 사용한 GaN층을 적층한 사파이어 기판으로, 기판 표면에 경사각 45°의 측면을 갖는 요철구조를 스트라이프상으로 형성한 상태의 모식도이다.Fig. 1 is a schematic view of a sapphire substrate in which a GaN layer used for optical simulation is laminated, in which a concavo-convex structure having a side surface having an inclination angle of 45 ° is formed in a stripe shape on the substrate surface.

도2는, 본 발명에 따른 반도체 발광소자의 구조의 일례를 나타내는 모식도이다.2 is a schematic diagram showing an example of the structure of a semiconductor light emitting device according to the present invention.

도3(a)는, 본 발명에 있어서의 기판 등에 형성되는 요철구조로서, V자형 홈을 형성한 모식도이다.Fig. 3 (a) is a schematic diagram in which a V-shaped groove is formed as an uneven structure formed on a substrate or the like in the present invention.

도3(b)는, 본 발명에 있어서의 기판 등에 형성되는 요철구조로서, 육각추형이며 단면이 사다리꼴상의 피트를 형성한 모식도이다.Fig. 3 (b) is a schematic diagram of a concave-convex structure formed on a substrate or the like according to the present invention, which is hexagonal in shape and has a trapezoidal pit in cross section.

도3(c)는, 본 발명에 있어서의 기판 등에 형성되는 요철구조로서, 삼각형상의 돌기를 스트라이프상으로 형성한 모식도이다.Fig. 3 (c) is a schematic diagram of a concave-convex structure formed on a substrate or the like in the present invention, in which triangular protrusions are formed in a stripe shape.

도4는, 본 발명에 의한 발광소자를 이용하여 LED램프로 한 모식도이다.4 is a schematic diagram of an LED lamp using the light emitting device according to the present invention.

본 발명의 발광소자는, 기판의 표면 또는 반도체층끼리의 적층계면에 측면을 경사시킨 요철을 형성시킨 것이다. 기판과 이것에 적층되는 반도체층과의 계면 또는 반도체층끼리의 적층계면에 있어서의 광의 반사는, 적층계면에 있어서 양자의 굴절율이 다른 경우에 일어난다. 본 발명은, 이 양자의 굴절율이 다른 경우에 가능한 한 많은 광이 LED의 외부로 취출될 수 있도록 한 것이다.In the light emitting device of the present invention, uneven surfaces of which the side surfaces are inclined are formed on the surface of the substrate or the lamination interface between the semiconductor layers. The reflection of light in the interface between the substrate and the semiconductor layer laminated thereon or in the lamination interface between the semiconductor layers occurs when the refractive indices of both are different in the lamination interface. The present invention allows as much light as possible to be taken out of the LED when the refractive indices of both are different.

상기한 바와 같은 요철을 형성함으로써 광 취출효율이 향상되는 기구의 상세한 설명은 생략하지만, 정성적으로는 적층계면이 평탄하면 계면에서 반사된 광은, 반사가 반복되어도 같은 상태의 반복으로 되므로, 외부로 나오는 일은 적지만, 계면에 요철이 있으면 한 번 반사되어도 다음에 계면에 입사되는 광은 전반사각 이하로 되는 경우도 있고, 이들이 반복되면 최종적으로는 외부로 나오는 광이 많아진다 라고 생각된다.Although the detailed description of the mechanism by which the light extraction efficiency is improved by forming the irregularities as described above is omitted, qualitatively, when the lamination interface is flat, the light reflected at the interface is repeated in the same state even if the reflection is repeated. Although it rarely comes out, if there is an unevenness at the interface, even if it is reflected once, the light incident on the interface may be less than the total reflection angle, and when these are repeated, it is considered that more light is finally emitted to the outside.

본 발명의 발광소자는, 1개는 기판의 표면(반도체층이 적층되는 측, 이하 동일)에 측면이 경사진 요철을 형성한 것이며, 그 2개는 반도체층끼리가 적층되어 있는 계면에 상기 요철을 형성한 것이다. LED는 도2에 나타내듯이 기판(1) 상에 버퍼층 등의 반도체층(3), n형 반도체층(4), 발광층(5), p형 반도체층(6) 등이 다층으로 형성되고, 도시한 실시예에서는 기판(1)의 표면에 요철(2)이 형성되어 있지만, 요철을 형성하는 면은 기판 표면에 한정되지 않고, 굴절율이 다른 2개의 반도체층의 계면이면 어느 것이어도 좋고, 효과가 큰 어느 하나의 계면을 선택하는 것이 바람직하다. 반도체층의 적층계면에는 반도체층과 발광층의 계면도 포함된다.In the light emitting device of the present invention, one surface of the substrate (the side on which the semiconductor layer is laminated, the same below) forms irregularities of which side surfaces are inclined, and two of the light emitting elements of the present invention are provided at the interface on which the semiconductor layers are laminated. It is formed. As shown in FIG. 2, a semiconductor layer 3 such as a buffer layer, an n-type semiconductor layer 4, a light emitting layer 5, a p-type semiconductor layer 6, or the like is formed on the substrate 1 in a multilayer manner. In one embodiment, the unevenness 2 is formed on the surface of the substrate 1, but the surface on which the unevenness is formed is not limited to the surface of the substrate, and any surface may be used as long as it is an interface between two semiconductor layers having different refractive indices. It is preferable to select either large interface. The stacking interface of the semiconductor layer also includes an interface between the semiconductor layer and the light emitting layer.

본 발명에 있어서, 기판 등에 형성되는 요철구조의 대표적인 것을 모식적으로 도3(a)∼(c)에 나타낸다. 도3(a)는 기판 표면에 스트라이프상으로 V자형 홈을 형성시킨 것, 도3(b)는 기판 표면에 육각추형이며 단면이 사다리꼴형상의 피트를 형성시킨 것, 도3(c)는 기판 표면에 반도체로 이루어지는 삼각형상의 돌기를 스트라이프상으로 형성시킨 것이다. 도면중에 나타내는 각도(θ)는, 기판면에 대한 요철의 경사 측면의 각도이다. 기판에 형성되는 요철의 경사 측면의 각도(θ)는 45°가 가장 바람직하지만, 30 °<θ<60°의 범위이면 충분히 효과가 있다.In the present invention, representative examples of the uneven structure formed on the substrate and the like are schematically shown in Figs. Fig. 3 (a) shows a V-shaped groove formed on the surface of the substrate in a stripe shape, Fig. 3 (b) shows a hexagonal vertebral shape and a trapezoidal pit on the surface of the substrate, and Fig. 3 (c) shows a substrate. A triangular projection of a semiconductor is formed on the surface in a stripe shape. Angle (theta) shown in a figure is an angle of the inclined side surface of the unevenness | corrugation with respect to a board | substrate surface. 45 degrees is most preferable for the angle (theta) of the inclined side surface of the unevenness | corrugation formed in a board | substrate, However, if it is a range of 30 degrees <(theta) <60 degrees, it is fully effective.

반도체끼리의 계면에 형성되는 요철의 경사 측면의 각도에 대해서는 특별히 제한되는 것은 아니지만, 기판의 경우 마찬가지로 30°<θ<60°의 범위가 바람직하다.Although it does not restrict | limit especially about the angle of the inclined side surface of the unevenness | corrugation formed in the interface of semiconductors, In the case of a board | substrate, the range of 30 degrees <(theta) <60 degrees is similarly preferable.

기판 등에 형성되는 요철은 기판 또는 반도체층의 면방향으로 일치시키거나, 고의로 어긋나게 하는 것도 가능하다. 요철 사이즈, 깊이는 임의로 선택할 수 있다. 그러나, 요철을 갖는 계면 상에 성장시키는 Ⅲ족 질화물 반도체결정의 표면을 평탄화시키는 것을 고려하면, 오목부의 지름은 3㎛이하, 오목부의 깊이는 2㎛이하로 하는 것이 바람직하다. 평탄화는 비특허문헌1에 나타내어져 있듯이 반도체층의 성장 조건을 적절히 선택하면 용이하게 실현할 수 있다.The unevenness formed in the substrate or the like can be matched or intentionally shifted in the plane direction of the substrate or the semiconductor layer. Uneven | corrugated size and depth can be selected arbitrarily. However, in consideration of planarizing the surface of the group III nitride semiconductor crystal grown on the interface having irregularities, the diameter of the recess is preferably 3 µm or less and the depth of the recess is 2 µm or less. As shown in Non-Patent Document 1, planarization can be easily realized by appropriately selecting growth conditions of the semiconductor layer.

본 발명의 기판 등에 요철을 형성시키는 방법은, 고온처리에 의한 피트 형성, 선택성 에칭에 의한 스트라이프상의 홈이나 피트의 형성, 또는 연삭재를 사용한 V자상 홈의 형성 등이 있다. 여기에서 V자상 홈에는, 저부가 평탄하게 된 형상의 것이나, 측면이 다소 둥글게 된 것도 포함하는 것으로 한다. 이들은 오목부의 형상이지만, 또한 기판 등에 마스크해서, 선택적으로 반도체를 성장시켜, 예를 들면 단면이 삼각형인 돌기를 스트라이프상으로 형성시킬 수도 있다.The method of forming the irregularities on the substrate or the like of the present invention includes the formation of pits by high temperature treatment, the formation of stripe grooves and pits by selective etching, or the formation of V-shaped grooves using an abrasive material. Here, the V-shaped grooves include those having a flat bottom portion and those with a somewhat rounded side surface. Although they are in the shape of recesses, they can also be masked on a substrate or the like to selectively grow a semiconductor, for example, to form projections having a triangular cross section in a stripe shape.

상기의 방법으로 형성되는 요철의 경사면의 각도(θ)는, 연삭법에서는 대부분의 경우 30°∼60°의 범위에 들어가고, 고온처리에 의한 피트는 결정면에 의해 대략 정해져서 58°와 43°로 된다. 또 SiN으로 소정의 마스크를 하고, 그 위에 AlN이나 GaN을 성장시키면 형성되는 삼각형상의 돌기의 경사각은 58° 또는 43°로 된다.The angle θ of the inclined surface of the uneven surface formed by the above-described method falls in the range of 30 ° to 60 ° in most cases in the grinding method, and the pits due to the high temperature treatment are approximately determined by the crystal plane and become 58 ° and 43 °. . In addition, when a predetermined mask is made of SiN and AlN or GaN is grown thereon, the inclination angle of the triangular protrusion formed is 58 ° or 43 °.

본 발명에서는, 기판으로서 사파이어, GaN, AlN, SiC를 비롯해서, 유리, Si, GaAs, GaP 등을 사용할 수 있다. 이들 중에서 특히, 상기 기판이 사파이어(Al2O3)이며, 반도체층이 Ⅲ족 질화물 반도체인 것이 바람직하다.In the present invention, sapphire, GaN, AlN, SiC, glass, Si, GaAs, GaP and the like can be used as the substrate. Among them, it is particularly preferable that the substrate is sapphire (Al 2 O 3 ) and the semiconductor layer is a group III nitride semiconductor.

사파이어 기판의 면방위로서는, m면, a면, c면 등을 사용할 수 있지만, 그중에서도 c면((0001)면)이 바람직하고, 또한 기판 표면의 수직축이 <0001>방향으로부터 특정의 방향으로 경사져 있는 것이 바람직하다. 또 본 발명에 사용하는 기판은, 제1공정에 사용하기 전에 유기세정이나 에칭과 같은 전처리를 행하면 기판 표면의 상태를 일정 상태로 유지할 수 있으므로 바람직하다.As the surface orientation of the sapphire substrate, m surface, a surface, c surface, or the like can be used. Among them, c surface ((0001) surface) is preferable, and the vertical axis of the substrate surface is inclined in a specific direction from the <0001> direction. It is desirable to have. Moreover, since the board | substrate used for this invention can maintain the state of the surface of a board | substrate in a predetermined state, if it pre-processes, such as organic cleaning and an etching, before using for a 1st process.

본 발명의 발광소자의 제조에 있어서, n형층, p형층, 발광층의 성장이나 전극의 형성, 수지밀봉 등은, 종래 공지의 방법을 사용할 수 있다. 반도체의 성장방법은, 기상성장법으로서는 유기금속 화학기상 성장법(MOCVD법)이나 기상 애피택시법(VPE법)을 사용할 수 있다. 이 중 MOCVD법은, 불필요한 요철구조를 평탄화할 수 있으므로 바람직하다.In the production of the light emitting device of the present invention, a conventionally known method can be used for the growth of the n-type layer, the p-type layer, the light-emitting layer, the formation of the electrode, and the resin sealing. As the growth method of the semiconductor, an organometallic chemical vapor growth method (MOCVD method) or a vapor phase epitaxy method (VPE method) can be used as the vapor phase growth method. Among them, the MOCVD method is preferable because unnecessary uneven structure can be flattened.

본 발명의 발광소자는, 도4에 나타내듯이, 서브 마운트(34) 상에 본딩하고, 리드프레임에 결선한 후, 수지로 밀봉해서 포탄형의 LED램프로서, 바람직하게 사용할 수 있다.As shown in Fig. 4, the light emitting device of the present invention can be preferably used as a shell type LED lamp after bonding on a sub-mount 34 and connecting to a lead frame and sealing with resin.

이하, 본 발명을 실시예에 기초하여 구체적으로 설명하지만, 본 발명은 하기의 실시예에 한정되는 것은 아니다.Hereinafter, although this invention is demonstrated concretely based on an Example, this invention is not limited to the following Example.

실시예1Example 1

본 실시예1에서는, 표면을 (0001)면으로 하는 사파이어 기판을 사용했다. 다이아몬드계 연삭재를 도포한 샌드 페이퍼에 순수를 도포하고, 사파이어 기판의 <1-100>방향으로 움직이면서 마찰시킴으로써, 대략 <1-100>방향으로 선 상에 요철구조를 형성했다. SEM으로 관찰한 오목부의 단면형상은, 폭이 1㎛, 깊이가 0.5㎛의 삼 각형상(V자상 홈형상)을 하고 있었다. V자상 홈의 상승 사면과 기판평면이 이루는 각도(θ)는, 45°를 중심으로 대략 30°∼60°의 범위에 있었다. 600배의 광학현미경으로 관찰한 결과, 평탄부분의 면적과 상처가 생긴 부분의 면적의 비율은 평균으로 2:1이었다.In Example 1, a sapphire substrate having a surface of (0001) was used. Pure water was applied to the sand paper to which the diamond-based abrasive material was applied, and friction was formed while moving in the <1-100> direction of the sapphire substrate, thereby forming an uneven structure on the line in the approximately <1-100> direction. The cross-sectional shape of the concave portion observed by SEM had a triangular shape (V-shaped groove shape) having a width of 1 μm and a depth of 0.5 μm. The angle θ formed between the rising slope of the V-shaped groove and the substrate plane was in the range of approximately 30 ° to 60 ° around 45 °. As a result of observing with a 600 times optical microscope, the ratio of the area of the flat part and the area of the wound part was 2: 1 on average.

이렇게 제작한 V자상 홈이 형성된 사파이어 기판을 충분히 세정하여, MOCVD 장치에 투입했다. 그리고, 이 사파이어 기판 상에 제1공정으로서, 트리메틸알루미늄(TMAl)의 증기와 트리메틸갈륨(TMGa)의 증기를 몰비로 해서 1:2로 혼합한 기체를 함유하는 기체와, 암모니아(NH3)를 함유하는 기체를 유통시키는 처리를 실시했다. 제1공정에서 사용한 조건에서의 V/Ⅲ비는 약 85이다. 계속해서 제2공정으로서 TMGa와 암모니아를 유통시켜 질화 갈륨을 성장시켜, 요철상으로 가공된 사파이어 기판 상에 질화 갈륨 결정으로 이루어지는 GaN층을 제작했다.The sapphire substrate with the V-shaped grooves thus formed was sufficiently washed and put into a MOCVD apparatus. On the sapphire substrate, as a first step, a gas containing a gas in which a vapor of trimethylaluminum (TMAl) and a vapor of trimethylgallium (TMGa) are mixed in a molar ratio of 1: 2 and ammonia (NH 3 ) is added. The process which distribute | circulates the gas to contain was implemented. The V / III ratio under the conditions used in the first step is about 85. Subsequently, as a second step, TMGa and ammonia were circulated to grow gallium nitride, and a GaN layer made of gallium nitride crystals was produced on a sapphire substrate processed into an uneven state.

상기 GaN층을 함유하는 시료를 제작하는 제1공정 및 제2공정은, MOCVD법을 이용해서 이하의 순서로 행했다.The 1st process and the 2nd process which produce the sample containing the said GaN layer were performed in the following procedures using MOCVD method.

먼저, 표면이 요철상으로 가공된 사파이어 기판을 도입하기 전에, 같은 장치로 행한 전회의 성장에서 반응로 내부에 부착된 부착물을, 암모니아와 수소를 함유하는 가스중에서 가열해서 질화해서 더이상 분해되기 어렵도록 했다. 반응로가 실온까지 강온되는 것을 기다려서, 질소가스 치환된 글로브박스 안에서 가열용의 카본제의 서셉터 상에 탑재한 사파이어 기판을, 유도가열식 히터의 RF코일 안에 설치된 석영제의 반응로 내에 도입했다. 시료를 도입후, 질소가스를 유통시켜 반응로 내를 퍼지했다. 질소가스를 10분간에 걸쳐서 유통시킨 후, 유도가열식 히터를 작동시켜, 10분에 걸쳐 기판온도를 1170℃로 승온시켰다. 기판온도를 1170℃로 유지한 채, 수소가스와 질소가스를 유통시키면서 9분간 방치해서 기판 표면의 서멀 클리닝을 행했다.First, before the introduction of the sapphire substrate whose surface is processed into irregularities, the deposits attached to the inside of the reactor in the previous growth performed by the same apparatus are heated and nitrided in a gas containing ammonia and hydrogen so that they are no longer decomposed. did. Waiting for the reaction furnace to cool down to room temperature, the sapphire substrate mounted on the carbon susceptor for heating in the glove box by which nitrogen gas was substituted was introduce | transduced into the quartz reaction furnace installed in the RF coil of an induction heating type heater. After the sample was introduced, nitrogen gas was passed through to purge the inside of the reactor. After flowing nitrogen gas over 10 minutes, the induction heating type heater was operated to raise the substrate temperature to 1170 ° C over 10 minutes. While the substrate temperature was maintained at 1170 ° C, the substrate surface was left for 9 minutes while flowing hydrogen gas and nitrogen gas, and thermal cleaning of the substrate surface was performed.

서멀 클리닝을 행하고있는 동안에, 반응로에 접속된 원료인 트리메틸갈륨(TMGa)이 담긴 용기(버블러) 및 트리메틸 알루미늄(TMAl)이 담긴 용기(버블러)의 배관에 수소 캐리어 가스를 유통시켜 버블링을 개시했다. 각 버블러의 온도는, 온도를 조정하기 위한 항온조를 이용하여 일정하게 조정해 두었다. 버블링에 의해 발생된 TMGa 및 TMAl의 증기는, 성장공정이 시작될 때까지는, 캐리어 가스와 함께 제해장치로의 배관으로 유통시켜, 제해장치를 통해 계외로 방출했다. 서멀 클리닝의 종료후, 질소 캐리어 가스의 밸브를 잠그고, 반응로 내에의 가스의 공급을 수소만으로 했다.During the thermal cleaning, the hydrogen carrier gas is circulated and bubbling through the piping of the vessel (bubble) containing trimethylgallium (TMGa), which is a raw material connected to the reactor, and the vessel (bubble) containing trimethyl aluminum (TMAl). Started. The temperature of each bubbler was adjusted uniformly using the thermostat for adjusting temperature. The vapors of TMGa and TMAl generated by bubbling were distributed to the piping to the decontamination apparatus together with the carrier gas until the growth process began, and were discharged out of the system through the decontamination apparatus. After the completion of the thermal cleaning, the valve of the nitrogen carrier gas was closed, and only hydrogen was supplied to the gas in the reactor.

캐리어 가스의 전환후, 기판의 온도를 1150℃로 강온시켰다. 1150℃로 온도가 안정된 것을 확인한 후, 암모니아 배관의 밸브를 열어, 암모니아의 로 내로의 유통을 개시했다. 계속해서 TMGa와 TMAl의 배관의 밸브를 동시에 전환하여, TMGa와 TMAl의 증기를 함유하는 기체를 반응로 내에 공급해서, 사파이어 기판 상에 Ⅲ족 질화물 반도체를 부착시키는 제1공정을 개시했다. 공급하는 TMGa와 TMAl의 혼합비는, 버블링하는 배관에 설치한 유량조절기에서 몰비율로 2:1이 되도록 조절하고, 암모니아의 양은 V/Ⅲ비가 85로 되도록 조절했다.After switching of the carrier gas, the temperature of the substrate was lowered to 1150 ° C. After confirming that the temperature was stable at 1150 ° C, the valve of the ammonia pipe was opened, and distribution of ammonia into the furnace was started. Subsequently, the first step of switching the valves of the pipes of TMGa and TMAl at the same time, supplying a gas containing the vapor of TMGa and TMAl into the reactor and attaching the group III nitride semiconductor on the sapphire substrate was disclosed. The mixing ratio of TMGa and TMAl to be supplied was adjusted to be 2: 1 at a molar ratio in the flow regulator installed in the bubbling pipe, and the amount of ammonia was adjusted so that the V / III ratio was 85.

6분간의 처리후, TMGa와 TMAl의 배관의 밸브를 동시에 전환하여, TMGa와 TMAl의 증기를 함유하는 기체의 반응로 내에의 공급을 정지했다. 계속해서 암모니아의 공급도 정지해서 그대로 3분간 유지했다.After 6 minutes of treatment, the valves of the pipes of TMGa and TMAl were simultaneously switched to stop the supply of gas containing TMGa and TMAl into the reactor. Then, supply of ammonia was also stopped and it was maintained for 3 minutes as it is.

3분간의 어닐후, 암모니아 가스의 배관의 밸브를 전환해서, 로 내에 암모니아 가스의 공급을 다시 개시했다. 그대로 4분간 암모니아를 유통시켰다. 그 동안에, TMGa의 배관의 유량조정기의 유량을 조절했다. 4분후, TMGa의 밸브를 전환해서 TMGa의 로 내에의 공급을 개시하여 GaN의 성장을 개시했다. 약 3시간에 걸쳐서 상기 GaN층의 성장을 행했다.After annealing for 3 minutes, the valve of the piping of ammonia gas was switched, and supply of ammonia gas in the furnace was restarted. The ammonia was passed through for 4 minutes as it was. In the meantime, the flow volume of the flow regulator of the TMGa piping was adjusted. After 4 minutes, the TMGa valve was switched to start supply of TMGa into the furnace to start GaN growth. The GaN layer was grown over about 3 hours.

그 후 계속해서, 이하의 공정에서 n형층, 발광층, p형층의 순으로 적층하여, LED용 애피택셜 웨이퍼를 제작했다.Subsequently, in the following steps, the n-type layer, the light emitting layer, and the p-type layer were laminated in this order to produce an epitaxial wafer for LEDs.

먼저, TMGa의 공급을 계속한 채, SiH4의 공급을 개시하여, 저Si도프의 n형GaN층의 성장을 약 1시간 15분 행했다. SiH4의 공급량은, 저Si도프 GaN층의 전자농도가 1×1017cm-3이 되도록 조정했다. 저Si도프 GaN층의 막두께는 2㎛이었다.First, by continuing the supply of TMGa while, starts the supply of the SiH 4, it was carried out 15 minutes to about 1 hour and the n-type GaN layer is grown on a low-doped Si. The supply amount of SiH 4 was adjusted so that the electron concentration of the low Si-doped GaN layer was 1 × 10 17 cm −3 . The film thickness of the low Si dope GaN layer was 2 m.

또한 이 저Si도프 GaN층 상에 고Si도프의 n형 GaN층을 성장시켰다. 저Si도프의 GaN층을 성장시킨 후, 1분간에 걸쳐서 TMGa와 SiH4의 로 내로의 공급을 정지했다. 그 동안, SiH4의 유통량을 변경시켰다. 유통시키는 양은 사전에 검토되었으며, 고Si도프 GaN층의 전자농도가 1×1019cm-3이 되도록 조정했다. 암모니아는 그대로의 유량으로 로 내에 계속해서 공급했다.Further, a high Si-doped n-type GaN layer was grown on the low Si-doped GaN layer. After growing the GaN layer of the low-doped Si, and stopping the supply of TMGa and SiH 4 into the furnace of over a period of one minute. That was while changing the flow rate of SiH 4. The amount to circulate was examined in advance, and the electron concentration of the high Si-doped GaN layer was adjusted to be 1 × 10 19 cm −3 . Ammonia was continuously supplied into the furnace at the same flow rate.

1분간의 정지후, TMGa와 SiH4의 공급을 재개해서, 1시간에 걸쳐서 성장을 행 했다. 이 조작에 의해, 1.8㎛의 막두께를 이루는 고Si도프의 n형 GaN층을 형성했다.After stopping for 1 minute, supply of TMGa and SiH 4 was restarted, and growth was carried out over 1 hour. By this operation, a high Si-doped n-type GaN layer having a film thickness of 1.8 mu m was formed.

고Si도프 GaN층을 성장시킨 후, TMGa와 SiH4의 밸브를 전환해서, 이들의 원료의 로 내로의 공급을 정지시켰다. 암모니아는 그대로 유통시키면서, 밸브를 전환해서 캐리어 가스를 수소로부터 질소로 바꾸었다. 그 후에 기판의 온도를 1160℃에서 830℃로 저하시켰다.After growing the high Si-doped GaN layer, the valves of TMGa and SiH 4 were switched to stop the supply of these raw materials into the furnace. While ammonia was passed through, the valve was switched to change the carrier gas from hydrogen to nitrogen. Thereafter, the temperature of the substrate was lowered from 1160 ° C to 830 ° C.

로 내의 온도의 변경을 기다리는 동안에, SiH4의 공급량을 변경시켰다. 유통시키는 양은 사전에 검토되었으며, Si도프 InGaN 클래드층의 전자농도가 1×1017cm-3이 되도록 조정했다. 암모니아는 그대로의 유량으로 로 내에 계속해서 공급했다. 또한 미리 트리메틸인듐(TMIn)과 트리에틸갈륨(TEGa)의 버블러에의 캐리어 가스의 유통을 개시해 두었다. SiH4가스, 및 버블링에 의해 발생된 TMIn 및 TEGa의 증기는, 클래드층의 성장공정이 시작될 때까지는, 캐리어 가스와 함께 제해장치로의 배관에 유통시키고, 제해장치를 통해 계외로 방출시켰다. While waiting for the temperature change in the furnace, the supply amount of SiH 4 was changed. The amount to circulate was examined in advance, and the electron concentration of the Si-doped InGaN cladding layer was adjusted to be 1 × 10 17 cm -3 . Ammonia was continuously supplied into the furnace at the same flow rate. Moreover, distribution of the carrier gas to the bubbler of trimethyl indium (TMIn) and triethylgallium (TEGa) was previously disclosed. The SiH 4 gas and the vapors of TMIn and TEGa generated by bubbling were distributed in the piping to the decontamination apparatus together with the carrier gas and released out of the system through the decontamination apparatus until the growth process of the clad layer started.

그 후에 로 내의 상태가 안정되는 것을 기다려서, TMIn과 TEGa와 SiH4의 밸브를 동시에 전환하여, 이들의 원료의 로 내에의 공급을 개시햇다. 약 10분간에 걸쳐서 공급을 계속해서, 100Å의 막두께를 이루는 Si도프의 In0.03Ga0.97N으로 이루어지는 n형 클래드층을 형성했다. Thereafter, while the state in the furnace was stabilized, the valves of TMIn, TEGa, and SiH 4 were simultaneously switched to start the supply of these raw materials into the furnace. Supply was continued over about 10 minutes, and the n type clad layer which consists of In 0.03 Ga 0.97 N of Si dope which has a film thickness of 100 kPa was formed.

그 후에 TMIn, TEGa 및 SiH4의 밸브를 전환해서, 이들의 원료의 공급을 정지 했다.After that, the valves of TMIn, TEGa and SiH 4 were switched to stop the supply of these raw materials.

다음에 GaN으로 이루어지는 장벽층과 In0.06Ga0.94N으로 이루어지는 우물층으로 구성되는 다중양자 우물구조의 발광층을 제작했다. 다중양자 우물구조의 제작에 있어서는, Si도프 In0.03Ga0.97N으로 이루어지는 n형 클래드층 상에, 처음에 GaN 장벽층을 형성하고, 그 GaN 장벽층 상에 In0.06Ga0.94N 우물층을 형성했다. 이 구조를 5회 반복 적층한 후, 5번째의 In0.06Ga0.94N 우물층 상에, 6번째의 GaN 장벽층을 형성하고, 다중양자 우물구조의 양측을 GaN 장벽층으로 구성한 구조로 했다.Next, a light emitting layer having a multi-quantum well structure composed of a barrier layer made of GaN and a well layer made of In 0.06 Ga 0.94 N was produced. In the production of the multi-quantum well structure, a GaN barrier layer was first formed on an n-type cladding layer made of Si-doped In 0.03 Ga 0.97 N, and an In 0.06 Ga 0.94 N well layer was formed on the GaN barrier layer. . After the structure was repeatedly laminated five times, a sixth GaN barrier layer was formed on the fifth In 0.06 Ga 0.94 N well layer, and both sides of the multi-quantum well structure were composed of a GaN barrier layer.

즉, n형 클래드층의 성장 종료후, 30초간에 걸쳐서, 정지시킨 후, 기판온도나 로 내의 압력, 캐리어 가스의 유량이나 종류는 그대로이고, TEGa의 밸브를 전환해서 TEGa의 로 내에의 공급을 행했다. 7분간에 걸쳐 TEGa의 공급을 행한 후, 다시 밸브를 전환해서 TEGa의 공급을 정지시켜 GaN 장벽층의 성장을 종료했다. 이것에 의해, 70Å의 막두께를 이루는 GaN 장벽층을 형성했다.That is, after the growth of the n-type cladding layer is terminated for 30 seconds, the substrate temperature, the pressure in the furnace, the flow rate and type of the carrier gas remain the same, and the TEGa valve is switched to supply the TEGa into the furnace. Done. After the TEGa was supplied for 7 minutes, the valve was switched again to stop the TEGa supply, thereby terminating the growth of the GaN barrier layer. As a result, a GaN barrier layer having a film thickness of 70 GPa was formed.

GaN 장벽층의 성장을 행하고 있는 동안, 제외설비에의 배관에 흐르고 있던 TMIn의 유량을, 클래드층의 성장일 때와 비교해서, 몰 유량으로 해서 2배로 되도록 조절해 두었다.During the growth of the GaN barrier layer, the flow rate of TMIn flowing in the piping to the removal equipment was adjusted to double as the molar flow rate as compared with the growth of the clad layer.

GaN 장벽층의 성장 종료후, 30초간에 걸쳐서 Ⅲ족 원료의 공급을 정지한 후, 기판온도나 로 내의 압력, 캐리어 가스의 유량이나 종류는 그대로이고, TEGa와 TMIn의 밸브를 전환해서 TEGa와 TMIn의 로 내에의 공급을 행했다. 2분간에 걸쳐서 TEGa와 TMIn의 공급을 행한 후, 다시 밸브를 전환해서 TEGa와 TMIn의 공급을 정지 해서 In0.06Ga0.94N 우물층의 성장을 종료했다. 이것에 의해 20Å의 막두께를 이루는 In0.06Ga0.94N 우물층을 형성했다.After the growth of the GaN barrier layer, the supply of the group III raw material was stopped for 30 seconds, and then the substrate temperature, the pressure in the furnace, the flow rate and type of the carrier gas remained the same, and the TEGa and TMIn valves were switched. Supply to the furnace was performed. After supplying TEGa and TMIn for 2 minutes, the valve was switched again to stop the supply of TEGa and TMIn to terminate growth of the In 0.06 Ga 0.94 N well layer. As a result, an In 0.06 Ga 0.94 N well layer having a film thickness of 20 μs was formed.

In0.06Ga0.94N 우물층의 성장 종료후, 30초간에 걸쳐서 Ⅲ족 원료의 공급을 정지시킨 후, 기판온도나 로 내의 압력, 캐리어 가스의 유량이나 종류는 그대로이고, TEGa의 로 내에의 공급을 개시하여, 다시 GaN 장벽층의 성장을 행했다. After stopping the growth of the In 0.06 Ga 0.94 N well layer, the supply of the Group III raw material was stopped for 30 seconds, and then the substrate temperature, the pressure in the furnace, the flow rate and type of the carrier gas were maintained, and the TEGa was supplied into the furnace. The GaN barrier layer was grown again.

이러한 순서를 5회 반복해서, 5층의 GaN 장벽층과 5층의 In0.06Ga0.94N 우물층을 제작했다. 또한 마지막의 In0.06Ga0.94N 우물층 상에 GaN 장벽층을 형성했다. This procedure was repeated five times to produce five GaN barrier layers and five In 0.06 Ga 0.94 N well layers. Also, a GaN barrier layer was formed on the last In 0.06 Ga 0.94 N well layer.

이 GaN 장벽층에서 종료하는 다중양자 우물구조 상에, 논도프의 Al0.2Ga0.8N 확산 방지층을 제작했다.On the multi-quantum well structure which terminates in this GaN barrier layer, the non-doped Al 0.2 Ga 0.8 N diffusion prevention layer was produced.

미리 트리메틸알루미늄(TMAl)의 버블러에의 캐리어 가스의 유통을 개시해 두었다. 버블링에 의해 발생한 TMAl의 증기는, 확산 방지층의 성장공정이 개시될 때까지는, 캐리어 가스와 함께 제해장치로의 배관으로 유통시켜, 제해장치를 통해서 계외로 방출했다.Distribution of the carrier gas to the bubbler of trimethylaluminum (TMAl) was previously started. The vapor of TMAl generated by bubbling was passed through the piping to the decontamination apparatus together with the carrier gas and released out of the system through the decontamination apparatus until the growth process of the diffusion barrier layer was started.

로 내의 압력이 안정되는 것을 기다려서, TEGa와 TMAl의 밸브를 전환해서, 이들의 원료의 로 내에의 공급을 개시했다. 그 후에 약 3분간에 걸쳐서 성장을 행한 후, TEGa와 TMAl의 공급을 정지하고, 논도프의 Al0.2Ga0.8N 확산 방지층의 성장을 정지했다. 이것에 의해, 30Å의 막두께를 이루는 논도프의 Al0.2Ga0.8N 확산 방지층을 형성했다.Waiting for the pressure in the furnace to stabilize, the valves of TEGa and TMAl were switched to start the supply of these raw materials into the furnace. After that, after growing for about 3 minutes, the supply of TEGa and TMAl was stopped, and the growth of the non-doped Al 0.2 Ga 0.8 N diffusion barrier layer was stopped. As a result, a non-doped Al 0.2 Ga 0.8 N diffusion barrier layer having a film thickness of 30 μs was formed.

이 논도프의 Al0.2Ga0.8N 확산 방지층 상에, Mg도프의 GaN로 이루어지는 p형 클래드층을 제작했다. On this non-doped Al 0.2 Ga 0.8 N diffusion prevention layer, the p type cladding layer which consists of Mg dope GaN was produced.

TEGa와 TMAl의 공급을 정지해서, 논도프의 Al0.2Ga0.8N 확산 방지층의 성장이 종료된 후, 2분간에 걸쳐, 기판의 온도를 1100℃로 상승시켰다. 또한 캐리어 가스를 수소로 변경했다. 또한 미리 비스시클로펜타디에닐마그네슘(Cp2Mg)의 버블러에의 캐리어 가스의 유통을 개시해 두었다. 버블링에 의해 발생한 Cp2Mg의 증기는, Mg도프 GaN층의 성장공정이 개시될 때까지는, 캐리어 가스와 함께 제해장치로의 배관으로 유통시켜서, 제해장치를 통해서 계외로 방출시켰다.After supply of TEGa and TMAl was stopped and growth of the non-doped Al 0.2 Ga 0.8 N diffusion prevention layer was completed, the temperature of the substrate was raised to 1100 ° C. over 2 minutes. In addition, the carrier gas was changed to hydrogen. Also it placed starting the flow of carrier gas in a bubbler of the pre-bis-cyclopentadienyl magnesium (Cp 2 Mg). The Cp 2 Mg vapor generated by bubbling was passed through the piping to the decontamination apparatus together with the carrier gas and released out of the system through the decontamination apparatus until the growth process of the Mg-doped GaN layer was started.

온도와 압력을 변경시켜서 로 내의 압력이 안정되는 것을 기다려서, TMGa와 Cp2Mg의 밸브를 전환해서, 이들의 원료의 로 내에의 공급을 개시했다. Cp2Mg를 유통시키는 양은 사전에 검토되었으며, Mg도프의 GaN로 이루어지는 p형 클래드층의 정공농도가 8×1017cm-3이 되도록 조정했다. 그 후에 약 6분간에 걸쳐서 성장을 행한 후, TMGa와 Cp2Mg의 공급을 정지시켜, Mg도프의 GaN층의 성장을 정지시켰다. 이것에 의해, 0.15㎛의 막두께를 이루는 Mg도프 GaN층이 형성되었다.Waiting for the pressure in the furnace to stabilize by changing the temperature and pressure, the valves of TMGa and Cp 2 Mg were switched to start the supply of these raw materials into the furnace. The amount of Cp 2 Mg circulated was examined in advance, and the hole concentration of the p-type cladding layer made of GaN of Mg dope was adjusted to be 8 × 10 17 cm −3 . After that, growth was performed for about 6 minutes, and then the supply of TMGa and Cp 2 Mg was stopped to stop the growth of the Mg-doped GaN layer. As a result, an Mg-doped GaN layer having a film thickness of 0.15 mu m was formed.

Mg도프 GaN층의 성장을 종료한 후, 유도가열식 히터에의 통전을 정지시켜서, 기판의 온도를 실온까지 20분에 걸쳐서 강온시켰다. 성장온도로부터 300℃까지의 강온중에는, 반응로 내의 캐리어 가스를 질소만으로 구성하고, 용량으로 해서 1%의 NH3을 유통시켰다. 그 후에 기판온도가 300℃로 된 것을 확인한 시점에서 NH3의 유통을 정지시켜, 분위기 가스를 질소만으로 했다. 기판온도가 실온까지 강온된 것을 확인해서 웨이퍼를 대기중으로 취출했다.After the growth of the Mg-doped GaN layer was finished, energization to the induction heating type heater was stopped, and the temperature of the substrate was lowered to room temperature over 20 minutes. During the temperature drop from the growth temperature to 300 ° C., the carrier gas in the reaction furnace was composed only of nitrogen, and 1% of NH 3 was passed through as a capacity. Then to stop the flow of NH 3 at the time of confirming that the substrate temperature in the 300 ℃, the atmospheric gas was nitrogen alone. It was confirmed that the substrate temperature was lowered to room temperature, and the wafer was taken out to the atmosphere.

이상과 같은 순서에 의해, 반도체 발광소자용의 에피택셜층 구조를 갖는 에피택셜 웨이퍼를 제작했다. 여기에서 Mg도프 GaN층은 p형 캐리어를 활성화하기 위한 어닐 처리를 행하지 않아도 p형을 나타냈다.By the above procedures, an epitaxial wafer having an epitaxial layer structure for a semiconductor light emitting element was produced. Here, the Mg-doped GaN layer exhibited p-type even without performing annealing treatment for activating the p-type carrier.

계속해서, 상기의 사파이어 기판 상에 에피택셜층 구조가 적층된 에피택셜 웨이퍼를 이용하여 반도체 발광소자의 일종인 발광 다이오드를 제작했다. 제작한 웨이퍼에 대해서, 공지의 포토리소그래피에 의해 Mg도프 GaN층의 표면 상에, 표면측으로부터 순서대로 티타늄, 알루미늄, 금을 적층한 구조를 갖는 p전극 본딩 패드와 그것에 접합한 Au만으로 이루어지는 투광성 p전극을 형성하여, p측 전극을 제작했다.Subsequently, a light emitting diode, which is a kind of semiconductor light emitting element, was manufactured using an epitaxial wafer in which an epitaxial layer structure was laminated on the sapphire substrate. About the produced wafer, the p-electrode bonding pad which has the structure which laminated | stacked titanium, aluminum, and gold in order from the surface side by the well-known photolithography on the surface of Mg dope GaN layer and translucent p which consists only of Au bonded to it An electrode was formed and the p-side electrode was produced.

또한 그 후 웨이퍼에 드라이에칭을 행하여, 고Si도프 GaN층의 n측 전극을 형성하는 부분을 노출시켜, 노출된 부분에 Ni, Al, Ti, Au의 4층으로 이루어지는 n전극을 제작했다. After that, dry etching was performed on the wafer to expose a portion forming the n-side electrode of the high Si-doped GaN layer, thereby producing an n-electrode consisting of four layers of Ni, Al, Ti, and Au on the exposed portion.

이렇게 해서 p측 및 n측의 전극을 형성한 웨이퍼에 대해서, 이하의 순서로 도4에 나타내는 구조의 LED램프를 제작했다. 사파이어 기판(32)의 이면을 100㎛ 두께까지 연삭해서 미러상의 면으로 했다. 그 후에 상기 웨이퍼를 가로세로 350㎛의 정사각형의 칩으로 절단하여, 반도체층(33) 및 전극이 아래로 되도록, 마운트캡 (35) 내의 서브 마운트(34)에 본딩하고, 서브 마운트(34) 상의 전극단자로부터 리드프레임으로 결선해서 플립칩형의 발광소자로 했다. 또한 실리콘수지로 대략 반구형상으로 되도록 발광소자를 수지(31)로 밀봉하여, 도4에 나타내는 포탄형의 LED램프를 제작했다.Thus, the LED lamp of the structure shown in FIG. 4 was produced with respect to the wafer in which the p side and n side electrodes were formed. The back surface of the sapphire substrate 32 was ground to a thickness of 100 µm to obtain a mirror surface. Thereafter, the wafer is cut into 350-μm square chips, bonded to the sub-mount 34 in the mount cap 35 so that the semiconductor layer 33 and the electrode face down, and on the sub-mount 34 It was connected to the lead frame from the electrode terminal to form a flip chip type light emitting element. Further, the light emitting element was sealed with a resin 31 so as to have a substantially hemispherical shape with a silicone resin, and a shell type LED lamp shown in Fig. 4 was produced.

상기한 바와 같이 해서 제작한 LED램프의 p측 및 n측의 전극간에 순방향 전류를 흐르게 한 결과, 전류 20mA에 있어서의 발광 파장은 380nm, 출력값 14.0mW, 순방향 전압은 3.4V였다.As a result of the forward current flowing between the p-side and n-side electrodes of the LED lamp produced as described above, the light emission wavelength at the current 20 mA was 380 nm, the output value was 14.0 mW, and the forward voltage was 3.4 V.

또한 수지밀봉하기 전의 LED칩에 통전했을 때의 칩 표면을 광학현미경으로 관찰한 결과, 한쪽 면에 GaN의 깊은 준위간의 발광이라고 생각되는 황색 발광이 관측되었지만, 그 중에서 사파이어 <1-100>방향으로 선상의 발광 강도가 강한 부분이 존재하는 것이 관측되었다.In addition, when the surface of the chip when the LED chip was energized before sealing the resin was observed with an optical microscope, yellow light emission was observed on one surface of the deep level of GaN, but in the sapphire <1-100> direction. It was observed that a portion of the linear light emission intensity was strong.

비교예Comparative example

본 비교예에서는, 실시예1과 거의 같은 공정이며, 단 사파이어 표면이 평탄한 상태인 것만이 다른 LED의 제작을 행했다.In this comparative example, the process was almost the same as that of Example 1, except that only the sapphire surface was in a flat state to produce other LEDs.

표면이 평탄한 사파이어 기판을 사용하여, 실시예1과 같은 방법으로 성장을 행한 LED용 에피택셜 웨이퍼를 이용하여, 실시예1과 마찬가지로 포탄형의 LED램프를 제작했다. 이 LED램프는, 20mA 통전에서, 발광 파장 380nm, 출력값 7.8mW였다. 실시예1의 LED램프는 이 비교예의 LED램프에 대해서, 1.8배의 출력인 것이 확인되었다.A shell type LED lamp was fabricated in the same manner as in Example 1 using an epitaxial wafer for LEDs grown in the same manner as in Example 1 using a sapphire substrate having a flat surface. This LED lamp had a light emission wavelength of 380 nm and an output value of 7.8 mW at 20 mA energization. The LED lamp of Example 1 was confirmed to have 1.8 times the output of the LED lamp of this comparative example.

실시예2Example 2

본 실시예2에서는, 표면을 (0001)면으로 하는 1㎛두께의 AlN막이 형성된 사파이어 기판을 사용했다. 이 기판을 환원 분위기 하에서 1400℃로 고온처리함으로써 AlN 표면에 육각추의 피트와 부정형의 요철을 형성했다. 피트의 지름은 0.5 ∼2㎛정도, 큰 것은 그 저면이 사파이어 기판에 도달하고, 육각추 사다리꼴로 되어 있는 것도 있었다. 피트나 부정형의 요철이 차지하는 면적과 평탄부분의 면적의 비율은 대략 1:0.2∼1:4정도였다. 육각추의 사면은 AlN의 (11-22)면의 것과 (1-102)면의 것의 2종류로 구성되어 있으며, 육각추 사면과 기판 평면이 이루는 각도(θ)는 각각 58°, 43°였다.In the present Example 2, the sapphire substrate in which the AlN film of 1 micrometer thickness was made into the (0001) surface was used. The substrate was subjected to a high temperature treatment at 1400 ° C. under a reducing atmosphere to form pit and hexagonal irregularities on the AlN surface. The diameter of a pit was about 0.5-2 micrometers, and the larger thing reached the sapphire substrate, and the hexagonal trapezoid was some thing. The ratio of the area occupied by pits or irregularities and the area of the flat portion was about 1: 0.2 to 1: 4. The slope of the hexagonal weight was composed of two types of (11-22) and (1-102) planes of AlN, and the angle (θ) between the hexagonal slope and the substrate plane was 58 ° and 43 °, respectively. .

이렇게 제작한 피트형성 AlN막이 형성된 사파이어 기판을 충분히 세정해서 MOCVD장치에 투입하여, 실시예1과 동일하게 해서 LED용 에피택셜 웨이퍼를 제작했다.The sapphire substrate on which the pit-forming AlN film formed as described above was formed was sufficiently washed and introduced into the MOCVD apparatus, thereby producing an epitaxial wafer for LEDs in the same manner as in Example 1.

상기의 방법으로 성장을 행한 LED용 에피택셜 웨이퍼를 이용하여, 실시예1과 마찬가지로 포탄형의 LED램프를 제작했다. 이 LED램프는, 20mA통전에서, 발광 파장 380nm, 출력값 12.6mW였다. 비교예에 비해, 1.6배의 출력이 증가되었다.A shell type LED lamp was produced in the same manner as in Example 1 using the epitaxial wafer for LEDs grown by the above method. This LED lamp had a light emission wavelength of 380 nm and an output value of 12.6 mW at 20 mA. Compared with the comparative example, the output was 1.6 times higher.

또한 상기 통전시의 LED 표면을 광학현미경으로 관찰한 결과, 한쪽 면에 GaN의 깊은 준위간의 발광이라고 생각되는 황색 발광이 관측되었지만, 그 중에서 육각형상으로 발광 강도가 강한 휘점부분이 존재하는 것이 관측되었다.As a result of observing the LED surface at the time of energization with an optical microscope, yellow light emission, which is regarded as light emission between deep levels of GaN, was observed on one surface, but among them, a bright spot having a strong emission intensity was observed in a hexagonal shape. .

실시예3Example 3

본 실시예3에서는, 표면을 (0001)면으로 하는 사파이어 기판을 사용했다. 이 기판에 사파이어의 <1-100>방향과 평행하게 라인폭 2㎛, 스페이스폭 2㎛의 스트라 이프상의 SiN막에 의한 선택성장용 마스크를 형성하고, 충분히 세정한 후, MOCVD장치에 투입했다. 그리고 제1공정으로서, 고온하에서 트리메틸알루미늄(TMAl)의 증기를 함유하는 기체를 유통시키고, 제2공정으로서 TMAl과 암모니아를 유통시켜 단면이 삼각형형상의 스트라이프상의 질화알루미늄을 성장시켰다. 또한 그 후 질화갈륨층에서 평탄화시킨 후에 LED구조를 제작했다.In Example 3, a sapphire substrate having a surface of (0001) was used. A mask for selective growth by a stripe-type SiN film having a line width of 2 μm and a space width of 2 μm was formed on the substrate in parallel with the <1-100> direction of sapphire, and after sufficient cleaning, it was put into a MOCVD apparatus. As a first step, a gas containing trimethylaluminum (TMAl) vapor was flowed at a high temperature, and TMAl and ammonia were flowed as a second step to grow triangular stripe-shaped aluminum nitride. In addition, the LED structure was fabricated after planarization in the gallium nitride layer.

상기 AlN층을 함유하는 시료의 제작은, MOCVD법을 이용하여 이하의 순서로 행했다. 먼저, 사파이어 기판을 유도가열식 히터의 RF코일 내에 설치된 석영제의 반응로 내에 도입했다. 사파이어 기판은, 질소가스로 치환된 글로브박스 내에서, 가열용의 카본제 서셉터 상에 탑재했다. 시료를 도입후, 질소가스를 유통시켜서 반응로 내를 퍼지했다.Preparation of the sample containing the said AlN layer was performed in the following procedures using MOCVD method. First, a sapphire substrate was introduced into a quartz reactor installed in an RF coil of an induction heater. The sapphire substrate was mounted on a carbon susceptor for heating in a glove box substituted with nitrogen gas. After the sample was introduced, nitrogen gas was passed through to purge the inside of the reactor.

질소가스를 10분간에 걸쳐서 유통시킨 후, 유도가열식 히터를 작동시켜, 10분에 걸쳐서 기판온도를 600℃로 승온시켰다. 기판온도를 600℃로 유지한 채, 수소가스를 유통시키면서 9분간 방치했다. 그 동안에, 반응로에 접속된 원료인 트리메틸 갈륨(TMGa)이 담긴 용기(버블러) 및 트리메틸알루미늄(TMAl)이 담긴 용기(버블러)의 배관에 수소 캐리어 가스를 유통시켜, 버블링을 개시했다. 각 버블러의 온도는, 온도를 조정하기 위한 항온조를 이용하여 일정하게 조정해 두었다. 버블링에 의해 발생한 TMGa 및 TMAl 증기는, 성장공정이 개시될 때까지는, 캐리어 가스와 함께 제해장치에의 배관으로 유통시키고, 제해장치를 통해서 계외로 방출시켰다. 그 후에 질소 캐리어 가스의 밸브를 잠그고, 반응로 내에 수소가스의 공급을 개시했다.After nitrogen gas was passed through for 10 minutes, the induction heating heater was operated to raise the substrate temperature to 600 ° C. over 10 minutes. It was left to stand for 9 minutes while flowing hydrogen gas while maintaining the substrate temperature at 600 ° C. In the meantime, the hydrogen carrier gas was distributed to the piping of the container (bubble) containing trimethyl gallium (TMGa) which is a raw material connected to the reactor, and the container (bubble) containing trimethyl aluminum (TMAl), and bubbling was started. . The temperature of each bubbler was adjusted uniformly using the thermostat for adjusting temperature. The TMGa and TMAl vapors generated by bubbling were passed through the piping to the decontamination apparatus together with the carrier gas until the growth process was started, and released out of the system through the decontamination apparatus. Thereafter, the valve of the nitrogen carrier gas was closed to start the supply of hydrogen gas into the reactor.

캐리어 가스의 전환후, 기판의 온도를 1150℃로 승온시켰다. 1150℃에서 온도가 안정된 것을 확인한 후, TMAl의 배관의 밸브를 전환해서 TMAl의 증기를 함유하는 기체를 반응로 내에 공급했다. 이 때, 반응로의 벽면이나 천판에 부착된 부착물의 분해에 의해, TMAl와 동시에 소량의 질소가 기판에 공급되었다고 생각된다. 9분간의 처리후, TMAl의 배관의 밸브를 동시에 전환하여, TMAl의 증기를 함유하는 기체를 반응로 내에 공급을 정지시켜, 그대로 3분간 유지했다.The temperature of the board | substrate was heated up to 1150 degreeC after switching of carrier gas. After confirming that the temperature was stable at 1150 占 폚, the valve of the TMAl piping was switched to supply a gas containing TMAl vapor into the reactor. At this time, it is thought that a small amount of nitrogen was supplied to the substrate at the same time as TMAl by decomposition of deposits attached to the wall surface and the top plate of the reactor. After 9 minutes of treatment, the valves of the TMAl piping were simultaneously switched, the gas containing the TMAl vapor was stopped in the reaction furnace, and held for 3 minutes as it is.

3분간의 어닐후, 암모니아 가스의 배관의 밸브를 전환해서, 로 내에 암모니아 가스의 공급을 개시했다. 그대로 4분간 암모니아를 유통시켰다. 그 동안에, TMAl의 배관의 유량조정기의 유량을 조절했다. 4분후, TMAl의 밸브를 전환해서 TMAl의 로 내에의 공급을 개시하여, AlN의 성장을 개시했다. After annealing for 3 minutes, the valve of the piping of ammonia gas was switched, and supply of ammonia gas into the furnace was started. The ammonia was passed through for 4 minutes as it was. In the meantime, the flow volume of the flow regulator of TMAl piping was adjusted. After 4 minutes, the TMAl valve was switched to supply TMAl into the furnace, and AlN growth was started.

약 3시간에 걸쳐서 AlN층의 성장을 행했다. 이 단계에서 취출한 실험에서는 스트라이프상으로 표출한 사파이어면 상에 정점을 갖는, 단면이 삼각형의 AlN이 성장되어 있었다. 이 단계에서 SiN 마스크는 AlN으로 매입되어 있었다. 이 사면은 AlN의 (1-102)면이며, 기판평면과의 이루는 각은 43°였다. 이 후, TMAl의 배관의 밸브를 전환해서, 원료의 반응 로에의 공급을 종료해서 성장을 정지했다.The AlN layer was grown over about 3 hours. In the experiment taken out at this stage, triangular AlN having a peak on the sapphire surface expressed in a stripe shape was grown. At this stage, the SiN mask was embedded in AlN. This slope was a (1-102) plane of AlN, and the angle formed with the substrate plane was 43 degrees. Thereafter, the valves of the TMAl piping were switched, the supply of raw materials to the reaction furnace was terminated, and growth was stopped.

AlN층의 성장을 종료한 후, 계속해서 GaN층의 성장을 행했다. 3시간의 성장으로 GaN층의 성장 표면을 평탄화시켜, n형층, 발광층, p형층을 순차적으로 적층해서 LED용 에피택셜 웨이퍼를 제작했다.After the growth of the AlN layer was finished, the GaN layer was subsequently grown. After growing for 3 hours, the growth surface of the GaN layer was flattened, and the n-type layer, the light emitting layer, and the p-type layer were sequentially stacked to produce an epitaxial wafer for LEDs.

상기의 방법에서 성장을 행한 LED용 에피택셜 웨이퍼를 사용하여, 실시예1과 마찬가지로 포탄형의 LED램프를 제작했다. 이 LED램프는, 20mA통전에서, 발광 파장 380nm, 출력값 14.8mW였다. 비교예에 비해 1.9배의 출력으로 되었다.A shell type LED lamp was produced in the same manner as in Example 1 using the epitaxial wafer for LEDs grown in the above method. This LED lamp had a light emission wavelength of 380 nm and an output value of 14.8 mW at 20 mA. It became 1.9 times the output compared with the comparative example.

또한 상기 통전시의 LED표면(사파이어면)을 광학현미경으로 관찰한 결과, 한쪽 면에 GaN의 깊은 준위간의 발광으로 생각되는 황색발광이 관측되었지만, 그 중에서 스트라이프상으로 발광 강도가 강하고 굵은 휘선부분과 약하고 가는 암선부분이 관측되었다.In addition, as a result of observing the LED surface (sapphire surface) at the time of energization with an optical microscope, yellow light emission, which is regarded as light emission between the deep levels of GaN, was observed on one surface. Weak and thin line of cancer was observed.

본 발명의 발광소자를 사용하면, 광 취출효율이 최대 2배정도 증가하므로, LED의 발광출력, 전광변환 효율 모두 최대 2배정도 향상시킬 수 있다. 이것은 에너지절약에 기여할 뿐만 아니라, 재흡수에 의한 소자의 발열도 억제되어, LED의 안정동작, 수명의 향상도 촉진하게 된다.When the light emitting device of the present invention is used, the light extraction efficiency is increased by about 2 times, and therefore, the light emission output and the total light conversion efficiency of the LED can be improved by up to 2 times. This not only contributes to energy saving but also suppresses the heat generation of the element due to reabsorption, thereby promoting the stable operation of the LED and the improvement of the lifetime.

Claims (10)

사파이어 기판(1), AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1)인 반도체층(3), 발광층(5)을 갖는 발광소자에 있어서, 사파이어 기판과 이것에 적층되어 있는 상기 반도체층의 굴절율이 다르고, 상기 사파이어 기판의 상기 반도체층을 적층하는 면에 경사 측면을 갖는 요철(2)을 형성시켜, 상기 경사 측면의 기판면에 대한 각도(θ)를 30°<θ<60°로 한 것을 특징으로 하는 발광소자.In a light emitting device having a sapphire substrate 1, a semiconductor layer 3 having Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) and a light emitting layer 5, the sapphire substrate and this The refractive indexes of the semiconductor layers stacked on the substrates are different from each other, and the unevenness 2 having the inclined side is formed on the surface of the sapphire substrate on which the semiconductor layer is laminated, and the angle? The light emitting element characterized by setting it to ° <θ <60 °. 삭제delete 삭제delete 제1항에 있어서, 요철(2)이 스트라이프상의 V자상 홈, 스트라이프상의 측면 경사 돌기, 측면 경사 피트 중 어느 하나인 것을 특징으로 하는 발광소자.The light emitting element according to claim 1, wherein the unevenness (2) is any one of a V-shaped groove in a stripe, a side inclined protrusion in a stripe, and a side inclined pit. 삭제delete 사파이어 기판(1), AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1)인 반도체층(3), 발광층(5)을 갖는 발광소자의 제조방법에 있어서, 고온처리, 선택성 에칭, 연삭 중 어느 하나의 방법에 의해, 사파이어 기판의 상기 반도체층을 적층하는 측의 표면에 요철을 형성하는 것을 특징으로 하는 제1항에 기재된 발광소자의 제조방법.In the method of manufacturing a light emitting device having a sapphire substrate 1, a semiconductor layer 3 having Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1) and a light emitting layer 5, a high temperature The manufacturing method of the light-emitting element of Claim 1 which forms an unevenness | corrugation in the surface of the side which laminated | stacks the said semiconductor layer of a sapphire substrate by any one of a process, selective etching, and grinding. 삭제delete 삭제delete 삭제delete 제1항 또는 제4항에 기재된 발광소자를 사용한 것을 특징으로 하는 LED램프.An LED lamp comprising the light emitting element according to claim 1.
KR1020057011483A 2002-12-20 2003-12-19 Light-emitting device, method for manufacturing same, and led lamp KR100802452B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00369092 2002-12-20
JP2002369092A JP4201079B2 (en) 2002-12-20 2002-12-20 LIGHT EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, AND LED LAMP

Publications (2)

Publication Number Publication Date
KR20050091736A KR20050091736A (en) 2005-09-15
KR100802452B1 true KR100802452B1 (en) 2008-02-13

Family

ID=32677134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011483A KR100802452B1 (en) 2002-12-20 2003-12-19 Light-emitting device, method for manufacturing same, and led lamp

Country Status (7)

Country Link
JP (1) JP4201079B2 (en)
KR (1) KR100802452B1 (en)
CN (1) CN100361322C (en)
AU (1) AU2003292584A1 (en)
DE (1) DE10393949T5 (en)
TW (1) TWI241032B (en)
WO (1) WO2004057682A1 (en)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649494B1 (en) 2004-08-17 2006-11-24 삼성전기주식회사 Fabrication method of light emitting diode incorporating laser surface treatment of substrate and light emitting diode fabricated thereby
JP2006066442A (en) * 2004-08-24 2006-03-09 Kyocera Corp Single crystal sapphire substrate for semiconductor device and its manufacturing method, and semiconductor light emitting device
CN100461471C (en) * 2004-11-11 2009-02-11 晶元光电股份有限公司 High light luminous element and method for making same
KR100624449B1 (en) * 2004-12-08 2006-09-18 삼성전기주식회사 Semiconductor emitting device with approved and manufacturing method for the same
US20070145386A1 (en) 2004-12-08 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
JP5082278B2 (en) 2005-05-16 2012-11-28 ソニー株式会社 Light emitting diode manufacturing method, integrated light emitting diode manufacturing method, and nitride III-V compound semiconductor growth method
KR20070081184A (en) 2006-02-10 2007-08-16 삼성전기주식회사 Nitride-based semiconductor light emitting device and method of manufacturing the same
EP1984545A4 (en) * 2006-02-17 2013-05-15 Univ California Method for growth of semipolar (al,in,ga,b)n optoelectronic devices
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
KR100786777B1 (en) * 2006-03-28 2007-12-18 전북대학교산학협력단 Method of manufacturing semiconductor
DE102007004302A1 (en) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Semiconductor chip for light emitting diode, has support with two support surfaces, and semiconductor layer sequence has active area for generation of radiation
JP2010510661A (en) * 2006-11-15 2010-04-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Light extraction diode (LED) with high light extraction efficiency by multiple extractors
JP5176334B2 (en) * 2007-02-01 2013-04-03 日亜化学工業株式会社 Semiconductor light emitting device
KR101364168B1 (en) * 2007-03-20 2014-02-18 서울바이오시스 주식회사 Method of fabricating substrates for light emitting device
JP4804444B2 (en) * 2007-10-31 2011-11-02 泰谷光電科技股▲ふん▼有限公司 Structure of light emitting diode and manufacturing method thereof
CN101488545B (en) * 2008-01-18 2011-10-05 泰谷光电科技股份有限公司 Surface roughening method for LED substrate
CN101533881B (en) * 2008-03-11 2012-05-02 广镓光电股份有限公司 Semi-conductor photogenic component
CN101621097B (en) * 2008-07-04 2011-12-28 泰谷光电科技股份有限公司 Photoelectronic device and manufacturing method thereof
CN101661981B (en) * 2008-08-29 2014-10-22 广镓光电股份有限公司 Base plate for making luminous element and luminous element made by same
CN102024885A (en) * 2009-09-10 2011-04-20 鸿富锦精密工业(深圳)有限公司 Nitride semiconductor light-emitting component
JP5603085B2 (en) * 2010-01-06 2014-10-08 株式会社ディスコ Manufacturing method of optical device wafer
JP2010135855A (en) * 2010-03-16 2010-06-17 Showa Denko Kk Method for manufacturing light-emitting element, and the light-emitting element
JP2010147505A (en) * 2010-03-16 2010-07-01 Showa Denko Kk Method of manufacturing light-emitting device, and light-emitting device
US8217488B2 (en) * 2010-07-19 2012-07-10 Walsin Lihwa Corporation GaN light emitting diode and method for increasing light extraction on GaN light emitting diode via sapphire shaping
CN101937967B (en) * 2010-09-14 2012-07-04 映瑞光电科技(上海)有限公司 Light-emitting diode, light-emitting device and manufacturing method thereof
CN102130271A (en) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 LED (light-emitting diode) chip packaging structure and white light LED light-emitting device
CN102130249B (en) * 2010-09-28 2013-05-01 映瑞光电科技(上海)有限公司 Super-luminance light-emitting diode and manufacturing method thereof
JP5246235B2 (en) * 2010-09-30 2013-07-24 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method
JP5246236B2 (en) * 2010-09-30 2013-07-24 豊田合成株式会社 Group III nitride semiconductor light emitting device manufacturing method
EP2633103B1 (en) * 2010-10-29 2015-07-29 The Regents of The University of California Ammonothermal growth of group-iii nitride crystals on seeds with at least two surfaces making an acute, right or obtuse angle with each other
CN102324460A (en) * 2011-10-24 2012-01-18 佛山市国星光电股份有限公司 LED (Light Emitting Diode) packaging device based on graphical packaging substrate
JP5811009B2 (en) 2012-03-30 2015-11-11 豊田合成株式会社 Group III nitride semiconductor manufacturing method and group III nitride semiconductor
CN103545170A (en) * 2012-07-13 2014-01-29 华夏光股份有限公司 Semiconductor device and production method thereof
JP2014034481A (en) * 2012-08-07 2014-02-24 Hitachi Metals Ltd Sapphire substrate for growing gallium nitride crystal, manufacturing method of gallium nitride crystal, and gallium nitride crystal
EP3043392A1 (en) * 2012-10-12 2016-07-13 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light emitting device and manufacturing method of the same
KR20140085918A (en) * 2012-12-28 2014-07-08 서울바이오시스 주식회사 Light emitting device and method of fabricating the same
JP6020357B2 (en) 2013-05-31 2016-11-02 豊田合成株式会社 Group III nitride semiconductor manufacturing method and group III nitride semiconductor
WO2015012403A1 (en) * 2013-07-26 2015-01-29 株式会社トクヤマ Pretreatment method for base substrate, and method for manufacturing laminate using pretreated base substrate
TWI640104B (en) * 2014-05-30 2018-11-01 日商日亞化學工業股份有限公司 Nitride semiconductor element and method for manufacturing the same
US20170186912A1 (en) * 2014-06-03 2017-06-29 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
CN104752586A (en) * 2015-03-27 2015-07-01 华南理工大学 LED graphic optimized packaging substrate, LED packaging member and manufacture method thereof
TWI790984B (en) * 2017-01-26 2023-01-21 晶元光電股份有限公司 Light-emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168387A (en) * 1999-09-29 2001-06-22 Toyoda Gosei Co Ltd Iii nitride compound semiconductor element
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439063B2 (en) * 1997-03-24 2003-08-25 三洋電機株式会社 Semiconductor light emitting device and light emitting lamp
JP4032538B2 (en) * 1998-11-26 2008-01-16 ソニー株式会社 Semiconductor thin film and semiconductor device manufacturing method
JP3556916B2 (en) 2000-09-18 2004-08-25 三菱電線工業株式会社 Manufacturing method of semiconductor substrate
JP3595276B2 (en) * 2001-03-21 2004-12-02 三菱電線工業株式会社 UV light emitting element
JP4055503B2 (en) * 2001-07-24 2008-03-05 日亜化学工業株式会社 Semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168387A (en) * 1999-09-29 2001-06-22 Toyoda Gosei Co Ltd Iii nitride compound semiconductor element
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element

Also Published As

Publication number Publication date
CN1742381A (en) 2006-03-01
KR20050091736A (en) 2005-09-15
WO2004057682A1 (en) 2004-07-08
JP2004200523A (en) 2004-07-15
AU2003292584A1 (en) 2004-07-14
JP4201079B2 (en) 2008-12-24
TW200418207A (en) 2004-09-16
TWI241032B (en) 2005-10-01
DE10393949T5 (en) 2011-12-01
CN100361322C (en) 2008-01-09

Similar Documents

Publication Publication Date Title
KR100802452B1 (en) Light-emitting device, method for manufacturing same, and led lamp
US7042150B2 (en) Light-emitting device, method of fabricating the device, and LED lamp using the device
JP5246213B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP3639789B2 (en) Nitride semiconductor light emitting device
US7763907B2 (en) Semiconductor light emitting element
KR100709058B1 (en) Ultraviolet emitting device
CN100495750C (en) Gallium nitride based LED epitaxial slice structure and method for preparing the same
US20070241352A1 (en) Group III Nitride Semiconductor Light Emitting Device
US20090001409A1 (en) Semiconductor Light Emitting Device And Illuminating Device Using It
JP2007103774A (en) Group iii nitride semiconductor stacked structure and its manufacturing method
KR101071450B1 (en) Method for producing group iii nitride semiconductor layer, group iii nitride semiconductor light-emitting device, and lamp
CN101702422A (en) Method for growing epitaxial layer of nitride film on figure substrate
JP2009283620A (en) Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp
JP2006190710A (en) Nitride semiconductor light emitting element and its manufacturing method
JP2006032933A (en) Group iii nitride semiconductor light-emitting device
JP2012019246A (en) Semiconductor light emitting element
JP2008288617A (en) Light emitting diode lamp
JP4145108B2 (en) Growth method of GaNP crystal
JP2008277871A (en) Led lamp
JP2010045418A (en) Method of manufacturing light-emitting element
JP2010147505A (en) Method of manufacturing light-emitting device, and light-emitting device
JP2010135856A (en) Method for manufacturing light-emitting element and the light-emitting element
JP2010135855A (en) Method for manufacturing light-emitting element, and the light-emitting element
JP2010056564A (en) Method of manufacturing light-emitting device and light-emitting device
JP2003046203A (en) Method of growing nitride semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 11