JP2008277871A - Led lamp - Google Patents

Led lamp Download PDF

Info

Publication number
JP2008277871A
JP2008277871A JP2008213855A JP2008213855A JP2008277871A JP 2008277871 A JP2008277871 A JP 2008277871A JP 2008213855 A JP2008213855 A JP 2008213855A JP 2008213855 A JP2008213855 A JP 2008213855A JP 2008277871 A JP2008277871 A JP 2008277871A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
light
emitting
layer
lt
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008213855A
Other languages
Japanese (ja)
Inventor
Takenori Yasuda
剛規 安田
Original Assignee
Showa Denko Kk
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To enhance the optical extraction efficiency, in a semiconductor light-emitting device. <P>SOLUTION: In an LED lamp in which a light-emitting layer having a substrate and a semiconductor layer, including a light emission layer is sealed with resin, the light-emitting device has the substrate and the semiconductor layer laminated thereon, which are different in refractive-index, and irregularities having an inclined side surface, on the surface on which the semiconductor layer of the substrate is laminated; an angle θ between the substrate surface and the inclined side surface is 30°<θ<60°; and the light-emitting device is sealed with silicon resin. In the LED lamp, the light-emitting device is sealed with resin of a flip-chip type so that electrodes are located below the element. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、光取り出し効率を高めた発光ダイオード(LED)を用いたランプに関する。 The present invention, a lamp about using light extraction emitting diode with improved efficiency (LED). 特に光取り出し効率を高めることができる積層界面の構造に特徴を有するものである。 Especially those characterized by the structure of the laminate interface capable of enhancing the light extraction efficiency.

エネルギー消費効率(外部量子効率)を高めた発光素子が省エネルギーを進める上で望まれている。 Emitting element with improved energy consumption efficiency (external quantum efficiency) has been desired in advancing energy conservation. サファイア基板上に積層したGaN系発光ダイオードにおいて、従来の382nm付近の発光ダイオード(LED)の外部量子効率は、特許文献1では24%であった。 In GaN-based light emitting diodes stacked on a sapphire substrate, the external quantum efficiency of light emitting diodes near the conventional 382 nm (LED) was 24% in Patent Document 1. 外部量子効率は、「内部量子効率×電圧効率×光取り出し効率」の積として3要素に分解されるが、実測可能な電圧効率(約90〜95%)以外の2要素は実測不可能であり、それらレベルが判らないまま結晶品質や構造最適化による内部量子効率の向上が主に検討されてきた。 External quantum efficiency, but is decomposed into three elements as the product of "internal quantum efficiency × voltage efficiency × light extraction efficiency", 2 elements other than measurable voltage efficiency (about 90% to 95%) is impossible measured , improvement of the internal quantum efficiency due to leave the crystal quality and structure optimization they level is unknown has been mainly studied. 一方、光取りだし効率の向上例として、LEDチップを屈折率が半導体と近い樹脂で覆い、発光した光を効率良く樹脂に透過させ、更に樹脂表面を球面に加工することで樹脂と空気界面の全反射を抑制する手法は古くから行われてきた。 On the other hand, improvement of the optical extraction efficiency, covering the LED chip refractive index in the semiconductor and close the resin, the emitted light is transmitted through efficiently resin, further the resin and the air interface by processing the resin surface in a spherical All technique to suppress the reflection has been done for a long time. また、基板を逆メサ型に研削することで2倍程度の光取り出し効率増加を実現している例として、米国Cree社がX−Brightシリーズとして市販している。 As examples that implements the light extraction efficiency increased approximately 2-fold by grinding the substrate to inverted mesa, US Cree marketed by the company as X-Bright series.

一方、半導体結晶の低転位化を実施する方法として半導体結晶基板表面に凹凸をつけ、成長する方法が知られている。 On the other hand, with the unevenness on the semiconductor crystal substrate surface as a method of implementing a low-dislocation of the semiconductor crystal, a method of growing is known. 例えば、III族窒化物半導体ではサファイア基板表面にストライプ状の溝を形成し、低温成長GaNバッファ層、その上に高温でIII族窒化物半導体結晶をエピタキシャル成長させる事で転位密度を低減できることが示されている。 For example, in the group III nitride semiconductor to form a stripe-shaped grooves on the surface of the sapphire substrate, a low temperature growth GaN buffer layer, that a group III nitride semiconductor crystal at a high temperature thereon can be reduced dislocation density can be epitaxially grown is shown ing. この転位密度の低下には、溝の傾斜角度は60°以上が良いとされている。 The decrease in dislocation density, there is a inclination angle of the groove better than 60 °. ただし、光の取り出し効率については触れられていない(例えば特許文献1、非特許文献1参照。)。 However, no mention of the light extraction efficiency (for example, Patent Document 1, Non-Patent Reference 1.).

特開2002−164296号公報 JP 2002-164296 JP

一般に発光素子(LED)は、発光層の屈折率がその外部の媒質の屈折率より大きい為、全反射角より大きい入射角の光線は発光層から外部に取り出す事ができなかった。 Generally the light emitting element (LED), because the refractive index of the light-emitting layer is larger than the refractive index of the external medium, rays of total reflection angle larger than the angle of incidence could not be taken out from the light-emitting layer. 本発明は、屈折率の異なる2層の界面に傾斜した側面を有する凹凸を導入することによって、全反射されていた光線を外に取り出す事を可能にし、発光素子の光の取り出し効率を高めることを目的とする。 The present invention, by introducing irregularities having a side surface inclined at the interface of two different layers having refractive index, and it possible to take out the light which has been totally reflected outside, to increase the light extraction efficiency of the light-emitting element With the goal.

先ず初めに本発明に至った経緯のシミュレーションについて説明する。 First, the simulation of the circumstances that led to the present invention will be described in the beginning.
実測不可能な光取り出し効率と内部量子効率を見積もる為に、本発明者はLEDからの光取り出し効率を光学シミュレーションにより見積もった。 To estimate the actual non light extraction efficiency and internal quantum efficiency, the present inventors have estimated the light extraction efficiency from the LED by optical simulation. 単純化したLEDのモデルとして、300μm角、厚さ100μmのサファイア基板に300μm角、厚さ6.1μmのGaN層が積層されている構造を取った。 As simplified LED model, 300 [mu] m square, 300 [mu] m square on the sapphire substrate having a thickness of 100 [mu] m, and took a structure in which GaN layer is laminated with a thickness of 6.1 [mu] m. 300μm角の中心でGaN表面から0.1μmのGaN層中に入った点に等方的に発光する点光源を配置した。 It was placed point light source isotropically emitting light when it enters from the GaN surface GaN layer of 0.1μm at the center of 300μm square. 屈折率はそれぞれ、サファイアがn=1.8、GaNがn=2.7(発光波長380nmの場合)またはn=2.4(発光波長400nmの場合)、これらの外部はn=1.4のシリコーン樹脂で満たされているとした。 Each refractive index, sapphire n = 1.8, (if the emission wavelength of 400 nm) GaN is n = 2.7 (the case of emission wavelength 380 nm) or n = 2.4, these external n = 1.4 It was filled with a silicone resin. GaNの波長毎の屈折率は市販のGaNバルク基板を実測して求めた。 Refractive index at each wavelength of GaN is determined by actually measuring the commercial GaN bulk substrate. 点光源からランダムな方向に多数の光線を発生させ(モンテカルロ法)、光線は屈折率の異なる各界面でフレネルの式に従って屈折する光線と反射する光線に計算された比率に応じて分岐させた。 To generate a large number of rays in random directions from a point source (Monte Carlo method), the beam is branched in accordance with the ratio calculated for rays reflected rays refracted according to the formula Fresnel at each interface of different refractive index. 光線発生数は50万本、分岐限度は10回とした。 Ray incidence is 500,000, branch limit is 10 times. 基板裏面、半導体層表面、側面のそれぞれと樹脂の界面からわずかに樹脂側に集光面を仮想的に設定し、各面からの光取り出し効率を算出した。 The back surface of the substrate, the semiconductor layer surface, virtually set the light collecting surface slightly resin side from the interface of each and the resin side, and calculates the light extraction efficiency from each side.

表1は、基板に凹凸構造を設けない場合(1)、(2)と基板の表面に図1に示す凹凸構造を設けた場合(3)のそれぞれについて、基板面、半導体層面、側面からの光の取り出し効率をシミュレーションにより計算した結果を示す。 Table 1, if not a concavo-convex structure provided on the substrate (1), and for each case of providing the concave-convex structure shown in Fig. 1 on the surface of the substrate (3), the substrate surface, a semiconductor layer surface, from the side (2) It shows the result of calculating by simulation light extraction efficiency.

この結果によると、基板に凹凸構造を設けない場合、発光波長が400nmの場合で光の取り出し効率の合計は約55%、382nmの場合には約40%となっている。 According to this result, if not the uneven structure provided on the substrate, about 55% total light extraction efficiency in the case emission wavelength of 400 nm, in the case of 382nm is about 40%.
この結果を非特許文献1に記載のLEDに当てはめてみる。 Try fitting the LED according to the results in the non-patent document 1. この文献にはサファイア基板を用いたIII族窒化物半導体のLEDについて、発光波長が382nmでは外部量子効率は24%、400nmでは30%と記載されている。 For Group III nitride semiconductor LED using a sapphire substrate in this document, the external quantum efficiency in the light-emitting wavelength is 382nm are described 24%, and 400nm in 30%. この外部量子効率の24%は、 24% of the external quantum efficiency,
24%=内部量子効率60%×電圧効率95%×光取り出し効率40% 24% = internal quantum efficiency 60% × Voltage Efficiency 95% × light-extraction efficiency of 40%
と想定し、30%は、 Assume that, 30%,
30%=内部量子効率60%×電圧効率90%×光取り出し効率55% 30% = internal quantum efficiency 60% × Voltage Efficiency 90% × light-extraction efficiency of 55%
と想定すると、発光波長には関係無い内部量子効率がいずれも60%として統一的に説明でき、シミュレーションの結果は概ね妥当と思われる。 Assuming, for the emission wavelength can uniformly described as 60% both internal quantum efficiency without relation, the result of the simulation seem to be reasonable.
このシミュレーションによれば、光の取り出し効率は波長400nmで約55%、波長382nmで約40%であるから、夫々1.8倍、2.5倍の向上の余地があることを示す。 According to this simulation, the light extraction efficiency is about 55% at a wavelength of 400 nm, because it is about 40% at a wavelength of 382 nm, indicating that there is room for each 1.8 times, 2.5 times improvement in. また内部量子効率は、約1.6倍の向上の余地がある。 The internal quantum efficiency, there is room for approximately 1.6 fold improvement. 本発明はこれらのうち光の取り出し効率に関するものである。 The present invention relates to the extraction efficiency of these out light.

シミュレーション結果の詳細な解析によれば、屈折率n=1.4の樹脂で封止している場合はGaN層からサファイア基板に透過した光線は100%樹脂を通じて外部に取り出されており、GaN層に閉じこめられている光線群をいかにサファイア基板や樹脂へ取り出す事ができるかが光の取り出し効率を向上させる上で重要である事が判った。 According to the simulation results detailed analysis of, the light transmitted to the sapphire substrate from the GaN layer if you are sealed with a resin having a refractive index n = 1.4 are taken out through the 100% resin, GaN layer it how can retrieve the sapphire substrate or a resin group of light beams that are confined is important in improving the light extraction efficiency was found.

GaN層からサファイア基板や樹脂に効率よく光線を透過させる為には、GaN層と基板との界面を傾斜させ、光線が界面に入射する角度が全反射角を超えない様にすれば良い。 In order to transmit efficiently light the sapphire substrate or a resin from the GaN layer, is inclined to the interface between the GaN layer and the substrate, the angle at which light is incident on the interface may be so as not to exceed a total reflection angle. その最適な傾斜角は45°である。 Its optimum tilt angle is 45 °. 表1の(3)にGaN層とサファイア基板の界面に図1に示す傾斜角45°のストライプ状の凹凸構造を導入した場合の計算結果を示す。 Table 1 (3) shows the calculation results of the case of introducing a striped uneven structure of the tilt angle 45 ° as shown in Figure 1 the interface of the GaN layer and the sapphire substrate. 半導体層面から樹脂を通じて外に出る光取り出し効率はあまり変わらないが、サファイア裏面や側面から外に出る光取り出し効率が向上している事が判る。 Light extraction efficiency to go out through the resin from the semiconductor layer surface is not much, it can be seen that the improved light extraction efficiency to go out from the sapphire back surface or the side surface. その結果、トータルとして発光波長382nm(GaNの屈折率2.7)の場合、(2)と比較して2倍以上の光取り出し効率の向上が見込まれた。 As a result, when the emission wavelength 382 nm (refractive index 2.7 of GaN) in total, were expected to improve the light extraction efficiency of more than 2-fold compared to (2). なお、凹凸構造の上面、底面、傾斜面の比率については、上面、底面がなく傾斜面のみの構造が、最も光取り出し効率向上の効果が高いため好ましい。 Incidentally, the upper surface of the concavo-convex structure, a bottom surface, the ratio of the inclined surface, top surface, the structure of bottom inclined surface without only, preferred most because the effect of the light extraction efficiency is high.

本発明は上記のシミュレーションの結果に基づきなされたもので、以下の各項の発明からなる。 The present invention has been made based on the results of the above simulation, consisting invention in the following sections.
(1)基板、半導体層、発光層を有する発光素子において、基板とこれに積層されている半導体層の屈折率が異なり、該基板の半導体層を積層する面に傾斜側面を有する凹凸を形成させ、該傾斜側面の基板面に対する角度θを30°<θ<60°としたことを特徴とする発光素子。 (1) substrate, the semiconductor layer, the light emitting device having a light-emitting layer, different refractive index of the semiconductor layer stacked substrate and thereto, to form irregularities having an inclined side surface on the surface of stacking the semiconductor layer of the substrate , 30 ° angle theta with respect to the substrate surface of the inclined side surface <theta emitting element characterized in that a <60 °.
(2)基板、半導体層、発光層を有する発光素子において、積層されている半導体層同士の屈折率が異なり、該半導体層の積層界面に傾斜側面を有する凹凸を形成させたことを特徴とする発光素子。 (2) substrate, the semiconductor layer, the light emitting device having a light-emitting layer, different refractive index of the semiconductor layer between which are stacked, characterized in that to form irregularities having an inclined side in the lamination interface of the semiconductor layer the light-emitting element.
(3)凹凸の傾斜側面の基板に対する角度θが、30°<θ<60°である上記(2)に記載の発光素子。 (3) an angle theta with respect to the substrate of the inclined side surface of the irregularities, 30 ° <θ <emitting device according to the above (2) is 60 °.
(4)凹凸がストライプ状のV字状溝、ストライプ状の側面傾斜突起、側面傾斜ピットのいずれかである上記(1)〜(3)のいずれかに記載の発光素子。 (4) uneven striped V-shaped groove, a stripe-shaped side inclined projection, the light emitting device according to any one of either side inclined pits (1) to (3).
(5)基板がサファイア(Al 23 )であり、半導体層がAl x Ga y In 1-xy N(0≦x≦1、0≦y≦1)である上記(1)〜(4)のいずれかに記載の発光素子。 (5) the substrate is a sapphire (Al 2 O 3), the semiconductor layer is Al x Ga y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) (1) ~ (4) the light emitting device according to any one of.

(6)基板、半導体層、発光層を有する発光素子の製造方法において、高温処理、選択性エッチング、研削のいずれかの方法により、基板の半導体層を積層する側の表面に凹凸を設けることを特徴とする上記(1)に記載の半導体素子の製造方法。 (6) substrate, a semiconductor layer, in the manufacturing method of a light-emitting device having a light emitting layer, high temperature treatment, selective etching, by any method grinding, providing a rough surface on the side of stacking the semiconductor layer of the substrate the method according to the above (1), wherein.
(7)基板、半導体層、発光層を有する発光素子の製造方法において、基板の表面に選択成長用のマスクを形成し、その基板上に側面が傾斜した半導体の突起を設けることにより、半導体層の積層界面に傾斜側面を有する凹凸を形成することを特徴とする上記(1)に記載の発光素子の製造方法。 (7) substrates, semiconductor layer, in the manufacturing method of a light-emitting device having a light emitting layer, forming a mask for selective growth on the surface of the substrate, by providing the semiconductor projections side is inclined on the substrate, a semiconductor layer method of manufacturing a light-emitting device according to (1), characterized by forming irregularities having an inclined side in the lamination interface.
(8)基板、半導体層、発光層を有する発光素子の製造方法において、高温処理、選択性エッチング、研削のいずれかの方法により、半導体層の表面に傾斜側面を有する凹凸を設けることにより、半導体層の積層界面に傾斜側面を有する凹凸を形成することを特徴とする上記(2)に記載の半導体素子の製造方法。 (8) substrate, a semiconductor layer, in the manufacturing method of a light-emitting device having a light emitting layer, high temperature treatment, selective etching, by any method grinding, by providing irregularities having an inclined side surface on the surface of the semiconductor layer, a semiconductor the method according to the above (2), characterized by forming irregularities having an inclined side in the lamination interface of the layers.
(9)基板、半導体層、発光層を有する発光素子の製造方法において、半導体層の表面に選択成長用のマスクを形成し、その半導体層上に側面が傾斜した半導体の突起を設けることを特徴とする上記(2)に記載の発光素子の製造方法。 (9) a substrate, a semiconductor layer, in the manufacturing method of a light-emitting device having a light emitting layer, characterized in that a mask for selective growth on the surface of the semiconductor layer, providing a semiconductor protrusion side surface is inclined on the semiconductor layer method of manufacturing a light-emitting device according to (2) to.
(10)上記(1)〜(5)のいずれか1項に記載の発光素子を用いたLEDランプ。 (10) above (1) ~ (5) LED lamp using the light emitting device according to any one of.

本発明の発光素子を用いると、光取り出し効率が最大2倍程度増加するので、LEDの発光出力、電光変換効率ともに最大2倍程度向上させる事ができる。 When using the light-emitting element of the present invention, the light extraction efficiency is increased about two times the maximum, LED light output can be improved 2 times up to both electro-optic conversion efficiency. この事は省エネルギーに寄与するだけでなく、再吸収による素子の発熱も抑制しLEDの安定動作、寿命の向上も促す。 This not only contributes to energy saving, stable operation of the heat generation element by resorption suppressing LED, also improves the life urge.

本発明の発光素子は、基板の表面あるいは半導体層同士の積層界面に側面を傾斜させた凹凸を形成させたものである。 Light-emitting element of the present invention is obtained by forming irregularities which side is inclined in the lamination interface between the surface or the semiconductor layer of the substrate. 基板とこれに積層される半導体層との界面あるいは半導体層同士の積層界面における光の反射は、積層界面において両者の屈折率が異なる場合に起こる。 Reflection of light at the interface or the interface between the layers of the semiconductor layer between the semiconductor layer laminated substrate and to this occurs when the refractive index of both the lamination interface is different. 本発明は、この両者の屈折率が異なる場合にできるだけ多くの光がLEDの外部に取り出せるようにしたものである。 The present invention is, as much light as possible when the refractive index of both are different are those, made available outside the LED.
上記のような凹凸を設けることにより光の取り出し効率が向上する機構の詳細な説明は省略するが、定性的には積層界面が平坦であると界面で反射した光は、反射が繰り返されても同じ状態の繰り返しになるので、外部に出ることは少ないが、界面に凹凸があると一度反射されても次に界面に入射する光は全反射角以下になる場合もあり、これらが繰り返されれば最終的には外部に出る光が多くなると考えられる。 Omitted a detailed description of a mechanism for improving the light extraction efficiency by providing irregularities as described above, the light qualitatively lamination interface is reflected at the interface to be flat, it is repeated reflections since the repetition of the same state, but it is rare to answer the external light incident on the next interface be reflected once is uneven interface might become less total reflection angle, if they are repeated eventually considered light emitted to the outside increases.

本発明の発光素子は、一つは基板の表面(半導体層が積層される側、以下同じ。)に側面が傾斜した凹凸を設けたものであり、その二は半導体層同士が積層されている界面に前記凹凸を設けたものである。 Light emitting device of the present invention, one is intended (the side where the semiconductor layer is laminated, hereinafter the same.) The surface of the substrate on the side surface provided with the inclined irregularities, Part II semiconductor layer each other are stacked in which the irregularities are provided on the interface. LEDは図2に示すように基板上にバッファ層などの半導体層、n型半導体層、発光層、p型半導体層などが多層に形成されるが、凹凸を設ける面は屈折率が異なる二つの半導体層の界面であればいずれのところでもよく、効果が大きいいずれかの界面を選ぶのが好ましい。 LED semiconductor layers such as a buffer layer on the substrate as shown in FIG. 2, n-type semiconductor layer, light emitting layer, but like p-type semiconductor layer is formed on the multi-layer, surface on which the unevenness of the two having different refractive indexes if the interface of the semiconductor layer may be at any preferably selected one of the interface-effective. 半導体層の積層界面には半導体層と発光層の界面も含まれる。 The laminate interface of the semiconductor layer also includes the interface between the semiconductor layer and the light emitting layer.
本発明において、基板等に形成される凹凸構造の代表的なものを模式的に図3の(a)〜(c)に示す。 In the present invention, showing typical of uneven structure formed on a substrate such as schematically shown in FIG. 3 (a) ~ (c). 図3の(a)は基板表面にストライプ状にV字型溝を形成させたもの、図3の(b)は基板表面に六角錘型で断面が台形状のピットを形成させたもの、図3の(c)は基板表面に半導体からなる三角形状の突起をストライプ状に形成させたものである。 (A) in Figure 3 that form a V-shaped groove in stripes on the substrate surface, (b) in FIG. 3 which is a cross-sectional hexagonal pyramid on the substrate surface to form a pit trapezoidal, FIG of. 3 (c) is obtained by forming a triangular protrusion made of a semiconductor on the substrate surface in a stripe pattern. 図に示すθは、基板面に対する凹凸の傾斜側面の角度である。 Is θ shown in FIG., The angle of the inclined side surface of the uneven with respect to the substrate surface. 基板に形成される凹凸の傾斜側面の角度θは45°が最も好ましいが、30°<θ<60°の範囲ならば十分に効果がある。 Angle theta of the inclined side surfaces of the irregularities formed on the substrate and most preferably 45 °, but is sufficiently effective if the range of 30 ° <θ <60 °.
半導体同士の界面に形成される凹凸の傾斜側面の角度については特に制限されるものではないが、基板の場合同様30°<θ<60°の範囲が好ましい。 There is no particular limitation on the angle of the inclined side surfaces of the irregularities formed at the interface of the semiconductor between, similarly 30 ° when the substrate <theta <is preferably in the range of 60 °.

基板等に形成される凹凸は基板または半導体層の面方位に一致させたり、故意にずらせる事も可能である。 Irregularities formed on a substrate or the like or to match the plane orientation of the substrate or the semiconductor layer, it is also possible to shifted intentionally. 凹凸サイズ、深さは任意に選べる。 Uneven size, depth can be arbitrarily selected. しかし、凹凸を有する界面の上に成長させるIII族窒化物半導体結晶の表面を平坦化させることを考慮すると、凹部の直径は3μm以下、凹部の深さは2μm以下とするのが望ましい。 However, considering that flattening the surface of group III nitride semiconductor crystal on the interface with an uneven, the diameter of the recess 3μm or less, the depth of the recess is preferably set to 2μm or less. 平坦化は非特許文献1に示されているように半導体層の成長条件を適切に選べば容易に実現できる。 Planarization can be easily realized by appropriately choose the growth conditions for the semiconductor layer as shown in Non-Patent Document 1.
本発明の基板等に凹凸を形成させる方法は、高温処理によるピット形成、選択性エッチングによるストライプ状の凹溝やピットの形成、あるいは研削材を用いたV字状溝の形成などがある。 Method for forming irregularities on the substrate or the like of the present invention, a pit formed by high-temperature treatment, and the like form a V-shaped groove using the selective formation of the stripe-shaped groove or pits by etching or abrasive. ここでV字状溝には、底部が平坦となった形状のものや、側面が多少丸みを帯びたものも含むものとする。 Here, the V-shaped grooves, one or a shape in which the bottom portion is a flat, side surface and also includes those in which some rounded. これらは凹部の形状であるが、さらに基板等にマスクし、選択的に半導体を成長させ、例えば断面が三角形の突起をストライプ状に形成させることもできる。 These are in the form of a recess, further masked to a substrate, selectively the semiconductor grown, for example, cross-section can also be formed projecting triangular in stripes.
上記の方法で形成される凹凸の傾斜面の角度θは、研削法では多くの場合30°〜60°の範囲に入り、高温処理によるピットは結晶面によりほぼ定まり58°と43°となる。 The angle θ of the inclined surface of the unevenness formed by the above method, the grinding method enters a range of often 30 ° to 60 °, the pit is substantially Sadamari 58 ° and 43 ° by crystallization surface by high-temperature treatment. またSiNで所定のマスクをし、その上にAlNやGaNを成長させると形成される三角形状の突起の傾斜角は58°または43°となる。 Further to a predetermined mask with SiN, the inclination angle of the triangular protrusions formed as growing AlN or GaN thereon becomes 58 ° or 43 °.

本発明では、基板としてサファイア、GaN、AlN、SiCを初め、ガラス、Si、GaAs、GaPなどを用いることができる。 In the present invention, sapphire, GaN, AlN, and SiC initially may be a glass, Si, GaAs, GaP or the like as a substrate. これらの中で特に、前記基板がサファイア(Al 23 )であり、半導体層がIII族窒化物半導体であることが好ましい。 Among these, the substrate is a sapphire (Al 2 O 3), it is preferable that the semiconductor layer is a group III nitride semiconductor.
サファイア基板の面方位としては、m面、a面、c面等が使えるが、なかでもc面((0001)面)が好ましく、さらに基板表面の垂直軸が<0001>方向から特定の方向に傾斜していることが望ましい。 The plane orientation of the sapphire substrate, m-plane, a-plane, but the c-plane and the like can be used, among others c-plane ((0001) plane), more vertical axis of the substrate surface <0001> from a direction in a specific direction it is desirable that inclined. また本発明に用いる基板は、第1の工程に用いる前に有機洗浄やエッチングのような前処理を行うと基板表面の状態を一定の状態に保つことができるため好ましい。 The substrate used in the present invention is preferable because it is possible to maintain Doing pretreatment such as organic cleaning or etching prior to use in the first step the condition of the substrate surface in a constant state.

本発明の発光素子の製造において、n型層、p型層、発光層の成長や電極の形成、樹脂封入等は、従来公知の方法を用いることができる。 In the production of the light emitting device of the present invention, n-type layer, p-type layer, the formation of growth and the electrode of the light emitting layer, the resin encapsulation and the like may be a conventionally known method. 半導体の成長方法は、気相成長法としては有機金属化学気相成長法(MOCVD法)や気相エピタキシー法(VPE法)を用いることができる。 The semiconductor process of growth, as the vapor deposition method can be used metal organic chemical vapor deposition (MOCVD) or vapor phase epitaxy (VPE) method. この内MOCVD法は、不要な凹凸構造を平坦化する事ができる為、好ましい。 The inner MOCVD method, it is possible to flatten the unnecessary uneven structure, preferable.

以下、本発明を実施例に基づいて具体的に説明する。 It will be specifically described the present invention based on examples.
(実施例1) (Example 1)
本実施例1では、表面を(0001)面とするサファイア基板を使用した。 In Example 1, it was used sapphire substrate to the surface (0001) plane. ダイヤモンド系研削材を塗布したサンドペーパーに純水を塗布し、サファイア基板の<1-100>方向に動かしながら擦りつける事で、概ね<1-100>方向に線上に凹凸構造を形成した。 A diamond-based grinding material of pure water was applied to the coated sand paper, by rubbing while moving in the <1-100> direction of the sapphire substrate, generally <1-100> to form a concave-convex structure on the line in the direction. SEMで観察した凹部の断面形状は、幅が1μm、深さが0.5μmの三角形状(V字状溝形状)をしていた。 Sectional shape of the recess was observed by SEM, the width was 1 [mu] m, depth 0.5μm triangular to (V-shaped groove shape). V字状溝の立ち上がり斜面と基板平面とが成す角度θは、45°を中心に概ね30°〜60°の範囲にあった。 Angle θ formed by the rising slope and a substrate plane of the V-shaped groove was in the range of about 30 ° to 60 ° about the 45 °. 600倍の光学顕微鏡で観察した所、平坦部分の面積と傷ついた部分の面積の比率は平均で2:1であった。 Was observed with 600-power optical microscope, the ratio of the area of ​​the injured portion and the area of ​​the flat portion average 2: 1.
この様に作製したV字状溝付きサファイア基板を十分洗浄し、MOCVD装置に投入した。 The V-shaped grooved sapphire substrate prepared in this manner was thoroughly washed and poured into the MOCVD apparatus. そして、このサファイア基板上に第1の工程として、トリメチルアルミニウム(TMAl)の蒸気とトリメチルガリウム(TMGa)の蒸気をモル比にして1:2で混合した気体を含む気体と、アンモニア(NH 3 )を含む気体を流通する処理を施した。 Then, as a first step on the sapphire substrate, and the vapor of steam and trimethyl gallium trimethyl aluminum (TMAl) (TMGa) in a molar ratio of 1: a gas containing mixed gas at 2, ammonia (NH 3) It was subjected to a treatment of flowing a gas containing. 第1の工程で用いた条件でのV/III比は、約85である。 V / III ratio at the conditions used in the first step is about 85. 続いて第2の工程としてTMGaとアンモニアを流通して窒化ガリウムを成長させ、凹凸状に加工されたサファイア基板上に窒化ガリウム結晶からなるGaN層を作製した。 Followed by circulating the TMGa and ammonia to grow gallium nitride as the second step, to prepare a GaN layer made of gallium nitride crystal on a sapphire substrate which is processed in an uneven shape.

上記のGaN層を含む試料を作製する第1の工程および第2の工程は、MOCVD法を用いて以下の手順で行った。 The first step and the second step of preparing a sample containing a GaN layer above, was carried out in the following steps by MOCVD.
まず、表面が凹凸状に加工されたサファイア基板を導入する前に、同じ装置で行った前回の成長で反応炉内部に付着した付着物を、アンモニアと水素を含むガス中で加熱して窒化して、これ以上分解しにくいようにした。 First, before the surface is to introduce a sapphire substrate which is processed in an uneven shape, the deposits adhering to the interior of the reaction furnace in the previous growth were performed in the same apparatus, nitrided by heating in a gas containing ammonia and hydrogen Te, it was to make it difficult to decompose any more. 反応炉が室温まで降温するのを待ち、窒素ガス置換されたグローブボックスの中で加熱用のカーボン製のサセプタ上に載置したサファイア基板を、誘導加熱式ヒータのRFコイルの中に設置された石英製の反応炉の中に導入した。 Reactor Wait for the temperature is decreased to room temperature, the sapphire substrate was placed on a carbon-made susceptor for heating in a nitrogen gas-substituted glove box, which is placed in the RF coil of an induction heater It was introduced into a quartz reactor. 試料を導入後、窒素ガスを流通して反応炉内をパージした。 After introduction of the sample was purged reactor by flowing of nitrogen gas. 窒素ガスを10分間に渡って流通した後、誘導加熱式ヒータを作動させ、10分をかけて基板温度を1170℃に昇温した。 After nitrogen gas was circulated over 10 minutes, to activate the induction heater, and the temperature was raised at a substrate temperature of 1170 ° C. over 10 minutes. 基板温度を1170℃に保ったまま、水素ガスと窒素ガスを流通させながら9分間放置して、基板表面のサーマルクリーニングを行った。 While keeping the substrate temperature at 1170 ° C., allowed to stand for 9 minutes while flowing hydrogen gas and nitrogen gas and subjected to thermal cleaning of the substrate surface.
サーマルクリーニングを行っている間に、反応炉に接続された原料であるトリメチルガリウム(TMGa)の入った容器(バブラ)およびトリメチルアルミニウム(TMAl)の入った容器(バブラ)の配管に水素キャリアガスを流通して、バブリングを開始した。 While performing the thermal cleaning, hydrogen carrier gas pipe vessel containing trimethyl gallium is connected to the reactor feed (TMGa) (bubbler) and trimethyl aluminum (TMAl) container with liquid (bubbler) distribution to, was started bubbling. 各バブラの温度は、温度を調整するための恒温槽を用いて一定に調整しておいた。 Temperature of each bubbler, had been adjusted to a constant by using a constant temperature bath for adjusting the temperature. バブリングによって発生したTMGaおよびTMAlの蒸気は、成長工程が始まるまでは、キャリアガスと一緒に除害装置への配管へ流通させ、除害装置を通して系外へ放出した。 TMGa and TMAl vapor generated by bubbling, until the growth process begins, is circulated together with the carrier gas to the pipe to the abatement unit and discharged outside the system through the removal device. サーマルクリーニングの終了後、窒素キャリアガスのバルブを閉とし、反応炉内へのガスの供給を水素のみとした。 After completion of the thermal cleaning, the valves of the nitrogen carrier gas is closed, the supply of gas to the reactor was only hydrogen.

キャリアガスの切り替え後、基板の温度を1150℃に降温させた。 After switching of the carrier gas, temperature was lowered to the temperature of the substrate to 1150 ° C.. 1150℃で温度が安定したのを確認した後、アンモニア配管のバルブを開き、アンモニアの炉内への流通を開始した。 After the temperature was confirmed to have stabilized at 1150 ℃, open the valve of the ammonia piping, it began the distribution of ammonia into the furnace. 続いてTMGaとTMAlの配管のバルブを同時に切り替え、TMGaとTMAlの蒸気を含む気体を反応炉内へ供給して、サファイア基板上にIII族窒化物半導体を付着させる第1の工程を開始した。 Then simultaneously switching the valve of the piping of TMGa and TMAl and supplies the gas containing the vapor of TMGa and TMAl into the reaction furnace, began the first step of adhering a group III nitride semiconductor on a sapphire substrate. 供給するTMGaとTMAlの混合比は、バブリングする配管に設置した流量調節器でモル比率で2:1となるように調節し、アンモニアの量はV/III比が85となるように調節した。 The mixing ratio of the supplied TMGa and TMAl is 2 in a molar ratio in the flow regulator installed in bubbling piping: Adjust 1 become such, the amount of ammonia was adjusted to V / III ratio is 85.
6分間の処理の後、TMGaとTMAlの配管のバルブを同時に切り替え、TMGaとTMAlの蒸気を含む気体の反応炉内への供給を停止した。 After treatment for 6 minutes, at the same time switching the valve of the piping of TMGa and TMAl, stopping the supply to the reactor of the gas containing the vapor of TMGa and TMAl. 続いてアンモニアの供給も停止し、そのまま3分間保持した。 Subsequently, the supply of ammonia was stopped and held for 3 minutes.

3分間のアニールの後、アンモニアガスの配管のバルブを切り替え、炉内にアンモニアガスの供給を再び開始した。 After 3 minutes anneal, switching the valve of the ammonia gas pipe, the supply of ammonia gas was started again in the furnace. そのまま4分間アンモニアを流通させた。 As it was passed through a 4 minutes ammonia. その間に、TMGaの配管の流量調整器の流量を調節した。 Meanwhile, to adjust the flow rate of the flow regulator of the piping TMGa. 4分の後、TMGaのバルブを切り替えてTMGaの炉内への供給を開始し、GaNの成長を開始した。 After 4 minutes, by switching the valve TMGa starting the supply into the furnace of TMGa, it began GaN growth. 約3時間に渡って上記のGaN層の成長を行った。 Over about 3 hours for growth of the GaN layer.
その後引き続き、以下の工程でn型層、発光層、p型層の順に積層し、LED用エピタキシャルウェーハを作製した。 Then subsequently, n-type layer in the following step, the light-emitting layer, stacked in this order a p-type layer was produced epitaxial wafer for LED.
まず、TMGaの供給を続けたまま、SiH 4の供給を開始し、低Siドープのn型GaN層の成長を約1時間15分行った。 First, while continuing the supply of TMGa, starts the supply of SiH 4, it was carried out for about 1 hour 15 minutes to grow the n-type GaN layer having a low Si-doped. SiH 4の供給量は、低SiドープGaN層の電子濃度が1ラ10 17 cm -3となるように調整した。 The supply amount of SiH 4, the electron concentration in the low Si-doped GaN layer was adjusted to 1 la 10 17 cm -3. 低SiドープGaN層の膜厚は2μmであった。 The thickness of the low Si-doped GaN layer was 2 [mu] m.

更に、この低SiドープGaN層上に高Siドープのn型GaN層を成長した。 Furthermore, the growth of the n-type GaN layer of high Si-doped to the low Si-doped GaN layer. 低SiドープのGaN層を成長後、1分間に渡ってTMGaとSiH 4の炉内への供給を停止した。 After growing a GaN layer having a low Si-doped, stopping the supply into the furnace of TMGa and SiH 4 over 1 minute. その間、SiH 4の流通量を変更した。 Meanwhile, it changes the flow rate of SiH 4. 流通させる量は事前に検討してあり、高SiドープGaN層の電子濃度が1ラ10 19 cm -3となるように調整した。 The amount to be circulated is Yes consider in advance, the electron concentration of the high Si-doped GaN layer was adjusted to 1 la 10 19 cm -3. アンモニアはそのままの流量で炉内へ供給し続けた。 Ammonia was continuously supplied to the furnace without changing the flow rate.
1分間の停止の後、TMGaとSiH 4の供給を再開し、1時間に渡って成長を行った。 After a stop for one minute, to resume the supply of TMGa and SiH 4, it was grown over one hour. この操作により、1.8μmの膜厚を成す高Siドープのn型GaN層を形成した。 By this operation, the n-type GaN layer of high Si-doped forming a film thickness of 1.8 .mu.m.

高SiドープGaN層を成長した後、TMGaとSiH 4のバルブを切り替えて、これらの原料の炉内への供給を停止した。 After the growth of the high Si-doped GaN layer, by switching a valve of TMGa and SiH 4, stopping the supply of these raw materials into the furnace. アンモニアはそのまま流通させながら、バルブを切り替えてキャリアガスを水素から窒素へ切り替えた。 While ammonia was circulated as it was switched carrier gas from hydrogen to nitrogen by switching the valve. その後、基板の温度を1160℃から830℃へ低下させた。 Then, it reduced the temperature of the substrate from 1160 ° C. to 830 ° C..
炉内の温度の変更を待つ間に、SiH 4の供給量を変更した。 While waiting for changes in temperature in the furnace was changed the supply amount of SiH 4. 流通させる量は事前に検討してあり、SiドープInGaNクラッド層の電子濃度が1ラ10 17 cm -3となるように調整した。 The amount to be circulated is Yes consider in advance, the electron concentration of the Si-doped InGaN cladding layer was adjusted to 1 la 10 17 cm -3. アンモニアはそのままの流量で炉内へ供給し続けた。 Ammonia was continuously supplied to the furnace without changing the flow rate. また、あらかじめトリメチルインジウム(TMIn)とトリエチルガリウム(TEGa)のバブラへのキャリアガスの流通を開始しておいた。 Furthermore, it had been initiated the flow of carrier gas into bubbler advance trimethylindium (TMIn) and triethyl gallium (TEGa). SiH 4ガス、およびバブリングによって発生したTMInおよびTEGaの蒸気は、クラッド層の成長工程が始まるまでは、キャリアガスと一緒に除害装置への配管へ流通させ、除害装置を通して系外へ放出した。 SiH 4 gas, and TMIn and TEGa vapor generated by bubbling, until the growth process of the clad layer is started, is circulated together with the carrier gas to the pipe to the abatement unit and discharged outside the system through the removal device .
その後、炉内の状態が安定するのを待って、TMInとTEGaとSiH 4のバルブを同時に切り替え、これらの原料の炉内への供給を開始した。 Then, waiting for the state of the furnace to stabilize, simultaneously switching the valves TMIn and TEGa and SiH 4, feed was started to the furnace. 約10分間に渡って供給を継続し、100Åの膜厚を成すSiドープのIn 0.03 Ga 0.97 Nからなるn型クラッド層を形成した。 Continuing the feed over about 10 minutes to form an n-type cladding layer made of In 0.03 Ga 0.97 N doped with Si to form a film thickness of 100 Å.
その後、TMIn、TEGaおよびSiH 4のバルブを切り替え、これらの原料の供給を停止した。 Thereafter, the switching TMIn, the valves of TEGa and SiH 4, and stop the supply of these raw materials.

次に、GaNよりなる障壁層とIn 0.06 Ga 0.94 Nよりなる井戸層で構成される多重量子井戸構造の発光層を作製した。 Next, to prepare a light-emitting layer having the multiple quantum well structure composed of barrier layers and In 0.06 Ga 0.94 N consisting well layer made of GaN. 多重量子井戸構造の作製にあたっては、SiドープIn 0.03 Ga 0.97 Nからなるn型クラッド層上に、始めにGaN障壁層を形成し、そのGaN障壁層上にIn 0.06 Ga 0.94 N井戸層を形成した。 In manufacturing the multi-quantum well structure, the n-type cladding layer made of Si-doped In 0.03 Ga 0.97 N, a GaN barrier layer was formed at the beginning, to form a In 0.06 Ga 0.94 N well layer on the GaN barrier layer . この構造を5回繰り返し積層したのち、5番目のIn 0.06 Ga 0.94 N井戸層上に、6番目のGaN障壁層を形成し、多重量子井戸構造の両側をGaN障壁層から構成した構造とした。 After repeatedly stacking the structure 5 times, the 5 th In 0.06 Ga 0.94 N well layer on, to form a sixth GaN barrier layer, it has a structure constructed on both sides of the multiple quantum well structure of GaN barrier layer.
すなわち、n型クラッド層の成長終了後、30秒間に渡って停止したのち、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGaのバルブを切り替えてTEGaの炉内への供給を行った。 That is, after n-type clad layer growth completed, after stopping over 30 seconds, the pressure of the substrate temperature and the furnace, flow rate and type of the carrier gas as it, to TEGa the furnace by switching the valve TEGa the supply was performed. 7分間に渡ってTEGaの供給を行った後、再びバルブを切り替えてTEGaの供給を停止してGaN障壁層の成長を終了した。 After the supply of TEGa over 7 minutes to complete the growth of the GaN barrier layer by stopping the supply of TEGa by switching the valve again. これにより、70Åの膜厚を成すGaN障壁層を形成した。 This formed a GaN barrier layer forming a film thickness of 70 Å.

GaN障壁層の成長を行っている間、除外設備への配管に流していたTMInの流量を、クラッド層の成長の時と比較して、モル流量にして2倍になるように調節しておいた。 While performing the growth of the GaN barrier layer, the flow rate of TMIn had flowed piping to exclude equipment, as compared to the case of the growth of the cladding layer, contact and adjusted to 2 times the molar flow rate It had.
GaN障壁層の成長終了後、30秒間に渡ってIII族原料の供給を停止したのち、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGaとTMInのバルブを切り替えてTEGaとTMInの炉内への供給を行った。 After the growth of the GaN barrier layer, after stopping the supply of the group III material over 30 seconds, the pressure of the substrate temperature and the furnace, flow rate and type of the carrier gas as it switches the valve TEGa and TMIn TEGa and it was supplied to the TMIn of the furnace. 2分間に渡ってTEGaとTMInの供給を行った後、再びバルブを切り替えてTEGaとTMInの供給を停止してIn 0.06 Ga 0.94 N井戸層の成長を終了した。 After the supply of TEGa and TMIn over 2 minutes to complete the growth of the In 0.06 Ga 0.94 N well layer by stopping the supply of TEGa and TMIn by switching the valve again. これにより20Åの膜厚を成すIn 0.06 Ga 0.94 N井戸層を形成した。 Thus was formed the In 0.06 Ga 0.94 N well layer constituting a film thickness of 20 Å.

In 0.06 Ga 0.94 N井戸層の成長終了後、30秒間に渡ってIII族原料の供給を停止したのち、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、TEGaの炉内への供給を開始し、再びGaN障壁層の成長を行った。 In 0.06 Ga 0.94 N well layer after the completion of growth, after stopping the supply of the group III material over 30 seconds, the pressure of the substrate temperature and the furnace, flow rate and type of the carrier gas as it, to TEGa the furnace to start the supply of, it went the growth of the GaN barrier layer again.
このような手順を5回繰り返し、5層のGaN障壁層と5層のIn 0.06 Ga 0.94 N井戸層を作製した。 Such procedure was repeated 5 times, to prepare a In 0.06 Ga 0.94 N well layer of the five layers GaN barrier layer and 5-layer. 更に、最後のIn 0.06 Ga 0.94 N井戸層上にGaN障壁層を形成した。 Furthermore, to form the GaN barrier layer at the end of the In 0.06 Ga 0.94 N well layer on.

このGaN障壁層で終了する多重量子井戸構造上に、ノンドープのAl 0.2 Ga 0.8 N拡散防止層を作製した。 The multiple quantum well structure on the ends in the GaN barrier layer, to produce a Al 0.2 Ga 0.8 N diffusion prevention layer of non-doped.
あらかじめトリメチルアルミニムウム(TMAl)のバブラへのキャリアガスの流通を開始しておいた。 It had been initiated the flow of carrier gas into bubbler advance trimethylaluminum Nim um (TMAl). バブリングによって発生したTMAlの蒸気は、拡散防止層の成長工程が始まるまでは、キャリアガスと一緒に除害装置への配管へ流通させ、除害装置を通して系外へ放出した。 TMAl vapor generated by bubbling, until the growth process of the diffusion barrier layer begins to flow along with carrier gas into the piping to the abatement unit and discharged outside the system through the removal device.

炉内の圧力が安定するのを待って、TEGaとTMAlのバルブを切り替え、これらの原料の炉内への供給を開始した。 Waiting for the pressure in the furnace to stabilize, by switching the valve of TEGa and TMAl, feed was started to the furnace. その後、約3分間に渡って成長を行ったあと、TEGaとTMAlの供給を停止し、ノンドープのAl 0.2 Ga 0.8 N拡散防止層の成長を停止した。 Then, after performing growth over about 3 minutes, stops the supply of TEGa and TMAl, it stops the growth of non-doped Al 0.2 Ga 0.8 N diffusion prevention layer. これにより、30Åの膜厚を成すノンドープのAl 0.2 Ga 0.8 N拡散防止層を形成した。 This formed the Al 0.2 Ga 0.8 N diffusion prevention layer of non-doped forming a film thickness of 30 Å.

このノンドープのAl 0.2 Ga 0.8 N拡散防止層上に、MgドープのGaNからなるp型クラッド層を作製した。 This non-doped Al 0.2 Ga 0.8 N diffusion prevention layer, to produce a p-type cladding layer made of Mg-doped GaN.
TEGaとTMAlの供給を停止して、ノンドープのAl 0.2 Ga 0.8 N拡散防止層の成長が終了した後、2分間をかけて、基板の温度を1100℃に上昇した。 By stopping the supply of TEGa and TMAl, after the growth of non-doped Al 0.2 Ga 0.8 N diffusion prevention layer is completed, over a period of 2 minutes, the temperature was increased the substrate to 1100 ° C.. 更に、キャリアガスを水素に変更した。 Furthermore, changing the carrier gas into hydrogen. また、あらかじめビスシクロペンタジエニルマグネシウム(Cp 2 Mg)のバブラへのキャリアガスの流通を開始しておいた。 Furthermore, it had been initiated the flow of carrier gas into bubbler advance biscyclopentadienyl magnesium (Cp 2 Mg). バブリングによって発生したCp 2 Mgの蒸気は、MgドープGaN層の成長工程が始まるまでは、キャリアガスと一緒に除害装置への配管へ流通させ、除害装置を通して系外へ放出した。 Vapor Cp 2 Mg generated by bubbling, until the growth process of Mg-doped GaN layer is started, is circulated together with the carrier gas to the pipe to the abatement unit and discharged outside the system through the removal device.

温度と圧力を変更して炉内の圧力が安定するのを待って、TMGaとCp 2 Mgのバルブを切り替え、これらの原料の炉内への供給を開始した。 Waiting for the pressure inside the furnace is stabilized by changing the temperature and pressure, the switching valve of TMGa and Cp 2 Mg, feed was started to the furnace. Cp 2 Mgを流通させる量は事前に検討してあり、MgドープのGaNからなるp型クラッド層の正孔濃度が8ラ10 17 cm -3となるように調整した。 The amount of circulating Cp 2 Mg is Yes consider in advance was adjusted to the hole concentration in the p-type cladding layer made of Mg-doped GaN is 8 La 10 17 cm -3. その後、約6分間に渡って成長を行ったあと、TMGaとCp 2 Mgの供給を停止し、MgドープのGaN層の成長を停止した。 Then, after performing growth over about 6 minutes, to stop the supply of TMGa and Cp 2 Mg, were stopped the growth of the Mg-doped GaN layer. これにより、0.15μmの膜厚を成すMgドープGaN層が形成された。 Thus, Mg-doped GaN layer forming the film thickness of 0.15μm was formed.

MgドープGaN層の成長を終了した後、誘導加熱式ヒータへの通電を停止して、基板の温度を室温まで20分をかけて降温した。 After completion of the growth of the Mg-doped GaN layer, to stop the current supply to the induction heater, the temperature of the substrate was lowered to room temperature over 20 minutes. 成長温度から300℃までの降温中は、反応炉内のキャリアガスを窒素のみから構成し、容量にして1%のNH 3を流通した。 During cooling from the growth temperature to 300 ° C., the carrier gas in the reactor was constituted only of nitrogen was circulated 1% NH 3 in the capacitance. その後、基板温度が300℃となったのを確認した時点でNH 3の流通を停止し、雰囲気ガスを窒素のみとした。 Then, stop the flow of NH 3 when confirming that the substrate temperature became 300 ° C., and the ambient gas and nitrogen only. 基板温度が室温まで降温したのを確認して、ウェーハを大気中に取り出した。 Substrate temperature was confirmed to have the temperature was lowered to room temperature and was taken out wafer into the atmosphere.

以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。 By the above procedure, was prepared epitaxial wafer having an epitaxial layer structure for a semiconductor light emitting element. ここでMgドープGaN層はp型キャリアを活性化するためのアニール処理を行わなくてもp型を示した。 Here Mg-doped GaN layer exhibited p-type without performing an annealing treatment for activating a p-type carrier.

次いで、上記のサファイア基板上にエピタキシャル層構造が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。 Then, to prepare a light-emitting diode is a kind of semiconductor light-emitting element using the epitaxial wafer epitaxial layer structure is stacked on the sapphire substrate. 作製したウェーハについて、公知のフォトリソグラフィーによってMgドープGaN層の表面上に、表面側から順にチタン、アルミニウム、金を積層した構造を持つp電極ボンディングパッドとそれに接合したAuのみからなる透光性p電極を形成し、p側電極を作製した。 The wafer prepared on the surface of the Mg-doped GaN layer by known photolithography, the titanium from the surface in order, aluminum, translucent p consisting of only Au joined with its p-electrode bonding pad having a structure laminating gold electrodes were formed to prepare a p-side electrode.
更にその後ウェーハにドライエッチングを行い、高SiドープGaN層のn側電極を形成する部分を露出させ、露出した部分にNi、Al、Ti、Auの4層よりなるn電極を作製した。 Thereafter subjected to dry etching to the wafer to expose the part forming the n-side electrode of the high Si-doped GaN layer were prepared Ni, Al, Ti, an n electrode made of four layers of Au on the exposed portion.

このようにしてp側およびn側の電極を形成したウェーハについて、サファイア基板の裏面を100μm厚まで研削し、研削してミラー状の面とした。 Thus the wafer having electrodes formed of p-side and n-side, and grinding the back surface of the sapphire substrate to 100μm thick, was a mirror-like surface by grinding. その後、該ウェーハを350μm角の正方形のチップに切断し、電極が下になるように、サブマウントにボンディングし、サブマウント上の電極端子からリードフレームへ結線してフリップチップ型の発光素子とした。 Thereafter, the wafer was cut into square chips 350μm square, so that the electrodes on the bottom, bonded to the submount, and a flip-chip type light-emitting device by connecting the electrode terminals on the submount to the lead frame . 更に、シリコーン樹脂でほぼ半球形状になるように発光素子を樹脂で封止し、図4に示す砲弾型のLEDランプを作製した。 Further, the light-emitting element to be substantially hemispherical shape with a silicone resin sealed with a resin to produce a bullet-shaped LED lamp shown in FIG.

上記のようにして作製したLEDランプのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける発光波長は380nm、出力値14.0mW、順方向電圧は3.4Vであった。 When a forward current was caused to flow between the p-side and n-side electrode of the LED lamp was prepared as described above, the emission wavelength at a current 20mA is 380 nm, the output value 14.0 mW, the forward voltage is 3.4V met It was.
また、樹脂封止する前のLEDチップに通電した際のチップ表面を光学顕微鏡で観察した所、一面にGaNの深い準位間の発光と思われる黄色発光が観測されたが、その中でサファイア<1−100>方向に線状の発光強度が強い部分が存在する事が観測された。 Further, observation of the chip surface at the time of energizing the LED chip before resin sealing an optical microscope, but yellow light, which seems to be emitting between GaN deep levels was observed on one side, a sapphire in which <1-100> that linear luminous intensity direction there is a strong portion was observed.

(比較例) (Comparative Example)
本比較例では、実施例1とほとんど同じ工程で、ただしサファイア表面が平坦なままであることだけが異なるLEDの作製を行った。 In this comparative example, in much the same process as in Example 1, except only that the sapphire surface remains flat it has been fabricated with different LED.
表面が平坦なサファイア基板を用い、実施例1と同じ方法で成長を行ったLED用エピタキシャルウェーハを用い、実施例1と同様に砲弾型のLEDランプを作製した。 Surface using a flat sapphire substrate, an LED epitaxial wafer was grown in the same manner as in Example 1 to prepare a bullet-shaped LED lamp in the same manner as in Example 1. このLEDランプは、20mA通電で、発光波長380nm、出力値7.8mWであった。 The LED lamp with 20mA energization, emission wavelength 380 nm, was the output value 7.8 mW. 実施例1のLEDランプはこの比較例のLEDランプに対し、1.8倍の出力である事が確認された。 To LED lamp LED lamp of the comparative example of Example 1, it was confirmed that 1.8 times the output.

(実施例2) (Example 2)
本実施例2では、表面を(0001)面とする1μm厚のAlN膜がついたサファイア基板を使用した。 In Example 2, was used sapphire substrate AlN film 1μm thickness to the surface (0001) plane was attached. この基板を還元雰囲気下で1400℃の高温処理する事でAlN表面に六角錘のピットと不定形の凹凸を形成した。 To form pits and amorphous irregularity of hexagonal pyramid on AlN surface by being high temperature treatment of 1400 ° C. The substrate in a reducing atmosphere. ピットの径は0.5〜2μm程度、大きいものはその底面がサファイア基板に達し、六角錘台形となっているものもあった。 Diameter of the pits about 0.5 to 2 [mu] m, greater ones reached its bottom sapphire substrate, were also those a hexagonal truncated cone. ピットや不定形の凹凸が占める面積と平坦部分の面積の比率は概ね1:0.2〜1:4程度であった。 The ratio of the area of ​​the area and the flat portion occupied by the irregularities of the pits or amorphous is approximately 1: 0.2 to 1: was about 4. 六角錘の斜面はAlNの(11−22)面のものと(1−102)面のものの2種類で構成されており、六角錘斜面と基板平面とが成す角度θはそれぞれ58°、43°であった。 Slope of hexagonal pyramid is composed of two kinds of things and (1-102) plane of the (11-22) plane of the AlN, respectively 58 ° and the angle θ formed between the hexagonal pyramid slope and a substrate plane, 43 ° Met.
この様に作製したピット形成AlN膜付きサファイア基板を十分洗浄し、MOCVD装置に投入し、実施例1と同様にしてLED用エピタキシャルウェーハを作製した。 The pit forming AlN film with the sapphire substrate prepared in this manner was thoroughly washed, put into the MOCVD apparatus, to produce an epitaxial wafer for LED in the same manner as in Example 1.

上記の方法で成長を行ったLED用エピタキシャルウェーハを用い、実施例1と同様に砲弾型のLEDランプを作製した。 Using the LED epitaxial wafer was grown by the above method, to prepare a bullet-shaped LED lamp in the same manner as in Example 1. このLEDランプは、20mA通電で、発光波長380nm、出力値12.6mWであった。 The LED lamp with 20mA energization, emission wavelength 380 nm, was the output value 12.6 mW. 比較例に比べ、1.6倍の出力増となった。 Compared with the comparative example became 1.6 times the output increase.

また、上記通電時のLED表面を光学顕微鏡で観察した所、一面にGaNの深い準位間の発光と思われる黄色発光が観測されたが、その中で六角形状に発光強度が強い輝点部分が存在する事が観測された。 Further, observation of the LED surface during the energization by an optical microscope, but yellow light, which seems to be emitting between GaN deep levels was observed on one side, a strong bright spot portion emission intensity in a hexagonal shape in its but it has been observed that exist.

(実施例3) (Example 3)
本実施例3では、表面を(0001)面とするサファイア基板を使用した。 In Example 3, it was used sapphire substrate to the surface (0001) plane. この基板にサファイアの<1−100>方向に平行にライン幅2μm、スペース幅2μmのストライプ状のSiN膜による選択成長用マスクを形成し、十分洗浄した後、MOCVD装置に投入した。 The substrate of sapphire <1-100> parallel to the line width 2 [mu] m in the direction to form a selective growth mask according striped SiN film space width 2 [mu] m, was thoroughly washed and placed in a MOCVD apparatus. そして第1の工程として、高温下でトリメチルアルミニウム(TMAl)の蒸気を含む気体を流通し、第2の工程としてTMAlとアンモニアを流通して断面が三角形形状のストライプ状の窒化アルミニウムを成長させた。 Then as a first step, it flows a gas containing vapor of trimethylaluminum (TMAl) at elevated temperature, cross-section and distributed the TMAl and ammonia as a second step is to grow a striped aluminum nitride triangular shape . さらにその後窒化ガリウム層で平坦化させた上でLED構造を作製した。 Furthermore an LED structure was produced on subsequently was flattened by gallium nitride layer.

上記のAlN層を含む試料の作製は、MOCVD法を用いて以下の手順で行った。 Preparation of samples containing AlN layer above, was carried out in the following steps by MOCVD. まず、サファイア基板を誘導加熱式ヒータのRFコイルの中に設置された石英製の反応炉の中に導入した。 It was first introduced into a quartz reactor installed inside the RF coil of an induction heater sapphire substrate. サファイア基板は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製サセプタ上に載置した。 Sapphire substrate, in a nitrogen gas-substituted glove box and placed on a carbon susceptor for heating. 試料を導入後、窒素ガスを流通して反応炉内をパージした。 After introduction of the sample was purged reactor by flowing of nitrogen gas.
窒素ガスを10分間に渡って流通した後、誘導加熱式ヒータを作動させ、10分をかけて基板温度を600℃に昇温した。 After nitrogen gas was circulated over 10 minutes, to activate the induction heater, and the temperature was raised and the substrate temperature to 600 ° C. over a period of 10 minutes. 基板温度を600℃に保ったまま、水素ガスを流通させながら9分間放置した。 While keeping the substrate temperature at 600 ° C., and allowed to stand for 9 minutes while flowing hydrogen gas. その間に、反応炉に接続された原料であるトリメチルガリウム(TMGa)の入った容器(バブラ)およびトリメチルアルミニウム(TMAl)の入った容器(バブラ)の配管に水素キャリアガスを流通して、バブリングを開始した。 In the meantime, by circulating the hydrogen carrier gas to the pipe vessel containing tri methylation gallium (TMGa) it is connected to the raw material in the reactor (bubbler) and trimethyl aluminum (TMAl) container with liquid (bubbler), the bubbling It was started. 各バブラの温度は、温度を調整するための恒温槽を用いて一定に調整しておいた。 Temperature of each bubbler, had been adjusted to a constant by using a constant temperature bath for adjusting the temperature. バブリングによって発生したTMGaおよびTMAlの蒸気は、成長工程が始まるまでは、キャリアガスと一緒に除害装置への配管へ流通させ、除害装置を通して系外へ放出した。 TMGa and TMAl vapor generated by bubbling, until the growth process begins, is circulated together with the carrier gas to the pipe to the abatement unit and discharged outside the system through the removal device. その後、窒素キャリアガスのバルブを閉として、反応炉内へ水素ガスの供給を開始した。 Thereafter, the valve of the nitrogen carrier gas is closed to initiate the supply of hydrogen gas into the reaction furnace.

キャリアガスの切り替え後、基板の温度を1150℃に昇温させた。 After switching of the carrier gas was raised the temperature of the substrate to 1150 ° C.. 1150℃で温度が安定したのを確認した後、TMAlの配管のバルブを切り替え、TMAlの蒸気を含む気体を反応炉内へ供給した。 After the temperature was confirmed that the stable at 1150 ° C., by switching the valve of TMAl piping was fed gas containing the vapor of TMAl into the reaction furnace. この際、反応炉の壁面や天板に付着した付着物の分解により、TMAlと同時に少量の窒素が基板へ供給されたと考えている。 At this time, the decomposition of deposits adhering to the wall surface and the top plate of the reactor, TMAl simultaneously a small amount of nitrogen is believed to have been supplied to the substrate. 9分間の処理の後、TMAlの配管のバルブを同時に切り替え、TMAlの蒸気を含む気体を反応炉内へ供給を停止し、そのまま3分間保持した。 After treatment of 9 minutes, at the same time to switch the valve TMAl piping stops supplying the gas containing the vapor of TMAl into the reaction furnace, and held for 3 minutes.

3分間のアニールの後、アンモニアガスの配管のバルブを切り替え、炉内にアンモニアガスの供給を開始した。 After 3 minutes anneal, switching the valve of the ammonia gas piping, feed was started of the ammonia gas into the furnace. そのまま4分間アンモニアを流通させた。 As it was passed through a 4 minutes ammonia. その間に、TMAlの配管の流量調整器の流量を調節した。 Meanwhile, to adjust the flow rate of the flow regulator of the piping TMAl. 4分の後、TMAlのバルブを切り替えてTMAlの炉内への供給を開始し、AlNの成長を開始した。 After 4 minutes, by switching the valve TMAl starting the supply into the furnace of TMAl, to initiate growth of AlN.
約3時間に渡ってAlN層の成長を行った。 It went the growth of the AlN layer over a period of about 3 hours. この段階で取り出した実験ではストライプ状に表出したサファイア面上に頂点を持つ、断面が三角形のAlNが成長されていた。 Experiments taken out at this stage with a vertex on the sapphire surface exposed in a stripe shape, cross-section has been grown AlN triangle. この段階でSiNマスクはAlNで埋め込まれていた。 SiN mask at this stage were embedded in AlN. この斜面はAlNの(1−102)面であり、基板平面とのなす角は43°である。 The slope is (1-102) plane of the AlN, the angle between the substrate plane is 43 °. このあと、TMAlの配管のバルブを切り替え、原料の反応炉への供給を終了して成長を停止した。 After this, switch the valve of TMAl of the pipe, to stop the growth to end the supply of the raw material to the reaction furnace.

AlN層の成長を終了した後、引き続きGaN層の成長を行った。 After completion of the growth of the AlN layer and subsequently carried out the growth of the GaN layer. 3時間の成長でGaN層の成長表面を平坦化させ、n型層、発光層、p型層を順次積層しLED用エピタキシャルウェーハを作製した。 To flatten the growth surface of the GaN layer growth of 3 hours, n-type layer, light emitting layer, to prepare a sequentially stacked epitaxial wafer for LED the p-type layer.

上記の方法で成長を行ったLED用エピタキシャルウェーハを用い、実施例1と同様に砲弾型のLEDランプを作製した。 Using the LED epitaxial wafer was grown by the above method, to prepare a bullet-shaped LED lamp in the same manner as in Example 1. このLEDランプは、20mA通電で、発光波長380nm、出力値14.8mWであった。 The LED lamp with 20mA energization, emission wavelength 380 nm, was the output value 14.8MW. 比較例に比べ、1.9倍の出力となった。 Compared with the comparative example became 1.9 times the output.

また、上記通電時のLED表面(サファイア面)を光学顕微鏡で観察した所、一面にGaNの深い準位間の発光と思われる黄色発光が観測されたが、その中でストライプ状に発光強度が強く太い輝線部分と弱く細い暗線部分が観測された。 Further, observation of the surface of the LED during the energizing (sapphire surface) with an optical microscope, but yellow light, which seems to be emitting between GaN deep level on one surface was observed, the emission intensity in stripes within which strongly thick bright line portion and a weak thin dark line portion was observed.

本発明のLEDランプに使用される発光素子は光取り出し効率が最大2倍程度増加するので、LEDランプの発光出力、電光変換効率ともに最大ほぼ2倍程度向上させる事ができ、エネルギー消費効率を高めたLEDランプとして利用される。 Since the light emitting element used in the LED lamp of the present invention is the light extraction efficiency is increased about two times the maximum light emission output of the LED lamps, can be improved up to approximately about two times in both optic converter efficiency, increase energy consumption efficiency It is used as an LED lamp.

光学シミュレーションに使用したGaN層を積層したサファイア基板で、基板表面に傾斜角45°の側面を有する凹凸構造をストライプ状に設けた状態の模式図。 Sapphire substrate formed by laminating GaN layer used in the optical simulation, schematic view of a state in which a concavo-convex structure having a side surface inclination angle 45 ° to the substrate surface in a stripe pattern. 本発明に係わる半導体発光素子の構造の一例を示す模式図。 Schematic view showing an example of a structure of a semiconductor light-emitting device according to the present invention. 本発明における基板等に設けられる凹凸構造の代表例の模式図。 Schematic diagram of a typical example of the concavo-convex structure provided on a substrate or the like in the present invention. フリップチップ型発光素子を樹脂で封止した砲弾型LEDランプの模式図。 Schematic view of a sealed shell type LED lamp flip chip type light emitting device with a resin.

符号の説明 DESCRIPTION OF SYMBOLS

1 基板 2 ストライプ状の凹凸 3 半導体層 4 n型半導体層 5 発光層 6 p型半導体層 θ 基板面に対する凹凸の傾斜側面の角度 31 樹脂 32 基板 33 半導体層 34 サブマウント 35 マウントカップ 1 substrate 2 stripe-shaped concave-convex third semiconductor layer 4 n-type semiconductor layer 5 light-emitting layer 6 p-type semiconductor layer θ angle 31 resin of the inclined side surface of the concave-convex with respect to the substrate surface 32 substrate 33 semiconductor layer 34 submount 35 mounts cup

Claims (4)

  1. 基板と、発光層を含む半導体層とを有する発光層を、樹脂で封止したLEDランプにおいて、発光素子は、基板とこれに積層されている半導体層の屈折率が異なり、該基板の半導体層を積層する面に傾斜側面を有する凹凸を形成させ、該傾斜側面の基板面に対する角度θを30°<θ<60°とし、該発光素子をシリコーン樹脂で封止したことを特徴とするLEDランプ。 A substrate, a light-emitting layer and a semiconductor layer including a light emitting layer, the LED lamp sealed with a resin, the light emitting device, different refractive index of the semiconductor layer stacked substrate and to the semiconductor layer of the substrate to form irregularities having an inclined side surface on the surface of laminating, LED lamp and the inclined 30 ° angle theta with respect to the substrate surface of the side <θ <60 °, characterized in that the light-emitting element is sealed with a silicone resin .
  2. 発光素子を、電極が下になるようにフリップチップ型に樹脂で封止したことを特徴とする請求項1に記載のLEDランプ。 LED lamp according to claim 1, characterized in that the light-emitting element, the electrode is sealed with a resin to a flip-chip type such that the bottom.
  3. 基板がサファイア(Al 23 )であり、半導体層がAl x GayIn1−x−yN(0≦x≦1、0≦y≦1)である請求項1または2に記載の発光素子。 Substrate is a sapphire (Al 2 O 3), the semiconductor layer is Al x GayIn1-x-yN ( 0 ≦ x ≦ 1,0 ≦ y ≦ 1) light-emitting device according to claim 1 or 2.
  4. サファイアからなる基板の裏面がミラー状であることを特徴とする請求項3に記載のLEDランプ。 LED lamp according to claim 3, wherein the back surface of the substrate made of sapphire is mirror-like.
JP2008213855A 2008-08-22 2008-08-22 Led lamp Pending JP2008277871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213855A JP2008277871A (en) 2008-08-22 2008-08-22 Led lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213855A JP2008277871A (en) 2008-08-22 2008-08-22 Led lamp

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002369092 Division

Publications (1)

Publication Number Publication Date
JP2008277871A true true JP2008277871A (en) 2008-11-13

Family

ID=40055362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213855A Pending JP2008277871A (en) 2008-08-22 2008-08-22 Led lamp

Country Status (1)

Country Link
JP (1) JP2008277871A (en)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222763A (en) * 1995-02-16 1996-08-30 Sharp Corp Semiconductor light emitting element
JPH09107123A (en) * 1995-08-10 1997-04-22 Hewlett Packard Co <Hp> Light emitting diode
JPH11274567A (en) * 1998-03-26 1999-10-08 Showa Denko Kk Method for forming electrode of semiconductor element
JPH11274568A (en) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Led and led-assembling method
WO2001041225A2 (en) * 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
JP2002009347A (en) * 2000-06-26 2002-01-11 Kanto Kasei Kogyo Kk Led light source and its manufacturing method
JP2002164296A (en) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd Semiconductor substrate and method of manufacturing the same
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2002319712A (en) * 2001-04-23 2002-10-31 Toyoda Gosei Co Ltd Semiconductor light-emitting device
JP2003133587A (en) * 2001-10-29 2003-05-09 Kyocera Corp Light emitting diode
JP2003197961A (en) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element
JP2003318441A (en) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2008288617A (en) * 2008-08-22 2008-11-27 Showa Denko Kk Light emitting diode lamp

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222763A (en) * 1995-02-16 1996-08-30 Sharp Corp Semiconductor light emitting element
JPH09107123A (en) * 1995-08-10 1997-04-22 Hewlett Packard Co <Hp> Light emitting diode
JPH11274568A (en) * 1998-02-19 1999-10-08 Hewlett Packard Co <Hp> Led and led-assembling method
JPH11274567A (en) * 1998-03-26 1999-10-08 Showa Denko Kk Method for forming electrode of semiconductor element
WO2001041225A2 (en) * 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
JP2002009347A (en) * 2000-06-26 2002-01-11 Kanto Kasei Kogyo Kk Led light source and its manufacturing method
JP2002164296A (en) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd Semiconductor substrate and method of manufacturing the same
JP2002280611A (en) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd Semiconductor light-emitting element
JP2002319712A (en) * 2001-04-23 2002-10-31 Toyoda Gosei Co Ltd Semiconductor light-emitting device
JP2003318441A (en) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2003133587A (en) * 2001-10-29 2003-05-09 Kyocera Corp Light emitting diode
JP2003197961A (en) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor light emitting element
JP2008288617A (en) * 2008-08-22 2008-11-27 Showa Denko Kk Light emitting diode lamp

Similar Documents

Publication Publication Date Title
US20110062479A1 (en) Method of manufacturing group-iii nitride semiconductor light-emitting device, and group-iii nitride semiconductor light-emitting device, and lamp
US20090146170A1 (en) High light extraction efficiency nitride based light emitting diode by surface roughening
Nakamura et al. High-brightness InGaN blue, green and yellow light-emitting diodes with quantum well structures
US20110198560A1 (en) SUBSTRATE FOR EPITAXIAL GROWTH, PROCESS FOR MANUFACTURING GaN-BASED SEMICONDUCTOR FILM, GaN-BASED SEMICONDUCTOR FILM, PROCESS FOR MANUFACTURING GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
US20110233581A1 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US20020155712A1 (en) Method of fabricating group-III nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
Kim et al. Two-step growth of high quality GaN using V/III ratio variation in the initial growth stage
Lee et al. Comparison of InGaN-based LEDs grown on conventional sapphire and cone-shape-patterned sapphire substrate
JP2000091253A (en) Method of producing gallium nitride based compound semiconductor
JP2003332618A (en) Semiconductor light emitting element
US20070080369A1 (en) Group III nitride semiconductor stacked structure and production method thereof
JP2003069075A (en) Gallium nitride compound semiconductor device
US20090098677A1 (en) Group iii-v nitride-based semiconductor substrate, group iii-v nitride-based device and method of fabricating the same
US20110017976A1 (en) Ultraviolet light emitting diode/laser diode with nested superlattice
JP2007019318A (en) Semiconductor light emitting element, method for manufacturing substrate therefor, and method for manufacturing the same
US20070241352A1 (en) Group III Nitride Semiconductor Light Emitting Device
JP2008117922A (en) Semiconductor light-emitting element, and its manufacturing method
JPH10145000A (en) Nitride semiconductor element and its manufacture
JP2000232238A (en) Nitride semiconductor light-emitting element and manufacture thereof
US7042150B2 (en) Light-emitting device, method of fabricating the device, and LED lamp using the device
JP2001160627A (en) Group iii nitride compound semiconductor light emitting element
CN1498427A (en) Semiconductor light-emitting device
US20100320440A1 (en) Deep ultraviolet light emitting device and method for fabricating same
JP2004200431A (en) Nitride semiconductor light emitting device and its manufacturing method
US20110024722A1 (en) Optical devices featuring nonpolar textured semiconductor layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101012

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110408