KR100800676B1 - 반도체소자의 박막 증착 형성 방법 - Google Patents
반도체소자의 박막 증착 형성 방법 Download PDFInfo
- Publication number
- KR100800676B1 KR100800676B1 KR1020060122081A KR20060122081A KR100800676B1 KR 100800676 B1 KR100800676 B1 KR 100800676B1 KR 1020060122081 A KR1020060122081 A KR 1020060122081A KR 20060122081 A KR20060122081 A KR 20060122081A KR 100800676 B1 KR100800676 B1 KR 100800676B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film deposition
- semiconductor device
- vertical furnace
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000008021 deposition Effects 0.000 title description 2
- 238000000427 thin-film deposition Methods 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims description 29
- 239000012495 reaction gas Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000007736 thin film deposition technique Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 24
- 230000008569 process Effects 0.000 abstract description 20
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 235000019270 ammonium chloride Nutrition 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010909 process residue Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Abstract
본 발명은 반도체소자의 박막 증착 형성 방법에 관한 것으로서, 웨이퍼를 적재한 보트를 종형로의 내부로 로딩하는 단계와, 종형로의 내부로 반응가스를 공급하여 박막 증착이 이루어지는 단계와, 박막 증착이 완료된 상태에서 종형로의 상부측과 하부측의 온도 편차를 두어 열처리가 진행되는 단계와, 보트가 언로딩되는 단계를 포함한다. 따라서 본 발명은, 저압의 화학기상증착 공정에서 종형로의 상, 하부 온도차를 역전시킬 수 있는 열처리 공정을 추가함으로써, 웨이퍼에 동일 두께의 박막을 형성시키기 위하여 발생되는 종형로의 상, 하부 온도 편차에 의한 문턱전압의 차이를 해소할 수 있는 효과를 가지고 있다.
화학기상증착, 종형로, 박막 증착, 열처리
Description
도 1은 반도체 소자 제조용 종형로를 도시한 도면이고,
도 2는 본 발명의 실시예에 따른 반도체소자의 박막 증착 형성 방법의 공정도이고,
도 3a 및 도 3b는 반도체소자의 박막 증착 형성 방법에 따라서 종래와 본 발명을 대비하여 온도 변화를 도시한 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 종형로 110 : 본체
120 : 히팅유닛 122 : 온도제어부
130 : 보트 140 : 플랜지
142 : 반응가스 공급구 144 : 배기구
150 : 로드락챔버
본 발명은 반도체소자의 박막 증착 형성 방법에 관한 것으로서, 보다 상세하 게는 반도체 소자 제조형 종형로에서 상, 하부의 온도차에 의하여 발생되는 문턱전압의 변동 현상을 해결하기 위한 반도체소자의 박막 증착 형성 방법에 관한 것이다.
일반적으로, 반도체 제조공정에서 집적 회로를 구성하는 단위 소자들은 반도체 웨이퍼 상에 사진, 확산, 식각, 증착 등의 공정이 반복적으로 이루어져 반도체소자로 제조된다.
이러한 여러 가지 공정 중에서 웨이퍼 산화막을 성장시키거나 전기적인 특성을 갖게 하기 위하여 붕소나 인 등의 불순물 활성화 및 안정화시키기 위해 박막을 증착 공정을 진행한다.
박막 증착공정은 웨이퍼 상에 소정 두께의 박막을 형성 또는 증착하는 공정으로 박막증착방법에 따라 크게 물리기상증착과 화학기상증착으로 나누어진다. 이때, 화학기상증착은 기체 상태의 화합물을 분해한 다음 소정 화학적 반응에 의해 웨이퍼상에 일정 두께의 박막을 증착하는 방법으로 최근에 널리 사용되고 있다.
이러한 화학기상증착은 다시 박막을 증착시키기 위해서 화학 반응이 발생되는 조건에 따라 대기압에서 화학기상증착이 이루어지는 AP CVD(Atmospheric Pressure Chemical Vapor Deposition)와, 저압에서 화학기상증착이 이루어지는 LP CVD(Low Pressure Chemical Vapor Deposition) 및, 저압상태에서 플라즈마에 의해 화학기상증착이 이루어지는 PE CVD(Plasma Enhanced Chemical Vapor Deposition) 등으로 나누어진다.
여기서, LP CVD 공정 중에서 웨이퍼 상에 유전상수 및 밀도가 높은 무결 정(Amorphous)상태의 절연막으로 실리콘의 PN접합 표면을 안정화하기 위해 질화실리콘(Si₃N₄)막을 형성하는 나이트 라이드(Nitride)공정은 주로 1회에 다수의 웨이퍼를 처리할 수 있는 배치 타입의 종형로가 주로 사용되는 바, 이하에서는 종래 반도체 소자 제조용 종형로의 일예를 도 1을 통하여 구체적으로 설명하면 다음과 같다.
종형로(100)는 외관을 형성하며 하단이 개방된 본체(110)와, 본체(110)의 내부를 가열하는 히팅유닛(120)과, 본체(110)의 내부에 로딩되며 다수의 웨이퍼(W)가 적재된 보트(130)로 구성되고, 본체(110)의 개방된 하단에는 플랜지(140)를 매개로 보트(130)의 대기공간이 되는 로드락챔버(150)가 결합된다.
또, 플랜지(140)에는 일측에 반응가스 공급구(142)가 형성되고 타측에 배기구(144)가 설치된다.
이러한 구성에 의해 본체(110)의 내부에 웨이퍼(W)가 적재된 보트(130)가 인입되면 히팅유닛(120)에 의해 본체(110)의 내부가 가열되고, 플랜지(140)의 일측에 형성된 반응가스 공급구(142)를 통해 반응가스가 공급되어 공정을 진행한다.
여기서, 종형로에서 진행되는 나이트 라이드 공정은, 디클로로실란(Dichlorosilane : 3SiH2Cl₂)과 암모니아(Ammonia : 10NH₃)를 반응시켜 실리콘 나이트라이드(Silicon Nitride : Si3N₄)와 암모늄 클로라이드(Ammonium chloride : 6NH₄Cl)와 수소(Hydrogen : 6H₂)가 생성되는 것으로서, 디클로로실란은 웨이퍼에 막질로 성장된다.
한편, 종형로(100)의 구조에서는, 본체(110)의 하부에 위치되어 있는 반응가 스 공급부(142)로부터 가스가 플로우 되기 때문에 히팅유닛(120)을 통하여 본체(110)의 내부 온도가 같을 경우, 가스 공급이 충분한 보트(130)의 하부 웨이퍼는 상부측의 웨이퍼 보다 박막 형성 속도가 빠르게 된다.
이러한 이유 때문에, 웨이퍼에 동일 박막을 형성시키기 위한 방법으로서, 히팅유닛(120)의 온도제어부(122)를 통하여 온도 제어가 상부와 하부에서 이루어지게 하였으며, 이때, 상부측의 온도를 하부의 온도 보다 높게 제어하여 상, 하부의 박막 형성 속도를 동일하게 관리하였다.
그런데, 동일한 박막 두께를 얻기 위하여 본체(110)의 상, 하부 온도 편차가 대략 20℃ 정도 됨으로써, 트랜지스터의 LDD 영역이 형성된 이후에 진행하는 측벽 박막의 경우 소자의 문턱전압 등 중요 트랜지스터 요소의 차이를 유발하여 제품의 품질에 악영향을 미치게 된다. 특히, 온도에 민감하게 확산되는 붕소가 도핑된 PMOS의 경우 더욱 심각한 문제가 되며, 온도가 높은 상부에서 진행된 웨이퍼는 채널의 길이가 짧아지므로 문턱전압이 낮아지게 되는 문제점이 발생한다.
본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 저압의 화학기상증착 공정에서 종형로의 상, 하부 온도차를 역전시킬 수 있는 열처리 공정을 추가함으로써, 웨이퍼에 동일 두께의 박막을 형성시키기 위하여 발생되는 종형로의 상, 하부 온도 편차에 의한 문턱전압의 차이를 해소할 수 있는 반도체소자의 박막 증착 형성 방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은, 반도체소자의 박막 증착 형성 방법에 있어서, 웨이퍼를 적재한 보트를 종형로의 내부로 로딩하는 단계와, 종형로의 내부로 반응가스를 공급하여 박막 증착이 이루어지는 단계와, 박막 증착이 완료된 상태에서 종형로의 상부측과 하부측의 온도 편차를 두어 열처리가 진행되는 단계와, 보트가 언로딩되는 단계를 포함하는 반도체소자의 박막 증착 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 참조하여 구체적으로 설명한다.
도 2는 본 발명의 실시예에 따른 반도체소자의 박막 증착 형성 방법의 공정도이다.
도 2에서와 같이 반도체소자의 박막 증착 형성 방법의 공정도에 따르면, 웨이퍼를 적재한 보트를 종형로의 내부로 로딩하는 단계(200)와, 종형로의 내부로 반응가스를 공급하여 박막 증착이 이루어지는 단계(210)와, 박막 증착이 완료된 상태에서 종형로의 상부측과 하부측의 온도 편차를 두어 열처리가 진행되는 단계(220)와, 보트가 언로딩되는 단계(230)를 포함한다.
그리고 위의 열처리 진행 단계(220)에서, 종형로의 상부측과 하부측에서 각각 온도제어가 가능하도록 설치된 온도제어부를 통하여 종형로의 상부측 온도가 하부측의 온도 보다 낮게 제어되어 열처리가 진행된다.
또한, 열처리 진행 시에는 비활성 가스가 사용되며, 바람직하게는 웨이퍼에 박막 성장이 일어나지 않는 질소가 사용된다.
더욱이, 열처리 진행은, 박막 증착 단계의 소요 시간과 동일한 시간으로 이루어지는 것이 바람직하다.
이하 첨부된 도 1을 다시 참고하여 본 발명의 실시 예에 따른 반도체소자의 박막 증착 형성 방법을 상세하게 설명하면 다음과 같다.
반도체 소자 제조용 종형로(100)는 크게, 돔형 외관을 형성하며 하측이 개방된 본체(110)와, 본체(110)의 하측에 설치되어 웨이퍼(W)가 적재된 보트(130)를 대기시키는 대기공간을 갖는 로드락챔버(150)와, 본체(110)와 로드락챔버(150) 사이에 설치되는 플랜지(140)로 구성된다.
본체(110)의 내부에는 보트(130)가 인입되고 반응가스가 공급되어 공정이 진행되는 반응공간(C)이 형성된 이너튜브(112)와, 이너튜브(112)의 외측에 설치된 아우터튜브(114)와, 아우터튜브(114)의 외측에 설치되어 반응공간(C)을 가열하는 히팅유닛(120)이 설치된다.
플렌지(140)는 상측이 본체(110)에 결합되고, 하측은 로드락챔버(150)와 결합되는 것으로서, 일측에는 공정에 사용되는 반응가스를 공급하는 반응가스 공급구(142)가 형성되고, 타측에는 공정이 끝난 후 반응공간(C)에 잔존하는 공정잔여물을 배출시키는 배기구(144)가 형성된다.
한편, 히팅유닛(120)의 상, 하부측에는 상, 하부 각각의 온도를 제어할 수 있는 온도제어부(122)가 포함된다.
따라서, 작용은, 본체(110)의 하측과 로드락챔버(150)의 사이가 개방되면, 다수의 웨이퍼(W)가 적재된 보트(130)가 승강수단(미도시)에 의해 본체(110)의 반응공간(C)으로 로딩된다.
보트(130)의 로딩과 동시에 본체(110)는 실링되어 진공 상태로 유지된다.
다음, 아우터튜브(114)의 외측에 설치된 히팅유닛(120)에 의해 반응공간(C)이 가열되어 소정의 온도로 유지되면, 플랜지(140)의 일측에 형성된 반응가스 공급구(142)를 통해 반응가스가 공급되어 웨이퍼(W) 상에 박막 증착 공정을 진행한다.
이때, 히팅유닛(120)의 온도제어부(122)를 통하여 상부측의 온도를 하부의 온도 보다 높게 제어하게 되며, 바람직하게 그 온도 편차는 대략 20℃ 정도가 된다.(도 3a의 그래프 참고)
다음과 같이 박막 증착이 완료된 상태에서는, 반응공간(C)의 상, 하부 온도 편차로 인하여 보트(130)에 적재된 웨이퍼의 문턱전압에 차이를 보이기 때문에 이를 해소하기 위하여 본원 발명의 특징에 따른 열처리 단계를 한 번 더 실시하게 된다.
이 열처리 단계(220)는 도 3b의 그래프에서와 같이, 각각의 온도제어부(122)를 통하여 반응공간(C)의 상부측 온도가 하부측의 온도 보다 낮게 제어되어 열처리가 진행된다. 즉, 박막 증착 단계(210)에서 진행되던 온도를 역전시킨 상태로 하여 열처리가 진행되며, 바람직하게 질소의 비활성 가스가 사용되고, 열처리 진행은 박막 증착 단계의 소요 시간과 동일한 시간으로 이루어지는 진다.
이러한 열처리 단계(220)를 거치면서 웨이퍼는 문턱전압의 차이가 해소되어 트랜지스터 특성의 차이가 감소되는 등 품질 향상에 영향을 미치게 된다.
그리고 열처리 단계(220)를 거친 보트(130)는 로드락 챔버(150)로 언로딩되어 공정을 마치게 된다.
이상에서 설명한 것은 본 발명에 따른 반도체소자의 박막 증착 형성 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체소자의 방막증착 형성 방법은, 저압의 화학기상증착 공정에서 종형로의 상, 하부 온도차를 역전시킬 수 있는 열처리 공정을 추가함으로써, 웨이퍼에 동일 두께의 박막을 형성시키기 위하여 발생되는 종형로의 상, 하부 온도 편차에 의한 문턱전압의 차이를 해소할 수 있는 효과를 가지고 있다.
Claims (4)
- 반도체소자의 박막 증착 형성 방법에 있어서,웨이퍼를 적재한 보트를 종형로의 내부로 로딩하는 단계와,상기 종형로의 내부로 반응가스를 공급하여 박막 증착이 이루어지는 단계와,상기 박막 증착이 완료된 상태에서 상기 종형로의 상부측과 하부측의 온도 편차를 두어 열처리가 진행되는 단계와,상기 보트가 언로딩되는 단계,를 포함하는 반도체소자의 박막 증착 형성 방법.
- 제 1 항에 있어서,상기 열처리 진행 단계에서,상기 종형로의 상부측과 하부측에서 각각 온도제어가 가능하도록 설치된 온도제어부를 통하여 상기 종형로의 상부측 온도가 하부측의 온도 보다 낮게 제어되어 열처리가 진행되는 것을 특징으로 하는 반도체소자의 박막 증착 형성 방법.
- 제 1 항에 있어서,상기 열처리 진행 시에는 비활성 가스가 사용되는 것을 특징으로 하는 반도체소자의 박막 증착 형성 방법.
- 제 1 항에 있어서,상기 열처리 진행은, 상기 박막 증착 단계의 소요 시간과 동일한 시간으로 이루어지는 것을 특징으로 하는 반도체소자의 박막 증착 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060122081A KR100800676B1 (ko) | 2006-12-05 | 2006-12-05 | 반도체소자의 박막 증착 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060122081A KR100800676B1 (ko) | 2006-12-05 | 2006-12-05 | 반도체소자의 박막 증착 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100800676B1 true KR100800676B1 (ko) | 2008-02-01 |
Family
ID=39342255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060122081A KR100800676B1 (ko) | 2006-12-05 | 2006-12-05 | 반도체소자의 박막 증착 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100800676B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990016936A (ko) * | 1997-08-20 | 1999-03-15 | 구본준 | 반도체 화학기상증착장치 |
| KR20030005692A (ko) * | 2001-07-10 | 2003-01-23 | 삼성전자 주식회사 | 반도체 제조용 종형의 저압화학기상증착 장치 |
-
2006
- 2006-12-05 KR KR1020060122081A patent/KR100800676B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990016936A (ko) * | 1997-08-20 | 1999-03-15 | 구본준 | 반도체 화학기상증착장치 |
| KR20030005692A (ko) * | 2001-07-10 | 2003-01-23 | 삼성전자 주식회사 | 반도체 제조용 종형의 저압화학기상증착 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100944833B1 (ko) | 성막 장치, 성막 방법 및 기억 매체 | |
| JP5158068B2 (ja) | 縦型熱処理装置及び熱処理方法 | |
| KR101291957B1 (ko) | 성막 장치, 그 운전 방법 및 상기 방법의 실행을 위한 기억 매체 | |
| JP2001237243A (ja) | インシチュ誘電体スタックの製造方法及びそのプロセス | |
| US20190198331A1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transistory computer-readable recording medium | |
| TW201945574A (zh) | 半導體裝置之製造方法、基板處理裝置及記錄媒體 | |
| JP2018107182A (ja) | 基板処理装置および基板処理方法、ならびに基板処理システム | |
| US20140242810A1 (en) | Substrate processing apparatus and method of supplying and exhausting gas | |
| WO2014192870A1 (ja) | 基板処理装置、半導体装置の製造方法および基板処理方法 | |
| US20050170617A1 (en) | Film formation method and apparatus for semiconductor process | |
| KR101579504B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 | |
| US8790463B2 (en) | Substrate processing apparatus and semiconductor device producing method | |
| US8012885B2 (en) | Manufacturing method of semiconductor device | |
| KR20010110291A (ko) | 기판처리방법 | |
| US10818476B2 (en) | Substrate processing apparatus | |
| JP7317079B2 (ja) | 薄膜形成方法及び装置 | |
| KR100800676B1 (ko) | 반도체소자의 박막 증착 형성 방법 | |
| US20150064908A1 (en) | Substrate processing apparatus, method for processing substrate and method for manufacturing semiconductor device | |
| JP4553227B2 (ja) | 熱処理方法 | |
| JP2006351582A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| WO2013052145A1 (en) | In-situ hydroxylation apparatus | |
| US20090114146A1 (en) | Method for Manufacturing Semiconductor Device and Substrate Processing Apparatus | |
| JP4218360B2 (ja) | 熱処理装置及び熱処理方法 | |
| US20080081112A1 (en) | Batch reaction chamber employing separate zones for radiant heating and resistive heating | |
| US7871937B2 (en) | Process and apparatus for treating wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101222 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |