KR100793271B1 - Method for building map data for probing tester, and method for testing semiconductor chip using the same - Google Patents

Method for building map data for probing tester, and method for testing semiconductor chip using the same Download PDF

Info

Publication number
KR100793271B1
KR100793271B1 KR1020060132987A KR20060132987A KR100793271B1 KR 100793271 B1 KR100793271 B1 KR 100793271B1 KR 1020060132987 A KR1020060132987 A KR 1020060132987A KR 20060132987 A KR20060132987 A KR 20060132987A KR 100793271 B1 KR100793271 B1 KR 100793271B1
Authority
KR
South Korea
Prior art keywords
chip
virtual
semiconductor
map data
chips
Prior art date
Application number
KR1020060132987A
Other languages
Korean (ko)
Inventor
김동일
강경용
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020060132987A priority Critical patent/KR100793271B1/en
Priority to PCT/KR2007/006395 priority patent/WO2008078882A1/en
Priority to TW96149169A priority patent/TWI354799B/en
Application granted granted Critical
Publication of KR100793271B1 publication Critical patent/KR100793271B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604—Display of error information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

A method for preparing map data for a probing test is provided to shorten an interval of test time by enabling testing of every semiconductor chip on a wafer by only one test process wherein the semiconductor chips are different in size and are installed at irregular intervals. A plurality of semiconductor chips formed on a wafer are grounded into N groups to have uniform sizes and intervals wherein each group has N virtual chips(S100). Basic map data is prepared with respect to the N virtual chips(S300). Each chip matrix is prepared with respect to the plurality of semiconductor chips included in each virtual chip(S400). Chip address information is given to every semiconductor chip in the virtual chip, and chip interval information is given to every semiconductor chip in the virtual chip(S500). The N chip matrixes with respect to the N virtual chips are added to the basic map data to complete map data(S600).

Description

프로빙 검사장치용 맵 데이터 작성 방법, 및 이를 이용한 반도체 칩 검사 방법{Method for building map data for probing tester, and method for testing semiconductor chip using the same}Method for building map data for probing inspection apparatus and method for testing semiconductor chip using same {Method for building map data for probing tester, and method for testing semiconductor chip using the same}

도 1은 반도체 칩간 거리가 일정하게 형성된 웨이퍼의 일례를 보여주는 개략도이다. 1 is a schematic view showing an example of a wafer in which a distance between semiconductor chips is formed uniformly.

도 2는 반도체 칩간 거리가 상이하게 형성된 웨이퍼의 일례를 보여주는 개략도이다. 2 is a schematic view showing an example of a wafer in which distances between semiconductor chips are formed differently.

도 3은 종래의 반도체 칩 검사 방법에 의한 도 2의 웨이퍼 상의 반도체 칩을 검사하는 모습을 보여준다. 3 shows a state of inspecting a semiconductor chip on the wafer of FIG. 2 by a conventional semiconductor chip inspection method.

도 4a 내지 도 4c는 종래의 반도체 칩 검사 방법에 따라 도 2의 웨이퍼상의 반도체 칩을 검사하는 각 단계를 보여준다. 4A-4C show each step of inspecting a semiconductor chip on the wafer of FIG. 2 according to a conventional semiconductor chip inspection method.

도 5는 본 발명의 한 실시예에 따른 반도체 칩 검사 방법을 개략적으로 보여주는 순서도이다. 5 is a flowchart schematically illustrating a method for inspecting a semiconductor chip according to an embodiment of the present invention.

도 6은 본 발명의 한 실시예에 따라 작성된 프로빙 검사 장치용 맵 데이터에 부가되는 칩 매트릭스의 일례이다. 6 is an example of a chip matrix added to map data for a probing inspection apparatus created according to an embodiment of the present invention.

도 7은 본 발명의 한 실시예에 따른 반도체 칩 검사 방법에서 하나의 가상 칩 내부의 각 반도체 칩을 검사하는 모습을 보여준다. FIG. 7 illustrates a method of inspecting each semiconductor chip in one virtual chip in the semiconductor chip test method according to an exemplary embodiment of the present disclosure.

도 8은 본 발명의 한 실시예에 따른 반도체 칩 검사 방법에 따라 도 2의 웨이퍼상의 반도체 칩을 검사하는 모습을 보여준다. 8 is a view illustrating a test of a semiconductor chip on a wafer of FIG. 2 according to a semiconductor chip test method according to an exemplary embodiment of the present disclosure.

본 발명은 프로빙 검사장치용 맵 데이터 작성 방법, 및 이를 이용한 반도체 칩 검사 방법에 관한 것이다. 구체적으로 본 발명은 웨이퍼 상에 형성된 반도체 칩간의 간격이 상이한 경우의 웨이퍼에 대하여 맵 데이터를 작성하는 방법 및 작성된 맵 데이터를 이용하여 웨이퍼상의 반도체 칩을 검사하는 방법에 관한 것이다. The present invention relates to a map data generation method for a probing inspection device, and a semiconductor chip inspection method using the same. More specifically, the present invention relates to a method of creating map data for a wafer when the gap between semiconductor chips formed on the wafer is different and a method of inspecting a semiconductor chip on a wafer using the created map data.

일반적으로 반도체 칩을 제조하는 과정은 여러 단계로 구성되는데, 최종 반도체 칩의 조립 단계를 위해서는 웨이퍼에 형성된 반도체 칩들 중에서 불량 칩을 제외한 양품 칩만을 선택해야 한다. 따라서 웨이퍼 상에 형성된 반도체 칩들의 양부를 선별하는 것이 중요해 진다. 이때, 웨이퍼상에 형성된 반도체 칩에 프로브를 접촉시켜 그 양부를 테스트하는 프로빙 검사장치가 널리 이용된다. In general, the process of manufacturing a semiconductor chip is composed of several steps. For the assembly step of the final semiconductor chip, only good chips excluding defective chips should be selected from the semiconductor chips formed on the wafer. Therefore, it becomes important to select the quality of the semiconductor chips formed on the wafer. At this time, the probing inspection apparatus for contacting the probe to the semiconductor chip formed on the wafer to test the quality thereof is widely used.

이러한 프로빙 검사장치에 의한 반도체 칩의 검사를 위해서는 프로브를 웨이퍼상에 형성된 반도체 칩에 대응하는 프로빙 영역에 정확히 접촉시켜야 한다. 이를 위해 웨이퍼상에 형성된 반도체 칩에 대한 정확한 접촉 영역에 대한 맵 데이터가 필요하다. 이러한 맵 데이터는 웨이퍼 또는 프로브 카드를 이동시켜 프로브카드의 프로브를 타겟 반도체 칩의 접촉 영역에 위치시키는데 중요한 역할을 한다. 따라서 정확한 맵 데이터를 생성하는 것이 프로빙 검사 장치에서 중요하게 된다. In order to inspect the semiconductor chip by such a probing inspection apparatus, the probe must be accurately contacted with a probing region corresponding to the semiconductor chip formed on the wafer. For this purpose, map data for the correct contact area for the semiconductor chip formed on the wafer is required. Such map data plays an important role in moving the wafer or the probe card to position the probe of the probe card in the contact area of the target semiconductor chip. Therefore, generating accurate map data becomes important in the probing inspection apparatus.

일반적으로 도 1에 도시된 바와 같이 웨이퍼(10) 상에 형성된 반도체 칩(11)의 크기가 균일한 경우에는 형성된 각 반도체 칩(11) 사이의 간격 역시 모두 균일하게 되는 것이 일반적이다. 이와 같이 각 반도체 칩(11)의 크기, 및 각 반도체 칩(11) 사이의 간격이 모두 균일하면, 각 반도체 칩(11)에 대하여 좌표를 설정하는 것만으로 간단히 맵 데이터를 작성할 수 있게 된다. In general, when the size of the semiconductor chip 11 formed on the wafer 10 is uniform, as shown in FIG. 1, the spacing between each formed semiconductor chip 11 is also uniform. Thus, if both the size of each semiconductor chip 11 and the space | interval between each semiconductor chip 11 are uniform, map data can be created simply by setting a coordinate with respect to each semiconductor chip 11.

그런데, 도 2에 도시된 바와 같이, 웨이퍼 상에 형성된 반도체 칩(110)의 크기가 균일하지 않은 등의 원인으로 인해, 각 반도체 칩(110) 사이의 간격이 W1와 W2와 같이 서로 상이한 경우가 발생할 수 있다. 이는 하나의 웨이퍼에 서로 다른 종류의 반도체 칩을 형성하고자 할 경우 발생될 수 있다. 이러한 웨이퍼의 경우, 앞에서와 같이 각 반도체 칩(110)의 크기와 반도체 칩(110) 사이의 간격이 균일한 것을 가정하여 작성된 맵 데이터를 이용하게 되면, 프로브 카드의 프로브를 목적하는 웨이퍼 상의 반도체 칩의 접촉 영역에 접촉시키지 못할 수 있다. 이렇게 되면 프로빙 검사 장치는 해당 반도체 칩에 대하여 정확한 검사 결과를 알 수 없게 된다. However, as shown in FIG. 2, the gap between the semiconductor chips 110 is different from each other, such as W1 and W2, due to the uneven size of the semiconductor chips 110 formed on the wafer. May occur. This may occur when different types of semiconductor chips are formed on one wafer. In the case of such a wafer, when using map data created on the assumption that the size of each semiconductor chip 110 and the distance between the semiconductor chips 110 are uniform as described above, the semiconductor chip on the wafer for the probe of the probe card is used. May not be in contact with the contact area. In this case, the probing inspection apparatus may not know the exact inspection result of the semiconductor chip.

이러한 문제점을 해결하기 위해, 반도체 칩(110)의 크기 또는 반도체 칩(110) 간의 간격이 서로 상이하게 형성된 웨이퍼에 대해서는 서로 균일한 크기를 갖는 가상 칩(100)이 있는 것으로 가정하여 가상 맵 데이터를 작성하는 방법이 시도되고 있다. 이러한 종래의 맵 데이터 작성 방법에 의하면, 각 가상 칩(100)은 복수의 반도체 칩을 하나로 묶어 설정된다. In order to solve this problem, it is assumed that there is a virtual chip 100 having a uniform size with respect to a wafer formed with different sizes of the semiconductor chips 110 or the gaps between the semiconductor chips 110. How to write is attempted. According to such a conventional map data creation method, each virtual chip 100 is set by combining a plurality of semiconductor chips into one.

이렇게 되면, 각 가상 칩(100)의 크기 및 각 가상 칩(100) 간의 간격이 서로 동일하게 되므로, 앞서 기술한 종래의 방법에 의해 가상 맵 데이터를 작성할 수 있게 된다. In this case, since the size of each virtual chip 100 and the distance between each virtual chip 100 are equal to each other, virtual map data can be created by the conventional method described above.

그리고, 이렇게 가상 칩(100)에 대하여 작성된 가상 맵 데이터에서는 가상 칩(100) 내 하나의 반도체 칩(110)의 접촉 영역을 해당 가상 칩(100)의 접촉 영역으로 사용하게 된다. In the virtual map data created for the virtual chip 100, the contact area of one semiconductor chip 110 in the virtual chip 100 is used as the contact area of the virtual chip 100.

그러네, 이렇게 작성된 가상 맵 데이터를 이용하는 반도체 칩 검사 방법에 의하면, 가상 칩(100)을 하나의 반도체 칩으로 간주하게 되므로, 도 3에 도시된 바와 같이, 각 가상 칩 내 복수의 반도체 칩 중 하나의 반도체 칩만을 검사하게 된다. However, according to the semiconductor chip inspection method using the virtual map data thus created, the virtual chip 100 is regarded as one semiconductor chip, and as shown in FIG. 3, one of the plurality of semiconductor chips in each virtual chip is shown. Only the semiconductor chip is inspected.

그에 따라, 하나의 가상 칩(100) 내 다른 반도체 칩을 검사하기 위해서는, 하나의 가상 칩(100) 내 다른 반도체 칩(110)의 접촉 영역을 해당 가상 칩(100)의 접촉 영역으로 하는 별개의 가상 맵 데이터가 필요로 하게 된다. 따라서, 종래의 맵 데이터 작성 방법에 의하면, 가상 칩 내 모든 반도체 칩을 검사하기 위해서는 가상 칩 내 모든 반도체 칩의 개수만큼의 가상 맵 데이터가 필요하게 되며, 도 4a 내지 도 4c에서 볼 수 있는 바와 같이, 각각의 가상 맵 데이터를 이용하여 가상 칩 내 모든 반도체 칩의 개수만큼 반도체 칩 검사를 실시하여야 한다. Accordingly, in order to inspect another semiconductor chip in one virtual chip 100, a separate contact area of another semiconductor chip 110 in one virtual chip 100 is used as a contact area of the corresponding virtual chip 100. You will need virtual map data. Therefore, according to the conventional map data creation method, in order to inspect all the semiconductor chips in the virtual chip, as many virtual map data as the number of all the semiconductor chips in the virtual chip are required, as shown in FIGS. 4A to 4C. By using each virtual map data, the number of semiconductor chips in the virtual chip should be inspected as many as the number of semiconductor chips.

따라서, 종래의 맵 데이터 작성 방법은 맵 데이터 작성이 까다롭게 되며, 그 작성 시간도 장기간 소요되게 되며, 이러한 가상 맵 데이터를 이용한 반도체 칩 검사도 가상 칩 내 모든 반도체 칩의 개수만큼 반복되어야 하고, 반복되어 수행된 반도체 검사의 결과를 통합해야 하는 별도의 작업이 더 필요하므로 하나의 웨이퍼 상 에 형성된 반도체 칩의 검사 시간에 장기간이 소요되는 문제가 있다. Therefore, the conventional map data creation method is difficult to create map data, and the creation time is long, and the semiconductor chip inspection using the virtual map data must be repeated as many as the number of all semiconductor chips in the virtual chip. Since there is a need for additional work to integrate the results of the semiconductor inspection performed, there is a problem in that it takes a long time to inspect a semiconductor chip formed on one wafer.

상기와 같은 기술적 과제를 해결하기 위해, 본 발명은 반도체 칩의 크기 또는 반도체 칩 간의 간격이 서로 상이하게 형성된 웨이퍼에 대하여 하나의 맵 데이터를 작성하는 신규한 프로빙 검사 장치용 맵 데이터 작성 방법을 제공하고자 한다. In order to solve the above technical problem, the present invention is to provide a novel map data creation method for a probing inspection apparatus for creating one map data for a wafer formed with a different size of the semiconductor chip or the interval between the semiconductor chip. do.

또한, 본 발명은 반도체 칩의 크기 또는 반도체 칩 간의 간격이 서로 상이하게 형성된 웨이퍼에 대하여 한번의 프로빙으로 모든 반도체 칩을 검사할 수 있는 반도체 칩 검사 방법을 제공하고자 한다. In addition, the present invention is to provide a semiconductor chip inspection method capable of inspecting all the semiconductor chips in a single probing for a wafer formed with a different size of the semiconductor chip or the interval between the semiconductor chips.

상기와 같은 기술적 과제의 해결을 위한, 본 발명의 한 특징에 따른 본 발명의 프로빙 검사 장치용 맵 데이터 형성 방법은 형성된 복수의 반도체 칩이 그 크기 또는 칩간의 간격에서 서로 상이한 웨이퍼에 대하여 적용된다. 본 발명의 프로빙 검사 장치용 맵 데이터 형성 방법은 상기 웨이퍼상에 형성된 상기 복수의 반도체 칩을 서로 균일한 크기 및 간격을 갖도록 N 군으로 나누고 각각을 N 개의 가상 칩으로 설정하는 단계; 상기 N 개의 가상 칩을 기준으로 하여 기초 맵 데이터를 작성하는 단계; 상기 각 가상 칩에 포함되는 복수의 반도체 칩에 대하여 각각 칩 매트릭스를 작성하는 단계; 및 상기 N 개의 가상 칩에 대한 상기 N 개의 칩 매트릭스를 상기 기초 맵 데이터에 부가하여 맵 데이터를 완성하는 단계;를 포함한다. In order to solve the above technical problem, the map data forming method for a probing inspection apparatus of the present invention according to an aspect of the present invention is applied to a wafer in which a plurality of formed semiconductor chips are different from each other in size or interval between chips. The map data forming method for a probing inspection apparatus of the present invention comprises the steps of: dividing the plurality of semiconductor chips formed on the wafer into groups N so as to have a uniform size and spacing therebetween, and setting each of the plurality of semiconductor chips as N virtual chips; Creating base map data based on the N virtual chips; Creating a chip matrix for each of the plurality of semiconductor chips included in the virtual chips; And adding the N chip matrices for the N virtual chips to the base map data to complete map data.

상기 기초 맵 데이터 작성 단계는 상기 가상 칩 내 상기 복수의 반도체 칩 중 기준 반도체 칩을 설정하는 단계; 및 상기 기준 반도체 칩의 접촉 영역을 상기 가상 칩의 접촉 영역으로 하여 상기 기초 맵 데이터를 작성하는 단계를 포함한다. The creating of the base map data may include setting a reference semiconductor chip among the plurality of semiconductor chips in the virtual chip; And generating the base map data using the contact region of the reference semiconductor chip as the contact region of the virtual chip.

상기 칩 매트릭스 작성 단계는 상기 가상 칩 내 모든 반도체 칩에 대하여 칩 어드레스 정보를 부여하는 단계; 및 상기 가상 칩 내 모든 반도체 칩에 대하여 칩 거리 정보를 부여하는 단계;를 포함한다. The chip matrix creating step may include assigning chip address information to all semiconductor chips in the virtual chip; And providing chip distance information to all the semiconductor chips in the virtual chip.

상기 칩 어드레스 정보는 상기 기준 반도체 칩 좌표를 기준으로 하여 구성될 수 있다. The chip address information may be configured based on the reference semiconductor chip coordinates.

상기 칩 거리 정보는 상기 기준 반도체 칩으로부터 측정된 해당 반도체 칩과의 거리일 수 있다. The chip distance information may be a distance from a corresponding semiconductor chip measured from the reference semiconductor chip.

상기 칩 매트릭스는 상기 가상 칩 내에 포함된 반도체 칩에 대한 전체 개수 정보를 더 포함할 수 있다. The chip matrix may further include total number information of semiconductor chips included in the virtual chip.

본 발명의 또 다른 특징에 따른 반도체 칩 검사 방법은 형성된 복수의 반도체 칩이 그 크기 또는 칩간의 간격에서 서로 상이한 웨이퍼에 대하여 작성된 프로빙 검사 장치용 맵 데이터를 이용하여 상기 웨이퍼상에 형성된 상기 반도체 칩을 검사한다. 본 발명의 반도체 칩 검사 방법은 상기 맵 데이터로부터 기준이 되는 가상 칩을 선택하는 단계; 상기 선택된 가상 칩에 대한 칩 매트릭스 정보를 로딩하는 단계; 상기 칩 매트릭스 정보로부터 상기 가상 칩에 포함된 복수의 반도체 칩 중 기준 반도체 칩을 선택하여 검사하는 단계; 상기 기준 반도체 칩의 검사가 완료되면, 상기 칩 매트릭스 정보의 칩 어드레스 정보로부터 다음 반도체 칩을 선택하는 단계; 및 상기 칩 매트릭스 정보의 칩 거리 정보를 이용하여 상기 다음 반도체 칩으로 이동하여 상기 다음 반도체 칩을 검사하는 단계;를 포함한다. According to another aspect of the present invention, there is provided a method of inspecting a semiconductor chip, wherein the plurality of formed semiconductor chips are formed on the wafer using map data for a probing inspection apparatus created on a wafer different from each other in size or interval between chips. Check it. The semiconductor chip inspection method of the present invention comprises the steps of selecting a virtual chip as a reference from the map data; Loading chip matrix information for the selected virtual chip; Selecting and inspecting a reference semiconductor chip among a plurality of semiconductor chips included in the virtual chip from the chip matrix information; When the inspection of the reference semiconductor chip is completed, selecting a next semiconductor chip from chip address information of the chip matrix information; And inspecting the next semiconductor chip by moving to the next semiconductor chip using chip distance information of the chip matrix information.

상기 반도체 칩 검사 방법은 상기 가상 칩 내의 모든 반도체 칩의 검사가 완료되면, 상기 맵 데이터를 이용하여 다음 가상 칩의 검사를 시작하는 단계를 더 포함한다. The semiconductor chip inspection method may further include starting inspection of a next virtual chip by using the map data when the inspection of all the semiconductor chips in the virtual chip is completed.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

먼저, 본 발명의 프로빙 검사 장치용 맵 데이터 작성 방법 및 반도체 칩 검사 방법은 반도체 칩의 크기 또는 반도체 칩 간의 간격이 서로 상이하게 형성된 웨이퍼에 바람직하게 적용된다.First, the map data creation method and the semiconductor chip inspection method for a probing inspection apparatus of the present invention are preferably applied to a wafer in which the size of the semiconductor chip or the distance between the semiconductor chips is different from each other.

이하, 도 5을 참조하여 본 발명의 한 실시예에 따른 프로빙 검사 장치용 맵데이터를 작성하여 웨이퍼를 프로빙하는 방법에 대하여 구체적으로 살펴본다. Hereinafter, a method of probing a wafer by generating map data for a probing inspection apparatus according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 5.

먼저, 도 2와 같이, 웨이퍼상에 형성된 복수의 반도체 칩을 서로 균일한 크기 및 간격을 갖도록 N 군으로 나누고 각각을 N 개의 가상 칩으로 설정한다(s100). First, as shown in FIG. 2, a plurality of semiconductor chips formed on a wafer are divided into N groups so as to have a uniform size and spacing therebetween, and each of them is set as N virtual chips (s100).

다음으로, 각 가상 칩 내 복수의 반도체 칩 중에서 기준 반도체 칩을 설정하고(s200), 기준 반도체 칩의 접촉 영역을 해당 가상 칩의 접촉 영역으로 하여 기초 맵 데이터를 작성한다(s300). Next, a reference semiconductor chip is set among the plurality of semiconductor chips in each virtual chip (s200), and base map data is created using the contact region of the reference semiconductor chip as the contact region of the virtual chip (s300).

그후, 각 가상 칩에 포함되는 복수의 반도체 칩에 대하여 도 6에서 도시된 바와 같은 칩 매트릭스를 작성한다(s400).Thereafter, a chip matrix as shown in FIG. 6 is created for a plurality of semiconductor chips included in each virtual chip (s400).

도 6에 도시된 바와 같이, 각 가상 칩에 대한 칩 매트릭스는 포함되는 모든 반도체 칩을 매트릭스 형태로 구성하여 이루어진다. As shown in FIG. 6, the chip matrix for each virtual chip is formed by forming all the semiconductor chips included in a matrix form.

그 후, 각 반도체 칩에 대하여 X 좌표 및 Y 좌표 값 등의 칩 어드레스 정보를 부여한다(s500). 도 6에서는 기준 칩에 대한 X 좌표, 및 Y 좌표를 (0, 0)로 각각 부여하고, 다른 반도체 칩에 대해서는 기준 칩에 대하여 상대적으로 구성된 X 좌표, 및 Y 좌표를 부여하는 일례를 보여준다. Thereafter, chip address information such as an X coordinate and a Y coordinate value is given to each semiconductor chip (s500). FIG. 6 shows an example in which the X coordinates and Y coordinates of the reference chip are given as (0, 0), and the X coordinates and Y coordinates that are configured relative to the reference chip are given to other semiconductor chips.

그 후, 칩 매트릭스에서 각 반도체 칩에 대한 어드레스 정보에 각 반도체 칩에 대한 칩 거리 정보를 추가 부여한다(s500). 여기서, 반도체 칩 거리 정보는 기준 칩으로부터 해당 반도체 칩과의 거리를 X 축 방향 및 Y 축 방향으로 측정된 값이 된다. Thereafter, chip distance information of each semiconductor chip is additionally given to address information of each semiconductor chip in the chip matrix (S500). Here, the semiconductor chip distance information is a value measured from the reference chip to the corresponding semiconductor chip in the X axis direction and the Y axis direction.

한편, 가상 칩에 대한 칩 매트릭스는 가상 칩에 포함되는 복수의 반도체 칩에 대한 전체 개수 정보를 포함할 수 있다. 이렇게 되면, 프로빙 검사 장치가 해당 가상 칩에 대하여 검사한 반도체 칩의 개수가 기 저장되어 있는 개수 정보와 일치하게 되면 해당 가상 칩에 대한 모든 반도체 칩이 검사된 것으로 판단하게 된다. On the other hand, the chip matrix for the virtual chip may include information on the total number of the plurality of semiconductor chips included in the virtual chip. In this case, when the number of semiconductor chips inspected by the probing inspection apparatus corresponds to the previously stored number information, it is determined that all the semiconductor chips of the virtual chip have been inspected.

한편, 칩 매트릭스는 가상 칩에 포함되는 복수의 반도체 칩 중 검사를 수행할 필요가 없는 반도체 칩에 대한 정보를 더 포함할 수 있다. On the other hand, the chip matrix may further include information about the semiconductor chip that does not need to perform the inspection of the plurality of semiconductor chips included in the virtual chip.

이러한 검사가 필요 없는 반도체 칩에 대한 정보는 사용자에 의해 칩 매트릭스에 직접 입력되도록 구성될 수 있다. 이렇게 되면, 프로빙 검사 장치는 해당 웨이퍼에 대하여 칩 매트릭스를 이용하여 반도체 칩을 검사하는 도중에 검사가 필요 없는 반도체 칩에 대해서는 검사를 수행하지 않고 건너뛴 후 검사가 필요한 반도체 칩에 대해서만 검사를 수행하게 된다. Information about the semiconductor chip that does not require such inspection may be configured to be input directly into the chip matrix by the user. In this case, the probing inspection apparatus does not inspect the semiconductor chip that does not need to be inspected while inspecting the semiconductor chip using the chip matrix on the wafer, and skips the inspection, and then inspects only the semiconductor chip that needs to be inspected. .

이와 같이 작성된 각 가상 칩에 대한 칩 매트릭스를 기초 맵 데이터의 해당 가상 칩에 대하여 각각 부가하여 맵 데이터 작성을 완료한다(s600).The chip matrix for each virtual chip thus created is added to the corresponding virtual chip of the base map data, respectively, to complete the map data creation (s600).

이렇게 작성된 맵 데이터에는 웨이퍼에 형성된 모든 반도체 칩에 대한 어드레스 정보 및 거리 정보를 포함하게 된다. 따라서, 이렇게 작성된 맵 데이터 하나 만으로 웨이퍼에 형성된 모든 반도체 칩에 대하여 검사를 실시 할 수 있게된다. The map data thus created includes address information and distance information for all semiconductor chips formed on the wafer. Therefore, it is possible to inspect all the semiconductor chips formed on the wafer with only the generated map data.

이하, 구체적으로 도 7 및 도 8을 참고하여 본 발명의 한 실시예에 따른 맵 데이터 작성 방법에 의하여 작성된 맵 데이터를 이용하여 웨이퍼상에 형성된 반도체 칩을 검사하는 방법에 대하여 구체적으로 살펴본다. 설명의 편의상 하나의 프로브로 전체의 웨이퍼 상에 형성된 반도체 칩을 테스트하는 것으로 가정한다. 그러나, 본 발명은 복수의 프로브로 복수의 반도체 칩을 동시에 테스트하는 경우에도 적용될 수 있는 것임은 자명하다. Hereinafter, a method of inspecting a semiconductor chip formed on a wafer using map data created by the map data generation method according to an embodiment of the present invention will be described in detail with reference to FIGS. 7 and 8. For convenience of explanation, it is assumed that a semiconductor chip formed on the entire wafer is tested with one probe. However, it is apparent that the present invention can be applied to a case where a plurality of semiconductor chips are simultaneously tested with a plurality of probes.

본 발명의 한 실시예에 따른 반도체 칩 검사 방법은 맵 데이터에서 전체 웨이퍼에 대한 기준 칩이 되는 가상 칩에서부터 시작된다. 이와 같이 맵 데이터에서 가상 칩이 선택되면, 해당 가상 칩에 대한 칩 매트릭스 정보를 로딩하고, 도 7에 도시된 바와 같이 로딩된 칩 매트릭스 정보를 이용하여 해당 가상 칩 내의 복수의 반도체 칩에 대하여 반도체 칩 검사를 수행하게 된다. The semiconductor chip inspection method according to an embodiment of the present invention starts with a virtual chip which becomes a reference chip for the entire wafer in map data. When the virtual chip is selected from the map data as described above, the chip matrix information about the virtual chip is loaded, and the semiconductor chip is loaded on the plurality of semiconductor chips in the virtual chip using the loaded chip matrix information as shown in FIG. 7. The test will be performed.

구체적으로, 기준 가상 칩 내의 X 좌표 및 Y 좌표 어드레스 값이 (0,0)인 기준 반도체 칩(1번 반도체 칩)의 접촉 영역에 대하여 프로브가 최초로 접촉하여 해 당 반도체 칩을 검사하게 된다. 그 후, 프로브는 도 6과 같은 칩 매트릭스 정보를 이용하여 X 좌표 및 Y 좌표 어드레스 값이 (0,1)인 2번 반도체 칩으로 이동되는데, 이때 프로브는 기준 반도체 칩과 2번 반도체 칩과의 거리에 대한 정보인 거리 정보를 이용하여 2번 반도체 칩의 접촉 영역으로 정확하게 이동된다. 이렇게 프로브는 2번 반도체 칩을 검사한 후, 다시 도 6과 같은 칩 매트릭스 정보를 이용하여 X 좌표 및 Y 좌표 어드레스 값이 (-1,1)인 3번 반도체 칩으로 이동되는데, 이때 프로브는 기준 반도체 칩과 3번 반도체 칩과의 거리에 대한 정보인 거리 정보를 이용하여 3번 반도체 칩의 접촉 영역으로 정확하게 이동된다. 이와 같이 프로브가 도 6과 같은 칩 매트릭스 정보를 이용하여 가상 칩 내의 모든 반도체 칩을 모두 검사하면, 프로브는 도 8에 도시된 바와 같이, 맵 데이터를 이용하여 인접한 다른 가상 칩의 기준 반도체 칩의 접촉 영역으로 이동되어, 반도체 칩 검사를 계속적으로 수행하게 된다. Specifically, the probe first contacts the contact region of the reference semiconductor chip (semiconductor chip No. 1) having X coordinate and Y coordinate address values of (0,0) in the reference virtual chip to inspect the semiconductor chip. Thereafter, the probe is moved to the second semiconductor chip having the X coordinate and the Y coordinate address value of (0,1) by using the chip matrix information as shown in FIG. The distance information, which is information on the distance, is used to accurately move to the contact area of semiconductor chip # 2. After examining the semiconductor chip No. 2, the probe is moved to the semiconductor chip No. 3 having the X coordinate and Y coordinate address values of (-1,1) again using chip matrix information as shown in FIG. The distance information, which is information on the distance between the semiconductor chip and the third semiconductor chip, is accurately moved to the contact area of the third semiconductor chip. As described above, when the probe inspects all the semiconductor chips in the virtual chip using the chip matrix information as shown in FIG. 6, the probe contacts the reference semiconductor chip of another adjacent virtual chip using map data as shown in FIG. 8. It is moved to the area, and the semiconductor chip inspection is continuously performed.

이와 같은 본 발명의 프로빙 검사장치용 맵 데이터 작성 방법에 의하면, 반도체 칩의 크기 또는 반도체 칩 간의 간격이 서로 상이하게 형성된 웨이퍼에 대하여도 총괄적인 하나의 맵 데이터를 작성하는 것이 가능하게 된다. According to such a map data creation method for a probing inspection apparatus of the present invention, it is possible to generate a single map data for a wafer in which the size of the semiconductor chip or the gap between the semiconductor chips is formed different from each other.

그리고, 이렇게 본 발명의 프로빙 검사장치용 맵 데이터 작성 방법에 의해 작성된 맵 데이터를 이용하면, 반도체 칩의 크기 또는 반도체 칩 간의 간격이 서로 상이하게 형성된 웨이퍼에 대하여도 한번의 반도체 칩 검사로 모든 반도체 칩에 대하여 검사를 수행할 수 있게 된다. 따라서, 반도체 칩의 크기 또는 반도체 칩 간 의 간격이 서로 상이하게 형성된 웨이퍼에 대하여 종래 기술에 비해 검사 시간을 크게 단축시킬 수 있다. When the map data created by the map data generation method for the probing inspection apparatus of the present invention is used as described above, all the semiconductor chips are subjected to one semiconductor chip inspection even for a wafer in which the size of the semiconductor chips or the intervals between the semiconductor chips are different from each other. The test can be performed on. Therefore, the inspection time can be significantly shortened compared to the prior art for wafers in which the size of the semiconductor chips or the intervals between the semiconductor chips are different from each other.

또한, 본 발명의 반도체 칩 검사 방법은 복수개의 맵 데이터를 사용하지 않으므로, 종래 기술과 같이 각 맵 데이터에 의한 검사 결과를 통합하는 작업이 필요 없게 된다. 따라서, 반도체 칩 검사 시간이 크게 단축되어 생산 효율을 증가시킬 수 있게 된다. In addition, since the semiconductor chip inspection method of the present invention does not use a plurality of map data, it is not necessary to integrate the inspection result by each map data as in the prior art. Therefore, the semiconductor chip inspection time can be greatly shortened, thereby increasing production efficiency.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허 청구 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications can be made within the scope of the technical idea of the present invention, and it is obvious that the present invention belongs to the appended claims. Do.

Claims (9)

형성된 복수의 반도체 칩이 그 크기 또는 칩간의 간격에서 서로 상이한 웨이퍼에 대하여 프로빙 검사 장치용 맵 데이터를 형성하는 방법에 있어서,A method of forming map data for a probing inspection apparatus for a wafer in which a plurality of formed semiconductor chips are different from each other in size or interval between chips, 상기 웨이퍼상에 형성된 상기 복수의 반도체 칩을 서로 균일한 크기 및 간격을 갖도록 N 군으로 나누고 각각을 N 개의 가상 칩으로 설정하는 단계;Dividing the plurality of semiconductor chips formed on the wafer into groups N so as to have a uniform size and spacing therebetween, and setting each of the plurality of semiconductor chips as N virtual chips; 상기 N 개의 가상 칩을 기준으로 하여 기초 맵 데이터를 작성하는 단계;Creating base map data based on the N virtual chips; 상기 각 가상 칩에 포함되는 복수의 반도체 칩에 대하여 각각 칩 매트릭스를 작성하는 단계; 및 Creating a chip matrix for each of the plurality of semiconductor chips included in the virtual chips; And 상기 N 개의 가상 칩에 대한 상기 N 개의 칩 매트릭스를 상기 기초 맵 데이터에 부가하여 맵 데이터를 완성하는 단계; Adding the N chip matrices for the N virtual chips to the base map data to complete map data; 를 포함하는 것을 특징으로 하는 프로빙 검사 장치용 맵 데이터 형성 방법. Map data forming method for a probing inspection apparatus comprising a. 제1항에 있어서, The method of claim 1, 상기 기초 맵 데이터 작성 단계는 The basic map data creation step 상기 가상 칩 내 상기 복수의 반도체 칩 중 기준 반도체 칩을 설정하는 단계; 및 Setting a reference semiconductor chip among the plurality of semiconductor chips in the virtual chip; And 상기 기준 반도체 칩의 접촉 영역을 상기 가상 칩의 접촉 영역으로 하여 상기 기초 맵 데이터를 작성하는 단계를 포함하는 것을 특징으로 하는 상기 프로빙 검사 장치용 맵 데이터 형성 방법. And generating the base map data using the contact region of the reference semiconductor chip as the contact region of the virtual chip. 제1항에 있어서, The method of claim 1, 상기 칩 매트릭스 작성 단계는 The chip matrix creation step 상기 가상 칩 내 모든 반도체 칩에 대하여 칩 어드레스 정보를 부여하는 단계; 및Assigning chip address information to all the semiconductor chips in the virtual chip; And 상기 가상 칩 내 모든 반도체 칩에 대하여 칩 거리 정보를 부여하는 단계;Assigning chip distance information to all the semiconductor chips in the virtual chip; 를 포함하는 것을 특징으로 하는 상기 프로빙 검사 장치용 맵 데이터 형성 방법. Map data forming method for the probing inspection apparatus comprising a. 제3항에 있어서, The method of claim 3, 상기 칩 어드레스 정보는 상기 기준 반도체 칩 좌표를 기준으로 하여 구성된 것을 특징으로 하는 상기 프로빙 검사 장치용 맵 데이터 형성 방법. And the chip address information is configured based on the reference semiconductor chip coordinates. 제3항에 있어서, The method of claim 3, 상기 칩 거리 정보는 상기 기준 반도체 칩으로부터 측정된 해당 반도체 칩과의 거리인 것을 특징으로 하는 상기 프로빙 검사 장치용 맵 데이터 형성 방법. And the chip distance information is a distance from a corresponding semiconductor chip measured from the reference semiconductor chip. 제3항에 있어서, The method of claim 3, 상기 칩 매트릭스는 상기 가상 칩 내에 포함된 반도체 칩에 대한 전체 개수 정보를 더 포함하는 것을 특징으로 하는 상기 프로빙 검사 장치용 맵 데이터 형성 방법. And the chip matrix further includes information on the total number of semiconductor chips included in the virtual chip. 제3항에 있어서, The method of claim 3, 상기 칩 매트릭스는 상기 가상 칩에 포함되는 복수의 반도체 칩 중 검사를 수행할 필요가 없는 반도체 칩에 대한 정보를 더 포함하는 것을 특징으로 하는 상기 프로빙 검사 장치용 맵 데이터 형성 방법. And the chip matrix further includes information on a semiconductor chip that does not need to be performed among a plurality of semiconductor chips included in the virtual chip. 형성된 복수의 반도체 칩이 그 크기 또는 칩간의 간격에서 서로 상이한 웨이퍼에 대하여 작성된 프로빙 검사 장치용 맵 데이터를 이용하여 상기 웨이퍼상에 형성된 상기 반도체 칩을 검사하는 방법에 있어서, A method of inspecting the semiconductor chip formed on the wafer by using map data for a probing inspection device created on a wafer having a plurality of semiconductor chips formed different from each other in size or interval between chips, 상기 맵 데이터로부터 기준이 되는 가상 칩을 선택하는 단계;Selecting a virtual chip as a reference from the map data; 상기 선택된 가상 칩에 대한 칩 매트릭스 정보를 로딩하는 단계;Loading chip matrix information for the selected virtual chip; 상기 칩 매트릭스 정보로부터 상기 가상 칩에 포함된 복수의 반도체 칩 중 기준 반도체 칩을 선택하여 검사하는 단계;Selecting and inspecting a reference semiconductor chip among a plurality of semiconductor chips included in the virtual chip from the chip matrix information; 상기 기준 반도체 칩의 검사가 완료되면, 상기 칩 매트릭스 정보의 칩 어드레스 정보로부터 다음 반도체 칩을 선택하는 단계; 및When the inspection of the reference semiconductor chip is completed, selecting a next semiconductor chip from chip address information of the chip matrix information; And 상기 칩 매트릭스 정보의 칩 거리 정보를 이용하여 상기 다음 반도체 칩으로 이동하여 상기 다음 반도체 칩을 검사하는 단계;Inspecting the next semiconductor chip by moving to the next semiconductor chip using chip distance information of the chip matrix information; 를 포함하는 것을 특징으로 하는 반도체 칩 검사 방법. Semiconductor chip inspection method comprising a. 제8항에 있어서, The method of claim 8, 상기 가상 칩 내의 모든 반도체 칩의 검사가 완료되면, 상기 맵 데이터를 이용하여 다음 가상 칩의 검사를 시작하는 단계를 더 포함하는 것을 특징으로 하는 상기 반도체 칩 검사 방법. And when the inspection of all the semiconductor chips in the virtual chip is completed, starting the inspection of the next virtual chip using the map data.
KR1020060132987A 2006-12-22 2006-12-22 Method for building map data for probing tester, and method for testing semiconductor chip using the same KR100793271B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060132987A KR100793271B1 (en) 2006-12-22 2006-12-22 Method for building map data for probing tester, and method for testing semiconductor chip using the same
PCT/KR2007/006395 WO2008078882A1 (en) 2006-12-22 2007-12-10 Method for building map data for probing tester, and method for testing semiconductor chip using the same
TW96149169A TWI354799B (en) 2006-12-22 2007-12-21 Method for building map data for probe station, an

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132987A KR100793271B1 (en) 2006-12-22 2006-12-22 Method for building map data for probing tester, and method for testing semiconductor chip using the same

Publications (1)

Publication Number Publication Date
KR100793271B1 true KR100793271B1 (en) 2008-01-10

Family

ID=39217349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132987A KR100793271B1 (en) 2006-12-22 2006-12-22 Method for building map data for probing tester, and method for testing semiconductor chip using the same

Country Status (3)

Country Link
KR (1) KR100793271B1 (en)
TW (1) TWI354799B (en)
WO (1) WO2008078882A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035926A (en) * 2003-10-13 2005-04-20 삼성전자주식회사 Prober

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040720A (en) * 1998-07-24 2000-02-08 Advantest Corp Ic testing system
JP2002217260A (en) * 2001-01-19 2002-08-02 Nec Informatec Systems Ltd Device and method for fabrication of semiconductor wafer test map chart
JP2005026544A (en) * 2003-07-04 2005-01-27 Renesas Technology Corp Semiconductor integrated circuit and probe card

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035926A (en) * 2003-10-13 2005-04-20 삼성전자주식회사 Prober

Also Published As

Publication number Publication date
TW200831926A (en) 2008-08-01
TWI354799B (en) 2011-12-21
WO2008078882A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US8976348B2 (en) Wafer inspection system
US8626460B2 (en) Secure test-for-yield chip diagnostics management system and method
US11669957B2 (en) Semiconductor wafer measurement method and system
US11009544B2 (en) Inspection system, wafer map display, wafer map display method, and computer program
CN115032523A (en) Chip automatic test method, system, computer equipment and storage medium
US20080278186A1 (en) Pipeline test apparatus and method
US7075098B2 (en) Method of selecting pattern to be measured, pattern inspection method, manufacturing method of semiconductor device, program, and pattern inspection apparatus
CN101251712A (en) Mask territory verification method in semiconductor fabrication process
KR100793271B1 (en) Method for building map data for probing tester, and method for testing semiconductor chip using the same
US20220383473A1 (en) Method and system for diagnosing a semiconductor wafer
JP2007208046A (en) Test method of semiconductor device
KR20070063935A (en) Test shot mapping method of semiconductor wafer
CN111220902A (en) Engineering analysis test method based on integrated circuit wafer coordinate partition
JP7499864B2 (en) Inspection method
CN115656639A (en) Capacitance measuring method
JPH0195529A (en) Test method of wafer
KR20100082220A (en) Testing method of wafer
JP2007157955A (en) Probe card, and measuring method and inspection apparatus using same
KR20100011755A (en) Method for measuring critical dimension recipe in plurality of measuring points
KR20190119720A (en) Method, apparatus and recording medium for testing semiconductor wafer
JPH04225252A (en) Method and apparatus for inspecting semiconductor device
JP2013093505A (en) Probing test method of wafer
JPH05299485A (en) Stage movement in wafer probing apparatus
KR20040051863A (en) Method for setting-up moving point of substrate and inspection method of substrate using the same
JPH08236593A (en) Evaluating method of wiring state on a semiconductor substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12