KR100787285B1 - 반도체 박막을 형성하는 공정 및 장치 - Google Patents

반도체 박막을 형성하는 공정 및 장치 Download PDF

Info

Publication number
KR100787285B1
KR100787285B1 KR1020010014658A KR20010014658A KR100787285B1 KR 100787285 B1 KR100787285 B1 KR 100787285B1 KR 1020010014658 A KR1020010014658 A KR 1020010014658A KR 20010014658 A KR20010014658 A KR 20010014658A KR 100787285 B1 KR100787285 B1 KR 100787285B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
hydrogen
sih
gas
Prior art date
Application number
KR1020010014658A
Other languages
English (en)
Other versions
KR20020025004A (ko
Inventor
히라오카겐조
미야타치하루
다카마츠도시유키
Original Assignee
야마나시 쇼꼬카이 렌고카이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마나시 쇼꼬카이 렌고카이 filed Critical 야마나시 쇼꼬카이 렌고카이
Publication of KR20020025004A publication Critical patent/KR20020025004A/ko
Application granted granted Critical
Publication of KR100787285B1 publication Critical patent/KR100787285B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1016—Apparatus with means for treating single-crystal [e.g., heat treating]

Abstract

표면에 박막을 갖는 기판(M)이 지지부(4) 위에 지지된다. 기판상의 박막과 접하는 수소 라디칼의 가스 방출 개구부(12a)를 구비한다. 기판(M)이 냉각기(3)에 의해 지지부(4)를 통해 열이 전도되어 40K 이하로 냉각되는 동안에 가스 방출 개구부(12a)로부터 수소 라디칼을 박막에 공급하여 반도체 박막을 기판(M)에 배치한다.
반도체 박막, 수소 라디칼, 수소 라디칼 생성 수단

Description

반도체 박막을 형성하는 공정 및 장치{Process and Apparatus for Forming Semiconductor Thin Film}
도 1은 실험 결과를 보여주는 선도이다.
도 2는 본 발명에 따라 박막을 형성하는 방법을 보여주는 개략적인 그림이다.
도 3은 H 원자에 의해 분사된 4단층(ML) 두께 SiH4 시료막에 대한 FT-IR 스펙트럼을 나타낸다.
도 4는 10K에서 형성되었고 200K에서 수소 원자와 1 시간동안 더 반응한 고체 생성물의 FT-IR 스펙트럼을 나타낸다.
도 5는 도 4와 동일한 시료에 대해 분광 타원편광법(spectroscopic ellipsometry)으로 측정한 굴절 인덱스(index)(n) 및 흡광(extinction) 계수(k)를 나타낸다.
도 6은 [반응된 SiH4 / 증착된 SiH4]의 비율 및 SiH6의 수율에 대한 수소 원자 분사 시간의 관계를 나타낸다.
도 7은 [반응된 SiH4 / 증착된 SiH4]의 비율 및 Si2H6의 수율에 대한 시료 SiH4 막 두께의 관계를 나타낸다.
도 8은 [반응된 SiH4 / 증착된 SiH4]의 비율 및 Si2H6의 수율에 대한 반응 온도의 관계를 나타낸다.
본 발명은 실리콘 박막 등의 반도체 박막을 제조하는 공정 및 장치에 관한 것이다.
반도체 제조 공정에서, 형성된 박막들은 반도체 장치 구조를 구성하여 장치의 특성, 수율(yield) 및 신뢰성에 큰 영향을 주기 때문에, 반도체 박막을 형성하는 기술은 중요한 인자인다.
박막 형성 기술은 주로 CVD(화학 증기 증착법), PVD(플라즈마 증기 증착법), 도포 및 피복 공정 및 도금 공정들로 분류된다. 전자의 CVD 및 PVD가 주로 사용된다. CVD 및 PVD 공정은 다양한 많은 공정들로 분류된다.
예를 들어, 진공 증착법, 플라즈마 CVD, 감압 또는 정압 CVD, 반응 스퍼터링 (sputtering), 이온 도금, 광학 CVD 공정들을 실시하여 다공성 실리콘막을 형성한다. 이런 목적으로 주로 플라즈마 CVD 공정을 사용한다.
종래 기술의 가장 큰 문제점은 큰 면적을 갖는 박막을 균일하게 형성하는 것이 곤란하다는 것이다. 막 조직 구조 및 막 두께의 균일성은 다양한 제조 인자들과 관련된다. 이들 다양한 인자들을 제어하기란 매우 어렵다.
따라서, 본 발명의 목적은 기판이 40K 이하의 온도로 냉각되는 동안 표면상에 박막이 형성된 기판에 터널 반응(tunnel reaction)을 일으키기 위하여 수소 라디칼(radical)을 공급하여 막 조직 구조 및 막 두께의 균일성이 우수한 반도체 박막을 형성하기 위한 것이다.
본 발명은 40K 이하, 바람직하게는 20K 이하, 더욱 바람직하게는 10K이하의 저온 조건하에서 수소 라디칼을 기판에 공급하여 상술한 기판의 표면에 반도체 박막을 형성하는 공정을 제공한다.
표면에 박막이 있는 기판을 냉각할 때, 냉동기의 냉각 헤드를 통해 열이 전도되어 기판을 지지하는 지지부로부터 열이 제거된다.
이런 경우, 수소 라디칼 기체 방출 개구부(discharge opening)가 기판 상의 박막을 향하도록 제공된다. 수소 라디칼 기체 방출 개구부로부터 박막 표면에 수소 라디칼을 균일하게 공급하는 것이 바람직하다.
기판에 형성된 반도체 박막은 격자 결함(lattice defect)을 가질 수 있다. 어닐링(annealing) 처리를 실시하여 격자 결함을 보완할 수 있다. 이런 경우, 기판의 온도를 실온 이상의 온도로 올리기 위하여 지지부를 통해 열을 전도시켜 박막이 형성된 기판을 가열하는 것이 바람직하다. 고온에서 박막에 수소 라디칼을 공급하여 박막의 안정성을 얻을 수 있다.
박막 형성 챔버(chamber)와 다른 분리된 챔버에서 어닐링을 실시할 수 있지만, 외부 재료의 도입을 막고 어닐링 효과를 높이기 위하여 40K 등의 저온(cryogenic temperature)에서 실온 이상의 고온까지 기판을 가열하는 과정에서 동일한 챔버에 수소 라디칼을 지속적으로 공급해주는 것이 바람직하다.
본 발명의 한 관점에서, 반도체 박막을 형성하기 위한 장치를 제공하며, 상기 장치는 진공 챔버(vacuum chamber), 냉각 헤드를 갖는 냉각기, 수소 라디칼 생성 수단, 상기 냉각 헤드와 접촉하는 기판을 지지하는 지지부, 수소 함유 가스를 여기시켜 수소 라디칼을 생성하는 수소 라디칼 생성 수단 및 상기 기판에 대향하게 배치되며 상기 박막상에 상기 수소 라디칼 생성 수단에서 생성된 수소 라디칼을 포함하는 수소 함유 가스를 분사하기 위한 수소 라디칼 기체 방출 개구부를 포함한다.
본 발명의 다른 관점에서 제공되는 반도체 박막을 형성하는 장치는, 진공 챔버, 냉각 헤드를 가지며 냉각 헤드를 40K 이하의 온도까지 냉각할 수 있는 냉각기, 수소 라디칼 생성 수단, 상기 냉각 헤드와 접촉하여 냉각되는 기판을 지지하기 위한 지지부, 실온 이상의 온도로 상기 지지부을 가열하기 위한 가열 수단, 수소 함유 가스를 여기시켜 수소 라디칼을 생성하기 위한 수소 라디칼 생성 수단 및 상기 기판과 대향하게 배치되며 상기 박막상에 상기 수소 라디칼 생성 수단에서 생성된 수소 라디칼을 포함하는 수소 함유 가스를 분사하기 위한 수소 라디칼 기체 방출 개구부를 포함한다.
실시예
본 발명의 실시 형태에 대해 상세하게 설명할 것이다.
진공 챔버 내에 저온에서 실리콘 기판 상에 진공 증착된 12 분자층을 갖는 모노실란(monosilane)(SiH4)의 박막을 수소 라디칼로 1시간 동안 조사(照射)한 후, 반응된 SiH4 (,잔여량) 및 생성된 디실란(disilane)(Si2H6)의 반응 온도의 관계를 연구하기 위하여, 고감도 반사 자외선 흡수 스펙트럼 측정기로 박막과 수소 라디칼간의 반응을 관찰하였다. 도 1에 보이는 측정 결과가 얻어진다. 10K에서 약 57%의 SiH4가 없어지고 약 1.5%의 Si2H6가 생성되었다. 이로 부터 반응된 SiH4 중 약 55%가 중합된 것으로 보인다. 온도가 상승함에 따라 반응된 SiH4의 양과 생성된 Si2H6의 양은 10K에서 SiH4가 해리되기 시작하는 40K까지의 온도 범위에서 감소한다.
수소 원자와 실리콘 박막 사이의 반응성이 저온에서 높다는 것을 알 수 있다. 이는 저온에서 양자 역학적 터널 반응이 일어나는 동안 수소 원자가 특수한 화학 반응성을 보이기 때문이라고 생각된다. 수소 원자는 모든 원자 중에서 질량이 가장 적다. 따라서, 수소 원자는 가장 높은 양자 특성을 지니고, 뚜렷한 파동 특성을 보인다. 상기 뚜렷한 파동 특성으로 인해 수소 원자는 저온에서 터널 반응을 보인다. 저온에서의 반응 속도는 상온에서의 반응 속도와 같거나 높다. 따라서, 저온에서 높은 반응 속도로 실리콘 박막을 형성할 수 있다.
본 발명의 실시예를 도 2를 참조로 상세하게 설명할 것이다.
진공 펌프(2)를 사용하여 챔버(1)를 진공 상태(evacuated)로 만든다. 냉각기(3)는 냉각 헤드(3A)를 포함한다. 방열 보호막(3B)은 냉각 헤드(3A)의 외주에 구비된다. 냉각 헤드(3A)와 방열 보호막(3B)간의 공간이 진공 상태로 되고, 방열 보호막(3B)에 의해 복사열이 외주로부터 냉각 헤드(3A)로 전도되는 것이 방지된다. 냉각기(3)의 본체에 의해 냉각 헤드(3A)가 40K 이하의 온도까지 냉각될 수 있다. 기판(M)을 지지하는 지지부(4)가 냉각 헤드(3a)에 고정되어, 냉각 헤드(3A)의 냉각 조건이 기판(M)까지 전도되고, 기판(M)이 냉각된다. 지지부(4)와 접촉하는 세라믹 가열기 등의 가열 수단(5)을 구비하여, 지지부(4)를 통해 기판에 열이 전도되도록 한다.
한편, 수소 함유 가스(G)를 여기시켜 수소 라디칼을 생성하는 수소 라디칼 생성 수단(10)을 구비한다. 수소 라디칼 생성 수단(10)은, 예를 들어, 마이크로파 플라즈마(microwave plasma) 생성 장치를 포함한다. 트랩(trap)으로서 몰리브덴 선(10a)을 사용한다. 수소 라디칼 생성 수단(10)에 의해 생성된 수소 라디칼을 포함하는 수소 함유 가스를 도관(11)을 통해 진공 챔버(1)에 배치된 기체 분사기 (shower)(12)로 도입시킨다. 기체 분사기(12)에는 각각이 약 0.1mm의 직경을 갖는 구멍(pore)을 포함하는 많은 기체 배출구(12a)가 구비된다. 수소 라디칼(H)을 함유하는 수소 함유 가스로 기판(M) 상의 박막을 조사한다.
기판(M)이 로드(load) 또는 언로드(unload) 되는 방출구(13) 및 개구부(14)에 게이트(gate) 밸브(15)를 구비한다. 기판(M)의 냉각을 유지하도록 예를 들어, 액화 질소를 분사하기 위해 냉각 슈라우드(shroud)(16)를 채택한다.
예를 들어, 진공 증착을 사용하여 기판(M)의 표면에 박막을 형성한다. 이 진공 증착을 실시하기 위하여, 진공 챔버(1)을 그대로 사용하거나, 또는, 진공 증착된 박막을 갖는 기판을 진공 챔버(1)에 넣을 수도 있다. 두 경우 모두, 박막을 갖 는 기판(M)을 지지부(4)에 배치한다. 로드 잠금 챔버(load lock chamber)(도시되지 않음)에 도입된 기판(M)을 로봇을 사용하여 진공 챔버(1)에 넣고 진공 챔버(1) 내의 지지부 (4)에 배치한다.
이어서, 냉각기(3)를 이용하여 냉각 헤드(3a)를 냉각하고 지지부(4)을 통해 열을 전도시켜 40K 이하의 온도로 기판(M)을 냉각한다. 이때, 수소 라디칼 생성 수단(10)에 의해 생성된 수소 라디칼을 함유하는 수소 함유 가스를 도관(11)을 통해 진공 챔버(1)에 배치된 기체 분사기(12)로 도입시켜, 수소 함유 가스를 각 기체 배출구(12a)로부터 기판(M) 상의 박막에 분사한다. 소정의 시간동안 이런 작동을 실시하여 반도체 박막을 기판(M) 상에 형성한다.
반도체 박막이 위에 형성된 기판(M)을 진공 챔버(1)로부터 꺼내서 어닐링할 수 있다. 반도체 박막을 형성한데 이어 동일한 진공 챔버(1) 내에서 박막을 어닐링하는 것이 바람직하다. 즉, 냉각기(3)의 작동이 종료된다. 어닐링을 실시하기 위해 수소 라디칼(H)을 반도체 박막에 지속적으로 공급하는 동안에 세라믹 가열기 등의 가열 수단(5)을 사용하여 열을 전도시켜 반도체 박막이 위에 형성된 기판(M)을 실온 보다 높은 온도, 예를 들어, 100~600℃로 가열한다.
저온에서 합성된 반도체 박막은 격자 결함을 가질 수 있다. 실온 이상으로 합성된 박막을 가열하고 이 막을 수소 원자로 처리하여 상술한 격자 결함을 보완할 수 있고, 막 질을 균질하게 할 수 있다. 즉, 수소 원자가 실리콘 결정에서 넓은 범위에 거쳐 확산된 고체 물질에 존재하는 Si-H 결합에서 수소 원자를 제거하기 위해 상술한 어닐링 공정으로 격자 결함을 보완할 수 있다.
이전의 실시예에서 진공 증착법으로 기판에 박막을 형성할 때, 게르만 (germane), 반도체 제조용 특정 기체 및 유기 금속 화합물 기체 등의 원료 기체 및 실란 기체를 사용하여 매우 낮은 진공 압력 조건하에서 진공 증착을 실시할 수 있다. 진공 증착 게르만, 유기 금속 화합물 등을 수소 원자와 반응시켜 초격자 (ultra-lattice) 박막을 형성할 수 있다. 예를 들어, ZnS 및 ZnSe으로 형성된 초격자 박막을 형성하거나, 태양 전지용 실리콘, 게르만 막을 형성할 수 있다.
수소 라디칼 생성 수단(10)은 방출 플라즈마(d.c. 방출 또는 마이크로파, 무선(radio) 주파수 방출, RF 방출), 전자 광선 또는 금속에 의한 열 촉매 크래킹(cracking)으로 기체를 조사하여 수소 라디칼을 생성할 수 있다. 수소 라디칼 생성 수단(10)으로부터 수소 원자(수소 라디칼)를 기판 상에 증착되었거나 증착되는 박막에 분사한다. 수소 원자가 생성되는 기체는 순수 수소 가스 또는 수소 가스와 비활성 가스(헬륨 또는 네온 가스)의 혼합 가스일 수 있다. 박막을 구성하는 반도체 형성 분자와 시료 가스의 분자를 해리하기 위한 수소 원자 사이의 터널 반응에 의하여 반도체를 제조하기 위하여 수소 원자(또는 메틸 그룹)를 가스 분자에서 제거한다. 해리된 분자는 서로 반응하여 반도체의 박막을 형성한다.
반도체의 박막을 형성하는 공정은 소정의 막 두께를 갖는 박막을 진공 증착하고 수소 원자를 박막에 분사하는 공정을 포함할 수 있다. 대안적으로, 반도체 제조 표본 가스를 연속적으로 증착함과 동시에 수소 원자를 분사하는 공정을 포함할 수 있다.
형성된 박막의 밀도를 높이기 위해서, 형성 중에 있는 박막은 10K의 반응에 서 자외선 또는 준평형 상태에서 여기된 전자를 갖는 방출 플라즈마로 생성된 헬륨 또는 네온 원자로 조사된다. 이렇게 하면 구멍이 적은 고품질의 박막을 형성할 수 있다.
저온에서 합성된 박막은 상술한 것처럼 원자들 간의 연결 네트워크가 불충분하기 때문에, 고품질의 반도체를 제공하기 위해서는 수정(modification)용 어닐링이 필요하다. 어닐링 중에, 박막이 형성되는 기판의 온도가 10K 이하의 온도에서부터 실온을 넘는 고온까지 지속적으로 상승하는 동안에 준평형 상태로 여기된 원자 또는 자외선 및 수소 원자로 박막을 조사할 수 있다. 이는 박막을 구성하는 원자의 연결 네트워크의 형성을 촉진시켜, 고품질의 반도체 박막, 금속 박막, 산화 박막 또는 질화 박막이 형성된다.
본 발명의 극저온 박막 제조 기술은 반도체막, 금속막, 산화막 및 질화막을 형성하는데 적용할 수 있다. 형성된 막 두께는 저온 기판에 증착된 막 두께와 정확하게 일치하기 때문에, 산화 박막 또는 질화 박막을 제조하기 위한 산소 원자 또는 질소 원자로 박막을 조사한다. 이로 인해 균질이고 면적이 큰 다양한 박막을 형성할 수 있다.
실시예 1
상술한 것처럼 실리콘 기판 상에 분자층이 진공 증착된 모노실란(SiH4) 박막을 도 2에 도시된 장치에서 10K의 온도로 수소 라디칼을 사용하여 조사할 때, 디실란(Si2H6)을 1.5%로 생성할 수 있다.
실시예 2
40K 이하의 온도에서 실란 이외의 재료로 다양한 반도체 박막을 효과적으로 형성할 수 있음이 확인되었다.
상술한 바로 부터, 다음의 결과를 얻었다. 실리콘 네트워크(network) 구조는 비정질 또는 다결정 형태로 될 수 있다. 수소 원자를 사용하여 비정질 실리콘으로 표면 구조를 조절한 결과, 고품질, 고안정성 및 1.5eV~2.0eV 사이의 넓은 범위에 걸쳐 조절되는 대역폭(band gap)을 포함하는 박막을 얻을 수 있다. 종래의 비정질 실리콘 막에 비해 구조 안정성의 면에서 급격한 향상을 기대할 수 있다. 다결정 실리콘이 사용할 때, 90% 이상의 결정화 인자와 200㎚~300㎚의 입자 크기를 갖는 고품질 및 고안정 다결정 실리콘 박막 구조를 얻을 수 있다. SiF, SiClH, SiH4Cl 등의 실란 할로겐 화합물(halide)을 원료로서 사용한다. 수소 원자가 존재하는 상태에서 원료를 플라즈마로 해리할 때, 0.1nm/s~2nm/s의 비율로 저온에서 다결정 박막을 형성한다. 공급되는 수소 원자의 양을 조절함으로서, 결정 입자의 미세구조가 다른 다결정을 제어할 수 있다. 예를 들어, 각각 (220) 및 (400)의 바람직한 배향을 갖는 다결정 실리콘 박막을 각각 생성할 수 있다. 박막 표면이 불균일하게 때문에 앞의 박막에서 태양 전지의 양자 함유 효과를 기대할 수 있어, 차세대 박막 태양 전지의 재료로서 상기 박막을 사용할 수 있다. 격자막은 원자 크기에서 매끄러운 표면을 갖기 때문에, 액정 화면을 구동하기 위한 박막 트랜지스터로서 사용할 수 있다. 이들 두 형태의 막에서 수소로 결함을 보완할 수 있기 때문에, 우수한 광전도 성 및 비교적 높은 캐리어 유동성(carrier mobility)(10~20cm/Vs)을 보인다.
실시예 3
본 발명자의 근본적인 결론은 다음 실험을 토대로 하였다.
일반적인 실험 과정은 이미 상술한 것들과 유사하였다. 크라이요냉각기 (cryocooler)(Iwatani Plantech, D310형) 및 사중극자 질량 분석계(quadrupole mass spectrometer)(Leda Mass, Microvisin 300D)를 진공 다기관에 저장하였다. 앞뒤로 연결된 두개의 터보 분자 펌프(turbomolecular pump)(ULVAC, UTM-500, 500L/s 및 Seiko Seiki, STP-H200L/s)로 진공 챔버를 진공시켰다. 진공계를 베이킹(baking)한 후 현 실험 조건하에서 진공계의 저면 압력(base pressure)은 5 ×10-10Torr였다. 접면 (mating surface) 사이에 인디윰 호일(indium foil)을 사용하여 크라이요 냉각기의 냉각 헤드를 확실하게 눌렸던 실리콘 기판(30 ×50 ×0.5mm 크기의 [100] 표면) 상에 시료 가스 SiH4를 증착하였다. 소다화 스테인레스 스틸 캐필러리(calibrated stainless steel capillary)(내경이 0.1mm이고 길이가 1m임)를 통해 시료 가스 SiH4를 진공 챔버 내의 냉각된 실리콘 기판 상에 도입시켰다. 10K에서 가스 증착을 하는 동안에, 진공 챔버의 저면 압력이 약간 증가되는 것이 관찰되었다(5 ×10-10→4 ×10-9토르). 이는 도입된 가스 시료의 거의 전부가 실리콘 기판 상에 증착되었음을 나타낸다. 시료를 증착한 후, H2 가스의 DC 방출에 의해 생성된 수소 원자를 시료막에 분사하였다. 방전된 입자들과 플라즈마에 의해 생성된 UV 양자에 의해 시료막이 피격(bombard)되는 것이 완전히 방지된다. 냉각 헤드가 10K 아래로 냉각되었을 때 냉각 헤드에 접속된 구리 슬리브(sleeve)에 의해 지지되었던 방전 튜브는 27K로 유지되었다. 저온 백열 플라즈마 내의 이온과 분자들의 온도는 방출 튜브의 벽면 온도와 거의 동일함을 알 수 있다. 따라서, 시료막에 분사된 H 원자의 온도는 약 27K 이하로 될 수 있다. H 원자 함유 H2 가스를 시료에 분사하였을 때 국부열과 결과로 생긴 고체막의 표면으로부터 분자들의 탈착(desorption)은 무시할 수 있음이 확인되었다.
분광 분석 타원편광 반사측정법(SE) 및 퓨리에 변환 자외선(FT-IR) 분광법으로 고상 반응의 실제 시간을 측정하고 반응을 관찰하였다. 전영역(A=0~360o, ψ=0~90o)에서 타원 편광 반사 측정계수를 측정할 수 있는 회전-보정기 (rotating-compensator) (J.A. Woolam, M-2000)를 사용하여 SE 분석을 실시하였다. KBr 광선 스플리터(splitter)와 액상 N2 냉각 MCT(HgCdTe) 탐지기를 결합하여 4cm-1의 해상도를 갖는 퓨리에 변환 자외선 분광기(Nicolet, Magna-IR 760)를 사용하여 증착된 시료들과 수소 원자들이 반응하여 형성된 생성물의 자외선 스펙트럼을 측정하였다. 열탈착 질량 분광기(thermal desorption mass spectrometry)로 생성물의 양분석을 실시하였다.
본 실시예에서는 고체막에 분사된 H 원자의 플럭스(flux)를 측정하지 않았다. 정상 백열 방출 플라즈마(ordinary glow discharge plasma)에서, 시약 가스 중 몇 퍼센트가 원자들로 분해된다. 본 실시예에서, 방출된 H2 가스를 좁은 병목(restricted narrow bottle-neck)(내경 0.2mm이고 길이는 약 2mm)을 통해 흐르게 한 후 고체막에 분사되기 전에 직경이 6mm이고 길이가 5cm인 90o로 굽인 유리 튜브를 통과시켰다. H2 시약 가스의 유동율과 H 원자(⊇100s-1)의 측정된 확산 계수 (diffusion rate constant)로부터, 고체막상의 H-원자 플럭스가 본 실험 조건하에서 1013~1014 원자 cm-2s-1가 되도록 대략 측정될 수 있다.
<결과 및 토론>
[FT-IB 분광학 및 분광학적 타원 편광법을 이용한 고체 SiH4 막에서 H 원자의 반응으로부터 형성되는 생성물의 제자리(in situ) 및 실시간 분석]
본 발명자들은 열 탈착 질량 분광분석법(thermal desorption mass spectrometry)이 상기 생성물을 분석하는데 효과적이라는 것을 발견하였다. 이 방법은 반응물과 생성물의 양이 수 개의 단층(ML) 두께의 증착 막(deposited film)과 같이 낮게 제한되는 실험용으로 감도 및 신뢰성이 매우 높다. 하지만, 열 탈착법에 의하여 감지된 생성물이 열 탈착 분석용 시료의 워밍업(warming-up) 동안이 아니라 반응 온도에서 형성된다는 보장은 없다. 저온 고상 반응에서 제자리 및 실시간 생성물 분석을 수행하기 위하여, H 원자와 반응한 SiH4 막의 적외선 흡수 스펙트럽이 측정되었다. 도 1은 H 원자에 의하여 분사된 4ML 두께 SiH4 시료 막의 FT-IR 스펙트럼을 도시한다. 바닥 스펙트럼은 시료 증착 전에 실리콘 기판용 스펙트럼이다. 제 2 바닥 스펙트럼은 반응 전에 4ML 두께 SiH4용 스펙트럼에 대응한다. 바닥에서 천정까지의 스펙트럼은 20분의 시간 간격으로 측정되었다.
도 3에서, SiH4의 v1(2187cm-1) 및 v3(2191cm-1)의 신축 진동(streching vibration)은 감소하고, 파동수(wave number)의 낮은 파수의 새로운 넓은 흡수 대역이 반응 시간에 따라 높은 파수의 흡수 대역을 이용하여 성장한다. 이것은 고체 막에서 Si-Si 결합의 형성을 표시한다. v2(~907cm-1) 및 v4(~890cm-1)의 변형 진동 흡수 대역이 약 40분의 반응시간으로 완벽하게 사라지게 된다. 이것은 4 ML 막에서 SiH4분자의 대부분이 40분 안에 H 원자의 반응에 의하여 H 원자가 분리된다는 것을 나타낸다.
실리콘 기판이 진공계로 부터 만들어질 때 실리콘 기판 상에서 박형 고체 생성물이 형성되는 것이 확인되었다. 고체 생성물의 분석은 SE에 의하여 이루어졌다. 10K에서 고체 SiH4를 사용하여 H의 반응으로부터 형성된 박형 고체 생성물은, 그것이 주위의 공기에 노출될 때, 일반적으로 SiO2로 변형되는 것이 발견되었다. 이것은 고체 생성물이 폴리실란(polysilane)형 네트워크 구조(도 3 참조)를 가질 수 있다는 것을 의미한다. 폴리실란(SinH2n+2)은 주위의 대기에서 SiO2로 쉽게 산화된다고 알려져있다. 산화 반응은, 10K에서 형성되는 고체 생성물이 약 1시간 동안 200K에서 H 원자와 더 반응하였을 때, 크게 억제된다. 온도가 10K에서 200K로 증가함에 따라, 고체 막에서 반응하지 않은 잔여 SiH4 분자는 탈착되고, 비휘발성 고체 생성물만 실리콘 기판 상에 남았다. 고체 생성물의 "화학적 어닐링"(즉, 고온에서의 H 원자 분사)과 같은 것은 폴리실란형 네트워크로부터 H 원자 분리 반응에 의하여 Si-Si 결합 네트워크의 성장을 촉진시키는 것이 분명하다. 200K에서 화학적으로 어닐링된 고체 생성물은 안정된 것으로 인정되고, 주위의 대기에서 남겨질 때 구조의 변화를 보이지 않았다.
도 4는 (10K에서 형성되고 200K에서 어닐링된) 화학적으로 어닐링된 고체 생성물의 FT-IR 스펙트럼을 도시한다. 실리콘 기판용 참고 스펙트럼이 측정될 필요가 있기 때문에 이 스펙트럼은 현장외(ex situ)에서 측정되었다. 흡수 피크는 비대칭이고, 낮은 파수에서 더 넓다. 가우스 함수(Gaussian function)를 가정한 디콘볼루션(diconvolution)된 흡수 스펙트럼은 종래의 무선-주파수 플라즈마-강화 화학적 증기 증착법에 의하여 얻어지는 a-Si:H 막의 흡수 스펙트럼과 거의 유사한 것으로 확인되었다. 2017cm-1까지 나타나는 숄더 피크(shoulder peak), 2081cm-1까지 나타나는 강한 피크, 2113cm-1까지 나타나는 넓은 높은 파수 피크, 및 2173cm-1까지 나타나는 약한 피크는 각각 벌크(bulk) Si-H 신축 진동, 벌크(bulk) Si-H2 신축 진동, 표면 SiH2,3 진동, 및 SiH2(O2) 진동의 흡수에 그 원인이 있다. 10K에서 형성되는 폴리실란 네트워크, 즉, -(SiH2)n-는 200K에서 화학적 어닐링에 의하여 삼차원 Si-Si 결합 망으로 크게 변형된다.
도 5는 SE에 의하여 측정된 파장(nm)의 함수로써 반응 인덱스(n) 및 흡광 계수(k)를 도시한다. n 및 k의 스펙트럼 특성은 비정질 실리콘이 풍부한 비정질 (amorphous) 실리콘과 다결정 실리콘의 스펙트럼 특성의 조합이라는 점이 확인된다. 종래의 플라즈마 CVD에 의하여 통합된 a-Si:H는 400nm 이하에서 약 4.5의 n값을 갖는다. 도 5에서 400nm 이하에서의 3.2의 n값은, 표면 조도가 본 SE 분석에서 고려되지 않았기 때문에, 본 실험에서 얻어지는 고체 생성물은 많은 공동을 포함한다는 것을 의미하는 것은 아니다. 더 상세한 SE 분석은 실험실에서 진행중에 있다.
[H-원자 분사 시간과 반응물의 수율간의 관계]
도 6은 10K의 온도에서 H-원자에 반응한 SiH4막 12ML에 대한 [반응된 SiH4]/[증착된 SiH4]의 비에 대한 H-원자 분사 시간과 Si2H6의 수율간의 관계를 나타낸다. 여기에서, "수율"이라는 것은, 증착된 SiH4의 생성량의 비를 의미한다. 실험동안 반응 온도는 계속 10K을 유지하였다. n⊇2인 SinH2n＋2 중에서 Si2H6만을 열 탈착 질량 분광분석법에 의해 기체 생성물로서 검출할 수 있다. 도 4에서, Si2H6의 수율은 최대값(0.01)로 매우 급격하게 증가하여, 30분 후에 거의 시간에 무관하게 된다. [반응된 SiH4]/[증착된 SiH4] 비율은 Si2H6의 수율보다 점차적으로 증가하여, 120분의 반응 시간후에 정체기(0.7)에 이른다. Si2H6 이외의 기체 생성물이 검출되지 않기 때문에, 반응된 SiH4의 대부분이 고체 생성물로 변형될 것이다. 고체 생성물(즉, [반응된 SiH4]/[증착된 SiH4])보다 더 빠른 Si2H6의 증가 속도로, Si2H6는 고체 생성물의 형성을 위한 중간 생성물(즉, 선구(precursor))이 된다. [반응된 SiH4]/[증착된 SiH4]의 값과 Si2H6의 수율이 120분 후에는 서서히 증가하지 않고, 반응 시간에 무관 하게 된다는 사실은, Si2H6와 고체 생성물의 형성 및 분해에 대해서 안정한 상태를 만들었다는 것이다. 다시 말해, H 원자는 Si-Si 결합망 형성에 활성제로서 뿐만 이나라 10K의 온도에서 형성된 고체 생성물의 에천트(etchant)로서도 작용하여야 한다.
폴리실란(SinH2n＋2) 및 비정질 실리콘의 형성에 대한 가능한 메카니즘은 다음과 같이 요약할 수 있다.
SiH4 ＋ H = SiH3 ＋ H2 (-50) (3)
SiH3 ＋ H = SiH2 ＋ H2 (-132) (4)
SiH2 ＋ SiH4 = Si2H6 (-244) (5)
················
SiH ＋ SiH = SinH2n＋2 (-244) (6)
SinH2n＋2에 대한 H 원자의 또 다른 반응 →···
→비정질 실리콘 (7)
상기에서 괄호 안의 숫자는 단위가 KJ/mole17(음의 값, 발열)인 반응열을 나 타낸다. SiH2의 바닥 상태는 싱글렛(singlet) (X1A1) 상태이고, 화학적으로 상당히 잘 반응한다고 알려져 있다. 이것을 SiH4의 Si-H 결합에 삽입하여 진동 여기된 Si2H6 *를 형성한다. "hot" Si2H6 *가 고체 상태의 반응물 중의 이웃하고 있는 분자들에 의해 둘러싸여 있기 때문에, 상기 둘러싸여 있는 분자들은, SiH3가 SiH4 *쪽으로 반응하지 않으므로, "hot" Si2H6 *를 급냉하여 Si2H6 를 안정한 상태가 되게 하는 전체적으로 연소열 바스(efficient heat bath)로서 작용할 수 있고, SiH3 라디칼은 H와 반응하여 반응 메카니즘 (4)에 의해 SiH2를 줄때까지 또는 재결합 반응 메카니즘 (8)에 의해 SiH4를 재생성시킬때까지 원상태로 남아 있을 수 있다.
SiH3 ＋ H = SiH4 (-386) (8)
반응 메카니즘 (4)와 (8)의 분기비(branching ratio)를 본 실험에서 결정할 수 없더라도, 도 4에서 시간에 대한 Si2H6의 급격한 증가는 반응 메카니즘 (4)가 Si2H6를 생성하기에 충분하도록 빠르게 대체할 수 있다는 것을 나타낸다.
[반응 생성물의 수율에 따른 막 두께]
도 7은 [반응된 SiH4]/[증착된 SiH4]의 비율 및 Si2H6의 수율에 따른 막 두께를 도시한다. 증착된 SiH4 막은 10K에서 1시간동안 H 원자와 반응하였다. 앞부분에 서 설명하였듯이, [반응된 SiH4]/[증착된 SiH4]의 비율은 반응물에 의하여 형성된 고체 생성물의 수율로 간주될 수 있다. [반응된 SiH4]/[증착된 SiH4]의 비율은 0 ~ 5 ML 까지 막 두께의 증가에 따라 매우 급하게 증가한다. 상기 비율은 10 ~ 20 ML의 범위에서 정체기에 들고, 점차로 막두께에 따라 감소한다. 0 ~ 10 ML까지 고체 생성물 수율이 초기에 급속하게 증가하는 것은, 이웃한 SiH4 분자의 존재가 Si-Si 결합망(반응 (3) 내지 (7))의 발전을 위해서 필수불가결하기 때문인 것으로 이해된다. 10 ~ 20 ML의 범위에서, 증착된 SiH4 분자의 약 70%는 고체 생성물로 변환된다. 20ML 이상에서 고체 생성물의 수율이 점차적으로 감소하는 것은 보다 비효율적으로 H 원자가 막으로 침투하는 데 원인이 있다. 다시 말하면, H 원자는 SiH4 막이 20 ML보다 얇은 경우에 더 자유롭게 확산된다.
H 원자는 고체 시료의 표면에 분사되기 때문에, 고체 생성물의 형성은 막의 윗면에서 내부까지 진행되어야 하고, 더 깊은 지역에 있는 SiH4 분자는 Si-Si 결합망에 통합되어 더 적게 변화한다. 따라서, 막으로 취급되는 H 원자는 위에서 바닥까지 어느 정도 비균질한 형태를 갖는다. 시료 SiH4 막의 두께가 얇아질수록, 고체 생성물은 더욱 균질하게 생성된다.
Si2H6의 수율은 막두께의 증가에 따라 급속한 증가를 보이다가, 수개의 ML 막 두께인 (0.01)에서 이미 정체된다. 고체 생성물 형성은 표면에서 내부로 진행되므 로, 중간 생성물 Si2H6는 위층의 고체 생성물과 반응하지 않은 아래층의 SiH4 층 사이의 중간 지역에 주로 형성될 수 있다. 도 5에서 수 ML까지 Si2H6의 수율이 막 두께에 거의 독립인 것은 고체 생성물과 반응하지 않은 SiH4 막 층 사이의 중간 지역이 분자 수준으로 얇고, 두 위상 사이에 뚜렷한 경계면이 있다는 것을 의미한다.
[반응 생성물의 수율에 따른 온도]
도 8은 반응 온도의 함수에 따른 [반응된 SiH4]/[증착된 SiH4]의 비율과 Si2H6의 수율을 도시한다. 이 실험에서, 우선, 12 ML 두께의 SiH4가 10K에서 실리콘 기판 상에 증착된다. 실리콘 기판의 온도가 반응 온도까지 증가한 후, 증착된 막은 1시간동안 H 원자와 반응한다. 증착된 SiH4는 50K에서 탈착되기 시작하므로, 50K 이상에서의 실험은 이루어지지 않았다. 도 8에서, [반응된 SiH4]/[증착된 SiH4]의 비율과 Si2H6의 수율은 온도의 증가에 따라 감소한다. 이러한 터널링(tunnelling) 반응 비율의 음의 온도 의존성은 본 실험에서의 일반적인 경향으로 관찰된다. 측정된 음의 온도 의존성은 고체 막에서 H 원자의 정상 상태 집중의 증가하는 것 및/또는 반응 온도의 감소에 따른 터널링 반응을 위한 비율의 증가에 원인이 있다.
어떤 경우에도, 저온 터널링 반응 비율의 음의 온도 의존성은 유일하고, 선례가 없는 결과이다. 하지만, 이론적으로 터널링 반응 비율의 음의 온도 의존성은 예견된다.
[결과]
고체 SiH4를 사용한 H 원자의 저온 터널링 반응이 연구되었다. 수소 원자가 10K에서 고체 SiH4 막에 분사되면, H 원자에 의하여 SiH4에서 H 원자를 제거하는 반응이 고체 생성물의 형성을 인도하면서 일어난다. 최고의 수율(70%)은 시료인 SiH4 막이 10 ~ 20 ML 의 두께일때 얻어진다. 20 ML 이상의 두께에서, 두꺼운 막 내부로 H 원자가 비효율적으로 침투함으로 인하여, 생성 수율은 감소한다. 10K에서 형성된 고체 생성물은 폴리실란형 구조를 갖는다. 삼차원 Si-Si 결합 네트워크는, 10K에서 형성된 고체 생성물이 200K에서 H 원자에 의하여 더 반응될 때(화학적 어닐링), 발전된다는 것을 발견하였다. SE 및 FT-IR에 의하여 화학적으로 어닐링된 고체 생성물은 고체 생성물이 주로 일부 결정 실리콘을 포함하는 비정질 실리콘으로 구성되는 것으로 나타났다.
고체 생성물의 수율은 10K 아래로 온도가 내려갈수록 증가하였다. 고체 생성물을 형성하기 위한 비율의 음의 온도 의존성은 아레니우스(Arrhenius) 식에 따른 일반적인 화학 반응에서의 온도 의존성과 반대된다. 실험된 음의 온도 의존성은 막위의 정상 상태의 H 원자 집중의 증가 및/또는 낮은 온도에서 터널링 반응의 비율의 증가로 인한 것이다. 화학적 어닐링과 결합된 낮은 온도 터널링 반응에 의하여 우수한 품질의 비정질 실리콘의 합성이 가능하다.
위에서 언급하였듯이, 본 발명은 터널 현상을 유도하기 위하여 40K이하에서 냉각되는 기판 표면 상의 박막에 수소 라디칼(radical)을 공급함으로써 막 네트워크 구조 및 막 두께의 균일성이 탁월한 반도체 박막을 제공한다.

Claims (7)

  1. 40K 이하의 온도에서 기판에 수소 라디칼(radical)을 공급하는 것을 특징으로 하는 기판의 표면에 박막을 형성하는 공정.
  2. 냉각기를 사용하여 기판의 지지부을 통해 열을 전도시켜 상기 기판이 40K 이하의 온도로 냉각되는 동안에, 상기 기판에 수소 라디칼을 공급하는 것을 특징으로 하는 기판의 표면에 반도체 박막을 형성하는 공정.
  3. 표면에 박막이 형성된 기판을 지지하는 단계,
    수소 라디칼의 가스를 방출하기 위한 개구부(opening)를 상기 기판의 박막을 향하도록 제공하는 단계, 및
    냉각기를 사용하여 상기 지지부을 통해 열을 전도시켜 상기 기판이 40K 이하의 온도로 냉각되는 동안에, 상기 가스 방출 개구부로부터 상기 박막에 상기 수소 라디칼을 공급하는 단계를 포함하는 것을 특징으로 하는 기판의 표면에 반도체 박막을 형성하는 공정.
  4. 표면에 박막이 형성된 기판을 지지하는 단계,
    수소 라디칼의 가스를 방출하기 위한 개구부를 상기 기판의 박막을 향하도록 제공하는 단계,
    냉각기를 사용하여 상기 지지부을 통해 열을 전도시켜 상기 기판이 40K 이하의 온도로 냉각되는 동안에 상기 가스 방출 개구부로부터 상기 박막에 상기 수소 라디칼을 공급하는 단계, 및
    상기 박막이 형성된 상기 기판이 상기 지지부을 통해 열이 전도되어 실온 이상의 온도로 가열되는 동안에, 상기 가스 방출 개구부로부터 상기 박막에 상기 수소 라디칼을 공급함으로서 상기 박막의 어닐링을 실시하는 단계를 포함하는 것을 특징으로 하는 기판의 표면에 반도체 박막을 형성하는 공정.
  5. 표면에 박막이 형성된 기판을 지지하는 단계,
    수소 라디칼의 가스를 방출하기 위한 개구부를 상기 기판의 상기 박막을 향하도록 제공하는 단계,
    냉각기를 사용하여 지지부를 통해 열을 전도시켜 상기 기판이 40K 이하의 온도로 냉각되는 동안에 상기 가스 방출 개구부로부터 상기 박막에 상기 수소 라디칼을 공급하는 단계, 및
    상기 수소 라디칼을 상기 반도체 박막에 계속해서 공급하는 동안에 상기 지지부을 통해 열이 전도되어 반도체 박막이 위에 형성된 상기 기판을 가열함으로서, 상기 반도체 박막의 어닐링을 실시하는 단계를 포함하는 것을 특징으로 하는 기판의 표면에 반도체 박막을 형성하는 공정.
  6. 삭제
  7. 진공 챔버,
    냉각 헤드를 가지며 상기 헤드를 40K 이하의 온도로 냉각할 수 있는 냉각기,
    상기 냉각 헤드와 접하여 냉각되는 기판을 지지하기 위한 지지부,
    실온 이상의 온도로 상기 지지부을 가열하기 위한 가열 수단,
    수소 함유 가스를 여기하여 수소 라디칼을 생성하기 위한 수소 라디칼 생성 수단, 및
    상기 기판에 대향하게 배치되며 상기 박막에 상기 수소 라디칼 생성 수단에서 생성된 수소 라디칼을 포함하는 수소 함유 가스를 분사하기 위한 수소 라디칼 가스 방출 개구부를 포함하는 것을 특징으로 하는 반도체 박막 형성 장치.
KR1020010014658A 2000-09-27 2001-03-21 반도체 박막을 형성하는 공정 및 장치 KR100787285B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000294738A JP2002110551A (ja) 2000-09-27 2000-09-27 半導体薄膜の形成方法及び装置
JP2000-294738 2000-09-27

Publications (2)

Publication Number Publication Date
KR20020025004A KR20020025004A (ko) 2002-04-03
KR100787285B1 true KR100787285B1 (ko) 2007-12-20

Family

ID=18777278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010014658A KR100787285B1 (ko) 2000-09-27 2001-03-21 반도체 박막을 형성하는 공정 및 장치

Country Status (5)

Country Link
US (1) US6472299B2 (ko)
EP (1) EP1193325A1 (ko)
JP (1) JP2002110551A (ko)
KR (1) KR100787285B1 (ko)
TW (1) TW569309B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998537B2 (en) * 2002-03-01 2011-08-16 The Chinese University Of Hong Kong Method for selectively removing hydrogen from molecules
AU2002241336A1 (en) * 2002-03-29 2003-10-13 Miyatsu Co., Ltd. Method for forming thin film
KR20040007963A (ko) * 2002-07-15 2004-01-28 삼성전자주식회사 단원자층 증착 반응장치
US7197863B1 (en) 2005-07-13 2007-04-03 Scag Power Equipment, Inc. Lawnmower cutter deck with side-to-side deck leveler
NO328202B1 (no) * 2006-02-21 2010-01-04 Elkem Solar As Fremgangsmåte og apparatur for fremstilling av silan
WO2010099609A1 (en) * 2009-03-03 2010-09-10 The University Of Western Ontario Method for fabrication of layered heterojunction polymeric devices
SG178057A1 (en) * 2009-10-16 2012-03-29 Semiconductor Energy Lab Logic circuit and semiconductor device
US20150167160A1 (en) * 2013-12-16 2015-06-18 Applied Materials, Inc. Enabling radical-based deposition of dielectric films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126772A (ja) * 1984-07-16 1986-02-06 Canon Inc 堆積膜形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308910A (ja) * 1987-06-11 1988-12-16 Nikon Corp エネルギ−線照射による薄膜の製造方法及びそれに使用される装置
JP3008451B2 (ja) * 1990-07-06 2000-02-14 ソニー株式会社 シリコン系被エッチング材のエッチング方法
US5192849A (en) * 1990-08-10 1993-03-09 Texas Instruments Incorporated Multipurpose low-thermal-mass chuck for semiconductor processing equipment
US5264394A (en) * 1991-05-22 1993-11-23 Associated Universities, Inc. Method for producing high quality oxide films on substrates
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JP2500412B2 (ja) * 1992-07-24 1996-05-29 日新電機株式会社 シリコン膜の形成方法
JP3165536B2 (ja) * 1992-11-12 2001-05-14 松下電器産業株式会社 半導体ダイヤモンドの形成方法及び装置
KR960006958B1 (ko) * 1993-02-06 1996-05-25 현대전자산업주식회사 이시알 장비
RU2100477C1 (ru) * 1994-10-18 1997-12-27 Равель Газизович Шарафутдинов Способ осаждения пленок гидрогенизированного кремния
US6114032A (en) * 1998-04-10 2000-09-05 The University Of North Texas Films for use in microelectronic devices and methods of producing same
US6210541B1 (en) * 1998-04-28 2001-04-03 International Business Machines Corporation Process and apparatus for cold copper deposition to enhance copper plating fill

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126772A (ja) * 1984-07-16 1986-02-06 Canon Inc 堆積膜形成方法

Also Published As

Publication number Publication date
EP1193325A1 (en) 2002-04-03
US20020037634A1 (en) 2002-03-28
KR20020025004A (ko) 2002-04-03
TW569309B (en) 2004-01-01
JP2002110551A (ja) 2002-04-12
US6472299B2 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
US7488693B2 (en) Method for producing silicon oxide film
KR100215376B1 (ko) 표면감수성이감소된오존/테트라에톡시실란산화규소막의증착방법
US6284050B1 (en) UV exposure for improving properties and adhesion of dielectric polymer films formed by chemical vapor deposition
US6649545B2 (en) Photo-assisted remote plasma apparatus and method
US7238616B2 (en) Photo-assisted method for semiconductor fabrication
George et al. Atomic layer controlled deposition of SiO2 and Al2O3 using ABAB… binary reaction sequence chemistry
JP4382265B2 (ja) 酸化シリコン膜の形成方法及びその形成装置
KR100300177B1 (ko) 할로겐도핑된산화실리콘막의막안정성개선을위한방법및그장치
KR100480500B1 (ko) 절연막의 저온 증착법
KR19980087249A (ko) 산화 규소막, 그의 형성 방법 및 형성 장치
JPS6324923B2 (ko)
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
US6419985B1 (en) Method for producing insulator film
JP4044637B2 (ja) プラズマ励起ｃｖｄ膜の界面品質改良のための方法
KR100787285B1 (ko) 반도체 박막을 형성하는 공정 및 장치
JP4555410B2 (ja) 半導体上に酸化膜を形成する装置及び方法
US7897521B2 (en) Low dielectric constant plasma polymerized thin film and manufacturing method thereof
US5045346A (en) Method of depositing fluorinated silicon nitride
JPH1098032A (ja) 薄膜形成方法及び薄膜形成装置
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
JP2009021442A (ja) 多孔質膜の成膜方法およびコンピュータ可読記録媒体
Hernández et al. Kinetics and Compositional Dependence on the Microwave Power and SiH4/N 2 Flow Ratio of Silicon Nitride Deposited by Electron Cyclotron Resonance Plasmas
JPH0543393A (ja) 炭素材料作製方法
JP3190100B2 (ja) 炭素材料作製装置
WO2003083915A1 (fr) Procede de formation d&#39;un film mince

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111006

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee