KR100777696B1 - 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법 - Google Patents

세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR100777696B1
KR100777696B1 KR1020010015682A KR20010015682A KR100777696B1 KR 100777696 B1 KR100777696 B1 KR 100777696B1 KR 1020010015682 A KR1020010015682 A KR 1020010015682A KR 20010015682 A KR20010015682 A KR 20010015682A KR 100777696 B1 KR100777696 B1 KR 100777696B1
Authority
KR
South Korea
Prior art keywords
thin film
water
cleaning
film transistor
gate
Prior art date
Application number
KR1020010015682A
Other languages
English (en)
Other versions
KR20020075595A (ko
Inventor
송근규
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010015682A priority Critical patent/KR100777696B1/ko
Publication of KR20020075595A publication Critical patent/KR20020075595A/ko
Application granted granted Critical
Publication of KR100777696B1 publication Critical patent/KR100777696B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1316—Methods for cleaning the liquid crystal cells, or components thereof, during manufacture: Materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 세정액의 세정력을 향상시키고, 박막 트랜지스터 기판의 소자 특성을 향상시키기 위하여, HF액과 산화력을 가지는 산화 수(oxidative water)를 혼합하여 세정액을 제조하고, 이러한 세정액을 사용하여 박막 트랜지스터 기판의 제조 공정 중의 세정 작업을 진행한다. 본 발명에 따른 세정액은 HF액과 산화 수를 혼합하여 제조한다. 또한, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에는 이러한 세정액을 사용하여, 박막 트랜지스터 기판 제조 공정 중 세정 공정을 진행한다.
산화 수, 세정액, HF액, 산화력, 소자 특성

Description

세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조 방법 {CLEANER AND METHOD FOR FABRICATING THIN FILM TRANSSISTOR USING THE CLEANER}
도1은 본 발명의 실시예에 따른 세정액으로 유기 오염 물질을 제거하는 메카니즘을 개략적으로 나타낸 것이고,
도2a 내지 도 2c는 본 발명에 따른 세정액으로 금속 오염 물질을 제거하는 메카니즘을 개략적으로 나타낸 것이고,
도3은 순수와 HF액의 혼합으로 이루어진 세정액을 사용하여 세정 작업을 진행한 경우에 비정질 규소막의 두께 변화를 나타낸 것이고,
도4는 산화 수와 HF액의 혼합으로 이루어진 본 발명에 따른 세정액을 사용하여 세정 작업을 진행한 경우에 비정질 규소막의 두께 변화를 나타낸 것이고,
도5는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도6은 도 5에 도시한 절단선 Ⅵ-Ⅵ'에 따른 박막 트랜지스터 기판의 단면도이고,
도7a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조에 있어서, 첫 번째 제조 단계에서의 기판의 배치도이고,
도7b는 도 7a에 도시한 절단선 Ⅶb-Ⅶb'에 따른 기판의 단면도이고,
도8a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조에 있어서, 두 번째 제조 단계에서의 기판의 배치도이고,
도8b는 도 8a에 도시한 절단선 Ⅷb-Ⅷb'에 따른 기판의 단면도이고,
도9a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조에 있어서, 세 번째 제조 단계에서의 기판의 배치도이고,
도9b는 도 9a에 도시한 절단선 Ⅸb-Ⅸb'에 따른 기판의 단면도이고,
도10a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조에 있어서, 네 번째 제조 단계에서의 기판의 배치도이고,
도10b는 도 10a에 도시한 절단선 Ⅹb-Ⅹb'에 따른 기판의 단면도이다.
본 발명은 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
세정액은 반도체 소자의 제조 공정 중의 세정 작업에 사용되는 것으로, 반도체 소자 위에 잔류하는 잔류물이 소자 특성을 저하시키는 것을 방지하기 위하여, 이러한 잔류뮬을 제거하는데 사용된다. 세정 작업은 반도체 소자 혹은 디스플레이 장치가 고정세화 및 정밀화하는 현 시점에 있어서 중요하다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판 즉, 박막 트랜지스터 기판 및 색 필터 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면 에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
두 기판 중 박막 트랜지스터를 가지는 박막 트랜지스터 기판의 제조 공정은 기판 위에 게이트 배선을 형성하고, 게이트 배선 위에 게이트 절연막, 반도체층, 저항성 접촉층의 3층막으로 액티브(active)층을 형성한다. 이어, 그 위에 데이터 배선을 형성한 다음, 보호막을 형성하고, 보호막에 데이터 배선의 일부인 드레인 전극을 드러내는 접촉 구멍을 형성한 후, 접촉 구멍을 통하여 드레인 전극에 접촉하는 화소 전극을 형성한다.
이러한 박막 트랜지스터 기판을 제조하는 공정에서 박막 트랜지스터의 특성이 저하되는 것을 방지하기 위하여, 배선 또는 반도체층의 표면에 존재하는 오염 물질이나 이물질을 제거하는 세정 작업이 필수적으로 요구된다.
이러한 세정 작업에서, 세정액의 세정력이 약한 경우에는 오염 물질이나 이물질을 충분히 제거할 수 없어서 세정 후에도 기판에 오염 물질이나 이물질을 잔류하게 되어 막특성을 저하시키거나 배선의 접촉 불량을 유발하는 등의 소자 불량을 유발한다.
본 발명은 세정력이 향상된 세정액을 제공하고자 한다.
또한, 본 발명은 소자 특성이 향상된 박막 트랜지스터 기판의 제조 방법을 제공하고자 한다.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는 HF액과 산화력을 가지는 산화 수(oxidative water)를 혼합하여 세정액을 제조하고, 이러한 세정액을 사용하여 박막 트랜지스터 기판의 제조 공정 중의 세정 작업을 진행한다.
상세하게, 본 발명에 따른 세정액은 HF액과 산화 수를 혼합하여 제조한다.
이 때, 산화 수는 초순수에 오존을 용해시켜 제조하거나, 초순수를 전기 분해하여 양극 주변에 모여 있는 양극수로 제조할 수 있다. 여기서, HF액과 산화 수는 100:1 ∼ 1000:1의 부피비로 혼합할 수 있고, 산화 수는 표준 산화 환원 전위가 900 ∼1200 mV이며, pH가 4.5이하인 것이 좋다,
또한, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법에는 이러한 세정액을 사용하여, 박막 트랜지스터 기판 제조 공정 중 세정 공정을 진행한다.
박막 트랜지스터 기판의 제조를 위하여, 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 게이트 전극에 대응하는 반도체 패턴을 형성하고, 게이트 배선, 게이트 절연막 및 반도체 패턴이 형성된 기판을 HF액과 산화 수를 혼합하여 제조된 세정액을 사용하여 세정한다. 이어, 게이트 절연막 위에 게이트선에 교차하는 데이터선, 데이터선에 연결되어 반도체 패턴에 연결되는 소스 전극 및 반도체 패턴에 연결되되, 소스 전극과 분리되는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이 때, 반도체 패턴을 비정질 실리콘층으로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예을 설명한다.
언급한 바와 같이, 반도체 소자의 제조 방법에서는 소자의 특성을 향상시키기 위하여 세정 작업이 필수적이며, 이러한 세정 작업에서는 강력한 세정력을 가지는 세정액을 이용하는 것이 바람직하다. 본 발명의 실시예에서는 HF액과 산화력을 가지는 산화 수(oxidative water)가 혼합된 세정액을 이용한다.
산화 수는 초순수(Deionized water)에 오존 가스를 용해하거나, 초순수를 전기분해하여 양극의 주변에 있는 양극수(anode water)를 모아서 얻을 수 있다. 이렇게 하여 얻은 산화 수에 극미량의 산이나 염기를 첨가하여 pH 및 ORP(Oxidation Reduction Potential)를 조절하면, 세정 능력을 더욱 강화시킬 수 있다. 이 때, 산화 수는 ORP가 적정 범위의 크기 예를 들어, 900 ∼1200 mV가 되게 만들고, pH는 산성 상태 예를 들어, 4.5이하가 되도록 하는 것이 다른 배선이나 막에 영향을 주지 않으면서도 강한 세정력을 얻을 수 있어서 유리하다.
세정액을 제조하기 위하여, 50%의 농도를 가지는 HF액을 이용할 경우, 산화 수와 HF액을 100:1∼1000:1의 부피비로 혼합하여 제조하는 것이 바람직하며, HF액의 농도에 따라 그 부피비는 적절하게 조절할 수 있다.
산화 수가 유기물을 제거하는 메카니즘은 다음과 같다.
도 1은 본 발명의 실시예에 따른 세정액으로 유기 오염 물질을 제거하는 메카니즘을 개략적으로 나타낸 것이다.
산화 수는 도 1에 보인 바와 같이, 기판(10) 위의 유기물(12)을 강한 산화력으로 산화시켜 세정액 중으로 확산 또는 용해시켜 제거한다.
오존을 포함하는 산화 수가 유기물을 제거하는 메커니즘은 다음 식으로 나타 낼 수 있다.
-CH2- + 3O3 →3O2 + CO2 + H2O
이 때, 이물질 위에 유기 오염물이 존재하여 유기 오염물이 입자를 덮고 있을 경우에는 산화 수에 의하여 유기 오염물을 먼저 제거하여 이물질을 드러낸 후에 HF액으로 입자를 식각하여 제거할 수 있다.
한 편, 이물질 중 금속 물질은 산화 수의 높은 산화 포텐셜(potential)을 이용하여 보다 효과적으로 제거할 수 있다.
산화 수가 금속 물질을 제거하는 메카니즘은 다음과 같다.
산화 수는 강한 산화력으로 금속 물질을 산화시키는데, 금속을 이온화시켜 세정액 중에 녹여서 제거한다. 즉, 산화 수와 금속 물질을 접촉시키면, 통상의 금속 물질 예를 들어, K(칼륨), Na(나트륨), Ma(마그네슘), Al(알루미늄), Fe(철), Ni(니켈) 등은 산화되면서 양이온으로 이온화되고, 이온화된 금속 물질은 세정액에 녹게 된다.
한편, 산화 수에 의하여 산화가 되지 않는 중금속의 경우도 산화 수의 강한 산화 포텐셜을 이용하여 제거할 수 있다.
도 2a부터 도 2c는 산화 수의 산화력에 의하여 반도체 패턴에 존재하는 금속 입자 등을 제거하는 메카니즘을 설명하기 위하여 도시한 것이다.
절연막(10) 위에 형성되어 있는 반도체 패턴(20)의 내부에 금속 오염물(30)이 존재하는 경우(도 2a), 본 발명에 따른 산화 수와 HF액이 혼합된 세정액을 사용 하여 세정한다. 그러면, 산화 수에 의해 반도체 패턴(20)의 표면 일부는 산화되어 금속 오염물(30)이 내재되어 있는 깊이까지 산화되어 산화막(50)이 형성된다(도 2b). 이 때, 산화막(50)의 두께는 세정액과 반도체 패턴(20)이 접촉하는 시간에 따라 조절될 수 있다. 그리고, HF액에 의하여 산화막(50)은 식각되어 제거되는데, 이 때, 산화막(50) 내의 금속 오염물(30)은 산화막(50)에서 분리되어 산화막(50)과 함께 반도체 패턴(20)으로부터 함께 분리된다(도 2c). 이 경우, 금속 입자(30)는 식각된 산화막(50)에서 분리되어 세정액에 침전될 수 있다.
반도체 패턴(20) 위에 금속 입자(30)가 존재하는 경우에도 같은 방법으로 제거할 수 있다.
이와 같이, 본 발명의 실시예에 따른 세정액은 반도체층의 일부를 산화시키고 식각함으로써, 그 상부에 존재하는 금속 오염물을 제거한다.
이에 대하여 보다 구체적으로 실험예를 참조하여 설명하기로 한다.
〔실험〕
기판에 n형 불순물이 도핑된 비정질 실리콘층을 연속 증착한 후, 세정액을 사용하여 비정질 실리콘층을 세정한다. 이 때, 50%농도의 HF액과 초순수를 200:1의 부피비로 혼합하여 마련한 제1 세정액과 50%농도의 HF액과 산화 수를 200:1의 부피비로 혼합하여 마련한 제2 세정액을 사용한다. 여기서, 제2 세정액에서 산화 수의 ORP는 +1020mV이고, pH는 3.36이 되도록 설정한다.
〔결과〕
도 3은 제1 세정액을 사용하여 세정 작업을 진행하기 전과 후의 n형 불순물 이 도핑된 비정질 실리콘층의 두께를 나타낸 것이고, 도 4는 제2 세정액을 사용하여 세정 작업을 진행하기 전과 후의 n형 불순물이 도핑된 비정질 실리콘층의 두께를 나타낸 것이다.
도 3에 보인 바와 같이, 제1 세정액 즉, HF액과 초순수의 혼합액을 사용하여 세정 작업을 진행했을 때에는 n형 불순물이 도핑된 비정질 실리콘층이 약 50Å 정도로 제거된 반면에, 도 4에 보인 바와 같이, 제2 세정액 즉, HF액과 산화 수의 혼합액을 사용하여 세정 작업을 진행했을 때에는 n형 불순물이 도핑된 비정질 실리콘층은 100-150Å 정도로 제거되었다. 측정 결과, 제1 세정액은 0,99Å/min의 세정력을 가지고 있으며, 제2 세정액은 3.12Å/min의 세정력을 가지고 있다.
이러한 결과는 앞에서 언급한 바와 같이, 비정질 실리콘층의 상부 일부는 산화 수에 의하여 산화되고 HF액에 의하여 산화막이 제거되어 비정질 실리콘층의 두께가 감소한 것에 기인한다. 따라서, HF액과 산화 수의 혼합액으로 이루어진 세정액을 사용할 경우, 비정질 실리콘층의 상부 일부가 산화되면서 비정질 실리콘층의 표면 혹은 표면 근처에 존재하는 금속 오염 물질이 이 산화막에 둘러싸이게 되고, 산화막이 식각되면서 금속 오염 물질이 산화막과 분리되고 동시에 금속 오염 물질은 비정질 실리콘층과도 분리되어 제거되는 것이라 할 수 있다.
이러한 세정액을 사용하여 박막 트랜지스터 기판을 제조하는 공정을 다음에서 설명한다.
도 5는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 6은 도 5에 도시한 박막 트랜지스터 기판을 Ⅵ-Ⅵ' 선을 따라 잘라 도시한 단면도이 다.
절연 기판(10) 위에 저저항을 가지는 알루미늄 계열의 금속 물질로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체 패턴(42)이 섬 모양으로 형성되어 있으며, 반도체 패턴(42)의 상부에는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속으로 이루어진 데이터 배선(62, 64, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(64), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
여기서, 데이터 배선(62, 64, 65, 66)을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 알루미늄 계열의 도전 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 그 예로는 Cr/Al(또는 Al 합금) 또는 Al/Mo 등을 들 수 있다.
데이터 배선(62, 64, 65, 66) 및 이들이 가리지 않는 반도체 패턴(42) 상부에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(72, 74)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(76)이 형성되어 있다.
보호막(70) 위에는 접촉 구멍(72)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 76)을 통하여 각각 데이터 패드(64) 및 게이트 패드(24)와 연결되어 있고, ITO 또는 IZO로 이루어진 보조 데이터 패드(84) 및 보조 게이트 패드(86)가 형성되어 있다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 5 및 도 6과 도 7a 내지 도 11b를 참고로 하여 설명한다.
먼저, 도 7a 및 7b에 도시한 바와 같이, 기판(10) 위에 알루미늄, 크롬, 몰리브덴, 몰리브덴 합금, 티타늄, 탄탈륨 등으로 이루어진 도전막을 적층한 후, 사 진 식각 공정으로 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선(22, 24, 26)을 형성한다.
다음, 도 8a 및 도 8b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 사진 식각 공정을 이용하여 반도체층과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 섬 모양의 반도체 패턴(42)과 저항 접촉층(52)을 형성한다.
이어, HF액과 산화 수를 혼합하여 제조된 본 발명에 의한 세정액을 사용하여 게이트 배선(22, 24, 26), 게이트 절연막(30), 반도체 패턴(42) 및 저항 접촉층(52)이 형성되어 있는 기판을 세정한다.
이 때, 언급한 바와 같은 본 발명에 따른 세정액 즉, 산화 수와 HF액을 혼합하여 제조된 세정액을 사용하여 게이트 절연막(30) 또는 저항 접촉층(52) 위에 존재하는 유기 오염 물질 또는 금속 오염 물질을 제거한다. 본 발명에 따른 세정액이 이물질을 제거하는 메카니즘과 세정 능력은 앞에서 설명한 바와 같다.
본 발명에서는 박막 트랜지스터 기판의 제조 공정 중의 세정 작업에 세정 능력이 우수한 세정액을 사용하기 때문에, 박막 트랜지스터 기판 위에 이물질 또는 오염 물질이 잔류할 가능성을 최소화할 수 있다. 따라서, 박막 트랜지스터 기판의 제조 공정 중에 침투되거나 잔류된 이물질 또는 오염 물질이 막 특성을 저하시키거나 배선 접촉 불량을 유발할 가능성을 줄일 수 있어서 소자 특성을 향상시킬 수 있다.
다음, 도 9a 및 도 9b에 도시한 바와 같이, 크롬, 몰리브덴, 몰리브덴 합금, 티타늄, 또는 탄탈륨 등으로 이루어진 도전막을 적층한 후, 사진 식각 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(64) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 64, 65, 66)으로 가리지 않는 도핑된 비정질 규소층 패턴(52)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(42)을 노출시킨다.
다음, 도 10a 및 10b에 도시한 바와 같이, 질화 규소와 같은 무기 절연막을 적층하여 보호막(70)을 형성한 후, 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여, 드레인 전극(66), 데이터 패드(64) 및 게이트 패드(24)를 드러내는 접촉 구멍(72, 74, 76)을 형성한다.
다음, 다시, 도 5 및 6에 도시한 바와 같이, ITO 또는 IZO막을 적층한 후, 사진 식각 공정으로 패터닝하여 접촉 구멍(72)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 76)을 통하여 데이터 패드(64) 및 게이트 패드(24)와 각각 연결되는 보조 데이터 패드(84) 및 보조 게이트 패드(86)를 각각 형성한다.
이어, 후속 공정을 진행하여 박막 트랜지스터 기판의 제조를 완료한다.
이상과 같이, 본 발명에 따른 박막 트랜지스터 기판의 제조 공정 중 세정력이 우수한 세정액을 사용하여 세정 작업을 진행하기 때문에 기판 위에 이물질이나 오염 물질의 잔류하기 때문에 발생하는 막특성 저하나 배선 접촉 불량을 감소시킬 수 있다.
본 발명은 세정력이 우수한 세정액을 제조할 수 있고, 이러한 세정액을 박막 트랜지스터 기판의 제조 공정에 적용하여 세정 효율을 향상시킴으로써, 기판의 소자 특성을 향상시킬 수 있다.



Claims (14)

  1. HF액과 표준 산화 환원 전위가 900 ~ 1200 mV 이고, pH가 4.5 이하인 산화 수를 혼합하여 제조된 세정액.
  2. 제1항에서,
    상기 산화 수는 초순수에 오존을 용해시켜 제조한 세정액.
  3. 제1항에서,
    상기 산화 수는 초순수를 전기 분해하여 양극 주변에 모여 있는 양극수인 세정액.
  4. 제1항에서,
    상기 HF액과 산화 수의 부피비는 100:1 ∼ 1000:1을 가지는 세정액.
  5. 삭제
  6. 삭제
  7. 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 상기 게이트 전극에 대응하는 반도체 패턴을 형성하는 단계,
    상기 게이트 배선, 상기 게이트 절연막 및 상기 반도체 패턴이 형성된 기판을 HF액과 표준 산화 환원 전위가 900 ~ 1200 mV 이고, pH가 4.5 이하인 산화 수를 혼합하여 제조된 세정액을 사용하여 세정하는 단계,
    상기 게이트 절연막 위에 상기 게이트선에 교차하는 데이터선, 상기 데이터선에 연결되어 상기 반도체 패턴에 연결되는 소스 전극 및 상기 반도체 패턴에 연결되되, 상기 소스 전극과 분리되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 데이터 배선을 덮는 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 노출하는 접촉 구멍을 형성하는 단계,
    상기 접촉 구멍을 통하여 상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  9. 제7항에서,
    상기 세정액 중의 산화 수는 초순수에 오존을 용해시켜 제조한 것을 사용하는 박막 트랜지스터 기판의 제조 방법.
  10. 제7항에서,
    상기 세정액 중의 산화 수는 초순수를 전기 분해하여 양극 주변에 모여 있는 양극수를 사용하는 것을 박막 트랜지스터 기판의 제조 방법.
  11. 제7항에서,
    상기 세정액 중의 HF액과 산화 수의 부피비는 100:1 ∼ 1000:1을 가지는 박막 트랜지스터 기판의 제조 방법.
  12. 삭제
  13. 삭제
  14. 제7항에서,
    상기 반도체 패턴은 비정질 실리콘층으로 형성하는 반도체 기판의 제조 방법.
KR1020010015682A 2001-03-26 2001-03-26 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법 KR100777696B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010015682A KR100777696B1 (ko) 2001-03-26 2001-03-26 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010015682A KR100777696B1 (ko) 2001-03-26 2001-03-26 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20020075595A KR20020075595A (ko) 2002-10-05
KR100777696B1 true KR100777696B1 (ko) 2007-11-21

Family

ID=27698719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015682A KR100777696B1 (ko) 2001-03-26 2001-03-26 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100777696B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951898B1 (ko) * 2002-12-09 2010-04-09 삼성전자주식회사 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
KR100926302B1 (ko) * 2002-12-31 2009-11-12 삼성전자주식회사 세정력 측정 시료 및 이의 측정 방법
KR100869846B1 (ko) * 2006-12-28 2008-11-21 주식회사 하이닉스반도체 반도체 소자의 세정 방법 및 이를 이용한 소자 분리막의형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264498A (ja) * 1995-03-27 1996-10-11 Pure Retsukusu:Kk シリコンウエーハの清浄化方法
KR19980015769A (ko) * 1996-08-23 1998-05-25 김광호 반도체 웨이퍼의 세정방법
JPH10340876A (ja) * 1997-06-10 1998-12-22 Shibaura Eng Works Co Ltd 洗浄処理方法および洗浄処理装置
KR19990039400A (ko) * 1997-11-12 1999-06-05 윤종용 반도체소자 제조공정의 세정액 및 이를 이용한 포토레지스트 및폴리머 제거방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264498A (ja) * 1995-03-27 1996-10-11 Pure Retsukusu:Kk シリコンウエーハの清浄化方法
KR19980015769A (ko) * 1996-08-23 1998-05-25 김광호 반도체 웨이퍼의 세정방법
JPH10340876A (ja) * 1997-06-10 1998-12-22 Shibaura Eng Works Co Ltd 洗浄処理方法および洗浄処理装置
KR19990039400A (ko) * 1997-11-12 1999-06-05 윤종용 반도체소자 제조공정의 세정액 및 이를 이용한 포토레지스트 및폴리머 제거방법

Also Published As

Publication number Publication date
KR20020075595A (ko) 2002-10-05

Similar Documents

Publication Publication Date Title
US8144296B2 (en) Method of fabricating array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns
TWI363915B (en) Array substrate for liquid crystal display device and method of fabricating the same
TW560073B (en) Active matrix substrate for liquid crystal display and its fabrication
US7223642B2 (en) Method for fabricating liquid crystal display device
TWI532186B (zh) 薄膜電晶體及其形成方法
TW200419238A (en) Liquid crystal display of horizontal electronic field applying type and fabricating method thereof
KR20070075808A (ko) 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
JP6436660B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2005166757A (ja) 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
TW200411284A (en) Method of fabricating liquid crystal display device
US20100032760A1 (en) Thin-film transistor substrate and method of fabricating the same
WO2017010342A1 (ja) 酸化物半導体膜のエッチング方法および半導体装置の製造方法
JP4824534B2 (ja) 薄膜トランジスタ表示板用洗浄剤、及びこれを用いた薄膜トランジスタ表示板の製造方法
KR100777696B1 (ko) 세정액 및 이를 사용하는 박막 트랜지스터 기판의 제조방법
US20200161143A1 (en) Thin film transistor substrate, liquid crystal display panel having the same and method of manufacturing the same
KR20070104732A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
TW201030431A (en) Pixel and method for fabricating the same
KR20020052562A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
KR20070001648A (ko) 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판
JP2004170724A (ja) 液晶表示装置の製造方法
JPH0945774A (ja) 薄膜半導体装置
KR100537879B1 (ko) 박막 트랜지스터의 제조 방법 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111017

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee