KR100772254B1 - Structure and method for forming multi-metal line by using parallel structure - Google Patents

Structure and method for forming multi-metal line by using parallel structure Download PDF

Info

Publication number
KR100772254B1
KR100772254B1 KR1020050132686A KR20050132686A KR100772254B1 KR 100772254 B1 KR100772254 B1 KR 100772254B1 KR 1020050132686 A KR1020050132686 A KR 1020050132686A KR 20050132686 A KR20050132686 A KR 20050132686A KR 100772254 B1 KR100772254 B1 KR 100772254B1
Authority
KR
South Korea
Prior art keywords
metal
metal wiring
forming
tin
metal wire
Prior art date
Application number
KR1020050132686A
Other languages
Korean (ko)
Inventor
김기용
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132686A priority Critical patent/KR100772254B1/en
Application granted granted Critical
Publication of KR100772254B1 publication Critical patent/KR100772254B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

A multi-layered metal line using a parallel structure and a forming method thereof are provided to reduce a via mask by defining a via hole after a second metal line is formed, and to simplify a manufacturing process and cost. A multi-layered metal line includes a first metal line group, a second metal line group and a third metal line(M3), with interlayer dielectric being interposed between the metal lines. A pair of vias(25) connect a pair of first metal lines(M1) of the first metal line group with a pair of second metal line(M2) of the second metal line group, and are connected to each other by a structure pattern. A pair of second vias(28) connect the structure pattern and one second metal line with the third metal line.

Description

병렬 구조를 이용한 다층 메탈 배선의 구조 및 형성 방법{STRUCTURE AND METHOD FOR FORMING MULTI-METAL LINE BY USING PARALLEL STRUCTURE}STRUCTURE AND METHOD FOR FORMING MULTI-METAL LINE BY USING PARALLEL STRUCTURE}

도 1은 종래 기술에 따른 다층 메탈 배선의 형성 방법을 도시한 도면,1 is a view showing a method of forming a multilayer metal wiring according to the prior art;

도 2a 내지 도 2e는 본 발명의 일 실시 예에 따라 기판 상에 다층 메탈 배선을 형성하는 과정을 도시한 공정 순서도,2A to 2E are process flowcharts illustrating a process of forming a multilayer metal wiring on a substrate according to an embodiment of the present invention;

도 3a 내지 도 3d는 본 발명의 다른 실시 예에 따라 기판 상에 다층 메탈 배선을 형성하는 과정을 도시한 공정 순서도.3A to 3D are flowcharts illustrating a process of forming a multilayer metal wiring on a substrate according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

21 : 제1층간 절연막 22 : 제2층간 절연막21: first interlayer insulating film 22: second interlayer insulating film

23 : 비아 마스크 24 : 제1비아홀23: via mask 24: first via hole

25 : 제1비아 26 : 제3층간 절연막25: first via 26: third interlayer insulating film

27 : 제2비아홀 28 : 제2비아27: second via hole 28: second via

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 다층 메탈 배선의 구조 및 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a structure and a method for forming a multilayer metal wiring of a semiconductor device.

통상적으로 다층 메탈 배선 형성시 하부 메탈 배선과 상부 메탈 배선을 연결할 때는 비아(Via)로 연결하는 기술을 사용하고 있다.In general, when connecting the lower metal wiring and the upper metal wiring when forming the multilayer metal wiring, a technology of connecting vias is used.

도 1은 종래 기술에 따른 다층 메탈 배선의 형성 방법을 도시한 도면이다.1 is a view showing a method of forming a multilayer metal wiring according to the prior art.

도 1을 참조하면, 제1메탈 배선(M1)을 형성한 후에, 금속간 절연막(Inter Metal Dielectric, 11)을 증착하고, CMP(Chemical Mechanical Polishing)를 통해 평탄화한다.Referring to FIG. 1, after forming the first metal wiring M1, an intermetal dielectric 11 is deposited and planarized through chemical mechanical polishing (CMP).

이어서, 비아 마스크를 이용하여 금속간 절연막(IMD, 11)을 식각하여 제1메탈 배선(M1)의 표면을 개방시키는 비아홀(12)을 형성한다.Next, the via mask 12 is etched using a via mask to form a via hole 12 that opens the surface of the first metal wiring M1.

이어서, 비아홀(12) 내부를 채우는 제1비아(13)를 형성하고, 제1비아(13) 상에 제1비아(13)를 통해 제1메탈 배선(M1)과 연결되는 제2메탈 배선(M2)을 형성한다.Subsequently, a first via 13 filling the inside of the via hole 12 is formed, and the second metal wires connected to the first metal wires M1 through the first vias 13 are formed on the first vias 13. M2).

이어서, 제2메탈 배선(M2) 상에 금속간 절연막(14)을 증착하고, 제2비아홀(15) 및 제2비아홀(15)에 매립되는 제2비아(16)를 형성하며, 제2비아(16)에 연결되는 제3메탈 배선(M3)을 형성한다.Subsequently, an intermetallic insulating film 14 is deposited on the second metal wiring M2, and a second via 16 filled in the second via hole 15 and the second via hole 15 is formed. A third metal wiring M3 connected to the 16 is formed.

그러나, 도 1과 같은 다층 메탈 배선 공정은, 메탈 배선 마스크 수보다 하나가 적은 수의 비아 마스크가 필요로 하는 등 불필요한 공정과 마스크를 사용함으로써 반도체소자의 제조 경비를 과다하게 사용할 수밖에 없는 단점이 있다.However, the multilayer metal wiring process as shown in FIG. 1 has the disadvantage of overusing the manufacturing cost of the semiconductor device by using unnecessary processes and masks, such as the need for a via mask having one less than the number of metal wiring masks. .

본 발명은 상기 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 마스크 수를 줄여 공정을 단순화할 수 있는 반도체소자의 다층 메탈 배선의 구조 및 형성 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the problems of the prior art, and an object thereof is to provide a structure and a method for forming a multilayer metal wiring of a semiconductor device which can simplify the process by reducing the number of masks.

상기 목적을 달성하기 위한 다층 메탈 배선의 구조는 제1메탈 배선 그룹, 제2메탈 배선 그룹 및 제3메탈 배선이 IMD를 사이에 두고 순차 적층되는 구조를 갖는 반도체 소자의 다층 메탈 배선 구조로서, 상기 제1메탈 배선 그룹 내 한쌍의 제1메탈 배선과 상기 제2메탈 배선 그룹의 대응하는 한쌍의 제2메탈 배선간을 연결하는 한쌍의 제1비아와, 상기 한쌍의 제1비아간을 연결하는 구조물 패턴과, 상기 구조물 패턴과 상기 제2메탈 배선 중 선택된 하나의 제2메탈 배선을 상기 제3메탈 배선에 연결하는 한쌍의 제2비아를 포함하는 것을 특징으로 한다.The structure of the multilayer metal wiring to achieve the above object is a multilayer metal wiring structure of a semiconductor device having a structure in which the first metal wiring group, the second metal wiring group and the third metal wiring are sequentially stacked with an IMD interposed therebetween. A structure for connecting a pair of first vias connecting between a pair of first metal wires in a first metal wire group and a pair of corresponding second metal wires in the second metal wire group, and the pair of first vias And a pair of second vias connecting one second metal wire selected from the structure pattern and the second metal wire to the third metal wire.

또한 본 발명의 다층 메탈 배선의 형성 방법은 복수의 제1메탈 배선을 형성하는 단계와, 상기 제1메탈배선 상부에 제1층간 절연막을 형성하는 단계와, 상기 제1층간 절연막 상에 상기 제1메탈 배선 중 인접하는 2개를 포함하는 영역 상부의 해당 제1메탈 배선 2개당 하나씩 대응하는 면적을 갖는 제2메탈 배선을 형성하는 단계와, 상기 제2메탈 배선 상부에 제2층간 절연막을 형성하는 단계와, 상기 제2메탈 배선의 일부를 관통하여 상기 제1메탈 배선 표면을 개방시키도록 상기 제2층간 절연막과 제1층간 절연막을 식각하여 비아홀을 형성하는 단계와, 상기 비아홀에 매립되는 제1비아를 형성하는 단계와, 상기 제1비아 상에 상기 제1비아를 통해 제1메탈 배선과 제2메탈 배선에 연결되는 제3메탈 배선을 형성하는 단계와, 상기 제2메탈 배선과 제3메탈 배선에 연결되는 제2비아를 동시에 형성하는 단계와, 상기 제2비아를 통해 상기 제2메탈 배선과 제3메탈 배선을 병렬 연결하는 제4메탈 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of forming a multi-layer metal wiring of the present invention comprises the steps of forming a plurality of first metal wiring, forming a first interlayer insulating film on the first metal wiring, and the first interlayer insulating film on the first interlayer insulating film Forming a second metal wiring having an area corresponding to one of the two first metal wirings above the region including two adjacent metal wirings, and forming a second interlayer insulating film on the second metal wirings; Forming a via hole by etching the second interlayer insulating film and the first interlayer insulating film to penetrate a portion of the second metal wiring to open the first metal wiring surface; and a first buried in the via hole; Forming a via, forming a third metal wire on the first via, the third metal wire being connected to the first metal wire and the second metal wire through the first via, and forming the second metal wire and the third metal wire. On the wiring Characterized by forming a second via that result at the same time, forming a fourth metal wiring for the parallel connection of the second metal wiring and the third metal wiring through the second via.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

후술하는 실시 예는, 다층 메탈배선 공정에 있어서 효과적인 방법으로 마스크의 수를 줄여 공정을 단순화하고, 효과적인 방법으로 메탈배선 공정을 구현하므로써 TR 조합을 보강하여 기능을 보완하는 기술이며, 이는 디자인측면에서도 새로운 방법으로 설계를 도입하는 기술이다.The embodiment described below is a technique for simplifying the process by reducing the number of masks in an effective method in the multi-layer metal wiring process, and complementing the function by reinforcing the TR combination by implementing the metal wiring process in an effective manner, which also in terms of design It is a technique of introducing a design in a new way.

도 2a 내지 도 2e는 본 발명의 실시 예에 따른 다층 메탈배선의 형성 방법을 도시한 도면이다.2A to 2E are views illustrating a method of forming a multilayer metal wiring according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, M1 메탈 증착 및 M1 식각을 통해 제1메탈 배선(M1)을 형성한다. 그리고 나서, 제1메탈 배선(M1)을 포함한 전면에 제1금속간 절연막(IMD1, 21)을 형성한 후, CMP 공정을 통해 평탄화시킨다.As shown in FIG. 2A, the first metal wiring M1 is formed through M1 metal deposition and M1 etching. Then, the first intermetallic insulating films IMD1 and 21 are formed on the entire surface including the first metal wiring M1 and then planarized through a CMP process.

이어서, 제1금속간 절연막(21) 상에 제2메탈 배선이 될 M2 메탈을 증착한다.Subsequently, M2 metal to be the second metal wiring is deposited on the first intermetallic insulating film 21.

이어서, M2 식각을 진행하여 제1메탈 배선(M1) 중 인접하는 2개를 포함하는 영역 상부의 해당 제1메탈 배선 2개당 하나씩 대응하는 면적을 갖는 제2메탈 배선(M2)을 형성한다.Subsequently, etching of M2 is performed to form second metal wirings M2 having corresponding areas, one for each of the first metal wirings above the region including two adjacent ones of the first metal wirings M1.

도 2b에 도시된 바와 같이, 제2메탈 배선(M2)을 포함한 전면에 제2금속간 절연막(22)을 형성한 후 CMP를 통해 평탄화한다.As shown in FIG. 2B, the second intermetallic insulating layer 22 is formed on the entire surface including the second metal wiring M2 and then planarized through CMP.

이어서, 제2금속간 절연막(22) 상에 감광막을 도포한 후, 노광 및 현상으로 패터닝하여 비아 마스크(23)를 형성한다. Subsequently, after the photosensitive film is coated on the second intermetallic insulating film 22, the via mask 23 is formed by patterning the photosensitive film by exposure and development.

그리고 나서, 비아 마스크(23)를 식각 마스크로 이용한 비아 식각공정을 진 행하여 제1메탈 배선(M1)의 일부 표면을 개방시키는 제1비아홀(24)을 형성한다.Then, a via etching process using the via mask 23 as an etching mask is performed to form a first via hole 24 that opens a part of the surface of the first metal wiring M1.

여기서, 비아 식각공정은 제2금속간 절연막(22), 제2메탈 배선(M2)의 일부분 및 제1금속간 절연막(21)을 순차적으로 식각한다. 즉, 비아 식각시 제2메탈 배선(M2)은 관통될 수 있다.In the via etching process, the second intermetallic insulating layer 22, a part of the second metal wire M2, and the first intermetallic insulating layer 21 are sequentially etched. That is, during the via etching, the second metal wire M2 may pass through the via.

도 2c에 도시된 바와 같이, 비아 마스크(23)를 제거한 후, 금속막을 제1비아홀(24)에 채워 제1비아(Via1, 25)를 형성한다. 이때, 제1비아(25)는 제1메탈 배선(M1)의 상부 표면 일부와 제2메탈 배선(M2)의 관통된 부분을 연결하게 된다. 즉, 제1메탈 배선(M1)과 제2메탈 배선(M2)을 연결하는 역할을 한다.As illustrated in FIG. 2C, after the via mask 23 is removed, the metal film is filled in the first via hole 24 to form first vias 25 and 25. In this case, the first via 25 connects a portion of the upper surface of the first metal wire M1 and a penetrated portion of the second metal wire M2. That is, it serves to connect the first metal wiring M1 and the second metal wiring M2.

위와 같이, 제1비아홀(24) 및 제1비아(25)를 형성하는 공정을 'Via1' 공정이라고 한다.As described above, the process of forming the first via hole 24 and the first via 25 is called a 'Via1' process.

도 2d에 도시된 바와 같이, 제1비아(25)를 포함한 전면에 M3 메탈을 증착한 후 M3 식각을 진행하여 제1비아(25)에 연결되는 제3메탈 배선(M3)을 형성한다. 따라서, 제1비아(25)를 통해 제1 내지 제3 메탈 배선(M1∼M3)이 모두 동시에 연결된다. 이는 3층의 메탈 배선을 형성할 때 3번의 메탈 배선 마스크와 한번의 비아 마스크만을 사용하는 것을 의미하며, 즉, 제2메탈 배선(M2)과 제3메탈 배선(M3)을 연결하기 위한 Via2 공정을 생략해도 되어 공정이 단순해진다.As shown in FIG. 2D, after depositing M3 metal on the entire surface including the first via 25, the M3 is etched to form a third metal wire M3 connected to the first via 25. Therefore, all of the first to third metal wires M1 to M3 are simultaneously connected through the first via 25. This means that only three metal wiring masks and one via mask are used to form the three-layer metal wiring, that is, the Via2 process for connecting the second metal wiring M2 and the third metal wiring M3. May be omitted and the process is simplified.

도 2e에 도시된 바와 같이, 제3메탈 배선을 포함한 전면에 제3층간 절연막(26)을 형성한 후, 비아 마스크, 제2비아홀(27) 식각 및 제2비아(Via2, 28)를 순차적으로 진행한다.As shown in FIG. 2E, after forming the third interlayer insulating layer 26 on the entire surface including the third metal wiring, the via mask, the second via hole 27 and the second vias Via 2 and 28 are sequentially formed. Proceed.

여기서, 제2비아(28)가 매립될 제2비아홀(27)은 제2메탈 배선(M2)과 제3메탈 배선(M3)에 동시에 형성하며, 제2메탈 배선(M2)에 연결되는 제2비아(28)와 제3메탈 배선(M3)에 연결되는 제2비아(28)를 한번의 공정으로 동시에 형성한다. 그리고, 제2비아홀(27)이 뚫리는 부분이 아래의 제2메탈 배선(M2) 및 제3메탈 배선(M3)의 메탈 층이므로 자연스럽게 이 메탈 층들이 EPD 역할을 하게된다.Here, the second via hole 27 in which the second via 28 is to be filled is simultaneously formed in the second metal wiring M2 and the third metal wiring M3, and is connected to the second metal wiring M2. The second vias 28 connected to the vias 28 and the third metal wiring M3 are simultaneously formed in one process. Since the portion of the second via hole 27 drilled is a metal layer of the second metal wire M2 and the third metal wire M3, the metal layers serve as EPDs.

이어서, 제2비아(28)를 통해 제2메탈 배선(M2)과 제3메탈 배선(M3)에 동시에 연결되는 제4메탈 배선(M4)을 형성한다. 따라서, 제2메탈 배선과 제3메탈 배선은 제4메탈 배선을 통해 병렬 연결된 구조가 된다. Subsequently, a fourth metal wire M4 is simultaneously connected to the second metal wire M2 and the third metal wire M3 through the second via 28. Accordingly, the second metal wiring and the third metal wiring are connected in parallel through the fourth metal wiring.

한편, 제1비아(25) 및 제2비아(28)는 제품에서 요구되는 저항특성을 고려하여 텅스텐(W)으로 형성한다. 예를 들어, Ti/TiN/W, Ti/W, TiN/W, Ti/TiN/W/Ti, Ti/TiN/W/TiN 중에서 선택된 어느 하나를 사용한다.Meanwhile, the first via 25 and the second via 28 are formed of tungsten (W) in consideration of resistance characteristics required for a product. For example, any one selected from Ti / TiN / W, Ti / W, TiN / W, Ti / TiN / W / Ti, Ti / TiN / W / TiN is used.

그리고, 제1메탈 배선 내지 제4메탈 배선(M1∼M4)은 Ti/TiN/AlCu/Ti/TiN, TiN/AlCu/TiN, Ti/Al/Ti/TiN, Ti/TiN/AlCu/Ti 및 Ti/AlCu/Ti로 이루어진 그룹 중에서 선택된 어느 하나를 사용한다. 여기서, Ti, TiN은 배리어 메탈이다.The first to fourth metal wirings M1 to M4 include Ti / TiN / AlCu / Ti / TiN, TiN / AlCu / TiN, Ti / Al / Ti / TiN, Ti / TiN / AlCu / Ti, and Ti. Use any one selected from the group consisting of / AlCu / Ti. Here, Ti and TiN are barrier metals.

상술한 실시 예에 따르면, 제1메탈 배선과 제2메탈 배선 연결을 위한 비아 공정과 제2메탈 배선과 제3메탈 배선을 연결하기 위한 비아 공정을 1회의 비아 공정으로 진행한다. 즉, 제2메탈 배선과 제3메탈 배선을 연결하기 위한 비아 공정이 생략된다.According to the above-described embodiment, the via process for connecting the first metal wire and the second metal wire and the via process for connecting the second metal wire and the third metal wire are performed in one via process. That is, the via process for connecting the second metal wiring and the third metal wiring is omitted.

또한, 제2메탈 배선과 제3메탈 배선을 제2비아 및 제4메탈 배선을 통해 병렬 연결하고 있다. 즉, 제4메탈 배선 단독을 이용하여 제2메탈 배선과 제3메탈 배선을 연결하게 되며, 결국 제1메탈 배선(M1), 제2메탈 배선(M2) 및 제3메탈 배선 (M3)은 제4메탈 배선(M4) 하나를 이용하여 동시에 한꺼번에 연결되고 있다. In addition, the second metal wiring and the third metal wiring are connected in parallel via the second via and the fourth metal wiring. That is, the second metal wiring and the third metal wiring are connected by using the fourth metal wiring alone, and as a result, the first metal wiring M1, the second metal wiring M2, and the third metal wiring M3 are made of the first metal wiring M3. 4 metal wires M4 are connected at the same time.

이처럼, 하나의 비아 공정만 진행하고, 제4메탈배선 단독을 이용하여 제2메탈 배선과 제3메탈 배선을 연결하므로, 제조 공정이 단순화되고, 메탈 배선 공정의 디자인상에서도 하나의 메탈(M4)로 M1 내지 M3 까지를 한꺼번에 연결할 수 있어 회로의 기능적인 측면에서 장점이 있다.As such, only one via process is performed, and the second metal wiring and the third metal wiring are connected by using the fourth metal wiring alone, so that the manufacturing process is simplified and a single metal (M4) is used even in the design of the metal wiring process. Since M1 to M3 can be connected at once, there are advantages in terms of the functional aspects of the circuit.

도 3a 내지 도 3d는 본 발명의 다른 실시 예에 따른 다층 메탈배선의 형성 방법을 도시한 도면이다.3A to 3D are views illustrating a method of forming a multilayer metal wiring according to another embodiment of the present invention.

도 3a에 도시된 바와 같이, M1 메탈 증착 및 M1 식각을 통해 제1메탈 배선(M1)을 형성한다. 그리고 나서, 제1메탈 배선(M1)을 포함한 전면에 제1금속간 절연막(IMD1, 31)을 형성한 후, CMP 공정을 통해 평탄화시킨다.As shown in FIG. 3A, the first metal wiring M1 is formed through M1 metal deposition and M1 etching. Then, the first intermetallic insulating films IMD1 and 31 are formed on the entire surface including the first metal wiring M1 and then planarized through a CMP process.

이어서, 제1금속간 절연막(31) 상에 제2메탈 배선이 될 M2 메탈을 증착한다.Subsequently, M2 metal to be the second metal wiring is deposited on the first intermetallic insulating film 31.

이어서, M2 식각을 진행하여 제1메탈 배선(M1) 중 인접하는 2개를 포함하는 영역 상부의 해당 제1메탈 배선 2개당 하나씩 대응하는 면적을 갖는 제2메탈 배선(M2)을 형성한다.Subsequently, etching of M2 is performed to form second metal wirings M2 having corresponding areas, one for each of the first metal wirings above the region including two adjacent ones of the first metal wirings M1.

도 3b에 도시된 바와 같이, 제2메탈 배선(M2)을 포함한 전면에 제2금속간 절연막(22)을 형성한 후 CMP를 통해 평탄화한다.As shown in FIG. 3B, the second intermetallic insulating layer 22 is formed on the entire surface including the second metal wiring M2 and then planarized through CMP.

이어서, 제2금속간 절연막(32) 상에 감광막을 도포한 후, 노광 및 현상으로 패터닝하여 비아 마스크(33)를 형성한다. Subsequently, after the photosensitive film is coated on the second intermetallic insulating film 32, patterning is performed by exposure and development to form the via mask 33.

그리고 나서, 비아 마스크(33)를 식각 마스크로 이용한 비아 식각공정을 진행하여 제1메탈 배선(M1)의 일부 표면을 개방시키는 제1비아홀(34)을 형성한다.Then, a via etching process using the via mask 33 as an etching mask is performed to form a first via hole 34 that opens a part of the surface of the first metal wiring M1.

여기서, 비아 식각공정은 제2금속간 절연막(32), 제2메탈 배선(M2)의 일부분 및 제1금속간 절연막(31)을 순차적으로 식각한다. 즉, 비아 식각시 제2메탈 배선(M2)은 관통될 수 있다.The via etching process sequentially etches the second intermetallic insulating layer 32, a portion of the second metal wire M2, and the first intermetallic insulating layer 31. That is, during the via etching, the second metal wire M2 may pass through the via.

도 3c에 도시된 바와 같이, 비아 마스크(33)를 제거한 후, 금속막을 제1비아홀(34)에 채워 제1비아(Via1, 35)를 형성한다. 이때, 제1비아(35)는 제1메탈 배선(M1)의 상부 표면 일부와 제2메탈 배선(M2)의 관통된 부분을 연결하게 된다. 즉, 제1메탈 배선(M1)과 제2메탈 배선(M2)을 연결하는 역할을 한다.As shown in FIG. 3C, after removing the via mask 33, the metal film is filled in the first via hole 34 to form first vias 35 and 35. In this case, the first via 35 connects a portion of the upper surface of the first metal wire M1 and a penetrated portion of the second metal wire M2. That is, it serves to connect the first metal wiring M1 and the second metal wiring M2.

위와 같이, 제1비아홀(34) 및 제1비아(35)를 형성하는 공정을 'Via1' 공정이라고 한다.As described above, the process of forming the first via hole 34 and the first via 35 is called a 'Via1' process.

도 3d에 도시된 바와 같이, 제1비아(35)를 포함한 전면에 M3 메탈을 증착한 후 M3 식각을 진행하여 제1비아(35)에 연결되는 제3메탈 배선(M3)을 형성한다. 따라서, 제1비아(35)를 통해 제1 내지 제3 메탈 배선(M1∼M3)이 모두 동시에 연결된다. 이는 3층의 메탈 배선을 형성할 때 3번의 메탈 배선 마스크와 한번의 비아 마스크만을 사용하는 것을 의미하며, 즉, 제2메탈 배선(M2)과 제3메탈 배선(M3)을 연결하기 위한 Via2 공정을 생략해도 되어 공정이 단순화되고, 습식각을 이용하여 M2를 형성함으로써, 필요 시에 Via1과 M2의 금속막을 동시에 증착할 수 있게 된다. As shown in FIG. 3D, after depositing M3 metal on the entire surface including the first via 35, the M3 is etched to form a third metal wire M3 connected to the first via 35. Therefore, all of the first to third metal wires M1 to M3 are simultaneously connected through the first via 35. This means that only three metal wiring masks and one via mask are used to form the three-layer metal wiring, that is, the Via2 process for connecting the second metal wiring M2 and the third metal wiring M3. May be omitted, and the process is simplified, and M2 is formed using wet etching, whereby a metal film of Via1 and M2 can be deposited simultaneously.

이어서, 제1비아(38)를 통해 제2메탈 배선(M2)과 제1메탈 배선(M1)에 동시에 연결되는 제3메탈 배선(M3)을 형성한다. Subsequently, a third metal wire M3 is simultaneously connected to the second metal wire M2 and the first metal wire M1 through the first via 38.

한편, 제1비아(35)는 제품에서 요구되는 저항특성을 고려하여 텅스텐(W)으로 형성한다. 예를 들어, Ti/TiN/W, Ti/W, TiN/W, Ti/TiN/W/Ti, Ti/TiN/W/TiN 중에서 선택된 어느 하나를 사용한다.On the other hand, the first via 35 is formed of tungsten (W) in consideration of the resistance characteristics required in the product. For example, any one selected from Ti / TiN / W, Ti / W, TiN / W, Ti / TiN / W / Ti, Ti / TiN / W / TiN is used.

그리고, 제1메탈 배선 내지 제3메탈 배선(M1∼M3)은 Ti/TiN/AlCu/Ti/TiN, TiN/AlCu/TiN, Ti/Al/Ti/TiN, Ti/TiN/AlCu/Ti 및 Ti/AlCu/Ti로 이루어진 그룹 중에서 선택된 어느 하나를 사용한다. 여기서, Ti, TiN은 배리어 메탈이다.The first metal wiring to the third metal wiring M1 to M3 include Ti / TiN / AlCu / Ti / TiN, TiN / AlCu / TiN, Ti / Al / Ti / TiN, Ti / TiN / AlCu / Ti, and Ti. Use any one selected from the group consisting of / AlCu / Ti. Here, Ti and TiN are barrier metals.

상술한 실시 예에 따르면, 제1메탈 배선과 제2메탈 배선 연결을 위한 비아 공정과 제2메탈 배선과 제3메탈 배선을 연결하기 위한 비아 공정을 1회의 비아 공정으로 진행한다. 즉, 제2메탈 배선과 제3메탈 배선을 연결하기 위한 비아 공정이 생략된다. According to the above-described embodiment, the via process for connecting the first metal wire and the second metal wire and the via process for connecting the second metal wire and the third metal wire are performed in one via process. That is, the via process for connecting the second metal wiring and the third metal wiring is omitted.

이처럼, 하나의 비아 공정만 진행하고, 제3메탈배선 단독을 이용하여 제2메탈 배선과 제1메탈 배선을 연결하므로, 제조 공정이 단순화되고, 메탈 배선 공정의 디자인상에서도 하나의 메탈(M3)로 M1 내지 M2 까지를 한꺼번에 연결할 수 있어 회로의 기능적인 측면에서 장점이 있다.As such, only one via process is performed, and the second metal wiring and the first metal wiring are connected using only the third metal wiring, so that the manufacturing process is simplified, and the design of the metal wiring process is one metal (M3). Since M1 to M2 can be connected at once, there is an advantage in terms of the functional aspects of the circuit.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 제2메탈 배선(M2)을 형성한 다음 비아홀이 정의되기 때문에 비아 마스크를 하나 또는 그 이하로 줄일 수 있어, 공정 단순화 및 제조 비용 절감 효과를 얻을 수 있다.In the present invention described above, since the via hole is defined after the second metal wiring M2 is formed, the via mask can be reduced to one or less, thereby simplifying the process and reducing the manufacturing cost.

또한, 본 발명은 제1메탈 배선과 제1비아 사이의 오정렬을 줄어 불량 감소효 과를 얻는다. 그리고, 하나의 메탈(M4)로 M1부터 M3까지 한꺼번에 연결할 수 있는 효과가 있다.In addition, the present invention reduces the misalignment between the first metal wiring and the first via to obtain a defect reduction effect. And, one metal (M4) has the effect that can be connected at once from M1 to M3.

Claims (9)

제1메탈 배선 그룹, 제2메탈 배선 그룹 및 제3메탈 배선이 IMD를 사이에 두고 순차 적층되는 구조를 갖는 반도체 소자의 다층 메탈 배선 구조로서,A multilayer metal wiring structure of a semiconductor device having a structure in which a first metal wiring group, a second metal wiring group, and a third metal wiring are sequentially stacked with an IMD interposed therebetween, 상기 제1메탈 배선 그룹 내 한쌍의 제1메탈 배선과 상기 제2메탈 배선 그룹의 대응하는 한쌍의 제2메탈 배선간을 연결하는 한쌍의 제1비아와,A pair of first vias connecting between a pair of first metal wirings in the first metal wiring group and a corresponding pair of second metal wirings of the second metal wiring group; 상기 한쌍의 제1비아간을 연결하는 구조물 패턴과,A structure pattern connecting the pair of first vias, 상기 구조물 패턴과 상기 제2메탈 배선 중 선택된 하나의 제2메탈 배선을 상기 제3메탈 배선에 연결하는 한쌍의 제2비아A pair of second vias connecting one second metal wire selected from the structure pattern and the second metal wire to the third metal wire; 를 포함하는 다층 메탈 배선 구조.Multilayer metal wiring structure comprising a. 삭제delete 제1메탈 배선 그룹, 제2메탈 배선 그룹이 IMD를 사이에 두고 순차 적층되는 구조를 갖는 반도체 소자의 다층 메탈 배선 구조로서,A multilayer metal wiring structure of a semiconductor device having a structure in which a first metal wiring group and a second metal wiring group are sequentially stacked with an IMD interposed therebetween, 상기 제1/제2메탈 배선 그룹내 대응되는 위치의 메탈 배선간을 연결하는 비아와,A via connecting between metal wires at corresponding positions in the first and second metal wire groups; 상기 비아간을 연결하는 구조물 패턴과,A structure pattern connecting the vias; 상기 구조물 패턴과 연결되는 비아와 상기 구조물 패턴과 연결되지 않는 다른 비아를 연결하도록 형성되어 상기 제1메탈 배선과 병렬로 연결되는 상기 제2메탈 배선 그룹내 병렬 연결 메탈 배선Parallel connection metal wires in the second metal wire group connected in parallel with the first metal wires formed to connect the vias connected to the structure pattern with other vias not connected to the structure pattern. 을 포함하는 다층 메탈 배선 구조.Multilayer metal wiring structure comprising a. 삭제delete 복수의 제1메탈 배선을 형성하는 단계와,Forming a plurality of first metal wirings, 상기 제1메탈 배선 상부에 제1층간 절연막을 형성하는 단계와,Forming a first interlayer insulating film on the first metal wiring; 상기 제1층간 절연막 상에 상기 제1메탈 배선 중 인접하는 2개를 포함하는 영역 상부의 해당 제1메탈 배선 2개당 하나씩 대응하는 면적을 갖는 제2메탈 배선을 형성하는 단계와,Forming a second metal wiring on the first interlayer insulating film, the second metal wiring having a corresponding area, one per two corresponding first metal wirings above a region including two adjacent ones of the first metal wirings; 상기 제2메탈 배선 상부에 제2층간 절연막을 형성하는 단계와,Forming a second interlayer insulating film on the second metal wiring; 상기 제2메탈 배선의 일부를 관통하여 상기 제1메탈 배선 표면을 개방시키도록 상기 제2층간 절연막과 제1층간 절연막을 식각하여 비아홀을 형성하는 단계와,Etching the second interlayer insulating film and the first interlayer insulating film so as to penetrate a portion of the second metal wiring to open the surface of the first metal wiring; 상기 비아홀에 매립되는 제1비아를 형성하는 단계와,Forming a first via buried in the via hole; 상기 제1비아 상에 상기 제1비아를 통해 제1메탈 배선과 제2메탈 배선에 연결되는 제3메탈 배선을 형성하는 단계와,Forming a third metal wire on the first via, the third metal wire being connected to the first metal wire and the second metal wire through the first via; 상기 제2메탈 배선과 제3메탈 배선에 연결되는 제2비아를 동시에 형성하는 단계와,Simultaneously forming a second via connected to the second metal wiring and the third metal wiring; 상기 제2비아를 통해 상기 제2메탈 배선과 제3메탈 배선을 병렬 연결하는 제4메탈 배선을 형성하는 단계Forming a fourth metal wire connecting the second metal wire and the third metal wire in parallel through the second via. 를 포함하는 반도체소자의 다층 메탈 배선의 형성 방법.Method of forming a multilayer metal wiring of a semiconductor device comprising a. 제 5 항에 있어서,The method of claim 5, 상기 비아홀을 형성하는 단계에서,In the forming of the via hole, 상기 비아홀은 상기 제2메탈 배선의 양측끝단을 관통하는 것을 특징으로 하는 반도체소자의 다층 메탈 배선의 형성 방법.And the via hole penetrates both ends of the second metal wiring. 제 5 항에 있어서,The method of claim 5, 상기 제1 내지 제4메탈 배선은, The first to fourth metal wiring, Ti/TiN/AlCu/Ti/TiN, TiN/AlCu/TiN, Ti/Al/Ti/TiN, Ti/TiN/AlCu/Ti 및 Ti/AlCu/Ti로 이루어진 그룹 중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 다층 메탈 배선의 형성 방법.Characterized in that any one selected from the group consisting of Ti / TiN / AlCu / Ti / TiN, TiN / AlCu / TiN, Ti / Al / Ti / TiN, Ti / TiN / AlCu / Ti and Ti / AlCu / Ti A method of forming a multilayer metal wiring of a semiconductor device. 제 5 항에 있어서,The method of claim 5, 상기 제1비아 및 제2비아는, The first via and the second via, Ti/TiN/W, Ti/W, TiN/W, Ti/TiN/W/Ti, Ti/TiN/W/TiN 중에서 선택된 어느 하나를 사용하는 것을 특징으로 하는 반도체소자의 다층 메탈 배선의 형성 방법.A method for forming a multilayer metal wiring of a semiconductor device, using any one selected from Ti / TiN / W, Ti / W, TiN / W, Ti / TiN / W / Ti, Ti / TiN / W / TiN. 복수의 제1메탈 배선을 형성하는 단계와,Forming a plurality of first metal wirings, 상기 제1메탈 배선 상부에 제1층간 절연막을 형성하는 단계와,Forming a first interlayer insulating film on the first metal wiring; 상기 제1층간 절연막 상에 상기 제1메탈 배선 중 인접하는 2개를 포함하는 영역 상부의 해당 제1메탈 배선 2개당 하나씩 대응하는 면적을 갖는 제2메탈 배선을 형성하는 단계와,Forming a second metal wiring on the first interlayer insulating film, the second metal wiring having a corresponding area, one per two corresponding first metal wirings above a region including two adjacent ones of the first metal wirings; 상기 제2메탈 배선 상부에 제2층간 절연막을 형성하는 단계와,Forming a second interlayer insulating film on the second metal wiring; 상기 제2메탈 배선의 일부를 관통하여 상기 제1메탈 배선 표면을 개방시키도록 상기 제2층간 절연막과 제1층간 절연막을 식각하여 비아홀을 형성하는 단계와,Etching the second interlayer insulating film and the first interlayer insulating film so as to penetrate a portion of the second metal wiring to open the surface of the first metal wiring; 상기 비아홀에 매립되는 비아를 형성하는 단계와,Forming vias buried in the via holes; 상기 비아 상에 상기 비아를 통해 제1메탈 배선과 제2메탈 배선에 연결되며, 제1메탈 배선과 제2메탈 배선을 병렬 연결하는 제3메탈 배선을 형성하는 단계Forming a third metal wire on the via, the third metal wire being connected to the first metal wire and the second metal wire through the via and connecting the first metal wire and the second metal wire in parallel; 를 포함하는 반도체소자의 다층 메탈 배선의 형성 방법.Method of forming a multilayer metal wiring of a semiconductor device comprising a.
KR1020050132686A 2005-12-28 2005-12-28 Structure and method for forming multi-metal line by using parallel structure KR100772254B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132686A KR100772254B1 (en) 2005-12-28 2005-12-28 Structure and method for forming multi-metal line by using parallel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132686A KR100772254B1 (en) 2005-12-28 2005-12-28 Structure and method for forming multi-metal line by using parallel structure

Publications (1)

Publication Number Publication Date
KR100772254B1 true KR100772254B1 (en) 2007-11-01

Family

ID=39060491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132686A KR100772254B1 (en) 2005-12-28 2005-12-28 Structure and method for forming multi-metal line by using parallel structure

Country Status (1)

Country Link
KR (1) KR100772254B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111998B2 (en) 2012-04-04 2015-08-18 Samsung Electronics Co., Ltd Multi-level stack having multi-level contact and method
US9287162B2 (en) 2013-01-10 2016-03-15 Samsung Austin Semiconductor, L.P. Forming vias and trenches for self-aligned contacts in a semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049029A (en) * 2001-12-13 2003-06-25 아남반도체 주식회사 Fabrication method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030049029A (en) * 2001-12-13 2003-06-25 아남반도체 주식회사 Fabrication method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111998B2 (en) 2012-04-04 2015-08-18 Samsung Electronics Co., Ltd Multi-level stack having multi-level contact and method
US10566234B2 (en) 2012-04-04 2020-02-18 Samsung Austin Semiconductor, Llc Multi-level stack having multi-level contact and method
US9287162B2 (en) 2013-01-10 2016-03-15 Samsung Austin Semiconductor, L.P. Forming vias and trenches for self-aligned contacts in a semiconductor structure

Similar Documents

Publication Publication Date Title
KR100917455B1 (en) Semiconductor device and method for fabricating the same
JPH04127453A (en) Semiconductor device and its manufacture
JP3590034B2 (en) Semiconductor capacitive element and manufacturing method thereof
KR100460771B1 (en) Method of fabricating multi-level interconnects by dual damascene process
KR100772254B1 (en) Structure and method for forming multi-metal line by using parallel structure
JP3910973B2 (en) Manufacturing method of semiconductor device
US7667291B2 (en) FPGA structure provided with multi parallel structure and method for forming the same
KR100334986B1 (en) Multi-layer interconnection structure in semiconductor device and method for fabricating same
KR20040061817A (en) A method for forming a metal line of a semiconductor device
JP2004247337A (en) Semiconductor device and its manufacturing method
KR100593126B1 (en) Method of forming a metal wiring in a semiconductor device
JP2008124070A (en) Semiconductor device
KR101602762B1 (en) Artificially tilted via connection
KR100440472B1 (en) Fabrication method of semiconductor device
KR100452315B1 (en) Method for fabricating semiconductor device to prevent contact resistance from being increased in via hole
KR20090100742A (en) Method for forming metal line with low-k in a semiconductor device
KR20020086100A (en) a forming method of a contact for multi-level interconnects
KR100497776B1 (en) Multi-layer fabrication technique for semiconductor device
KR100688761B1 (en) Method for making metal line in semiconductor
US20080054473A1 (en) Metal Wiring and Method for Forming the Same
KR100440475B1 (en) Method for fabricating semiconductor device
KR100265972B1 (en) Method for forming mutilayer og semiconductor device
JPH07283306A (en) Semiconductor device and its manufacture
KR100778852B1 (en) Semiconductor Device and Method for Fabricating Semiconductor Device
KR19990039156A (en) Pad of semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee