KR100771535B1 - 금속오염 억제를 위한 반도체웨이퍼의 린스방법 - Google Patents

금속오염 억제를 위한 반도체웨이퍼의 린스방법 Download PDF

Info

Publication number
KR100771535B1
KR100771535B1 KR1020050042468A KR20050042468A KR100771535B1 KR 100771535 B1 KR100771535 B1 KR 100771535B1 KR 1020050042468 A KR1020050042468 A KR 1020050042468A KR 20050042468 A KR20050042468 A KR 20050042468A KR 100771535 B1 KR100771535 B1 KR 100771535B1
Authority
KR
South Korea
Prior art keywords
deionized water
bath
hot deionized
shower
rinsing
Prior art date
Application number
KR1020050042468A
Other languages
English (en)
Other versions
KR20070087707A (ko
Inventor
오훈정
김우진
최백일
윤효근
윤효섭
조한우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050042468A priority Critical patent/KR100771535B1/ko
Publication of KR20070087707A publication Critical patent/KR20070087707A/ko
Application granted granted Critical
Publication of KR100771535B1 publication Critical patent/KR100771535B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명의 금속오염 억제를 위한 반도체웨이퍼의 린스방법은, 금속을 포함하는 물질막이 노출된 반도체웨이퍼를 배스 내에 로딩시키는 단계와, 이 반도체웨이퍼가 로딩된 배스 내에 핫 탈이온수를 샤우어로 공급하면서 드레인시키는 단계와, 그리고 핫 탈이온수의 샤우어를 통한 공급을 중단하고 핫 탈이온수를 이용하여 반도체웨이퍼를 린스하는 단계를 포함한다.
린스, 금속오염방지, 금속산화막, 핫 탈이온수(DIW), 샤우어

Description

금속오염 억제를 위한 반도체웨이퍼의 린스방법{Method of rinsing the semiconductor wafer for depressing a metal contamination}
도 1은 종래의 반도체웨이퍼의 린스방법의 일 예를 설명하기 위하여 나타내 보인 도면이다.
도 2는 종래의 반도체웨이퍼의 린스방법의 다른 예를 설명하기 위하여 나타내 보인 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체웨이퍼의 린스방법을 설명하기 위하여 나타내 보인 도면이다.
도 4는 본 발명의 다른 실시예에 따른 반도체웨이퍼의 린스방법을 설명하기 위하여 나타내 보인 도면이다.
도 5는 본 발명의 일 실시예에 따른 반도체웨이퍼의 린스방법을 적용한 경우에 나타나는 알루미늄 농도를 종래의 경우와 비교한 결과를 나타내 보인 그래프이다.
도 6은 본 발명의 일 실시예에 따른 반도체웨이퍼의 린스방법의 적용예를 설명하기 위하여 나타내 보인 단면도이다.
도 7은 종래의 반도체웨이퍼의 린스방법을 각 공정별로 적용한 후에 측정한 금속 농도를 나타내 보인 그래프이다.
본 발명은 반도체웨이퍼의 린스방법에 관한 것으로서, 특히 금속 오염을 억제할 수 있는 반도체웨이퍼의 린스방법에 관한 것이다.
도 1은 종래의 반도체웨이퍼의 린스방법의 일 예를 설명하기 위하여 나타내 보인 도면이다. 그리고 도 2는 종래의 반도체웨이퍼의 린스방법의 다른 예를 설명하기 위하여 나타내 보인 도면이다.
먼저 도 1의 경우, 핫(hot) 탈이온수(DIW; DeIonized Water)를 사용하여 린스하는 경우로서, 1단계로서, 배스 내에 핫(hot) 탈이온수를 공급하여 오버플로시킨다. 이 1단계는 대략 120초동안 수행된다. 다음에 린스하고자 하는 웨이퍼를 배스 내에 로딩하여 오버플로된 핫 탈이온수에 잠기도록 한다. 다음에 2단계로서, 배스 상부에 배치되는 샤우어를 통해 핫 탈이온수를 공급하는 동시에, 핫 탈이온수를 드레인시킨다. 이 2단계는 대략 10초동안 수행된다. 다음에 3단계로서, 샤우어를 통한 핫 탈이온수의 공급을 계속 진행하면서 배스 내의 핫 탈이온수에 대한 드레인을 중단하여, 배스 내에 핫 탈이온수가 오버플로되도록 한다. 이 3단계는 대략 40초동안 수행된다. 다음에 4단계로서, 핫 탈이온수가 오버플로된 상태에서 샤우어의 동작을 정지시키고 N2를 배스 내에 공급한다. 이 3단계는 대략 30초동안 수행된다. 이후 상기 2단계 내지 4단계를 6회 반복수행한 후에, 8단계로서 대략 60초동안 핫 탈이온수를 배스 내에 오버플로시킨다. 이후 웨이퍼를 배스로부터 꺼내어 린스공정을 종료한다.
다음에 도 2의 경우, 핫 탈이온수 대신에 콜드(cold) 탈이온수를 사용하는 경우로서, 이 점을 제외하고는 도 1을 참조하여 설명한 것과 동일한 단계들을 수행한다.
그런데 최근 디램(DRAM; Dynamic Random Access Memory)과 같은 반도체메모리소자의 집적도가 증가하고 고성능을 요구함에 따라 기존의 물질이 새로운 물질들로 대체되고 있는 추세이다. 예컨대 디램을 구성하는 트랜지스터의 게이트절연막이나 커패시터의 유전체막으로 사용되는 실리콘산화(SiO2)막 또는 실리콘질화(Si3N4)막보다는 높은 유전상수를 갖는 물질, 예컨대 금속산화물을 사용하여 게이트절연막이나 유전체막을 형성하고자 하는 시도가 활발하게 이루어지고 있다. 이와 같은 금속산화물 중 대표적인 것 중의 하나가 알루미나(Al2O3)이다.
상기 알루미나(Al2O3)는, 통상적으로 금속유기화학기상증착(MOCVD: Metal Organic Chemical Vapor Deposition)법이나, 또는 금속유기물소스를 이용한 원자층증착(ALD; Atomic Layer Deposition)법을 사용하여 비정질 형태로 형성한다. 그런데 이 비정질 형태의 알루미나(Al2O3)막은 디램 제조공정에서 사용되는 케미컬(chemical)에 의해 식각되는 특성이 있다. 특히 이와 같은 케미컬이 담긴 배스(bath)에서 여러 매의 웨이퍼를 담그는 배치 딥핑(batch dipping)방법을 사용하는 세정 및 린스공정을 수행하게 되면, 알루미나(Al2O3)막의 알루미늄(Al)이 떨어져 나와서 금속오염원으로 작용할 수 있다. 더욱이 이 배스에서 다른 웨이퍼를 세정 또는 린스할 때 이전 세정 또는 린스에서 발생한 알루미늄(Al)에 의해 웨이퍼가 오염될 수 있다. 따라서 이 경우에는 별도의 다른 설비를 사용하여 웨이퍼에 대한 세정 및 린스를 수행하여야 했다.
이와 같은 문제는 금속-유전체막-금속 구조의 커패시터를 형성한 후에 수행하는 세정 및 린스공정에서도 동일하게 나타난다. 즉 금속-유전체막-금속 구조의 커패시터를 형성한 후에 세정 및 린스공정을 수행하게 되면, 노출되는 금속막이 배스 내의 케미컬에 의해 파티클의 소스로서 작용할 수 있으며, 이에 따라 이 파티클에 의해 웨이퍼가 오염될 수 있다. 또한 금속-유전체막-금속 구조의 커패시터를 형성한 후의 세정 및 린스공정이 수행된 설비로 다른 웨이퍼에 대한 세정 및 린스공정을 수행할 수 없으며, 이에 따라 추가적으로 요구되는 설비량이 증가된다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 금속 또는 금속산화물에 대한 금속오염원이 제거되도록 함으로써 금속 오염이 발생되지 않도록 하는 반도체웨이퍼의 린스방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체웨이퍼의 린스 방법은, 금속을 포함하는 물질막이 노출된 반도체웨이퍼를 배스 내에 로딩시키는 단계; 상기 반도체웨이퍼가 로딩된 배스 내에 핫 탈이온수를 샤우어로 공급하면서 드레인시키는 단계; 및 상기 핫 탈이온수의 상기 샤우어를 통한 공급을 중단하고 핫 탈이온수를 이용하여 상기 반도체웨이퍼를 린스하는 단계를 포함하는 것을 특징으로 한다.
상기 물질막은 금속막 또는 금속산화막을 포함할 수 있다.
이 경우, 상기 금속막은, 티타늄막, 구리막, 백금막 또는 루테늄막을 포함할 수 있다.
그리고 상기 금속산화막은, 알루미나, 하프늄산화막, 지르코늄산화막, 탄탈륨산화막 또는 티타늄산화막을 포함할 수 있다.
상기 핫 탈이온수는 65 내지 90℃의 온도를 갖는 것이 바람직하다.
상기 반도체웨이퍼가 로딩된 배스 내에 핫 탈이온수를 샤우어로 공급하면서 드레인시키는 단계는, 30 내지 120초동안 수행되도록 하는 것이 바람직하다.
상기 핫 탈이온수로 상기 반도체웨이퍼를 린스하는 단계는, 상기 샤우어를 통한 핫 탈이온수의 공급을 중단시킨 상태에서 핫 탈이온수로 상기 배스를 오버플로시키는 단계; 상기 샤우어를 통해 핫 탈이온수를 공급하면서 상기 배스 내의 핫 탈이온수를 드레인시키는 단계; 상기 샤우어를 통한 핫 탈이온수의 공급을 계속 진행하면서 상기 배스 내의 핫 탈이온수에 대한 드레인을 중단하여, 상기 배스 내에 핫 탈이온수가 오버플로되도록 하는 단계; 상기 샤우어를 통한 핫 탈이온수의 공급을 중단시킨 상태에서 질소를 상기 오버플로된 배스 내로 공급시키는 단계; 및 상 기 샤우어를 통해 핫 탈이온수를 공급하면서 상기 배스 내의 핫 탈이온수를 드레인시키는 단계를 포함할 수 있다.
이 경우, 상기 핫 탈이온수를 이용한 린스를 끝낸 후에, 상기 샤우어를 통해 콜드 탈이온수를 공급하면서 상기 콜드 탈이온수를 드레인시키는 단계; 상기 샤우어를 통한 콜드 탈이온수의 공급을 계속 진행하면서 상기 배스 내의 콜드 탈이온수에 대한 드레인을 중단하여, 상기 배스 내에 콜드 탈이온수가 오버플로되도록 하는 단계; 상기 샤우어를 통한 콜드 탈이온수의 공급을 중단시킨 상태에서 질소를 상기 오버플로된 배스 내로 공급시키는 단계; 및 상기 콜드 탈이온수로 상기 배스 내를 오버플로시키는 단계를 더 포함할 수도 있다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명의 일 실시예에 따른 반도체웨이퍼의 린스방법을 설명하기 위하여 나타내 보인 도면이다.
도 3을 참조하면, 먼저 금속을 포함하는 물질막이 노출된 반도체웨이퍼를 배스 내에 로딩시킨다. 상기 배스는 세정공정과 린스공정을 순차적으로 수행할 수 있는 세정 및 린스설비이다. 이 배스를 이용한 세정공정 및 린스공정은 순차적으로 이루어질 수 있으며, 따라서 웨이퍼를 세정액에 담금으로써 이루어지는 세정공정이 이루어진 후에 본 발명에 따른 린스공정을 수행할 수 있다.
웨이퍼가 배스 내에 로딩되면, 배스 내에 핫 탈이온수를 샤우어로 공급하면서 드레인시키는 제1 리스단계를 수행한다. 즉 통상의 퀵-덤프 린스(QDR; Quick-Dump Rinse)를 수행하기 전에 핫 탈이온수 샤우어링(hot DIW showering)을 수행하여 웨이퍼의 표면에 존재하는 금속을 효과적으로 제거한다. 여기서 핫 탈이온수는 대략 65 내지 90℃의 온도를 갖도록 하며, 샤우어링 시간은 대략 30 내지 120초의 범위 내로 설정한다. 상기 핫 탈이온수 샤우어링을 수행한 후에는 퀵-덤프 린스를 수행한다.
즉 샤우어를 통한 핫 탈이온수의 공급을 중단하고, 정상적으로 핫 탈이온수를 배스 내로 공급하여 오버플로시키는 제2 린스단계를 수행한다. 여기서 오버플로는 배스 내의 웨이퍼가 핫 탈이온수에 의해 완전히 잠겨있는 상태를 의미한다. 드레인라인이 작동되지 않으므로, 배스 내로 공급되는 핫 탈이온수는 점점 배스를 채우면서 결국은 완전히 오버플로된다. 이와 같은 제2 린스단계가 수행되는 시간은 핫 탈이온수의 공급속도에 따라 달라질 수 있지만, 일반적으로 대략 60초 정도가 되도록 한다.
다음에 샤우어를 통해 핫 탈이온수를 공급하는 동시에, 핫 탈이온수를 드레인시키는 제3 린스단계를 수행한다. 이 제3 린스단계는 대략 10초동안 수행된다. 다음에 샤우어를 통한 핫 탈이온수의 공급을 계속 진행하면서 배스 내의 핫 탈이온수에 대한 드레인을 중단하여, 배스 내에 핫 탈이온수가 오버플로되도록 하는 제4 린스단계를 수행한다. 이 제4 린스단계는 대략 40초동안 수행된다. 다음에 핫 탈이 온수가 오버플로된 상태에서 샤우어의 동작을 정지시키고 N2를 배스 내에 공급하는 제5 린스단계를 수행한다. 이 제5 린스단계는 대략 30초동안 수행된다. 이후 상기 제3 린스단계 내지 제5 린스단계를 대략 2회 정도 반복수행한 후에, 핫 탈이온수를 배스 내에 오버플로시키는 제6 린스단계를 수행한다. 제6 린스단계는 대략 60초동안 수행된다. 이후 웨이퍼를 배스로부터 꺼내어 린스공정을 종료한다.
본 실시예에 따른 반도체웨이퍼의 린스방법에 따르면, 먼저 핫 탈이온수를 샤우어를 통해 공급하여 웨이퍼에 대한 샤우어링을 수행하면서 동시에 드레인시키는 제1 린스단계를 수행한 후에, 제2 린스단계 내지 제6 린스단계에 이르기까지 핫 탈이온수를 이용한 퀵-덤프 린스를 수행한다. 퀵-덤프 린스를 수행하는 과정에서 샤우어를 통한 핫 탈이온수의 공급은 제3 린스단계 및 제4 린스단계를 통해 이루어진다. 다만 제3 린스단계에서는 배스 내로 공급되는 핫 탈이온수가 드레인되는 반면에, 제4 린스단계에서는 드레인되지 않고 오버플로된다. 또한 제2 린스 단계, 제4 린스단계 내지 제6 린스단계가 수행되는 동안 배스 내의 웨이퍼가 핫 탈이온수에 완전히 잠기는 오버플로 상태가 된다.
도 4는 본 발명의 다른 실시예에 따른 반도체웨이퍼의 린스방법을 설명하기 위하여 나타내 보인 도면이다.
도 4를 참조하면, 본 실시예에 따른 반도체웨이퍼의 린스방법은, 핫 탈이온수를 이용한 린스단계들을 수행한 후에 콜드 탈이온수(cold DIW)를 이용한 린스단계들이 추가적으로 수행된다는 점에서 도 3을 참조하여 설명한 실시예와는 상이하 다. 보다 구체적으로 설명하면, 제1 린스단계 내지 제5 린스단계는 도 3을 참조하여 설명한 바와 동일하게 수행된다. 이후에 배스 내의 탈이온수를 드레인시키면서, 한편 샤우어를 통해 콜드 이온수를 공급하는 제6 린스단계를 수행한다. 이 제6 린스단계는 대략 10초동안 수행된다. 다음에 샤우어를 통한 콜드 탈이온수의 공급을 계속 진행하면서 배스 내의 탈이온수에 대한 드레인을 중단하여, 배스 내에 콜드 탈이온수가 오버플로되도록 하는 제7 린스단계를 수행한다. 이 제7 린스단계는 대략 40초동안 수행된다. 다음에 콜드 탈이온수가 오버플로된 상태에서 샤우어의 동작을 정지시키고 N2를 배스 내에 공급하는 제8 린스단계를 수행한다. 이 제8 린스단계는 대략 30초동안 수행된다. 이후 상기 제6 린스단계 내지 제8 린스단계를 대략 4회 정도 반복수행한 후에, 콜드 탈이온수를 배스 내에 오버플로시키는 제9 린스단계를 수행한다. 제9 린스단계는 대략 60초동안 수행된다. 이후 웨이퍼를 배스로부터 꺼내어 린스공정을 종료한다.
도 5는 본 발명의 일 실시예에 따른 반도체웨이퍼의 린스방법을 적용한 경우에 나타나는 알루미늄 농도를 종래의 경우와 비교한 결과를 나타내 보인 그래프이다. 도 5에서 좌측에 나타낸 막대는 상호-오염(cross-contamination)을 소수성인 표면, 즉 HF 세정처리한 베어 실리콘 웨이퍼(F-bare)에서 측정한 경우이고, 우측에 나타낸 막대는 상호-오염을 표며이 친수성인 옥사이드, 실리콘옥사이드 웨이퍼에서 측정한 경우이다.
구체적으로 도 5에 나타낸 바와 같이, 알루미나(Al2O3) 웨이퍼 없이 세정공 정을 수행하지 않은 경우(No-cln R)와, 알루미나 웨이퍼 없이 세정공정을 수행한 경우(R)와, 알루미나 웨이퍼와 함께 세정공정을 수행한 후에 본 발명에 따른 린스방법을 적용한 경우(R & Hot shower QDR)와, 알루미나 웨이퍼와 함께 세정공정을 수행한 후에 종래의 린스방법을 적용한 경우(R & Hot QDR, R & Cold QDR)에 측정한 알루미늄(Al) 농도값을 비교해보면, 본 발명에 따른 린스방법을 적용한 경우(R & Hot shower QDR)에서의 알루미늄 농도가 알루미나 웨이퍼와 함께 세정공정을 수행한 후에 종래의 린스방법을 적용한 경우(R & Hot QDR, R & Cold QDR)에서의 알루미늄 농도보다 현저하게 낮게 나타난다는 것을 알 수 있다. 이는 제1 린스단계에서의 핫 탈이온수를 이용한 웨이퍼의 샤우어링에 의해 웨이퍼 표면의 금속이 효과적으로 제거된다는 것을 증명해준다.
도 6은 본 발명의 일 실시예에 따른 반도체웨이퍼의 린스방법의 적용예를 설명하기 위하여 나타내 보인 단면도이다.
도 6을 참조하면, 소자분리막(110)에 의해 한정되는 활성영역(102)을 갖는 반도체기판(100) 위에는 워드라인부(120), 비트라인부(130) 및 커패시터부(140)가 순차적으로 적층되어 배치된다. 커패시터부(140)는, 하부전극막, 유전체막 및 상부전극막이 순차적으로 적층되는 구조를 갖는다. 여기서 유전체막은 알루미나(Al2O3)(141)로 이루어지고, 상부전극막은 티타늄나이트라이드(TiN)막(142)과 도핑된 폴리실리콘막(143)이 순차적으로 적층되는 구조로 이루어진다.
그런데 상기 상부전극막을 패터닝하는 과정에서, 도면에서 "A"로 나타낸 바 와 같이, 알루미나(Al2O3)(141)와 티타늄나이트라이드(TiN)막(142)의 측면에 노출되게 된다. 이 상태에서 기존의 SPM, BOE 및 SC-1 세정공정을 종래의 핫 탈이온수를 이용한 퀵-덤프 린스만으로 진행하게 되면, 알루미늄(Al) 및 티타늄(Ti)의 크로스-오염이 발생하지만, 본원발명에서와 같이, 핫 탈이온수로 웨이퍼를 샤우어링시킨 후에 퀵-덤프 린스를 진행하면, 알루미늄(Al)과 티타늄(Ti)에 의한 오염이 방지된다.
다른 적용예로서, 반도체기판의 불순물영역과 비트라인 또는 커패시터의 하부전극을 연결시키는 랜딩플러그컨택 형성을 위한 식각을 수행한 웨이퍼에 대해서 동일한 배스에서 세정 및 린스공정을 수행하는 경우, 랜딩플러그컨택 형성을 위한 식각시의 식각잔류물을 제거하기 위한 세정공정을 수행하게 되면, 웨이퍼 표면에서의 알루미늄(Al) 농도는 기준치 이상으로 증가하지만, 본 발명에 따른 린스방법을 적용하는 경우 알루미늄(Al) 및 티타늄(Ti) 오염은 발생하지 않는다. 이는 막 증착 전에 이루어지는 세정공정의 경우에도 마찬가지로 적용될 수 있다.
도 7은 종래의 핫 퀵-덤프 린스(hot QDR) 린스방법을 각 공정별로 적용한 후에 측정한 금속 농도를 나타내 보인 그래프이다. 도 7에서 좌측에 나타낸 막대는 알루미늄(Al)의 농도이고, 우측에 나타낸 막대는 티타늄(Ti)의 농도이다.
도 7에 나타낸 바와 같이, 오염소스가 없는 상태에서 단지 세정공정만 적용한 경우(REF.)와, 나머지 오염소스가 있는 상태인 경우에서의 금속 농도를 비교한 결과를 보면, 도 7에서 점선(700)으로 나타낸 기준치 이상으로 나타나는 경우가 많 음을 알 수 있다. 구체적으로 본 측정에서 수행한 공정은 유전체막 형성전의 전세정공정(HAH), 상부전극막 형성공정(Plate) 및 배리어메탈 형성공정(M1 BM)이다. 따라서 이와 같은 공정에 본 발명을 적용하면 효과적임을 알 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 금속오염 억제를 위한 반도체웨이퍼의 린스방법에 의하면, 배스 내의 샤우어를 통해 핫 탈이온수를 웨이퍼에 공급하는 단계를 가장 먼저 수행함으로써 금속 오염물 발생원인이 노출된 웨이퍼에 대한 금속 오염이 억제되도록 할 수 있으며, 이에 따라 린스설비를 다른 여러 공정에서 사용하더라도 금속 오염에 의한 수율저하를 억제할 수 있을 뿐만 아니라, 금속 불순물에 의한 막질 사이의 계면에서의 특성 저하를 방지할 수 있다는 이점들이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (8)

  1. 금속을 포함하는 물질막이 노출된 반도체웨이퍼를 배스 내에 로딩시키는 단계;
    상기 반도체웨이퍼를 소정의 케미칼을 포함한 세정액으로 세정하는 단계;
    상기 배스 내에 핫 탈이온수를 샤우어로 공급하는 동시에 드레인시키는 단계; 및
    상기 핫 탈이온수의 상기 샤우어를 통한 공급을 중단하고 핫 탈이온수를 이용하여 상기 반도체웨이퍼를 린스하는 단계를 포함하는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
  2. 제1항에 있어서,
    상기 물질막은 금속막 또는 금속산화막을 포함하는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
  3. 제2항에 있어서,
    상기 금속막은, 티타늄막, 구리막, 백금막 또는 루테늄막을 포함하는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
  4. 제2항에 있어서,
    상기 금속산화막은, 알루미나, 하프늄산화막, 지르코늄산화막, 탄탈륨산화막 또는 티타늄산화막을 포함하는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
  5. 제1항에 있어서,
    상기 핫 탈이온수는 65 내지 90℃의 온도를 갖는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
  6. 제1항에 있어서,
    상기 반도체웨이퍼가 로딩된 배스 내에 핫 탈이온수를 샤우어로 공급하면서 드레인시키는 단계는, 30 내지 120초동안 수행되도록 하는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
  7. 제1항에 있어서, 상기 핫 탈이온수로 상기 반도체웨이퍼를 린스하는 단계는,
    상기 샤우어를 통한 핫 탈이온수의 공급을 중단시킨 상태에서 핫 탈이온수로 상기 배스를 오버플로시키는 단계;
    상기 샤우어를 통해 핫 탈이온수를 공급하면서 상기 배스 내의 핫 탈이온수를 드레인시키는 단계;
    상기 샤우어를 통한 핫 탈이온수의 공급을 계속 진행하면서 상기 배스 내의 핫 탈이온수에 대한 드레인을 중단하여, 상기 배스 내에 핫 탈이온수가 오버플로되도록 하는 단계;
    상기 샤우어를 통한 핫 탈이온수의 공급을 중단시킨 상태에서 질소를 상기 오버플로된 배스 내로 공급시키는 단계; 및
    상기 샤우어를 통해 핫 탈이온수를 공급하면서 상기 배스 내의 핫 탈이온수를 드레인시키는 단계를 포함하는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
  8. 제7항에 있어서,
    상기 핫 탈이온수를 이용한 린스를 끝낸 후에, 상기 샤우어를 통해 콜드 탈이온수를 공급하면서 상기 콜드 탈이온수를 드레인시키는 단계;
    상기 샤우어를 통한 콜드 탈이온수의 공급을 계속 진행하면서 상기 배스 내의 콜드 탈이온수에 대한 드레인을 중단하여, 상기 배스 내에 콜드 탈이온수가 오버플로되도록 하는 단계;
    상기 샤우어를 통한 콜드 탈이온수의 공급을 중단시킨 상태에서 질소를 상기 오버플로된 배스 내로 공급시키는 단계; 및
    상기 콜드 탈이온수로 상기 배스 내를 오버플로시키는 단계를 더 포함하는 것을 특징으로 하는 반도체웨이퍼의 린스방법.
KR1020050042468A 2005-05-20 2005-05-20 금속오염 억제를 위한 반도체웨이퍼의 린스방법 KR100771535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050042468A KR100771535B1 (ko) 2005-05-20 2005-05-20 금속오염 억제를 위한 반도체웨이퍼의 린스방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042468A KR100771535B1 (ko) 2005-05-20 2005-05-20 금속오염 억제를 위한 반도체웨이퍼의 린스방법

Publications (2)

Publication Number Publication Date
KR20070087707A KR20070087707A (ko) 2007-08-29
KR100771535B1 true KR100771535B1 (ko) 2007-10-31

Family

ID=38613528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042468A KR100771535B1 (ko) 2005-05-20 2005-05-20 금속오염 억제를 위한 반도체웨이퍼의 린스방법

Country Status (1)

Country Link
KR (1) KR100771535B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947547B2 (en) 2016-06-29 2018-04-17 International Business Machines Corporation Environmentally green process and composition for cobalt wet etch

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008679B1 (ko) * 2008-11-26 2011-01-17 세메스 주식회사 기판 세정 방법
CN116174377A (zh) * 2023-02-27 2023-05-30 江苏和阳新材料有限公司 一种单晶硅片全自动清洗方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006795A (ja) * 2000-06-26 2002-01-11 Hitachi Ltd カラー表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002006795A (ja) * 2000-06-26 2002-01-11 Hitachi Ltd カラー表示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
한국공개특허 특2002-6795호
한국특허공보 특1993-5946호

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947547B2 (en) 2016-06-29 2018-04-17 International Business Machines Corporation Environmentally green process and composition for cobalt wet etch

Also Published As

Publication number Publication date
KR20070087707A (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
JP2005333104A (ja) 半導体基板用洗浄液組成物、半導体基板の洗浄方法、及び半導体装置の製造方法
TW201905987A (zh) 半導體裝置與其形成方法
KR20090024199A (ko) 액체 메니스커스를 이용한 포스트 에칭 웨이퍼 표면 세정
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
US20060115954A1 (en) Methods of manufacturing a capacitor and a semiconductor device
US6709875B2 (en) Contamination control for embedded ferroelectric device fabrication processes
JP4010819B2 (ja) 半導体装置の製造方法
KR20000035252A (ko) 반도체 장치 제조 방법
KR100771535B1 (ko) 금속오염 억제를 위한 반도체웨이퍼의 린스방법
US20100099258A1 (en) Semiconductor device cleaning method and semiconductor device manufacturing method using the same
US6806188B2 (en) Semiconductor device capable of preventing ring defect and method of manufacturing the same
US20060219259A1 (en) Method of cleaning a semiconductor wafer
KR20070114845A (ko) 산화물의 에칭, 거칠기의 감소 및 캐패시터 구조 형성의방법
JP4054887B2 (ja) ケイ化ルテニウムのウェットエッチング方法及びエッチング液
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
US9394509B2 (en) Cleaning solution composition and method of cleaning semiconductor device using the same
TW460965B (en) Cleaning method and device for silicon substrate
US20180350663A1 (en) Method of forming semiconductor device
KR100937989B1 (ko) 금속-절연막-금속 캐패시터를 갖는 반도체 메모리 소자의제조방법
WO2022033165A1 (zh) 位线结构制造方法、半导体结构制造方法及半导体结构
KR100329072B1 (ko) 반도체소자의캐패시터제조방법
KR20060104398A (ko) 반도체 소자의 제조 방법
US20050026452A1 (en) Etching method for manufacturing semiconductor device
KR100405127B1 (ko) 반도체소자의 제조방법
US7316972B2 (en) Contact hole formation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee