KR100760907B1 - The Method of forming the non saliside module - Google Patents
The Method of forming the non saliside module Download PDFInfo
- Publication number
- KR100760907B1 KR100760907B1 KR1020040116555A KR20040116555A KR100760907B1 KR 100760907 B1 KR100760907 B1 KR 100760907B1 KR 1020040116555 A KR1020040116555 A KR 1020040116555A KR 20040116555 A KR20040116555 A KR 20040116555A KR 100760907 B1 KR100760907 B1 KR 100760907B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- salicide
- deposited
- oxide film
- module
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 8
- 238000001039 wet etching Methods 0.000 abstract description 8
- 239000002245 particle Substances 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
본 발명은 비 살리사이드 모듈의 형성방법에 관한 것으로, 특히 저압화학증착(LPCVD)막을 이용하여 드롭입자를 개선하거나 건식식각을 이용하여 습식식각시 발생하는 패턴의 불량을 개선하기 위한 비 살리사이드 모듈의 형성방법에 관한 것이다.The present invention relates to a method for forming a non-salicide module, in particular, to improve the drop particles by using a low pressure chemical vapor deposition (LPCVD) film or to improve the defect of the pattern generated during wet etching using dry etching It relates to a method of forming.
본 발명의 비 살리사이드 모듈은 반도체 기판 위에 형성된 게이트 산화막; 상기 게이트 산화막 위에 형성된 게이트 폴리; 상기 반도체 기판 위의 게이트 산화막이 증착된 부분의 바깥부분에 형성된 LDD(Lightly Doped Drain); 저압화학증착(LPCVD) 방법을 이용하여 상기 게이트 폴리 위에 증착된 산화막; 상기 산화막 위에 증착된 질화막; 상기 증착된 질화막 위에 증착된 비 살리사이드 형성을 위한 PEP용 마스크; 건식식각이 이용되어 상기 PEP용 마스크가 제거되어 형성된 스페이서 및 비 살리사이드 영역; 및 위에 증착되지 않은 상기 LDD 부분에 형성된 소스/드레인을 포함하는 것을 특징으로 한다.The non-salicide module of the present invention includes a gate oxide film formed on a semiconductor substrate; A gate poly formed on the gate oxide film; Lightly Doped Drain (LDD) formed outside the portion where the gate oxide film is deposited on the semiconductor substrate; An oxide film deposited on the gate poly using low pressure chemical vapor deposition (LPCVD); A nitride film deposited on the oxide film; A PEP mask for forming a non-salicide deposited on the deposited nitride film; A spacer and a non-salicide region formed by using dry etching to remove the PEP mask; And a source / drain formed in the LDD portion which is not deposited above.
비 살리사이드, 저압화학증착, 건식식각Non-salicide, low pressure chemical vapor deposition, dry etching
Description
도 1은 종래의 비 살리사이드 모듈 형성방법의 제1공정을 나타낸 것이다.Figure 1 shows a first step of a conventional method for forming a non-salicide module.
도 2는 종래의 비 살리사이드 모듈 형성방법의 제2공정을 나타낸 것이다.Figure 2 shows a second step of the conventional method for forming a non-salicide module.
도 3은 종래의 비 살리사이드 모듈 형성방법의 제3공정을 나타낸 것이다.Figure 3 shows a third step of the conventional method for forming a non-salicide module.
도 4는 종래의 비 살리사이드 모듈 형성방법의 제4공정을 나타낸 것이다.Figure 4 shows a fourth step of the conventional method for forming a non-salicide module.
도 5는 종래의 비 살리사이드 모듈 형성방법의 제5공정을 나타낸 것이다.Figure 5 shows a fifth step of the conventional method of forming a non-salicide module.
도 6은 종래의 비 살리사이드 모듈 형성방법의 제6공정을 나타낸 것이다.Figure 6 shows a sixth step of the conventional method for forming a non-salicide module.
도 7은 본 발명의 비 살리사이드 모듈 형성방법의 제1공정을 나타낸 것이다.Figure 7 shows a first step of the method for forming a non-salicide module of the present invention.
도 8은 본 발명의 비 살리사이드 모듈 형성방법의 제2공정을 나타낸 것이다.Figure 8 shows a second step of the method for forming a non-salicide module of the present invention.
도 9는 본 발명의 비 살리사이드 모듈 형성방법의 제3공정을 나타낸 것이다.Figure 9 shows a third step of the method for forming a non-salicide module of the present invention.
도 10은 본 발명의 비 살리사이드 모듈 형성방법의 제4공정을 나타낸 것이다.Figure 10 shows a fourth step of the method for forming a non-salicide module of the present invention.
도 11은 본 발명의 비 살리사이드 모듈 및 그 형성방법의 제5공정을 나타낸 것이다.11 shows a fifth step of the non-salicide module of the present invention and a method of forming the same.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
100 : 게이트 산화막 200 : 게이트 폴리100: gate oxide film 200: gate poly
500 : 실리콘 질화막 600 : PEP용 마스크500: silicon nitride film 600: mask for PEP
본 발명은 비 살리사이드 모듈의 형성방법에 관한 것으로, 특히 저압화학증착(LPCVD)막을 이용하여 드롭입자를 개선하거나 건식식각을 이용하여 습식식각시 발생하는 패턴의 불량을 개선하기 위한 비 살리사이드 모듈의 형성방법에 관한 것이다.The present invention relates to a method for forming a non-salicide module, in particular, to improve the drop particles by using a low pressure chemical vapor deposition (LPCVD) film or to improve the defect of the pattern generated during wet etching using dry etching It relates to a method of forming.
도 1은 종래의 비 살리사이드 모듈 형성방법의 제1공정을 나타낸 것이다. 도1에 도시된 바와 같이, 실리콘 기판에 선택적으로 붕소(boron)이온을 주입하여 p-well 영역 및 n-well 영역을 형성하고, 트렌치 소자 분리공정을 사용하여 필드 산화막을 형성한다. 이후, 원하는 문턱전압을 형성하기 위한 소정두께의 게이트 산화막(10)을 형성하고, 그 위에 게이트 폴리(20)로 사용할 폴리 실리콘막과 텅스텐 실리사이드막을 형성한 후, 선택적 식각 공정으로 소자의 게이트 폴리(20)를 형성한다. 선택적 이온주입에 의해 실리콘기판에 n-이온주입영역과 p-이온주입영역을 형성하여 포토다이오드를 형성한다. 이어, well 영역 내 트랜지스터의 소스/드레인(60)을 LDD(Lightly Doped Drain, 30) 구조로 만들기 위하여 저농도 소스/드레인(60) 이온주입을 실시한다.Figure 1 shows a first step of a conventional method for forming a non-salicide module. As shown in FIG. 1, boron ions are selectively implanted into a silicon substrate to form p-well regions and n-well regions, and a field oxide layer is formed using a trench isolation process. Thereafter, a
도 2는 종래의 비 살리사이드 모듈 형성방법의 제2공정을 나타낸 것이다. 도2에 도시된 바와 같이, LDD(30) 형성 후, 반도체 기판 위의 게이트 산화막(10)이 증착된 부분의 바깥부분에 저압화학증착(LPCVD) 방법을 이용하여 TEOS 산화막(40)과 SiN(실리콘 질화막, 50)을 차례로 증착한다.Figure 2 shows a second step of the conventional method for forming a non-salicide module. As shown in FIG. 2, after the
도 3은 종래의 비 살리사이드 모듈 형성방법의 제3공정을 나타낸 것이다. 도3에 도시된 바와 같이, TEOS 산화막(40)과 SiN(50) 증착 후, 전면식각하여 게이트 전극 측벽에 스페이서를 형성한 다음, 고농도 소스/드레인(60) 이온주입을 실시하여 N형 및 P형 접합영역을 형성한다. 그리고, 스페이서 RIE 및 소스/드레인(60)을 형성한다.Figure 3 shows a third step of the conventional method for forming a non-salicide module. As shown in FIG. 3, after deposition of the
도 4는 종래의 비 살리사이드 모듈 형성방법의 제4공정을 나타낸 것이다. 도4에 도시된 바와 같이, 스페이서 RIE 및 소스/드레인(60) 형성 후, 저압화학증착(LPCVD) 방법을 이용하여 비 살리사이드용 TEOS 산화막(70)을 증착한다.Figure 4 shows a fourth step of the conventional method for forming a non-salicide module. As shown in FIG. 4, after formation of the spacer RIE and the source /
도 5는 종래의 비 살리사이드 모듈 형성방법의 제5공정을 나타낸 것이다. 도5에 도시된 바와 같이, 증착된 비 실리사이드용 TEOS 산화막(70) 위에 비 살리사이드 형성을 위한 PEP(photo engraved process)용 마스크를 형성한다. Figure 5 shows a fifth step of the conventional method of forming a non-salicide module. As shown in FIG. 5, a mask for a photo engraved process (PEP) for forming non-salicide is formed on the deposited non-silicide
도 6은 종래의 비 살리사이드 모듈 형성방법의 제6공정을 나타낸 것이다. 도6에 도시된 바와 같이, 습식식각을 이용하여 비 살리사이드 형성을 위한 PEP용 마스크의 아래부분에 있는 비 실리사이드용 TEOS 산화막(70)을 제외한 다른 부분의 비 실리사이드용 TEOS 산화막(70)을 모두 제거한다.Figure 6 shows a sixth step of the conventional method for forming a non-salicide module. As shown in FIG. 6, all of the non-silicide
상기 방법에서는 모두 3회의 저압화학증착공정을 거치면서 공정진행 중에 드롭성 결함이 생긴다. 또한, 비 살리사이드를 형성용 저압화학증착 필름을 남기기 위해 실시하는 습식식각 공정에서 등방성이라는 특성 때문에 패턴불량을 일으킨다.In this method, all three low pressure chemical vapor deposition processes result in drop defects during the process. In addition, due to the property of isotropic in the wet etching process is carried out to leave a low-pressure chemical vapor deposition film for forming the non-salicide, pattern failure occurs.
이에 본 발명은 상기 문제점을 해결하기 위한 것으로써, 저압화학증착(LPCVD)막을 이용하여 드롭입자를 개선하거나 건식식각을 이용하여 습식식각시 발생하는 패턴의 불량을 개선하기 위한 비 살리사이드 모듈을 형성하는 방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention is to solve the above problems, to form a non-salicide module for improving the drop particles by using a low pressure chemical vapor deposition (LPCVD) film or to improve the defect of the pattern generated during wet etching using dry etching It aims to provide a way to.
본 발명은 비 살리사이드 모듈의 형성방법에 관한 것으로, 특히 저압화학증착(LPCVD)막을 이용하여 드롭입자를 개선하거나 건식식각을 이용하여 습식식각시 발생하는 패턴의 불량을 개선하기 위한 비 살리사이드 모듈의 형성방법에 관한 것이다.The present invention relates to a method for forming a non-salicide module, in particular, to improve the drop particles by using a low pressure chemical vapor deposition (LPCVD) film or to improve the defect of the pattern generated during wet etching using dry etching It relates to a method of forming.
본 발명의 비 살리사이드 모듈은 반도체 기판 위에 형성된 게이트 산화막; 상기 게이트 산화막 위에 형성된 게이트 폴리; 상기 반도체 기판 위의 게이트 산화막이 증착된 부분의 바깥부분에 형성된 LDD(Lightly Doped Drain); 저압화학증착(LPCVD)방법을 이용하여 상기 게이트 폴리 위에 증착된 산화막; 상기 산화막 위에 증착된 질화막; 상기 증착된 질화막 위에 증착된 비 살리사이드 형성을 위한 PEP용 마스크; 건식식각이 이용되어 상기 PEP용 마스크가 제거되어 형성된 스페이서 및 비 살리사이드 영역; 및 위에 증착되지 않은 상기 LDD 부분에 형성된 소스/드레인을 포함하는 것을 특징으로 한다.The non-salicide module of the present invention includes a gate oxide film formed on a semiconductor substrate; A gate poly formed on the gate oxide film; Lightly Doped Drain (LDD) formed outside the portion where the gate oxide film is deposited on the semiconductor substrate; An oxide film deposited on the gate poly using low pressure chemical vapor deposition (LPCVD); A nitride film deposited on the oxide film; A PEP mask for forming a non-salicide deposited on the deposited nitride film; A spacer and a non-salicide region formed by using dry etching to remove the PEP mask; And a source / drain formed in the LDD portion which is not deposited above.
또한, 본 발명의 비 살리사이드 모듈 형성방법은 반도체 기판 위에 게이트 산화막을 형성하고, 게이트 산화막 위에 게이트 폴리를 형성하는 제1단계; 상기 반도체 기판 위의 게이트 산화막이 증착된 부분의 바깥부분에 LDD를 형성하는 제2단계; 저압화학증착방법을 이용하여 상기 게이트 폴리 위에 산화막과 질화막을 차례로 증착하는 제3단계; 상기 증착된 질화막 위에 비 살리사이드 형성을 위한 PEP용 마스크를 형성하는 제4단계; 건식식각을 이용하여 상기 PEP용 마스크를 제거하고, 스페이서 및 비 살리사이드 영역을 형성하는 제5단계; 및 위에 증착되지 않은 상기 LDD 부분에 소스/드레인을 형성하는 제6단계를 포함하는 것을 특징으로 한다.In addition, the method of forming a non-salicide module of the present invention comprises the steps of: forming a gate oxide film on a semiconductor substrate, and forming a gate poly on the gate oxide film; Forming a LDD on an outer portion of the portion where the gate oxide film is deposited on the semiconductor substrate; A third step of sequentially depositing an oxide film and a nitride film on the gate poly using a low pressure chemical vapor deposition method; A fourth step of forming a PEP mask for forming a salicide on the deposited nitride film; Removing a mask for the PEP by dry etching and forming a spacer and a non-salicide region; And a sixth step of forming a source / drain in the LDD portion which is not deposited thereon.
이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the embodiment of the present invention will be described in detail.
도 7은 본 발명의 비 살리사이드 모듈 형성방법의 제1공정을 나타낸 것이다. 도 7에 도시된 바와 같이, 실리콘 기판에 선택적으로 붕소(boron)이온을 주입하여 p-well 영역 및 n-well 영역을 형성하고, 트렌치 소자 분리공정을 사용하여 필드 산화막을 형성한다. 이후, 원하는 문턱전압을 형성하기 위한 소정두께의 게이트 산화막(100)을 형성하고, 그 위에 게이트 폴리(200)로 사용할 폴리 실리콘막과 텅스텐 실리사이드막을 형성한 후, 선택적 식각 공정으로 소자의 게이트 폴리(200)를 형성한다. 선택적 이온주입에 의해 실리콘기판에 n-이온주입영역과 p-이온주입영역을 형성하여 포토다이오드를 형성한다. 이어, well 영역 내 트랜지스터의 소스/드레인(700)을 LDD(Lightly Doped Drain, 300) 구조로 만들기 위하여 저농도 소스/드레인(700) 이온주입을 실시한다.Figure 7 shows a first step of the method for forming a non-salicide module of the present invention. As shown in FIG. 7, boron ions are selectively implanted into a silicon substrate to form p-well regions and n-well regions, and a field oxide layer is formed using a trench isolation process. Thereafter, a
도 8은 본 발명의 비 살리사이드 모듈 형성방법의 제2공정을 나타낸 것이다. 도 8에 도시된 바와 같이, LDD(300) 형성 후, 저압화학증착방법을 이용하여 게이트 폴리(200) 위에 TEOS 산화막(400)과 SiN(실리콘 질화막, 500)을 차례로 증착한다.Figure 8 shows a second step of the method for forming a non-salicide module of the present invention. As shown in FIG. 8, after the LDD 300 is formed, the
도 9는 본 발명의 비 살리사이드 모듈 형성방법의 제3공정을 나타낸 것이다. 도 9에 도시된 바와 같이, 증착된 SiN(500) 위에 비 살리사이드 형성을 위한 PEP용 마스크(600)를 형성한다.Figure 9 shows a third step of the method for forming a non-salicide module of the present invention. As shown in FIG. 9, a
도 10은 본 발명의 비 살리사이드 모듈 형성방법의 제4공정을 나타낸 것이다. 도 10에 도시된 바와 같이, 건식식각을 이용하여 스페이서 및 비 살리사이드 영역을 형성한다.Figure 10 shows a fourth step of the method for forming a non-salicide module of the present invention. As shown in FIG. 10, dry etching is used to form spacers and nonsalicide regions.
도 11은 본 발명의 비 살리사이드 모듈 및 그 형성방법의 제5공정을 나타낸 것이다. 도 11에 도시된 바와 같이, 위에 증착되지 않은 상기 LDD(300) 부분에 소스/드레인(700)을 형성한다.11 shows a fifth step of the non-salicide module of the present invention and a method of forming the same. As shown in FIG. 11, a source /
상기 형성된 본 발명의 비 살리사이드 모듈은 다음을 포함하여 구성된다. 반도체 기판 위에 게이트 산화막(100)이 형성되어 있고, 상기 게이트 산화막(100) 위에는 게이트 폴리(200)가 형성되어 있다. 그리고, 상기 반도체 기판 위의 게이트 산화막(100)이 증착된 부분의 바깥부분에는 LDD(300)가 형성되어 있고, 저압화학증착방법을 이용하여 상기 게이트 폴리(200) 위에 산화막(400)이 증착되어 있다. 또한, 상기 산화막(400) 위에 질화막(500)이 증착되어 있고, 상기 증착된 질화막(500) 위에 비 살리사이드 형성을 위한 PEP용 마스크(600)가 증착되어 있다. 또한, 건식식각이 이용되어 상기 PEP용 마스크(600)가 제거되어 형성된 스페이서 및 비 살리사이드 영역이 있고, 위에 증착되지 않은 상기 LDD(300) 부분에 형성된 소스/드레인(700)이 있다.The non-salicide module of the present invention formed above comprises the following. A
상기와 같이 본 발명에서는 모두 3회의 저압화학증착공정을 거치는 종래의 공정을 2회의 저압화학증착공정을 거치도록 함으로써 드롭성 결함이 생기는 문제점을 극복하였다. 또한, 본 발명에서는 종래의 습식식각을 이용하지 않고 건식식각을 이용하도록 함으로써 등방성라는 특성 때문에 패턴불량을 일으키는 종래의 문제점을 극복한 특징이 있다.As described above, the present invention overcomes the problem of dropping defects by performing two low pressure chemical vapor deposition processes in the conventional process of three low pressure chemical vapor deposition processes. In addition, the present invention is characterized by overcoming the conventional problem of causing a pattern defect because of the property of isotropic by using dry etching without using the conventional wet etching.
이상에서 설명한 내용을 통해 본 업에 종사하는 당업자라면 본 발명의 기술사상을 이탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용만으로 한정되는 것이 아니라 특허청구범위에 의하여 정해져야 한다.It will be apparent to those skilled in the art that various changes and modifications can be made without departing from the technical spirit of the present invention through the above description. Therefore, the technical scope of the present invention should not be limited only to the contents described in the embodiments, but should be defined by the claims.
이상에서와 같이 본 발명에 의한 비 살리사이드 모듈 및 그 형성방법은 저압화학증착막을 이용하여 드롭입자를 개선하거나 건식식각을 이용하여 습식식각시 발생하는 패턴의 불량을 개선할 수 있다.As described above, the non-salicide module and the method for forming the same according to the present invention may improve the drop particle using the low pressure chemical vapor deposition film or improve the defect of the pattern generated during the wet etching using the dry etching.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116555A KR100760907B1 (en) | 2004-12-30 | 2004-12-30 | The Method of forming the non saliside module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116555A KR100760907B1 (en) | 2004-12-30 | 2004-12-30 | The Method of forming the non saliside module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077923A KR20060077923A (en) | 2006-07-05 |
| KR100760907B1 true KR100760907B1 (en) | 2007-09-21 |
Family
ID=37169906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040116555A KR100760907B1 (en) | 2004-12-30 | 2004-12-30 | The Method of forming the non saliside module |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100760907B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980011938A (en) * | 1996-07-02 | 1998-04-30 | A method of making self-aligned polysides using a planarized layer of material to expose a polysilicon structure to sequentially deposited metal layers reacted to form metal silicides | |
| KR19980072956A (en) * | 1997-03-10 | 1998-11-05 | 문정환 | Method for manufacturing semiconductor device |
-
2004
- 2004-12-30 KR KR1020040116555A patent/KR100760907B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980011938A (en) * | 1996-07-02 | 1998-04-30 | A method of making self-aligned polysides using a planarized layer of material to expose a polysilicon structure to sequentially deposited metal layers reacted to form metal silicides | |
| KR19980072956A (en) * | 1997-03-10 | 1998-11-05 | 문정환 | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077923A (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120288982A1 (en) | Method for reducing contact resistance of cmos image sensor | |
| KR20030010507A (en) | Manufacturing method of semiconductor device | |
| US20080009110A1 (en) | Metal-oxide semiconductor field effect transistor and method for manufacturing the same | |
| JP2004282068A (en) | Method for forming semiconductor device | |
| US20050142783A1 (en) | Methods of fabricating gate spacers for semiconductor devices | |
| KR100658088B1 (en) | Low leakage mos transistor | |
| US20090096023A1 (en) | Method for manufacturing semiconductor device | |
| US20050026342A1 (en) | Semiconductor device having improved short channel effects, and method of forming thereof | |
| KR100937667B1 (en) | Method of manufacturing a transistor | |
| KR20120053511A (en) | Method for fabricating trench dmos transistor | |
| JPH09167804A (en) | Semiconductor device and its manufacture | |
| KR100760907B1 (en) | The Method of forming the non saliside module | |
| US20050151275A1 (en) | Method of fabricating SRAM device | |
| US20060134899A1 (en) | Method of removing spacers and fabricating mos transistor | |
| KR100247694B1 (en) | Method for fabricating semiconductor device | |
| KR100244413B1 (en) | Method for forming source/drain of semiconductor device | |
| KR100209232B1 (en) | Method of fabricating mosfet of semiconductor device | |
| KR101012438B1 (en) | Method of manufacturing semiconductor device | |
| KR100529449B1 (en) | Method for manufacturing mos transistor of the semiconductor device | |
| US20080042220A1 (en) | Gate electrode forming method for semiconductor device | |
| KR100688709B1 (en) | Method for manufacturing mos transistor | |
| KR0146079B1 (en) | Manufacturing method of semiconductor device | |
| KR100806798B1 (en) | Method for forming semiconductor device | |
| KR100625392B1 (en) | Manufacturing method for semiconductor device | |
| KR20030001750A (en) | method for manufacturing of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |