KR100755053B1 - Method for forming bit line of semiconductor device - Google Patents

Method for forming bit line of semiconductor device Download PDF

Info

Publication number
KR100755053B1
KR100755053B1 KR1020010079582A KR20010079582A KR100755053B1 KR 100755053 B1 KR100755053 B1 KR 100755053B1 KR 1020010079582 A KR1020010079582 A KR 1020010079582A KR 20010079582 A KR20010079582 A KR 20010079582A KR 100755053 B1 KR100755053 B1 KR 100755053B1
Authority
KR
South Korea
Prior art keywords
tungsten
film
nitride film
titanium
bit line
Prior art date
Application number
KR1020010079582A
Other languages
Korean (ko)
Other versions
KR20030049388A (en
Inventor
김백만
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010079582A priority Critical patent/KR100755053B1/en
Publication of KR20030049388A publication Critical patent/KR20030049388A/en
Application granted granted Critical
Publication of KR100755053B1 publication Critical patent/KR100755053B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 티타늄/티타늄나이트라이드막 대신 디타늄/질화텅스텐막을 증착한 후 고온의 급속 열처리 공정을 통해 티타늄 나이트라이드막을 형성하는데, 이때 급속 열처리에 의해 질화 텅스텐막으로부터 질소 성분이 빠져나가 티타늄/텅스텐층의 금속 장벽층이 형성되어 금속의 텅스텐 층에 텅스텐을 매립함으로써 볼록이성 결함을 방지하고 저항이 낮은 텅스텐을 사용함으로써 비트라인 폭으 감소에 따른 저항 증가를 방지할 수 있는 이점이 있다.
The present invention forms a titanium nitride film through a high temperature rapid heat treatment process after depositing a titanium / tungsten nitride film instead of a titanium / titanium nitride film. The metal barrier layer of the layer is formed to embed tungsten in the tungsten layer of the metal to prevent convex defects and to use the low resistance tungsten to prevent the increase in resistance due to the decrease in the bit line width.

비트라인, 질화텅스텐막, 볼록이성 결함, 티타늄/텅스텐 금속 장벽층Bit line, tungsten nitride film, convex defect, titanium / tungsten metal barrier layer

Description

반도체 소자의 비트라인 형성 방법{METHOD FOR FORMING BIT LINE OF SEMICONDUCTOR DEVICE} METHODS FOR FORMING BIT LINE OF SEMICONDUCTOR DEVICE             

도1a 내지 도1d는 종래 기술에 의한 비트라인 형성 공정을 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating a bit line forming process according to the prior art.

도2는 종래 기술에 의한 비트라인 형성 공정의 문제점을 나타낸 사진이다.2 is a photograph showing a problem of a bit line forming process according to the prior art.

도3a 내지 도3d는 본 발명에 의한 비트라인 형성 공정을 나타낸 단면도이다.
3A to 3D are cross-sectional views illustrating a bit line forming process according to the present invention.

- 도면의 주요부분에 대한 부호의 설명 -   -Explanation of symbols for the main parts of the drawings-

20 : 실리콘 기판 21 : 층간 절연막20 silicon substrate 21 interlayer insulating film

22 : 티타늄막 23 : 질화텅스텐막22 titanium film 23 tungsten nitride film

24 : 티타늄실리사이드막 25 : 제1텅스텐막 24: titanium silicide film 25: first tungsten film

26 : 제 2 텅스텐막 A : 콘택홀
26: second tungsten film A: contact hole

본 발명은 티타늄/질화 텅스텐막 증차?? 열처리하여 티타늄/텅스텐막으로 금속 장벽층을 형성한 후 텅스텐 금속 장벽층 상부에 텅스텐막을 매립함으로써 볼록이성 결함을 방지하고, 저항이 낮은 텅스텐층을 금속 장벽층으로 사용함으로써 비트라인의 폭의 감소에 따른 저항의 감소를 방지할 수 있는 반도체 소자의 비트라인 형성 방법을 나타내는 것이다.The present invention provides a titanium / tungsten nitride film increase ?? After heat treatment to form a metal barrier layer with a titanium / tungsten film, embedding a tungsten film on the tungsten metal barrier layer to prevent convexity defects, and to reduce the width of the bit line by using a low resistance tungsten layer as the metal barrier layer. The present invention relates to a method of forming a bit line of a semiconductor device capable of preventing a decrease in resistance.

반도체 메모리 소자에서 비트라인은 트랜지스터로부터 전하를 받아 센스 앰프로 전달하는 배선으로 사용된다. 이러한 비트라인은 저항이 작아야 하고 트랜지스터의 소오스/드레인 영역에서 오믹 콘택(omic contact)을 형성해야하며 후속 열공정에 의해 열화되지 않는 특성을 가져야한다. In a semiconductor memory device, a bit line is used as a wiring for receiving charge from a transistor and transferring it to a sense amplifier. These bit lines must have a low resistance, form ohmic contacts in the source / drain regions of the transistor, and must have characteristics that will not degrade with subsequent thermal processing.

종래에는 도프트 폴리실리콘과 텅스텐 실리사이드의 적층 구조로 비트라인을 형성하였는데, 이와 같은 구조의 비트라인은 소자의 집적도 증가와 고속의 정보처리 능력을 요구하는 차세대 반도체 메모리 소자에 있어서 높은 면저항 값에 의해 그 적용에 한계가 있기 때문에 최근에는 도프트 폴리실리콘/텅스텐 실리사이드 구조 대신 데이터를 저장하는 캐패시터가 형성되지 않는 주변 영역에 고속의 신호 전달을 가능하게 하는 텅스텐 비트라인 구조로 형성함으로써 접합영역이 N+ 인지 P+ 인지에 관계없이 비트라인 콘택 형성이 가능하도록 한다.Conventionally, a bit line is formed by a stacked structure of doped polysilicon and tungsten silicide, and the bit line of such a structure has a high sheet resistance value in a next-generation semiconductor memory device requiring an increase in device integration and high information processing capability. Because of its limitation in application, recently, instead of the doped polysilicon / tungsten silicide structure, the junction region is N + by forming a tungsten bit line structure that enables high-speed signal transmission to the peripheral region where a capacitor for storing data is not formed. It allows bit line contact formation regardless of whether it is P +.

도1a 내지 도1d는 종래 기술에 의한 비트라인 형성 공정을 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating a bit line forming process according to the prior art.

먼저 도1a에 도시된 바와 같이 소정의 하부 구조가 형성된 반도체 기판(10)상에 층간 절연막(11)을 증착한 후 반도체 기판(10)의 접합층(미도시함)이 노출되 도록 선택적 식각을 통해 비트라인 콘택홀(A)을 형성한 후 티타늄/제1 티나늄나이트라이드막(12)을 증착 한 후 도1b에 도시된 바와 같이 액티브 영역과 비트라인의 접촉저항을 감소시키기 위해 급속 열처리 공정을 실시하여 티타늄 실리사이드막(13)을 형성한다.First, as shown in FIG. 1A, an interlayer insulating film 11 is deposited on a semiconductor substrate 10 having a predetermined substructure, and then selective etching is performed to expose a bonding layer (not shown) of the semiconductor substrate 10. After the bit line contact hole A is formed, the titanium / first titanium nitride film 12 is deposited, and then a rapid heat treatment process is performed to reduce the contact resistance between the active region and the bit line, as shown in FIG. The titanium silicide film 13 is formed.

이어서 도1c에 도시된 바와 같이 제1티타늄나이트라이드막 상부에 제2티타늄나이트라이드막(14)을 증착한 후 도1d에 도시된 바와 같이 화학기상증착법을 이용하여 텅스텐(15)을 매립한다.Subsequently, the second titanium nitride film 14 is deposited on the first titanium nitride film as shown in FIG. 1C, and then tungsten 15 is buried by chemical vapor deposition as shown in FIG. 1D.

도2는 종래 기술에 의한 비트라인 형성 공정의 문제점을 나타낸 사진이다.2 is a photograph showing a problem of a bit line forming process according to the prior art.

여기에 도시된 바와 같이 종래의 티타늄/티타늄 나이트라이드막을 금속 장벽층으로 한 후 열처리 공정을 진행하면 주위보다 증착속도가 비정상적으로 빠른 부분이 존재하여 이 부분의 텅스텐 표면이 볼록하게 솟아오르는 볼록이성 결함이 발생하여 소자의 불량을 유발하는 문제점이 있었다.As shown here, if the conventional titanium / titanium nitride film is a metal barrier layer and the heat treatment process is performed, convex defects in which the tungsten surface rises convexly exist due to an abnormally faster deposition rate than the surroundings. This occurred and there was a problem causing the defect of the device.

또한, 소자의 집적도가 높아지면서 비트라인 폭이 감소하게되는데 이에 따라 티타늄 나이트라이드막의 영향으로 저항이 점점 커지는 문제가 있었다.
In addition, as the integration degree of the device increases, the bit line width decreases. Accordingly, there is a problem in that the resistance gradually increases due to the influence of the titanium nitride film.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 티타늄/티타늄나이트라이드막 대신 티타늄/질화텅스텐막을 형성한 후 급속 열처리 공정을 실시하여 질화텅스텐막에서 질소 성분이 빠져나가 티타늄/텅스텐층의 금속 장벽층으로 형성되도록 한후 같은 텅스텐 물질 상부에 텅스텐층을 매립함 으로써 비트라인 형성시 금속 장벽층 상부에 비정상적인 성장에 의해 텅스텐 표면이 볼록하에 솟아오르는 볼록이성 결함을 방지하기 위한 반도체 소자의 비트라인 형성 방법을 제공하는 것이다.
The present invention has been made to solve the above problems, and an object of the present invention is to form a titanium / tungsten nitride film instead of a titanium / titanium nitride film and then perform a rapid heat treatment process to remove nitrogen from the tungsten nitride film. By forming a titanium barrier layer of titanium / tungsten layer and embedding a tungsten layer on the same tungsten material to prevent convex defects that tungsten surface is raised under the convexity due to abnormal growth on the upper metal barrier layer during bit line formation. To provide a bit line forming method of a semiconductor device.

상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부 구조가 형성된 반도체 기판의 접합층을 노출시키기 위해 층간 절연막을 식각하여 비트라인 콘택홀을 형성하는 단계와, 상기 콘택홀 내부를 300 : 1 의 BOE 용액으로 세정하는 단계와, 상기 콘택홀이 형성된 기판 상부에 티타늄막을 증착하는 단계와, 상기 티타늄막 상부에 질화 텅스텐막을 증착하여 금속 장벽층을 형성하는 단계와, 상기 질화 텅스텐막 증착후 급속 열처리 공정을 실시하는 단계와, 상기 급속 열처리 공정 후 텅스텐막을 증착하느 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법에 관한 것이다.According to an aspect of the present invention, a bit line contact hole is formed by etching an interlayer insulating layer to expose a bonding layer of a semiconductor substrate on which a predetermined substructure is formed. Washing with a BOE solution, depositing a titanium film on the substrate on which the contact hole is formed, depositing a tungsten nitride film on the titanium film to form a metal barrier layer, and rapid thermal treatment after deposition of the tungsten nitride film And performing a process and depositing a tungsten film after the rapid heat treatment process.

이때, 상기 티타늄막은 40~100Å의 두께로 증착하는 것을 특징으로 하고, 상기 질화텅스텐막은 이온화 금속 플라즈마 방식의 스퍼터링으로 200~400℃의 온도와 15~30m Torr의 압력 조건에서 100~200Å의 두께로 증착하는 것을 특징으로 한다.At this time, the titanium film is characterized in that the deposition to a thickness of 40 ~ 100Å, the tungsten nitride film is a thickness of 100 ~ 200Å at a temperature of 200 ~ 400 ℃ and pressure of 15 ~ 30m Torr by sputtering of ionized metal plasma method It is characterized by depositing.

또한, 상기 티타늄막과 질화텅스텐막은 동일 인시튜에서 형성하고, 상기 급속 열처리 공정은 800~900℃의 온도로 10~30초 동안 질소, 아르곤, 수소, 헬륨중 어느 하나의 분위기에서 실시하는 것을 특징으로 한다.In addition, the titanium film and the tungsten nitride film is formed in the same in situ, the rapid heat treatment process is carried out in the atmosphere of any one of nitrogen, argon, hydrogen, helium for 10-30 seconds at a temperature of 800 ~ 900 ℃. It is done.

그리고, 상기 텅스텐막은 700~1200Å의 두께로 매립하는 것을 특징으로 한 다.
The tungsten film is embedded in a thickness of 700 ~ 1200Å.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same reference numerals and names.

도3a 내지 도3d는 본 발명에 의한 비트라인 형성 공정을 나타낸 단면도이다.3A to 3D are cross-sectional views illustrating a bit line forming process according to the present invention.

먼저 도3a에 도시된 바와 같이 소정의 하부 구조가 형성된 반도체 기판(20)의 접합층(미도시함)을 노출시키기 위해 층간 절연막(21) 식각하여 비트라인 콘택홀(A)을 형성시키고, 안정적인 접촉 저항을 얻기 위해 300 : 1 의 BOE 용액으로 콘택홀(A) 내부의 자연 산화막 및 불순물을 제거한 후 200~400℃의 온도로와 2~30m Torr의 증착 압력 조건에서 이온화 금속 플라즈마 방식을 통해 티타늄막(22)을 증착한다.First, as shown in FIG. 3A, the bit line contact hole A is formed by etching the interlayer insulating film 21 to expose the bonding layer (not shown) of the semiconductor substrate 20 on which the predetermined substructure is formed. In order to obtain contact resistance, titanium oxide was removed through the ionized metal plasma method at the temperature of 200 ~ 400 ℃ and the deposition pressure of 2 ~ 30m Torr after removing the natural oxide film and impurities in the contact hole A with 300: 1 BOE solution. A film 22 is deposited.

이때 티타늄막(22)은 후속 열공정시 응집현상등을 방지하기 위해 40~100Å의 두께로 증착한다.At this time, the titanium film 22 is deposited to a thickness of 40 ~ 100Å in order to prevent aggregation phenomenon during the subsequent thermal process.

이어서 도3b에 도시된 바와 같이 상기 티타늄막(22)증착후 동일 인시튜에서 200~400℃의 증착 온도와 15~30m Torr의 증착 압력으로 이온화 금속 플라즈마 방식을 통해 질화 텅스텐막(23)을 100~200Å의 두께로 증착하여 금속 장벽층을 형성한다.Subsequently, as shown in FIG. 3B, after the deposition of the titanium film 22, the tungsten nitride film 23 was formed by ionizing metal plasma at a deposition temperature of 200 to 400 ° C. and a deposition pressure of 15 to 30 m Torr in the same in situ. It is deposited to a thickness of ˜200 μs to form a metal barrier layer.

이때, 티타늄막(22) 증착후 질화 텅스텐막(23)을 동일 인시튜에서 증착하는 것은 티타늄막(22)과 텅스텐 질화막(23)의 계면에 산화물 형성이나 응집 형상을 방 지함으로써 접촉 저항이 증가되는 것을 방지하기 위함이다.At this time, depositing the tungsten nitride film 23 after the deposition of the titanium film 22 in the same in situ increases the contact resistance by preventing the formation of an oxide or agglomerated shape at the interface between the titanium film 22 and the tungsten nitride film 23. This is to prevent it.

이어서, 도3c에 도시된 바와 같이 급속 열처리 공정을 통해 티타늄 실리사이드막(24)을 형성하여 접촉저항을 안정화 시키는데 이때, 열공정에 의해 상기 질화 텅스텐막(23)에서 질소 성분이 빠져나가 제1텅스텐막(25)으로 변화한다.Subsequently, as illustrated in FIG. 3C, a titanium silicide film 24 is formed through a rapid heat treatment process to stabilize the contact resistance. At this time, a nitrogen component is released from the tungsten nitride film 23 by a thermal process and the first tungsten film is removed. To the membrane 25.

이때, 급속 열처리 공정은 질소, 수소, 아르곤, 헬륨중 어느하나의 분위기에서 800~900℃의 온도로 10~30초간 실시한다. At this time, the rapid heat treatment step is carried out for 10 to 30 seconds at a temperature of 800 ~ 900 ℃ in the atmosphere of any one of nitrogen, hydrogen, argon, helium.

이후, 도3d에 도시된 바와 같이 화학 기상증착법으로 700~1200Å의 두께로 제2텅스텐막(26)을 증착한다.Thereafter, as illustrated in FIG. 3D, the second tungsten film 26 is deposited to a thickness of 700 to 1200 Å by chemical vapor deposition.

이어서, 도시되지는 않았지만 질화막을 증착하고 그 상부에 패턴 형성을 위한 반사방지막을 증착한 후 사진, 식각 공정을 통해 비트라인을 형성한다.
Subsequently, although not shown, a nitride film is deposited and an anti-reflection film for pattern formation is deposited on the nitride film, and then a bit line is formed through a photolithography or an etching process.

상기한 바와 같이 본 발명은 비트라인의 금속 장벽층으로 티타늄/질화텅스텐막을 증착한 후 급속 열처리 공정을 통해 티타늄실리사이드막을 형성하고 질화텅스텐막에서 질소성분이 빠져나가도록 하여 텅스텐층으로 변환시킨후 화학 기상 증착법에 의해 텅스텐을 증착함으로써 비정상적인 성장에 의한 돌출성 결함을 방지하고 티타늄나이트라이드막을 증착하지 않아 선폭 증가를 방지함으로써 저항 증가를 방지할 수 있는 이점이 있다.As described above, the present invention deposits a titanium / tungsten nitride film as a metal barrier layer of a bit line, forms a titanium silicide film through a rapid heat treatment process, and converts the tungsten layer into a tungsten layer by allowing nitrogen to escape from the tungsten nitride film. By depositing tungsten by vapor deposition, it is possible to prevent protrusion defects caused by abnormal growth and to prevent increase in line width by not depositing a titanium nitride film, thereby preventing an increase in resistance.

Claims (9)

소정의 하부 구조가 형성된 반도체 기판의 접합층을 노출시키기 위해 층간 절연막을 식각하여 비트라인 콘택홀을 형성하는 단계와,Etching the interlayer insulating film to expose the bonding layer of the semiconductor substrate on which the predetermined substructure is formed, thereby forming a bit line contact hole; 상기 콘택홀 내부를 BOE 용액으로 세정하는 단계와,Cleaning the inside of the contact hole with a BOE solution; 상기 콘택홀이 형성된 기판 상부에 티타늄막을 증착하는 단계와,Depositing a titanium film on the substrate on which the contact hole is formed; 상기 티타늄막 상부에 질화 텅스텐막을 증착하여 금속 장벽층을 형성하는 단계와,Depositing a tungsten nitride film on the titanium film to form a metal barrier layer; 상기 질화 텅스텐막 증착후 급속 열처리 공정을 실시하는 단계와,Performing a rapid heat treatment process after depositing the tungsten nitride film; 상기 급속 열처리 공정 후 텅스텐막을 증착하느 단계Depositing a tungsten film after the rapid heat treatment process 를 포함하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.Bit line forming method of a semiconductor device comprising a. 제 1항에 있어서, 상기 티타늄막은 40~100Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the titanium film is deposited to a thickness of about 40 to about 100 microns. 제 1항에 있어서 상기 질화텅스텐막은 이온화 금속 플라즈마 방식의 스퍼터링으로 증착하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the tungsten nitride film is deposited by sputtering of an ionized metal plasma method. 제 1항에 있어서, 상기 질화텅스텐막은 100~200Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the tungsten nitride film is deposited to a thickness of about 100 to about 200 microns. 제 1항에 있어서, 상기 질화텅스텐막은 200~400℃의 온도와 15~30m Torr의 압력 조건에서 증착하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the tungsten nitride film is deposited at a temperature of 200 to 400 ° C. and a pressure of 15 to 30 m Torr. 제 1항에 있어서, 상기 티타늄막과 질화텅스텐막은 동일 인시튜에서 형성하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the titanium film and the tungsten nitride film are formed in the same in situ. 제 1항에 있어서, 상기 급속 열처리 공정은 800~900℃의 온도로 10~30초 동안 실시하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the rapid heat treatment is performed at a temperature of 800 ° C. to 900 ° C. for 10 to 30 seconds. 제 1항 또는 제7항에 있어서, 상기 급속 열처리 공정은 질소, 아르곤, 수소, 헬륨중 어느 하나의 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the rapid heat treatment step is performed in any one of nitrogen, argon, hydrogen, and helium. 제 1항에 있어서, 상기 텅스텐막은 700~1200Å의 두께로 매립하는 것을 특징으로 하는 반도체 소자의 비트라인 형성 방법.The method of claim 1, wherein the tungsten film is buried in a thickness of 700 to 1200 Å.
KR1020010079582A 2001-12-14 2001-12-14 Method for forming bit line of semiconductor device KR100755053B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010079582A KR100755053B1 (en) 2001-12-14 2001-12-14 Method for forming bit line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010079582A KR100755053B1 (en) 2001-12-14 2001-12-14 Method for forming bit line of semiconductor device

Publications (2)

Publication Number Publication Date
KR20030049388A KR20030049388A (en) 2003-06-25
KR100755053B1 true KR100755053B1 (en) 2007-09-06

Family

ID=29575197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079582A KR100755053B1 (en) 2001-12-14 2001-12-14 Method for forming bit line of semiconductor device

Country Status (1)

Country Link
KR (1) KR100755053B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020033629A1 (en) * 2018-08-10 2020-02-13 Applied Materials, Inc. Methods and apparatus for producing semiconductor liners

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990059074A (en) * 1997-12-30 1999-07-26 김영환 Metal wiring formation method of semiconductor device
KR20000007410A (en) * 1998-07-03 2000-02-07 김영환 Metal wiring method of semiconductor device
KR100248804B1 (en) * 1996-12-30 2000-03-15 김영환 A method for forming metal wire in semiconductor device
KR100282985B1 (en) * 1999-03-25 2001-02-15 황인길 Method for forming diffusion barrier metal of semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248804B1 (en) * 1996-12-30 2000-03-15 김영환 A method for forming metal wire in semiconductor device
KR19990059074A (en) * 1997-12-30 1999-07-26 김영환 Metal wiring formation method of semiconductor device
KR20000007410A (en) * 1998-07-03 2000-02-07 김영환 Metal wiring method of semiconductor device
KR100282985B1 (en) * 1999-03-25 2001-02-15 황인길 Method for forming diffusion barrier metal of semiconductor devices

Also Published As

Publication number Publication date
KR20030049388A (en) 2003-06-25

Similar Documents

Publication Publication Date Title
US7187047B2 (en) Method and structure for reducing resistance of a semiconductor device feature
KR100655074B1 (en) Storage capacitor and Method for manufacturing the same
KR100299386B1 (en) Gate electrode formation method of semiconductor device
KR100502673B1 (en) METHOD FOR FORMING Ti LAYER AND BARRIER METAL LAYER OF SEMICONDUCTOR DEVICE
KR100527673B1 (en) Method for forming a metal wiring of semiconductor device
KR100755053B1 (en) Method for forming bit line of semiconductor device
JP4662943B2 (en) How to prevent an increase in contact hole width during contact formation
US20040195611A1 (en) Semiconductor integrated circuit device and manufacturing method thereof
KR100503312B1 (en) Method for manufacturing a contact electrode of semiconductor device
KR100358175B1 (en) Method of fabricating tungsten bit line of semiconductor device
KR100291415B1 (en) Method for manufacturing contact of semiconductor device
KR100729905B1 (en) Method of manufacturing a capacitor in semiconductor device
KR20040007949A (en) Method of manufacture semiconductor device
KR100741269B1 (en) Method of forming a metal wiring in a semiconductor device
US7799676B2 (en) Method of manufacturing a contact structure to avoid open issue
KR100395906B1 (en) Method for forming metal layer of semiconductor device
KR100695483B1 (en) Method of forming metal contact in semiconductor device
KR100234381B1 (en) Fabrication method for semiconductor device
JP2000243725A (en) Semiconductor device and manufacture thereof
JPH10223560A (en) Semiconductor device and its manufacturing method
KR100639216B1 (en) Method for manufacturing semiconductor device
KR100598989B1 (en) Method for fabricating landing plug contact in semiconductor device
KR20030056845A (en) Method for forming contact of semiconductor device
KR19990004424A (en) Contact formation method of semiconductor device
KR20030057719A (en) Metal interconnection of semiconductor device and method of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee