KR100752173B1 - Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same - Google Patents

Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same Download PDF

Info

Publication number
KR100752173B1
KR100752173B1 KR1020050134115A KR20050134115A KR100752173B1 KR 100752173 B1 KR100752173 B1 KR 100752173B1 KR 1020050134115 A KR1020050134115 A KR 1020050134115A KR 20050134115 A KR20050134115 A KR 20050134115A KR 100752173 B1 KR100752173 B1 KR 100752173B1
Authority
KR
South Korea
Prior art keywords
pocket
photoresist pattern
ion implantation
forming
pattern
Prior art date
Application number
KR1020050134115A
Other languages
Korean (ko)
Other versions
KR20070071009A (en
Inventor
최호영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134115A priority Critical patent/KR100752173B1/en
Publication of KR20070071009A publication Critical patent/KR20070071009A/en
Application granted granted Critical
Publication of KR100752173B1 publication Critical patent/KR100752173B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 따른 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법은 반도체 기판에 게이트 산화막 및 게이트를 형성한 이후에, 게이트 위에 산화막을 형성한다. 다음으로, 산화막 위에 포켓 감광막 패턴을 형성한다. 이후, 포켓 감광막 패턴을 열처리하여 포켓 감광막 패턴의 가장자리를 둥글게 형성한다. 이어서, 포켓 감광막 패턴을 마스크로 하여 포켓 이온 주입 공정을 진행하는 단계를 포함한다.In the method of forming a pocket ion implanted photosensitive film pattern of a semiconductor device according to the present invention, after forming a gate oxide film and a gate on a semiconductor substrate, an oxide film is formed on the gate. Next, a pocket photosensitive film pattern is formed on the oxide film. Thereafter, the pocket photoresist pattern is heat-treated to form rounded edges of the pocket photoresist pattern. Next, a pocket ion implantation process is performed by using the pocket photoresist pattern as a mask.

본 발명은 포켓 감광막 패턴의 가장자리가 둥글기 때문에 포켓 감광막 패턴에 의한 그림자 효과를 방지할 수 있어, 이온들이 기판으로 정확히 주입된다. 또한, 가장자리가 둥근 포켓 감광막 패턴에 의해 좀 더 세밀한 이온 주입을 할 수 있어 소자 간의 간격을 줄일 수 있다. 또한, 열처리를 통해 포켓 이온 주입 공정을 진행하기 전에 주입된 이온들의 원자들을 활성화할 수 있으며, 실리콘 격자 파괴를 회복할 수 있다. Since the edge of the pocket photoresist pattern is round, the present invention can prevent the shadow effect caused by the pocket photoresist pattern, so that ions are accurately injected into the substrate. In addition, the pocket photoresist pattern having rounded edges enables fine ion implantation, thereby reducing the distance between devices. In addition, the heat treatment may activate the atoms of the implanted ions before the pocket ion implantation process and recover the silicon lattice destruction.

포켓 이온 주입 감광막 패턴(Pocket Implant Photoresist Pattern), 포켓(Pocket), 그림자 효과(shadow effect) Pocket Implant Photoresist Pattern, Pocket, Shadow Effect

Description

반도체 소자의 포켓 이온 주입 감광막 패턴 및 그 형성 방법{Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same}Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same

도 1은 일반적인 포켓 이온 주입 감광막 패턴을 마스크로 하여 포켓 이온 주입 공정을 진행하는 것을 나타내는 단면도이다.1 is a cross-sectional view illustrating a pocket ion implantation process using a general pocket ion implantation photosensitive film pattern as a mask.

도 2 내지 도 6은 본 발명에 따른 반도체 소자의 포켓 이온 주입 감광막 패턴을 형성하는 방법을 순차적으로 나타내는 것이다.2 to 6 sequentially illustrate a method of forming a pocket ion implanted photosensitive film pattern of a semiconductor device according to the present invention.

<도면에 사용된 참조 번호의 설명><Description of Reference Number Used in Drawing>

10: 반도체 기판 20: 게이트 산화막10 semiconductor substrate 20 gate oxide film

30: 게이트 40: 산화막30: gate 40: oxide film

50: 감광막 50a: 감광막 패턴50: photosensitive film 50a: photosensitive film pattern

50b: 감광막 패턴 가장자리 60: 이온 주입50b: photoresist pattern edge 60: ion implantation

70: 포켓70: pocket

본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 포켓 감광막 패턴을 개선하여 포켓 이온 주입을 할 때에 주입 각을 크게 함으로써, 반도체 소자 간의 간격을 줄일 수 있는 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technology of a semiconductor device, and more particularly, to a pocket ion implantation photosensitive film of a semiconductor device, which can reduce the distance between semiconductor devices by improving the pocket photoresist pattern and increasing the implantation angle when pocket ion implantation is performed. It relates to a pattern formation method.

반도체 소자를 제조하기 위해서는 실리콘 기판에 불순물을 주입하여 전기적 특성을 주어야 한다. 이러한 불순물 주입 공정은 과거에는 열확산을 통하여 이루어졌으나, 소자의 집적도가 높아지면서 정밀한 불순물 주입을 위하여 이온을 직접 기판 위에 주입하는 이온 주입(Ion Implant) 공정이 도입되었다.In order to manufacture a semiconductor device, an impurity must be injected into a silicon substrate to give electrical characteristics. In the past, the impurity implantation process was performed through thermal diffusion, but an ion implantation process in which ions are directly implanted onto a substrate for precise impurity implantation has been introduced as the degree of integration of devices increases.

이러한 이온 주입 공정은 정밀한 불순물 주입이 가능하며 감광막 패턴 마스크를 이용하여 원하는 부분에 원하는 도펀트(Dopant)를 주입할 수 있게 한다. The ion implantation process enables precise impurity implantation and injects a desired dopant into a desired portion using a photoresist pattern mask.

이온 주입 공정은 원자 이온을 반도체 기판의 표면을 뚫고 들어갈 만큼 큰 에너지를 갖게 하여 반도체 기판 속으로 넣어 주는 것을 말한다. 이온이 반도체 기판에 주입되는 깊이는 이온의 에너지에 따라 조절되므로 사용 목적에 적합한 깊이를 선택할 수 있다. 이온 주입 공정의 가장 중요한 이점은 주입되는 불순물 원자의 수를 정확히 조절할 수 있다는 점이다. 이온 주입 후 반도체 기판을 열처리하여 주입 영역을 아닐링(annealing)함으로써 반도체 기판 내의 불순물 농도를 1014~1021 원자/cm2 사이에서 정확히 얻어낼 수 있으며, 또한 불순물의 침투 깊이를 에너지에 의해 잘 조절할 수 있다The ion implantation process is to insert atomic ions into the semiconductor substrate with energy that is large enough to penetrate the surface of the semiconductor substrate. Since the depth at which the ions are injected into the semiconductor substrate is adjusted according to the energy of the ions, a depth suitable for the purpose of use can be selected. The most important advantage of the ion implantation process is the ability to precisely control the number of impurity atoms implanted. After ion implantation, the semiconductor substrate is heat-treated to anneal the implanted region, thereby increasing the impurity concentration in the semiconductor substrate by 10 14 to 10 21 atoms / cm 2. It can be obtained accurately between and can control the penetration depth of impurities well by energy.

이온 주입 공정 가운데, 포켓(Pocket) 이온 주입 공정은 게이트 하부에 이온을 주입하는 공정으로서, 도 1에 도시된 바와 같이, 30°정도의 주입 각으로 게이트(30) 하부에 이온(60)을 주입한다. 그러나, 포켓 이온 주입 공정을 할 때에 이온 주입 각은 포켓 감광막 패턴(50a)의 그림자 효과(shadow effect)에 의해 이온(60)들이 기판(10)으로 주입되는 가운데 일부의 이온들은 포켓 감광막 팬턴(50a)에 부딪혀서 산란하게 되면서 제한을 받게 된다. Among the ion implantation processes, a pocket ion implantation process is a process of implanting ions into the lower portion of the gate. As shown in FIG. 1, the ions 60 are implanted into the lower portion of the gate 30 at an implantation angle of about 30 °. do. However, during the pocket ion implantation process, the ion implantation angle is ions 60 are injected into the substrate 10 by the shadow effect of the pocket photoresist pattern 50a, and some of the ions are pocket photoresist pantone 50a. You are limited by spawning in).

본 발명은 포켓 이온 주입 공정에서 감광막 패턴을 개선하여 이온 주입을 할 때에 주입 각을 크게 함으로써, 좀 더 세밀한 이온 주입을 할 수 있어 소자 간의 간격을 줄일 수 있는 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법을 제공하는 것이다.The present invention provides a pocket ion implantation photosensitive film pattern forming method of a semiconductor device in which a finer implantation can be achieved by improving the photosensitive film pattern in the pocket ion implantation process to increase the implantation angle during ion implantation, thereby reducing the spacing between devices. To provide.

본 발명에 따른 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법은 반도체 기판에 게이트 산화막 및 게이트를 형성하는 단계와, 게이트 위에 산화막을 형성하는 단계와, 산화막 위에 포켓 감광막 패턴을 형성하는 단계와, 포켓 감광막 패턴을 열처리하여 포켓 감광막 패턴의 가장자리를 둥글게 형성하는 단계와, 포켓 감광막 패턴을 마스크로 하여 포켓 이온 주입 공정을 진행하는 단계를 포함한다. 여기서, 열처리는 온도를 150 ~ 200℃으로 하여 진행하는 것이 바람직하다.The method of forming a pocket ion implanted photosensitive film pattern of a semiconductor device according to the present invention includes forming a gate oxide film and a gate on a semiconductor substrate, forming an oxide film on the gate, forming a pocket photosensitive film pattern on the oxide film, and a pocket photosensitive film. Heat treating the pattern to form an edge of the pocket photoresist pattern, and performing a pocket ion implantation process using the pocket photoresist pattern as a mask. Here, it is preferable to advance heat processing by making temperature 150-200 degreeC.

실시예Example

이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

이하의 설명에서는 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 좀 더 명확히 전달하기 위함이 다. 마찬가지의 이유로 첨부 도면에서 일부 구성요소는 다소 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 그대로 반영하는 것이 아니다.In the following description, descriptions of technical contents which are well known in the technical field to which the present invention belongs and are not directly related to the present invention will be omitted. This is to more clearly communicate without obscure the subject matter of the present invention by omitting unnecessary description. For the same reason, some components in the accompanying drawings are somewhat exaggerated, omitted, or schematically illustrated, and the size of each component does not necessarily reflect the actual size.

도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 포켓 이온 주입 감광막 패턴을 형성하는 방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of forming a pocket ion implanted photosensitive film pattern of a semiconductor device according to an embodiment of the present invention.

먼저, 도 2를 참조하면, 반도체 기판(10)에 게이트 산화막(20) 및 게이트(30)을 형성한다. 이후, 게이트(30) 위에 산화막(40)을 형성한다. First, referring to FIG. 2, a gate oxide film 20 and a gate 30 are formed on a semiconductor substrate 10. Thereafter, an oxide film 40 is formed on the gate 30.

다음으로, 도 3에 도시된 바와 같이, 산화막(20) 위에 감광막 패턴의 접착력을 증가시키기 위해 HMDS(Hexa Methyl Di Silazane, 도시되지 않음)를 분사하고, 감광막(50)을 분사한 후, 기판(10)을 높은 회전수로 회전시켜 감광막(50)을 균일한 얇은 막의 형태로 기판(10) 전체에 도포시킨다. 이후, 기판(10)을 가열하는 소프트 베이킹 공정을 한다. 이때, 감광막(50)은 가열에 의해 솔벤트(solvent)가 증발되면서 건조되고, 접착도가 향상된다.Next, as shown in FIG. 3, HMDS (Hexa Methyl Di Silazane, not shown) is sprayed on the oxide film 20 to increase the adhesion of the photoresist pattern, and then the substrate ( 10) is rotated at a high rotational speed to apply the photosensitive film 50 to the entire substrate 10 in the form of a uniform thin film. Thereafter, a soft baking process of heating the substrate 10 is performed. At this time, the photosensitive film 50 is dried while the solvent is evaporated by heating, and the adhesion is improved.

다음으로, 노광 장비(Stepper)를 사용하여 포켓(Lightly Doped Drain) 마스크를 매개로 하여 빛을 감광막(50)이 도포된 기판(10)의 전면에 조사한다. 이후, 노광 후 베이킹 공정을 한다. 이때, 감광막(50)의 노광된 부분과 노광되지 않은 부분의 경계에서 발생될 수 있는 웨이브성 프로파일이 개선된다.Next, light is irradiated onto the entire surface of the substrate 10 to which the photosensitive film 50 is applied using a lightly doped drain mask using an exposure apparatus. Thereafter, a post-exposure baking process is performed. At this time, the wavy profile that may occur at the boundary between the exposed and unexposed portions of the photosensitive film 50 is improved.

다음으로, 도 4에 도시된 바와 같이, 현상 공정을 진행하여 포켓 감광막 패턴(50a)을 형성한다. 현상액은 TMAH(Tetramethyl Ammonium Hydroxide)를 사용한다. 현상액은 노광 과정을 통해 상대적으로 결합이 약해져 있는 부분의 감광막(50)을 녹여서 제거한다. 이때, 상부 가장자리가 직각인 포켓 감광막 패턴(50a)이 완성된다. 이후, 하드 베이킹 공정을 한다. 이때, 포켓 감광막 패턴(50a)이 건조되면서 더욱 단단히 경화되고, 기판(10)에 대한 접착도가 증가시킨다. Next, as shown in FIG. 4, the developing process is performed to form the pocket photoresist pattern 50a. The developing solution uses TMAH (Tetramethyl Ammonium Hydroxide). The developing solution melts and removes the photosensitive film 50 of the portion where the bonding is relatively weak through the exposure process. At this time, the pocket photosensitive film pattern 50a whose upper edge is perpendicular is completed. Thereafter, a hard baking process is performed. At this time, the pocket photoresist pattern 50a is more firmly cured as it is dried, and the adhesion to the substrate 10 is increased.

다음으로, 도 5에 도시된 바와 같이, 포켓 감광막 패턴(50a)이 형성된 기판(10)을 열처리하여 포켓 감광막 패턴(50a)의 가장자리(50b)를 둥글게 형성한다. 열처리는 온도를 150 ~ 200℃으로 하여 진행한다. 이때, 열처리를 통해서 포켓 감광막 패턴(50a)의 가장자리(50b)가 흘러내리면서 둥글게 형성된다.Next, as shown in FIG. 5, the substrate 10 on which the pocket photoresist pattern 50a is formed is heat-treated to round the edge 50b of the pocket photoresist pattern 50a. The heat treatment proceeds at a temperature of 150 to 200 ° C. At this time, the edge 50b of the pocket photosensitive film pattern 50a flows down to form a round shape.

다음으로, 도 6에 도시된 바와 같이, 포켓 감광막 패턴(50a)을 마스크로 하여 포켓 이온 주입 공정(60)을 진행하여 포켓(700)을 형성한다. 포켓 이온 주입 공정(60)은 아세닉(As) 원소를 주입한다. 이때, 포켓 감광막 패턴(50a)의 가장자리(50b)가 둥글기 때문에 포켓 감광막 패턴(50a)에 의한 그림자 효과(shadow effect)를 방지할 수 있어, 이온(60)들이 기판(10)으로 정확히 주입된다.Next, as illustrated in FIG. 6, the pocket 700 is formed by performing the pocket ion implantation process 60 using the pocket photoresist pattern 50a as a mask. The pocket ion implantation process 60 injects an elemental (As) element. At this time, since the edge 50b of the pocket photoresist pattern 50a is rounded, a shadow effect caused by the pocket photoresist pattern 50a can be prevented, so that the ions 60 are accurately injected into the substrate 10.

이에 따라, 가장자리(50b)가 둥근 포켓 감광막 패턴(50a)에 의해 좀 더 세밀한 이온 주입을 할 수 있어 소자 간의 간격을 줄일 수 있다. 또한, 열처리를 통해 포켓 이온 주입 공정을 진행하기 전에 주입된 이온들의 원자들을 활성화할 수 있으며, 실리콘 격자 파괴를 회복할 수 있다. 할로 임플란트의 이온 주입Accordingly, finer ion implantation can be performed by the pocket photosensitive film pattern 50a having a rounded edge 50b, thereby reducing the distance between the devices. In addition, the heat treatment may activate the atoms of the implanted ions before the pocket ion implantation process and recover the silicon lattice destruction. Ion implantation of halo implants

본 발명에 따른 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법은 포켓 감광막 패턴의 가장자리가 둥글기 때문에 포켓 감광막 패턴에 의한 그림자 효과를 방지할 수 있어, 이온들을 기판으로 정확하게 주입시킬 수 있다.The pocket ion implantation photoresist pattern forming method of the semiconductor device according to the present invention can prevent the shadow effect caused by the pocket photoresist pattern because the edges of the pocket photoresist pattern are rounded, thereby accurately injecting ions into the substrate.

또한, 본 발명에 따르면, 가장자리가 둥근 포켓 감광막 패턴에 의해 좀 더 세밀한 이온 주입을 할 수 있어 소자 간의 간격을 줄일 수 있다. 또한, 포켓 감광막 패턴 열처리를 통해 포켓 이온 주입 공정을 진행하기 전에 주입된 이온들을 활성화할 수 있으며, 실리콘 격자 파괴를 회복할 수 있다. In addition, according to the present invention, a finer edge implantation can be performed by the pocket photoresist pattern having rounded edges, thereby reducing the distance between the devices. In addition, through the pocket photoresist pattern heat treatment, the implanted ions may be activated before the pocket ion implantation process, and the silicon lattice destruction may be recovered.

발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.Although preferred embodiments of the invention have been disclosed, although specific terms have been used, these are merely used in a general sense to easily explain the technical content of the present invention and to help understand the present invention, and are not intended to limit the scope of the present invention. . It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (3)

반도체 기판에 게이트 산화막 및 게이트를 형성하는 단계와,Forming a gate oxide film and a gate on the semiconductor substrate, 상기 게이트 위에 산화막을 형성하는 단계와,Forming an oxide film on the gate; 상기 산화막 위에 포켓 감광막 패턴을 형성하는 단계와,Forming a pocket photoresist pattern on the oxide film; 상기 포켓 감광막 패턴을 열처리하여 상기 포켓 감광막 패턴의 가장자리를 둥글게 형성하는 단계와,Heat-treating the pocket photoresist pattern to form round edges of the pocket photoresist pattern; 상기 포켓 감광막 패턴을 마스크로 하여 포켓 이온 주입 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법.And performing a pocket ion implantation process using the pocket photoresist pattern as a mask. 제1항에서,In claim 1, 상기 열처리는 온도를 150 ~ 200℃으로 하여 진행하는 것을 특징으로 하는 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법.The heat treatment is carried out at a temperature of 150 ~ 200 ℃ pocket ion implantation photosensitive film pattern forming method of a semiconductor device. 제1항에서,In claim 1, 상기 포켓 이온 주입 공정은 아세닉(As) 원소를 주입하는 것을 특징으로 하는 반도체 소자의 포켓 이온 주입 감광막 패턴 형성 방법.The pocket ion implantation process is a method of forming a pocket ion implanted photosensitive film pattern of a semiconductor device, characterized in that the implanting the element (As).
KR1020050134115A 2005-12-29 2005-12-29 Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same KR100752173B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134115A KR100752173B1 (en) 2005-12-29 2005-12-29 Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134115A KR100752173B1 (en) 2005-12-29 2005-12-29 Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same

Publications (2)

Publication Number Publication Date
KR20070071009A KR20070071009A (en) 2007-07-04
KR100752173B1 true KR100752173B1 (en) 2007-08-24

Family

ID=38506216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134115A KR100752173B1 (en) 2005-12-29 2005-12-29 Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same

Country Status (1)

Country Link
KR (1) KR100752173B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191106A (en) * 1996-01-09 1997-07-22 Nec Corp Semiconductor device and its manufacture
KR20020060980A (en) * 1999-11-29 2002-07-19 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Method of manufacturing a semiconductor device using a halo implantation
KR20040074836A (en) * 2003-02-19 2004-08-26 삼성전자주식회사 Method of fabricating MOS Field Effect Transistor with pocket region
KR20040093554A (en) * 2003-04-30 2004-11-06 주식회사 하이닉스반도체 Method for implanting halo ion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191106A (en) * 1996-01-09 1997-07-22 Nec Corp Semiconductor device and its manufacture
KR20020060980A (en) * 1999-11-29 2002-07-19 어드밴스드 마이크로 디바이시즈, 인코포레이티드 Method of manufacturing a semiconductor device using a halo implantation
KR20040074836A (en) * 2003-02-19 2004-08-26 삼성전자주식회사 Method of fabricating MOS Field Effect Transistor with pocket region
KR20040093554A (en) * 2003-04-30 2004-11-06 주식회사 하이닉스반도체 Method for implanting halo ion

Also Published As

Publication number Publication date
KR20070071009A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
EP0897594B1 (en) Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion
JP2001085692A (en) Semiconductor device and its manufacturing method
JP2007515066A (en) Semiconductor substrate with reduced junction leakage using solid phase epitaxial regrowth and method for producing the same
TW201428828A (en) Improved ion implant for defect control
US6806153B2 (en) Method of manufacturing a field effect transistor
KR100752173B1 (en) Pocket Implant Photoresist Pattern of Semiconductor Device and Method for Forming the Same
KR20040008518A (en) Method of forming a high voltage junction in a semiconductor device
KR100187673B1 (en) Method for fabricating semiconductor device
KR100881017B1 (en) Method of manufacturing semiconductor device
US20020102785A1 (en) Method for forming shallow junctions by increasing width of photoresist and using implanting through poly film
JP2001077360A (en) Method for manufacturing semiconductor device
EP0417456A2 (en) Method of producing semiconductor device
JPH0434942A (en) Manufacture of semiconductor device
KR20100079139A (en) Method for manufacturing semiconductor device
KR100217899B1 (en) Method of manufacturing transistor of semiconductor device
KR100505859B1 (en) Control of junction depth and channel length using inter-lattice gradients to prevent dopant diffusion
JPH04249315A (en) Manufacture of semiconductor element
JPH05275362A (en) Manufacture of semiconductor device
JPH06267974A (en) Manufacture of semiconductor element
KR0184056B1 (en) Method of manufacturing soi wafer
KR100313941B1 (en) Method for Manufacturing of semiconductor device
KR20050051172A (en) Method of manufacturing semiconductor device
JPH06151348A (en) Manufacture of semiconductor device
KR20030054854A (en) Method for Fabricating of Semiconductor Device
KR100640971B1 (en) Method for Manufacturing Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee