KR100750030B1 - 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치 - Google Patents

시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치 Download PDF

Info

Publication number
KR100750030B1
KR100750030B1 KR1020057019969A KR20057019969A KR100750030B1 KR 100750030 B1 KR100750030 B1 KR 100750030B1 KR 1020057019969 A KR1020057019969 A KR 1020057019969A KR 20057019969 A KR20057019969 A KR 20057019969A KR 100750030 B1 KR100750030 B1 KR 100750030B1
Authority
KR
South Korea
Prior art keywords
memory
system memory
workload
temperature
threshold
Prior art date
Application number
KR1020057019969A
Other languages
English (en)
Other versions
KR20060009264A (ko
Inventor
조지 버기스
니틴 굽트
유첸 후앙
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20060009264A publication Critical patent/KR20060009264A/ko
Application granted granted Critical
Publication of KR100750030B1 publication Critical patent/KR100750030B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

비휘발성 저장소 또는 메모리 리소스로부터 정보를 판독하는 것을 수반하는 방법이 설명되었다. 이 정보는 임계값 또는 임계값이 계산될 수 있는 정보이다. 이 정보는 시스템 메모리가 종속되어 있는 것으로 인식되는 작동 환경에 특별하게 맞추어져 있다. 본 방법은 메모리가 활동들을 실행하는 레이트를 제어하도록 메모리 컨트롤러로 하여금 임계값을 채택하게 하는 단계를 수반한다. 이 레이트는 시스템 메모리가 작동 환경에 종속되어 있는 동안에 기능 장애를 경험할 수 있는 레이트보다 작다.
컴퓨팅 시스템, 시스템 메모리, 메모리 컨트롤러, 임계값, 작업 부하

Description

시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및 장치{METHOD AND APPARATUS TO ESTABLISH, REPORT AND ADJUST SYSTEM MEMORY USAGE}
본 발명의 분야는 일반적으로 컴퓨팅 시스템 최적화에 관한 것인데, 더 특정하게는 시스템 메모리 용법(usage)을 확립하고 보고하고 조정하는 방법 및 장치에 관한 것이다.
컴퓨팅 시스템은 시스템 메모리를 포함한다. 시스템 메모리는, a) 컴퓨팅 시스템의 다른 장치들이 시스템 메모리로부터 데이터를 획득하기를 바랄 수 있다는 점에서, 및 b) 컴퓨팅 시스템의 다른 장치들이 시스템 메모리 내에 데이터를 저장하기를 바랄 수 있다는 점에서, 일반적으로 시스템 리소스로서 볼 수 있다. 도1은 시스템 메모리(106) 및 메모리 컨트롤러(101)를 포함하는 컴퓨팅 시스템 부분의 간략 도면이다. 다른 컴퓨팅 시스템 장치들이 종종 시스템 메모리의 리소스들을 거의 동시적으로 인보크(invoke) 하기를 바라기 때문에(예를 들어 복수의 다른 컴퓨팅 시스템 장치들이 갑자기 짧은 시간 구간 내에서 시스템 메모리 리소스들을 인보크하고자 결정하는 경우), 메모리 컨트롤러(101)는 서로 다른 장치들이 시스템 메모리(106)에 의해 서비스되는 순서 및 타이밍의 관리를 책임진다.
도1은 전형적인 애플리케이션에 대한 일부 통찰을 제공하기 위해 도시되었 다. 메모리 컨트롤러(101)는, 1) (예를 들어, 프로세서 전면 버스(108)를 통한) 하나 또는 그 이상의 프로세서들, 2) (예를 들어, 그래픽 컨트롤러 인터페이스(109)를 통한) 그래픽 컨트롤러, 및 3) ((예를 들어 주변 장치 인터페이스(PCI) 버스 인터페이스인) 예를 들어 시스템 버스 인터페이스(110)를 통한) 전체적 컴퓨팅 시스템의 여러 주변 장치들에 의해 발생된 여러 시스템 메모리 인보크를 관리하도록 구성된다는 것을 주의하라. 시스템 메모리(106)는 다수의 다른 메모리 반도체 칩들로부터 건조될 수 있고, 어드레스 버스(104) 및 데이터 버스(105)를 갖는 것으로 극단적으로 단순하게 도시될 수 있다. 특정 메모리 셀들이 어드레스 버스(104) 상에서 상응하는 어드레스 값들을 제시함으로써 액세스된다.
메모리 컨트롤러들은 시스템 메모리(106)에게 적용되는 스트레스 또는 용법을 조정하는 능력을 구비할 수 있다. 예를 들어, 도1에서 볼 수 있는 대로, 메모리 컨트롤러(101)는 임계값을 저장하는 임계값 레지스터(102)를 포함한다. 임계값은 시스템 메모리(106)가 여러 활동들(예를 들어 판독들, 기입들, 활성화들 등과 같은 여러 액세스들)과 관련된 레이트를 제어하는 데에 사용되고, 이렇게 함으로써 시스템 메모리(106)에게 적용되는 용법 또는 스트레스를 제어한다. 메모리 컨트롤러(101)는, 임계값에 응답하여, 활동들이 시스템 메모리(106)에게 가해지는 레이트를 페이스 조절하여 시스템 메모리(106)에게 적용되는 용법이 시스템 메모리(106)에게 과도한 스트레스를 주지 않도록 설계된다.
아주 단순한 예로서, 도2는 다른 판독 및 기입 레이트들이 다른 임계값들에 응답하여 시스템 메모리에게 어떻게 가해지는지에 대한 몇몇 예들을 도시하였다. 제1 묘사(201)는 판독들 및 기입들(각각 'R' 및 'W'들에 의해 표시됨)이 제1 임계값에 따라서 시스템 메모리에 가해질 수 있는 최대 레이트를 보여준다. 제1 묘사(201)가 제2 묘사(202)와 비교하여 (대략 동일한 시간 구간에 걸쳐서) 더 많은 판독들 및 기입들이 이뤄진다는 것을 보여주는 바와 같이, 제1 임계값은 제2 임계값보다 판독들 및 기입들의 더 큰 최대 레이트를 허용해 준다. 간략화를 위해 양 묘사들(201, 202)에 있어서 판독들 및 기입들이 서로에 대해서 교호적으로 발생하고 있다고 도시되었다. 실제 상, 연속적인 판독들 및 연속적인 기입들이 종종 일어난다.
컴퓨팅 시스템에 의해 사용되는 임계값(또는 이 임계값이 계산될 수 있는 정보)은 EEPROM 리소스들과 같은 비휘발성 메모리 영역 내에 저장될 수 있다. 예를 들어, 임계값은 컴퓨팅 시스템의 기본 입출력 시스템(BIOS) 메모리 영역(107) 또는 직렬 존재 검출(Serial Presence Detect)(SPD) 메모리 영역(114) 내에 저장될 수 있다. BIOS 메모리 영역(107)은 컴퓨팅 시스템의 스타트 업 단계에서 일찍 사용되는 명령들을 저장한다. SPD 메모리 영역(114)은 시스템 메모리(106)를 기술하고 및/또는 특징짓는 정보를 저장한다.
본 발명은, 이하의 첨부된 도면들에서, 제한하기 위한 목적이 아니라 예를 들기 위해 도해된다.
도1은 종래의 컴퓨팅 시스템의 부분을 도시한 도면.
도2는 컴퓨팅 시스템의 활동이 시스템 메모리에 적용되는 다른 레이트들의 예들을 도시한 도면.
도3은 메모리 컨트롤러의 임계값이 컴퓨팅 시스템의 동작 동안에 걸쳐서 조정될 수 있는 방법을 도시한 도면.
도4는 도3의 방법의 부분에 대한 더 자세한 실시예를 도시한 도면.
도5는 그 동작 동안에 걸쳐서 메모리 컨트롤러의 임계값을 조정하는 데에 사용될 수 있는 룩업 테이블의 실시예를 도시한 도면.
도6은 그 동작 동안에 걸쳐서 메모리 컨트롤러의 임계값을 조정하는 데에 사용될 수 있는 컴퓨팅 시스템의 부분의 실시예를 도시한 도면.
도7a 내지 도7c는 장치 전력, 대역폭 및 주위 온도 간의 관계들을 도시한 도면.
도8은 전력 소비가 모델링될 수 있는 기술을 묘사한 도면.
도9a 및 도9b는 컴퓨팅 시스템의 시스템 메모리의 동작에 관해 기능 장애를 방지하는 기술을 도시한 도면.
도10은 컴퓨팅 시스템의 배터리 전력이 시스템 메모리의 자체 새로 고침 빈도의 함수로서 소비되는 여러 레이트에 대한 예시적 묘사를 도시한 도면.
임계값을 변화시킬 수 있는 컴퓨팅 시스템
컴퓨팅 시스템 내에, 시스템 메모리가 겪게 되는 어떤 작동 환경에 대해서도 잘 맞는 임계값을 획득하거나 도출하는 데에 충분한 정보를 포함하는 것이 유용하다. 이렇게 인에이블된 컴퓨터 시스템은 하나만의 임계값이 아니라 하나 이상의 임계값을 사용할 수 있고, 그 결과, 시스템 메모리의 작동 환경의 검출된 변화에 응답하여 또 다른 임계값으로 현재의 임계값을 대체할 수도 있다.
예를 들어, 시스템 메모리의 반도체 칩(들) 주위의 주위 온도의 증가는, (그 이상이 되면 장애 발생 확률이 상당하게 커지는 임계 레벨로 또는 그 이하로 반도체 칩(들)의 내부 '정션(junction)' 온도를 유지하기 위해서) 시스템 메모리에 가해지는 최대 허용 가능 활동 레이트를 낮추는 새로운 임계값으로의 변화를 야기할 수 있다. 비슷하게, 시스템 메모리의 반도체 칩(들) 주위의 주위 온도의 감소는 (시스템 메모리가 신규의 하강된 주위 온도에서 이론적 최대 지속가능 성능에 가깝게 작동하는 것을 허용해 주기 위해서) 시스템 메모리에 가해지는 최대 허용 가능 활동 레이트를 증가시키는 새로운 임계값으로의 변화를 야기할 수 있다.
도3은 다수의 임계값들을 사용할 수 있는 컴퓨팅 시스템에 의해 실행될 수 있는 방법을 도시하였다. 도3의 방법에 따라서, 시스템 메모리의 작동 환경은 (301)에 의해 특징지워진다. 여러 작동 환경 하에서의 실시예들에 대한 더 자세한 설명이 도5를 참조하여 이하에 제공된다. 일반적으로, 그러나, '작동 환경(operating environment)'은, 시스템 메모리가 그에 따르게 되어 있는 및 그로부터 (예를 들어 여러 활동들이 시스템 메모리에 가해지는 최대 레이트를 한정함으로써) 메모리의 용법에 대한 제한이 결정될 수 있는 하나 또는 그 이상의 조건들(예를 들어, 온도, 판독/기입 백분율 등)의 몇몇 기술이다. 일단 시스템 메모리의 작동 환경이 (301)에서 특징화된다면, 임계값이 시스템 메모리의 작동 환경에 기초해 시스템에 대해 (302)에서 획득되거나 또는 도출된다. 일단 임계값이 획득되거나 도출되면, 이는 (303)에서 활동이 시스템 메모리에게 가해지는 레이트를 제한하는 데에 사용된다.
도4는 도3의 방법의 부분을 더 자세히 묘사한 도면이다. 특정하게는, 도4는 시스템 메모리의 주위 온도 및 시스템 메모리의 작업 부하(workload)를 포함하는 작동 환경에 응답하여 (402)에서 획득되거나 도출되는 임계값을 보여준다. 시스템 메모리의 작업 부하는 메모리 장치가 그에 상응하는 컴퓨팅 시스템에 의해 사용되고 있는 방식의 기술이다. 작업 부하는 따라서 이하의 것 중의 하나 또는 그 이상을 포함할 수 있다: 1) 시스템 메모리 액세스들의 판독/기입 백분율(몇 가지 예를 들면, 75％ 판독 및 25％ 기입; 50％ 판독 및 50％ 기입; 25％ 판독 및 75％ 기입 등); 2) 페이지 히트(page hit)/페이지 엠프티(empty)/페이지 미스(page miss) 백분율(한 예만 들면, 50％ 페이지 히트/25％ 페이지 엠프티/25％ 페이지 미스); 3) 버스트 길이; 및 4) 메모리 장치가 놓일 수 있는 특정 '스탠바이' 모드. 이런 것들의 특징은 바로 이하에 더 자세히 논의된다.
판독/기입 백분율은 판독 동작인 메모리 액세스들의 백분율과 기입 동작인 메모리 액세스들의 백분율을 반영한다. 판독/기입 백분율은 어떻게 컴퓨팅 시스템이 사용되고 있는지를 반영할 수 있다. 예를 들어, 만일 컴퓨팅 시스템이 네트워크로부터의 정보를 시스템 메모리 내로 다운로드하는 데에 많이 사용되고 있다면, 기입 백분율은 판독 백분율보다 더 높을 것으로 기대될 것이다. 비슷하게, 만일 컴퓨팅 시스템이 시스템 메모리로부터 네트워크로 정보를 업로드하는 데에 많이 사용되고 있다면, 판독 백분율이 기입 백분율보다 더 높을 것으로 기대될 것이다. 일반적으로, 시스템 메모리가 데이터를 판독하고 있는지 또는 데이터를 기입하고 있는지의 여부에 좌우되어 시스템 메모리의 회로의 다른 영역들이 활용된다. 이와 같으므로, 시스템 메모리가 특정 유형의 동작(판독 또는 기입)에 중점을 두고 활용되어야 한다면, 시스템 메모리의 전력 감쇠는 중점 두고 있는 동작과 관련된 회로에 의해 소비되는 전력을 더 가깝게 반영할 것으로 기대될 것이다.
페이지 히트/페이지 엠프티/페이지 미스는, 1) 성공적으로 데이터의 판독 또는 기입(즉 페이지 '히트')으로 귀결된 메모리 페이지 액세스들; 2) 메모리 페이지 엠프티 액세스들(예를 들어, 메모리 컨트롤러가 의도적으로 신규 페이지로 이동하여 더 높은 효율성을 획득하였을 때, 액세스 패턴은 페이지 엠프티 액세스로 불린다); 3) 메모리 페이지 미스 액세스(만일 메모리 컨트롤러가 현존의 페이지에서 바라는 데이터를 발견하지 못하였다면, 이 페이지는 폐쇄되어야만 하고 신규의 페이지가 활성화되어야만 한다)의 장애(breakdown)이다. 높은 '미스' 레이트의 이벤트에서는, 증가된 '오버헤드(overhead)'가 귀결된다. 즉, 장치의 전력 소비는 주어진 정보 처리량에 대해 증가된다.
버스트 길이는 시스템 메모리로부터의 버스트 판독 및/또는 시스템 메모리로의 버스트 기입을 실행하는 데에 소비되는 클록 주기들의 개수의 기술이다. 버스트 판독 및/또는 버스트 기입은, 어드레스 버스의 상위 비트들은 고정되어 있게 하면서 어드레스 버스의 하위 비트들은 차례로 계수되어 인접한 어드레스들을 갖는 메모리 셀들로부터 일련의 동작들을 이루어냄으로써 메모리의 동작 효율성을 향상시키는 테크닉이다. 일반적으로 버스트 길이가 길수록, 메모리는 더 효율적이 된다. 그 결과, 버스트 길이가 길수록, 다수의 더 짧은 버스트 시퀀스들에 의해 성취되는 동일한 수의 동작들과 비교할 때, 더 적은 전력이 소비될 것이다.
소통량 통계(traffic statistics)를 추적할 수 있는 메모리 컨트롤러들은 시스템 메모리의 작업 부하의 현재 상태의 여러 국면들을 지속적으로 갱신할 수 있다. 예를 들어, 판독/기입 백분율 및 페이지 히트/페이지 엠프티/페이지 미스 통계를 추적하도록 구성된 메모리 컨트롤러는 시스템 메모리의 작업 부하의 이런 국면들을 지속적으로 추적할 수 있다. 여기서, (예를 들어 메모리 컨트롤러에 의해 추적되는 대로의) 현재의 작업 부하 상태를 반영하는 데이터 및 시스템 메모리 주위의 현재의 주위 온도를 반영하는 데이터는 결합되어, 자신이 나타내는 특정의 현존 작업 부하/온도 조건에 특히 잘 맞는 임계값을 페칭(fetching)해 오기 위한 룩업 파라미터로서 사용될 수 있다.
이렇게 함으로써, 메모리 컨트롤러에 의해 시스템 메모리에 가해질 수 있는 최대 동작 스트레스는, 시스템 메모리가 상당한 장애 위험 없이 현재 조건들 하에서 취급할 수 있는 가장 최고의 것에 가깝게 제한된다. 예를 들어, 만일 주위 온도가 갑자기 상승하고 및/또는 작업 부하가 갑자기 더 커진다면 임계값은 더 낮게 설정되고; 또는 만일 주위 온도가 갑자기 떨어지고 및/또는 작업 부하가 갑자기 줄어든다면 임계값은 더 높게 설정될 것이다.
도5는 N 개까지의 다른 작업 부하와 M 개까지의 다른 주위 온도의 임의의 결합에 관한 특별 임계값을 나타내는 룩업 테이블의 묘사이다. 특별 또는 고유한 작업 부하들이 특정 유형의 메모리 장치들에 대해서만 적용될 수 있음을 주의하라. 이러하므로, 만일 컴퓨팅 시스템 내에 구현된 룩업 테이블이 산업계 수용/표준 방식에 맞추어져 있다면, 특정 작업 부하 칼럼이 특정 컴퓨팅 시스템이 채택하는 특정 메모리 장치에 대해 적용되지 않기 때문에 몇몇 작업 부하 칼럼들은 특정의 컴퓨팅 시스템에서 공란으로 남아 있을 수 있다.
일 실시예에서, 컴퓨팅 시스템의 BIOS 메모리 영역이 사용되어, 시스템 메모리에게 제시되는 어떠한 작동 환경에 대해서 든지 이 환경에 응답하여 특별하게 맞추어진 임계값들을 제공하는 (예를 들어 도5에 묘사된 대로의) 룩업 테이블 정보를 저장한다. 또 다른 실시예에서, 컴퓨팅 시스템의 SPD 메모리 영역이 사용되어, 시스템 메모리에게 제시되는 어떠한 작동 환경에 대해서든지 이 환경에 응답하여 특별하게 맞추어진 임계값들을 제공하는 (예를 들어 도5에 묘사된 대로의) 룩업 테이블 정보를 저장한다. 도6은 자신의 BIOS 메모리 영역(607) 또는 SPD 메모리 영역(614)이 그렇게 구성된 컴퓨팅 시스템의 묘사도이다.
도6의 묘사에 따르면, BIOS 메모리(607) 또는 SPD 메모리 영역(614)은 현재의 작동 환경을 나타내는 (예를 들어, 판독 어드레스로서 구조화된) 룩업 파라미터 입력(612)를 제시받을 수 있다. 룩업 파라미터 입력(612)의 제시에 응답하여, 영향받은 메모리 영역은 시스템 메모리(606)에게 적용되는 활동율을 제어하는 데에 사용되는 (예를 들어 판독 동작을 통한) 임계값을 제공할 것이다. 많은 애플리케이션들에서 BIOS 메모리 영역(607) 또는 SPD 메모리 영역(614)이 임계값 관련 정보를 저장하는 데에 사용된다는 것이 기대된다. 이러하므로, 룩업 파라미터(612)는 이런 영역들 중의 단지 하나에만 적용될 것이다.
앞서 설명한 대로, 작동 환경은 작업 부하와 시스템 메모리(606)를 둘러싸는 주위 온도의 결합으로서 대표될 수 있다. 따라서, 예를 들어, 주위 온도는 시스템 메모리(606)에게 근접 위치한 온도 센서(608)에 의해 모니터링되고, 작업 부하는 그 콘텐츠가 시스템 메모리(606)가 사용되고 있는 방식을 나타내는 하나 또는 그 이상의 소통량 통계 레지스터들(609)에 의해 모니터링된다. 이로부터, 룩업 파라미터 입력(612)이 만들어지고(craft), 그에 응답하여 BIOS(607) 메모리 영역 또는 SPD 메모리 영역(614)(또는 그외의 메모리 또는 저장 영역)은 효율적으로 룩업을 실행하여 새로운 임계값을 제공하게 된다. 새로운 임계값은 임계값 레지스터 (602)에 로드되고, 덜 최적인 기존의(pre-existing) 임계값을 대체한다.
도6은 룩업 파라미터(612)가 다수의 다른 컴퓨팅 시스템 컴포넌트들에 의해서 다수의 다른 방식으로 만들어질 수 있다는 점을 또한 나타낸다. 한 접근법에 따르면, 메모리 컨트롤러는 룩업 파라미터(612)를 생성하는 내장된 제어 기능(610)을 포함한다. 내장된 제어 기능(610)은 내장된 프로세서 또는 룩업 파라미터(612)의 건조와 관련된 소프트웨어 루틴들을 실행하는 마이크로제어기로 구현될 수 있다. 대안으로는, 또는 몇몇 결합 형태에서는, 전용 로직이 메모리 컨트롤러의 내장 제어 기능(610)을 구현하기 위해 사용될 수도 있다.
또 다른 접근법에 따르면, 컴퓨팅 시스템의 프로세서(들)가 룩업 파라미터(612)를 건조하는 데에 사용된다. 여기서, 프로세서(들)(611)는 (예를 들어, 전면 버스(613) 상에서 패스됨으로써) 메모리 컨트롤러의 소통량 통계 레지스터(609) 콘텐츠와 온도 센서(611)로부터의 주위 온도를 수신한다. 다른 실시예들에서는, 입력 룩업 파라미터(612)의 구성은 프로세서(들)(611)와 메모리 컨트롤러(601) 간에 공유될 수 있고, 및/또는 프로세서(들)(611) 및 메모리 컨트롤러(601) 이외의 지능적 존재(an intelligent entity)에 의해 향유될 수 있다. 여하튼, 입력 룩업 파라미터(612)를 만드는 것을 담당하는 기능은, 1) 적합한 시간 구간들에서 새로운 입력 룩업 파라미터들을 반복적으로 건조할 수 있고, 및/또는 2) 새로운 입력 룩업 파라미터가 시스템 메모리의 작동 환경에 있어서의 갑작스런 및/또는 극적인 변화에 응답하여 특별하게 생성될 수 있도록 야기한다.
룩업 테이블의 사용은 새로운 임계값들이 컴퓨팅 시스템의 동작 동안에 획득될 수 있는 한 방법임을 주의하라. 그 외의 실시예들에서는, 이하에서 자세히 설명하는 대로, 적합한 임계값들이 선재하는 임계값 테이블을 참조함으로써 획득되기보다는 특정 메트릭(metric)들로부터 액티브하게 계산(예를 들어 도출)될 수 있다. 더 나아가, 당업자에게는, 새로운 임계값들을 획득하거나 도출하는 데에 충분한 상세 사항들을 저장하기 위해 사용되는 리소스들이 BIOS 메모리 영역(607), SPD 메모리 영역(614) 또는 몇몇의 그 외의 컴퓨팅 시스템 리소스(예를 들어, 또 다른 비휘발성 메모리 또는 저장 리소스)일 수 있다는 점이 명백할 것이다.
적합한 임계값들이 결정될 수 있는 기술들
새로운 임계값들이 룩업되느냐 또는 컴퓨팅 시스템에 의해 계산되느냐에 상관없이, 어떤 임계값이 특정 작동 환경하에 있는 특정 유형의 메모리에 적합한지에 대한 어느 정도의 이해가 제공되어야 한다. 여러 경우에, 컴퓨팅 시스템이 시스템 메모리에게 제시할 수 있는 가능한 작동 환경들은, 적합한 임계값이 특정 유형의 메모리에 대해 확립될 수 있도록 하기 위해 시스템 메모리를 구현하는 데에 사용되는 특정 유형의 메모리에 관계될 필요가 있다(예를 들어 제조자, 제조 비용, 패키징 접근법 등). 여기서, 만일 메모리 제조자들 스스로가 모든 필요한 임계값들을 제공하지 않는다면, 적합한 임계값을 확립하는 것을 책임지는 자들이 쓸 수 있는 정보를 메모리 제조자들이 확인해 주는 것이 기대된다.
예를 들어, 이상 설명한 실시예들과 일치되게, 메모리 제조자 및/또는 컴퓨팅 시스템 제조자는 컴퓨팅 시스템의 BIOS 내에 저장될 정보의 편찬을 책임지는 것으로 통상적으로 간주된다. 이러하므로, 임계값 정보가 컴퓨팅 시스템 BIOS (또는 다른 곳) 내에서 표로 만들어져야 한다면, 메모리 공급자(들)와 프로세서/컴퓨팅 시스템 제조자(들) 간의 관계가 확립되어서 적합한 임계값들을 리스트화(enlist)하거나 도출하는 데에 충분한 정보를 프로세서/컴퓨팅 시스템 제조자(들)가 쓸 수 있게끔 할 수 있다. 이하의 논의는 이런 접근법들의 일부를 다룬다.
도7a 내지 도7c는 시스템 메모리가 경험하고 있는 작동 환경에 대한 관측된 변화들을 고려하여 내부 메모리 제어 임계값을 미조정(tweak)할 수 있는 컴퓨팅 시스템을 구축하기 위한 목적을 위해 핵심 역량들을 적합한 당사자들에게 배치한 실행가능 관계를 보여주고 있다. 도7a는 최대 허용가능 장치 전력 대 컴퓨팅 시스템의 주위 온도 관계의 예시적 묘사이다. 도7a의 관계는 컴퓨팅 시스템의 주위 온도가 상승함에 따라 메모리 장치에 의해 소비되는 전력은 메모리 장치가 장애를 겪는 것을 방지하기 위해서 감소되어야 한다는 점을 일반적으로 보여준다.
여기서, 컴퓨팅 시스템 설계자/제조자가 도7a가 나타내는 이해(understanding)를 실현하는 데에 최상의 위치에 있을 것으로 예상된다. 즉, 컴퓨팅 시스템 설계자는, 컴퓨팅 시스템 설계 과정의 일환으로, 시스템 메모리 상에서의 특정 기류(airflow)와 컴퓨팅 시스템에서 사용될 시스템 메모리 장치들의 특정 유형을 결정한다. 여기서, 시스템 설계자에 의해 통합되는 시스템 메모리 장치들의 특정 유형은 또한 이들의 패키징 유형 및 최대 허용 가능 정션(junction) 온도에 의해 특징지워질 것이다. 정션 온도가 장치 전력 감소에 관계되므로, 이런 특징들(기류, 메모리 패키징 유형, 최대 정션 온도)로부터, 컴퓨팅 시스템 설계자는 설계되고 있는/설계된 특정 시스템에 대해 특정의 '최대 허용가능 장치 전력 대 주위 온도' 관계(이것의 예가 도7a에서 관측됨)를 생성할 수 있다.
도7b는 논의하에 있는 컴퓨팅 시스템의 컴퓨팅 시스템 설계자에 의해 선택된 특정 메모리 장치에 대한 대역폭(BW) 대 메모리 장치 전력 간의 관계를 도시하였다. 더 나아가, 도7b에서 관측되는 관계는 메모리 장치가 종속된 특정 실행가능 체제에 대한 것으로 이해된다. 도7b는, 특정 작업 부하(예를 들어 판독/기입 백분율, 페이지 히트/페이지 엠프티/페이지 미스, 버스트 길이, 타이밍 조건들 등)가 가해졌을 때, 메모리 장치에게 가해지는 활동율(즉, 대역폭(BW))이 더 높을수록, 메모리 장치에 의해 더 많은 전력이 쓰인다는 것을 보여준다. 작업 부하가 메모리가 실행하는 여러 활동 유형들에 기초하여 메모리의 사용을 특징짓는 한편, 대역폭/임계값 항목은 여러 유형의 활동들이 가해지는 레이트에 대응한다는 점을 주의하라. 궁극적으로, 특정량의 전력이, 가해지는 공급 전압에 응답하여 반도체 장치에 의해 소비되고, 가해지는 작업 부하는, 반도체 장치의 특정의 전기적 설계와 이 반도체 장치를 제조하는 데에 사용되었던 특정 제조 공정의 산물이다. 이러하므로, 메모리 장치 공급자는 도7b에서 보이는 관계를 개발하는 데에 최상의 위치에 있을 것으로 예상된다. 메모리 장치 공급자는 이론적으로, 실험적으로 이 관계 또는 이것의 몇몇 조합을 개발할 수 있다.
도7c는 '장치 전력' 변수가 제거되도록 하는 도7a 및 도7b의 조합에 해당하는 것이다. 이 결과는 '최대 지속 대역폭(maximum sustainable bandwidth)(BWMAX)'의 컴퓨팅 시스템 주위 온도에 대한 상관(correlation)이다. 도7c의 상관은, 예를 들어, 1) 제1 등식(즉, 허용가능 장치 전력을 주위 온도에 관련시키는 제1 등식)으로 도7a에 관측된 관계를 수학적으로 기술함으로써, 2) 제2 등식(즉, 장치 대역폭을 특정 작업 부하에 대한 장치 전력에 관련시키는 제2 등식)으로 도7b에 관측된 관계를 수학적으로 기술함으로써, 3) 한 쌍의 등식을 조합시켜서 장치 전력을 변수로서 갖지 않는 제3 등식을 생성함으로써, 단순하게 생성될 수 있다. 착수할 때, 상기 수학적 처리들이 직선에 맞춰진 것 이외의 행동 모델들에 가해질 수 있다는 점을 주의하라(직선들이 도7a 내지 도7c에서 관측된다 하더라도 그러하다; 만일 적절하다면 직선 이외의 행동 모델들이 사용될 수 있다).
이 조합의 결과, 도7c의 대역폭 파라미터는 도7a의 관계가 '최대 허용가능 장치 전력'을 나타내기 때문에 도7c의 대역폭 파라미터가 최대 지속 대역폭(BWMAX)으로 해석되는 것을 주의하라. 다시 말하면, 최대 허용가능 장치 전력이 도달되는 대역폭은 도7c의 수직축에 의해 나타내어진다. 도7c의 표현은, 도7b로 표현된 작업 부하에 대해서, 컴퓨팅 시스템 내의 특정 주위 온도에 대해 맞추어지고 컴퓨팅 시스템의 시스템 메모리가 특정 작업 부하가 행사되고 있는 동안에 최대 허용 가능 장치 전력을 초과하는 것을 방지하는 컴퓨팅 시스템의 메모리 컨트롤러에 대한 임계값들을 생성하는 데에 사용될 수 있다는 점에서 매우 유용하게 된다. 따라서, 한 예로서, 도7c의 관계의 이산 포인트들은 표로 만들어져서 도5에서 관측되는 룩업 값들의 하나의 열을 형성한다. 도5에서 관측되는 완전한 룩업 테이블을 형성하기 위해서, 메모리 공급자는 도7b에서 관측되는 N 관계들 -즉, 도5의 룩업 테이블에 기록될 각각의 작업 부하에 대한 하나씩의 'BW 대 전력' 관계- 을 생성하도록 요구받을 수 있다.
이제 다시 도7a 및 도7c를 참조하면, 주위 온도 외에도 그 밖의 열 파라미터들이 상관 파라미터로서 사용될 수 있음을 주의하는 것이 중요하다. 예를 들어, 몇몇 실시예들만을 거명하자면, 장치 케이스 온도는 도7a 및 도7c의 각각에 대한 상관 방식에서 수평축으로서 활용될 수 있다. 장치 케이스 온도는 임의의 메모리 장치에 대해서 주위 온도로부터 쉽게 계산될 수 있다. 따라서, 실효적으로, 측정된 주위 온도는 쉽게 장치 케이스 온도로 변환될 수 있다. 이러하므로, 주위 온도가 이 방식의 일부에서 모니터링될 수 있다 하더라도, 실제의 수학적 상관 방식은 주위 온도가 아니라 장치 케이스 온도에 기초할 수 있다. 유사하게, 주위 온도가 아니라 케이스 온도가 컴퓨팅 시스템에 의해 액티브하게 모니터링될 수 있다. 따라서, 메모리 장치 케이스 온도 또는 정션 온도 파라미터들이 비휘발성 저장소 또는 SPD와 같은 메모리 영역 내에 저장될 수 있음을 주의하라. 예를 들어, 메모리 공급자는 그의 컴포넌트들이 장애 모드들을 나타낼 수 있는 온도를 식별할 수 있고 이 파라미터를 SPD 내에 저장할 수 있다. 본 시스템은 이 값을 판독하고 앞서 설명한 임계값을 조정하여 이 장치로부터 추가의 성능을 이용할 수 있다. 이 온도 파라미터들의 서브셋은 메모리 공급자가 그에 관해 그 부품들을 보증하는 최대 케이스 온도 및 최대 정션 온도를 포함한다.
구현 기술
다수의 N 작업 부하의 각각에 대한 'BW 대 전력' 관계(도7b)가 메모리 공급자로부터 컴퓨팅 시스템 설계자/제조자로 전달되는 방식은 실시예마다 달라질 수 있다. 일반적으로, 관계 정보는 임의의 기술에 의해서 시스템 설계자/제조자에게 전해질 수 있다. 더 나아가, 관계 정보가 시스템 설계자/제조자에게 제시되는 형태는 실시예마다 달라질 수 있다. 일반적으로, 관계 정보는 시스템 설계자/제조자가 그 관계를 이해하도록 만들어주는 임의의 기술에 의해 나타내어질 수 있다.
컴퓨팅 시스템이 N 작업 부하들의 각각에 대한 'BWMAX 대 주위 온도' 정보(도7c)를 궁극적으로 획득하도록 구성되는 방식도 실시예마다 가변할 수 있다. 기본 실시예에서, 이 정보는 그 제조의 일환으로서 컴퓨팅 시스템(예로 BIOS 메모리 영역 607 또는 SPD 메모리 영역 614) 내로 단순 저장될 수 있다. 예를 들어 도5를 다시 참조하면, N 'BWMAX 대 주위 온도' 관계의 각각(즉, 각각의 작업 부하에 대한 하나의 관계)으로부터의 M 선택 데이터 포인트들이 BIOS, SPD 또는 그외의 메모리 또는 컴퓨팅 시스템의 저장 영역 내에 구성될 수 있다.
대안 실시예에서, 작업 부하당 M 선택 데이터 포인트들을 저장하는 것이 아니라, 각각의 'BWMAX 대 주위 온도' 관계를 기술하는 데에 충분한 정보가 BIOS, SPD, 또는 그외의 메모리 또는 컴퓨팅 시스템의 저장 영역에 저장된다. 예를 들어, 도7c가 선으로 도시되었고 단지 두개의 포인트가 선을 규정하는 데에 필요하다는 것을 주목하면(예를 들어, 선으로부터의 두개의 포인트 또는 선으로부터의 한 포인트와 선의 경사), BIOS 메모리 영역, SPD 메모리 영역 또는 그외의 메모리 또는 저장 영역은 작업 부하당 두개의 포인트를 저장할 뿐이다. 이로부터, 컴퓨팅 시스템은 현존의 작동 환경에 대한 적합한 임계값을 계산할 수 있다.
도6은 이런 시스템의 요소들을 제공한다. 예를 들어, BIOS 또는 SPD 메모리 영역(607, 614)은 임계값 또는 '임계값 기초' 정보를 제공하는 것으로 묘사된다. 여기서, 임계값 기초 정보는 순수 임계값인 것과는 반대로 그로부터 임계값이 계산될 수 있는 임의의 정보이다. 선행 실시예가 선을 기술하는 두개의 포인트가 BIOS 또는 SPD 로부터 판독될 수 있는 것을 나타내었는데, 본 경우에는, BIOS 또는 SPD 출력은 임계값이 아니라 임계값 기초 정보에 대응한다. 도6은 실제 임계값을 제공하기 위해서 임계값 기초 정보가 상기 언급한 제어 기능(610)에 의해 처리될 수 있다는 점을 표시한다.
추가 실시예에 따라서, 제어 기능(610)은 BISO 또는 SPD 메모리 영역으로부터 정확한 임계값 기초 정보를 추출하기 위해서 주위 온도 및/또는 통계 정보로부터 입력 룩업 파라미터를 결정하도록 설계될 수 있고 이후에 임계값 기초 정보로부터 적합한 임계값을 계산하기 위해서 룩업 파라미터 정보를 재사용할 수 있다. 유사하게, 프로세서(들)(611)는 임계값 기초 정보로부터 임계값을 대신 계산할 수 있고 이를 메모리 컨트롤러로 전송할 수 있다.
이상 설명한 실시예들로부터, 'BWMAX 대 주위 온도' 관계 정보(예를 들어 도7c 정보)는 BISO 또는 SPD 메모리 영역(607, 614)에 저장된다. 그러나, 적어도 실시예의 한 패밀리에 따르면, 시스템 메모리의 'BW 대 SPD 전력' 정보(예를 들어 도7b 정보)는 BIOS 또는 SPD 메모리 영역(607, 614) 내에 저장된다. 이 정보는 여전히 임계값 기초 정보에 대응한다는 점을 주의하라, 만일 'BW 대 전력' 정보가 BIOS 또는 SPD 메모리 영역(607, 614) 내에 저장된다면, 컴퓨팅 시스템은 (예를 들어, 도7c의 생성에 대하여 초기에 먼저 설명한 대로) 장치 전력 변수의 효율적인 제거를 통해서 적합한 임계값을 계산하는 것을 맡는다.
여기서, 임계값 기초 정보에 대하여 바로 앞서 설명한 것과 동일한 계산 기법들이, '장치 전력MAX 대 주위 온도' 정보(예를 들어 도7a 정보)가 임계값 기초 정보에 포함되어야 한다는 점을 제외하고, 사용될 수 있다. 다시금, 두개의 포인트가 사용되어 임의의 주어진 작업 부하에 관한 이 관계를 특징짓는 선을 기술할 수 있다. 따라서, 이런 상황에서, 적합한 네 개의 포인트가 각각의 작업 부하에 관한BIOS 또는 SPD 내에 저장된다: 장치 전력MAX 대 주위 온도' 정보(예로, 도7a 정보)를 기술하는 제1 쌍의 포인트, 및 'BW 대 전력' 정보(예로, 도7b 정보)를 기술하는 제2 쌍의 포인트가 그것이다. 장치 전력MAX 대 주위 온도' 정보(예로, 도7a 정보)의 저장에 대해서는, 이 정보가 시스템 메모리의 최대 허용가능 정션 또는 케이스 온도를 포함한다는 것을 주의하라. 증가된 주위 온도는 정션 온도를 증가시키는 효과를 갖는다. 다른 공급자들은 다른 정도의 정션 온도 허용 오차를 가질 수 있다. 정션 온도에 대한 메모리 공급자의 민감도에 기초하여, 지속가능 BW가 균형있게 영향을 받는다. 공급자는 따라서 여기서 확립된 메커니즘을 통해서 그 허용가능 정션 온도 또는 케이스 온도를 보고할 수 있다. 예를 들어, 이런 온도 파라미터 중의 어느 것이든 SPD 내에 저장될 수 있다. 정션 온도와 케이스 온도 간의 고정 관계, 즉 정션 대 케이스 열 저항이 존재한다. 이 저항은 기초가 되는 패키징 기술과 성능이 변함에 따라 패키지 간에 달라질 수 있다. 'BW 대 전력' 정보의 저장에 관하여, 작업 부하 당 저장되는 두 개의 값은, 1) 제1의 미리 결정된(first pre-determined) 장치 전력에서의 제1 BW 값, 및 2) 제2의 미리 결정된 장치 전력에서의 제2 BW 값을 포함할 수 있다. 제2 실시예에 따라서, 작업 부하 당 제공되는 두 개의 값은, 1) 제1의 미리 결정된 장치 전력에서의 제1 BW 값, 및 3) 적용가능한 선에 대한 경사를 포함한다. 여기서, '미리 결정된'이라는 용어를 사용하는 것은 메모리 장치 공급자와 수학적 조합 접근법을 실행하고/설계하는 것을 책임지는 자 간에서 제공된 BW가 어떤 특정 장치 전력에 대응하는지에 관한 이해가 존재한다는 것을 의미한다. 미리 결정된 이해는 메모리 공급자가 전력값들을 보고해야 하는 일 없이 BW 값만을 보고하는 것을 허용해 주는데, 그 이유는 수학적 조합을 실행하는 것을 책임지는 자들이 제공되고 있는 각각의 BW 값에 대한 전력값을 이해할 것이기 때문이다.
추가 실시예에서, 여기서 제시되고 있는 방식에 참여하는 그런 메모리 장치들에 대해서, 미리 결정된 전력값(들)은, 이들이 임의의 특정 작업 부하에 관해 임의의 특정 메모리 공급자로부터의 임의의 특정 유형의 메모리에 관한 임의의 'BW 대 전력' 곡선을 인터셉트(intercept)하도록, 특별하게 선택된다. 이렇게 함으로써, 컴퓨팅 시스템이 임의의 참가 메모리 장치에 대한 그 자신의 임계값을 성공적으로 모듈레이트하는 것을 허용해 주는 포괄적인 산업계 전반의 메모리 특성화 방식이 확립된다. 만일 임의의 미리 결정된 전력값(들)이 하나 또는 그 이상의 특정 참여 메모리 장치에 관한 인터셉트 포인트를 보장해 줄 수 없다면, 추가의 '미리 결정된' 전력값들이 포괄적인 산업계 전반의 방식에 의해 채택된 '미리 결정된' 전력값들의 패밀리에 부가될 수 있다고 계획된다. '미리 결정된' 전력값을 (예를 들어, 참조 번호에 의해) 적절하게 식별함으로써, 대역폭 값들의 패밀리가 모든 참여 메모리 장치를 적절히 포착할 수 있도록 계획된다.
BIOS, SPD 또는 그 외의 메모리 또는 컴퓨팅 시스템의 저장 리소스들 내에 BW 대 장치 전력 정보를 저장하는 것과 관련된 또 다른 실시예에서, 도8에 나타내어지는 대로, 특정 메모리 장치에 관한 복수의 'BW 대 전력' 관계가 공통점을 공유하는 것으로 모델링되어서 평균적으로 전체의 'BW 대 전력' 관계가 한 쌍의 저장값보다 적게 작업 부하에 대해 규정되도록 허용해 준다. 도8에 도시된 모델링 접근법에 따르면, 네 개의 작업부하(A, B, C 및 베이스라인) 각각이 포인트(801)을 공유하는 것으로 모델링된다. 도8의 각각의 'X'는 컴퓨팅 시스템 내에 저장된 데이터값에 대응한다.
X들인 (802, 803, 804, 805)에 대해서, 대응하는 데이터 값은 명시적인 대역폭 값(예를 들어, X들인 802, 803, 804, 805 각각에 대해 대역폭 값들인 807, 806, 808, 및 809) 또는 대응하는 선에 대한 경사로서 저장될 수 있다. 베이스라인 작업 부하 관계는 두 개의 저장된 포인트들(801, 802)이 있기 때문에 SPD 내에 저장된 정보에 의해 충분히 규정된다. 그러나, 작업 부하 A, B, C는 베이스라인 작업 부하의 포인트(801)가 이런 작업 부하들에 대해 작업 부하 당 단지 하나의 여분의 포인트(즉, 작업 부하 A에 대한 포인트 803, 작업 부하 B에 대한 포인트 804, 작업 부하 C에 대한 포인트 805)에 의해 사용될 것임을 이해하는 것으로부터 충분히 파악될 수 있다.
이러하므로, 다섯 개의 SPD 값이 저장되어 네 개의 작업 부하를 나타내고, 저장된 SPD 값들의 비는 2.0 보다는 1.0 에 훨씬 가깝게 된다. 포인트 (802) 내지 (805)의 각각은 전력 레벨 PR 에 대해 미리 결정된 것으로 볼 수 있다. 포인트(801)의 전력 레벨이 미리 결정됨에 따라, 네 개의 작업 부하의 각각에 대해 적합한 조합이 이뤄져서 네 개의 작업 부하의 각각에 대한 'BWMAX 대 주위 온도' 정보를 제공할 수 있게 된다. 추가 실시예에서, 엔드포인트(801)는 최대 대역폭과 최대 장치 전력(도8에서 포인트 810과 811에 의해 나타내어짐)에 의해 특정될 수 있다. 또한, 데이터 포인트 (802) 내지 (805) 중의 임의의 것이 SPD 내에서 경사값으로 대체될 수 있음을 주의하라. 또한, (811)에 의해 나누어진 (810) 값인 (801)의 경사는 각각의 작업 부하에 대해 SPD 내에 저장될 수 있음을 주의하라. 여기서 (810)은 (801)에 대응하는 BW이고, (811)은 (801)에 대응하는 전력이다.
여기서 분석적으로 확립되는 메트릭은 또한 테스트 및 측정을 통해서 확립될 수 있다. 환경, 작업 부하 및 전력 예산(power budget)에 대해 이뤄진 가정들은 본 메모리가 테스트되는 테스트 입력 조건들로서 취해질 수 있다. 미리 결정된 테스트 기준을 사용한 귀결 대역폭은 여기서 설명된 대로 시스템 통합자에게 보고될 수 있다. 각각의 메모리부를 측정하는 것은 컴포넌트 값들에 관한 어떤 불확실성도 제거하는 반면에, 분석적 기술은 클래스 내의 장치들에 관한 모든 파라미터에 대한 최악 경우의 값을 상정할 수 있다. 전력 및 수율을 지배하는 모든 파라미터들이 확률 분포 함수가 되므로, 분석적 경우들은 최악 경우의 파라미터들을 다룰 수 있다. 최악 경우의 값들보다 충분히 낮은 장치들에 대해서는, 본 시스템은 추가의 여유 성능을 이용할 수 있을 것이다. 테스트 및 측정은 메모리 컴포넌트 제조자가 본 장치를 분포 그래프 상에서 정확하게 배치하도록 허용해 줄 것이다.
시스템이 자체 새로 고침 시스템 메모리와 동작하는지의 여부를 판정하기
도9a 내지 도9b는 컴퓨팅 시스템의 시스템 메모리의 동작에 관한 기능 장애를 방지하는 기술을 보여 준다. 도9a의 방법론의 경우에, BIOS 메모리 영역 또는 SPD 메모리 영역과 같은 비휘발성 리소스 내에 저장될 수 있는 '시간 지속 파라미터(time duration parameter)'는 (902)에서 컴퓨팅 시스템이 자체 새로 고침 모드(self refresh mode)로 시스템 메모리를 작동시킬 수 있는지의 여부를 판정하는 데에 사용된다. 특히, 저장된 시간 지속 파라미터는 컴퓨팅 시스템이 자신의 시스템 메모리가 자체 리스레시 모드에서 동작할 때에 적절히 동작할 수 있는 시간 범위를 식별한다. 주목할 점은, 시스템 메모리의 자체 새로 고침 모드는, 배터리로 전력을 공급받는 컴퓨팅 시스템이 적절하게 동작할 수 있는 시간에 대해 영향을 끼치도록 하는 충분한 레벨에서 전력을 소비한다는 것이다. 이러하므로, 저장된 시간 지속 파라미터는 배터리로 동작하는 시스템들에 대해 특히 유용할 것으로 기대되는데, 그 이유는 이것이 컴퓨팅 시스템이, 배터리의 전위가 컴퓨팅 시스템이 기능 장애들을 경험하기 시작하는 정도가 되도록 고갈되기 전에, 자신의 시스템 메모리가 자체 새로 고침 모드에서 동작함에 따라 얼마나 오래 배터리 전력 하에서 동작할지에 대한 예상을 반영한다는 점 때문이다.
도9a의 방법론에 따르면, 시간 지속 파라미터가 SPD 메모리 영역과 같은 메모리 또는 저장 리소스로부터 (901)에서 판독된 후에, 컴퓨팅 시스템은 이를 컴퓨팅 시스템에 대해 확립된 '목표' 시간 지속과 비교한다. 추가 실시예에서, 목표 시간 지속은 컴퓨팅 시스템의 오퍼레이팅 시스템(OS)에 의해 '스탠바이 모드 지속 기간'으로 인식되는 시간 지속에 대응한다. 만일 저장된 시간 지속이 목표 시간 지속을 만족시키거나 초과한다면, 모드 지속 타이머는 (903)에서 시간 지속 파라미터에 동등하게 설정된다. 여기서, 모드 지속 타이머는 기능 장애가 발생하기 전의 남아 있는 쓸 수 있는 시간을 추적하는 데에 사용된다.
(903)에서 모드 시간 지속을 판독 시간 지속 파라미터에 동등하게 설정함으로써, 컴퓨팅 시스템은 시스템 메모리가 기능 장애를 야기하지 않고서 컴퓨팅 시스템 내에서 자체 새로 고침 모드에서 동작할 수 있는 시간을 적절히 추적할 것이다. 만일 저장된 시간 지속이 목표 시간 지속을 만족시키지 못하거나 초과하지 않는다면, 자체 새로 고침 모드가 시스템 메모리에 대해서 부적절한 것으로 식별되고, 대안 시스템 모드가 (904)에서 초래된다. 예를 들어, 시스템 메모리는 스탠바이 모드 내에 놓일 수 있거나, 시스템 메모리는 실격되거나(즉, 사용가능하지 않은 것으로 형식적으로 인식됨), 또는 시스템 메모리의 콘텐츠는 하드 디스크 드라이브와 같은 비휘발성 저장소에 저장될 수 있다.
한 기술에 따르면, 자체 새로 고침 모드가 신뢰성 있게 유지될 수 있는 지속 기간은 고정된 전력 예산하에서, 정량화될 수 있다. 이 전력 예산은 표준 포터블 컴퓨터 배터리의 하전 용량을 나타낼 수 있다. 배터리 전력은 가변하기 때문에, 이 정보를 수학적으로 전달하는 것이 편리하다. 쓸 수 있는 전하는 전력 소비의 선형 함수로서 모델링될 수 있다. 만일 이 선의 두 개의 점이 제공된다면, 모든 그 외의 점들을 쉽게 결정론적으로 계산할 수 있다. 이런 두 개의 점은 임의로 선택되어 의미 있는 선형의 또는 구분적인 선형 데이터를 보장해 줄 수 있다. 쓸 수 있는 전하는 만일 새로 고침 빈도 또는 그 외의 활동이 증가한다면 더 빨리 고갈된다. 새로 고침 빈도가 증가함에 따라 전력 소비는 그에 비례하여 증가한다. 다수의 경사 선들이 여러 새로 고침 빈도들을 나타낼 수 있다.
다수의 전력 포인트가, 도10에 도시한 대로 시간축을 따른 대응 포인트들을 획득하기 위해 특정될 수 있다. 실시예에서, 동작 중에 있는 유닛의 신뢰성은 수용가능한 전압 강하에 의해 판단된다. 만일 전압 강하가 장치의 오작동을 이끌어 낼만큼 상당하다면, 이런 이벤트가 일어나는 시각은 포인트 (t)로서 취해진다. 곡선 패밀리가 발생되어 다수의 새로 고침 빈도를 다룰 수 있다.
이하의 등식들은 고려되는 변수들을 보여준다.
Figure 112005059572692-pct00001
Figure 112005059572692-pct00002
단순화를 기하기 위해, 일정 전류원이 상정된다. 상기 등식에서의 전력 변수 P는 임의로 선택될 수 있다. ΔV 는 이상적 상태로부터 장치가 오작동하는 상태로의 전압 강하를 나타낸다. Vthreshold Δt 로 언급되는 장치가 오작동하는 상태는 그래프에서 T3b-T3a 로서 취해졌다. T3b는 경사를 나타내고, 이하의 등식 3에서 나타낸 것처럼, 전력 예산의 함수로써 이상적 전압과 일정 전류에 의해 계산된다.
Figure 112005059572692-pct00003
일단 이런 변수들이 정의되면, 전력 소비를 나타내는 선들을 쉽게 건조할 수 있다. 쓸 수 있는 전력 예산 및 미리 결정된 VThreshold 에 응답하여 시간축 상의 대응하는 값들이 비휘발성 저장소 또는 메모리 리소스(예를 들어 BIOS 메모리 영역 또는 SPD 메모리 영역) 내로 프로그램될 수 있거나 또는 임의의 다른 모순 없는 방식을 사용하여 호스트 시스템에게 전달될 수 있다. 대안으로는, 경사만이 프로그램되어 비율(ratio)을 표시할 수 있다.
도9b는 시간이 아니라 전력이 (907)에서의 비교를 위한 기초로 사용된다는 점을 제외하고 유사한 방법을 도시하였다. 도9b의 방법론에 따르면, 도9a를 참조하여 앞서 설명한 것과 같은 시간 지속 파라미터가 비휘발성 저장소 또는 (BIOS 또는 SPD 메모리 영역과 같은) 메모리 리소스 내에 저장된다. 시간 지속 파라미터가 (905)에서 메모리 또는 저장 리소스로부터 판독된 후에, 컴퓨팅 시스템은 (906)에서 자체 새로 고침 모드에 있는 동안에 이를 시스템 메모리에 대한 전력 소비 레벨로 변환하고(예를 들어, 시스템 시간 지속을 시스템 전력 소비로 변환하고 이후 시스템 메모리 이외의 시스템 컴포넌트들에 기인하는 전력 소비 기여를 제거하는 것), (907)에서 이를 자체 새로 고침 모드에서 시스템 메모리에 대해 할당되었던 전력 소비량으로 설계된 것에 대하여 비교한다.
만일 전력 파라미터가 전력 할당량 내에 놓여 있다면(즉, 할당량보다 적거나 그에 동등하다면), 시스템 메모리는 (908)에서 자체 새로 고침 모드에서 동작하는 것이 허용된다. 만일 전력 파라미터가 전력 할당량 내에 놓여있지 않다면, 자체 새로 고침 모드는 시스템 메모리에 대해 부적합한 것으로 식별되고, 대안 시스템 모드가 (909)에서 대신 사용된다. 예를 들어, 시스템 메모리는 스탠바이 모드에 놓이게 되거나, 시스템 메모리는 실격되거나(예를 들어 사용가능하지 않은 것으로 형식적으로 인식됨), 시스템 메모리의 콘텐츠가 하드 디스크 드라이브와 같은 비휘발성 저장소에 저장될 수 있다.
본 응용예의 다른 곳에서 설명된 방법론들과 유사하게, 도9a 내지 도9b에 대하여 앞서 설명한 어느 방법론이든지, 컴퓨팅 시스템의 프로세서들에 의해, 또는 전용 하드웨어(예를 들어 로직)에 의해, 또는 소프트웨어 및 전용 하드웨어의 몇몇 결합에 의해 실시될 수 있다. 소프트웨어로 실행되는 그런 구현들에 대해서, 기능을 실행하는 명령들은 머신 판독 가능 매체 상에 저장될 수 있다.
머신 판독 가능 매체는 머신(예로 컴퓨터)에 의해 판독 가능한 형태로 정보를 저장하거나 전송하는 임의의 메커니즘을 포함한다. 예를 들어, 머신 판독 가능 매체는, ROM; RAM; 자기 디스크 저장 매체; 광 저장 매체; 플래시 메모리 장치들; 전기적, 광학적, 음향학적 또는 그 외의 형태로 전파되는 신호들(예를 들어 반송파들, 적외선들, 디지털 신호들 등) 등을 포함한다.
이상의 명세서에서, 본 발명은 특정 예시적 실시예들을 참조하여 설명되었다. 그러나, 청구범위에서 설정된 본 발명의 광의의 사상 및 범위를 벗어나지 않고서 여러 변형들 및 변화들이 그에 대해 이뤄질 수 있음이 명백하다. 그에 따라, 명세서 및 도면은 한정적인 의미가 아니라 예시적인 의미로 간주하여야 할 것이다.

Claims (71)

  1. a) 비휘발성 저장소 또는 메모리 리소스로부터 정보를 판독하는 단계 -상기 정보는 임계값 또는 임계값이 계산될 수 있는 정보이고, 상기 정보는 시스템 메모리의 작동 환경(operating environment)에 특별하게 맞추어짐- 와,
    b) 상기 메모리가 활동들을 실행하는 레이트를 제어하도록 메모리 컨트롤러로 하여금 상기 임계값을 채택하게 하는 단계 -상기 레이트는 상기 시스템 메모리가 상기 작동 환경에 종속되어 있는 동안에 기능 장애를 경험할 수 있는 레이트보다 작음-
    를 포함하고,
    상기 작동 환경은 온도 및 작업 부하(workload)에 의해 적어도 부분적으로 정의되는, 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 온도는 상기 시스템 메모리의 케이스 온도인 방법.
  4. 제1항에 있어서, 상기 온도는 상기 시스템 메모리의 주위 온도인 방법.
  5. 제1항에 있어서, 상기 온도는 상기 시스템 메모리의 정션(junction) 온도인 방법.
  6. 제1항에 있어서, 상기 작업 부하는 상기 메모리 컨트롤러에 의해 유지되는 소통량 통계(traffic statistics)에 의해 적어도 부분적으로 정의되는 방법.
  7. 제1항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독 및 기입 활동에 의해 적어도 부분적으로 정의되는 방법.
  8. 제7항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독/기입 백분율에 의해 적어도 부분적으로 정의되는 방법.
  9. 제1항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트(page hit), 페이지 엠프티(page empty), 및 페이지 미스(page miss) 활동들에 의해 적어도 부분적으로 정의되는 방법.
  10. 제9항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트/페이지 엠프티/페이지 미스 백분율에 의해 적어도 부분적으로 정의되는 방법.
  11. 제1항에 있어서, 상기 비휘발성 저장소 또는 메모리 리소스는 BIOS 메모리 영역인 방법.
  12. 제1항에 있어서, 상기 비휘발성 저장소 또는 메모리 리소스는 SPD(Serial Presence Detect) 메모리 영역인 방법.
  13. 제12항에 있어서, 상기 SPD는 복수의 서로 다른 작업 부하 및 온도의 각각에 대해 특별하게 맞추어진 임계값을 갖도록 구성된 방법.
  14. 제12항에 있어서, 상기 SPD는 복수의 서로 다른 작업 부하의 각각에 대한 선(line)을 기술하는 한 쌍의 포인트를 갖도록 구성되는 방법.
  15. 제14항에 있어서, 상기 선은 최대 허용 가능 대역폭 대 온도를 특징짓는 선인 방법.
  16. 제14항에 있어서, 상기 선은 대역폭 대 전력을 특징짓는 선인 방법.
  17. 제12항에 있어서, 상기 SPD는 상기 선들이 공통 포인트를 공유하는 것으로 모델링되기 때문에 선당 두 개 미만의 포인트로 복수의 라인을 나타내도록 구성된 방법.
  18. 제1항에 있어서, 컴포넌트 기능에 대한 시스템 메모리 컴포넌트의 케이스 또는 정션 온도 민감도를 확립하는 단계와 상기 민감도를 시스템 또는 프로세서 공급 자에게 중계하는 단계를 더 포함하는 방법.
  19. 제18항에 있어서, 상기 확립하는 단계는 테스트 및 측정을 통해서 확립하는 것을 더 포함하는 방법.
  20. a) 시스템 메모리와,
    b) 정보를 갖는 비휘발성 저장소 또는 메모리 리소스 -상기 정보는 임계값 또는 임계값이 계산될 수 있는 정보이고, 상기 정보는 상기 시스템 메모리가 종속되어 있는 것으로 인식되는 작동 환경에 특별하게 맞추어짐- 와,
    c) 상기 메모리가 활동들을 실행하는 레이트를 제어하도록 상기 임계값을 채택하는 메모리 컨트롤러 -상기 레이트는 상기 시스템 메모리가 상기 작동 환경에 종속되어 있는 동안에 기능 장애를 경험할 수 있는 레이트보다 작음-
    를 포함하고,
    상기 작동 환경은 온도 및 작업 부하에 의해 적어도 부분적으로 정의되는, 컴퓨팅 시스템.
  21. 삭제
  22. 제20항에 있어서, 상기 온도는 상기 시스템 메모리의 케이스 온도인 컴퓨팅 시스템.
  23. 제20항에 있어서, 상기 온도는 상기 시스템 메모리의 주위 온도인 컴퓨팅 시스템.
  24. 제20항에 있어서, 상기 작업 부하는 상기 메모리 컨트롤러에 의해 유지되는 소통량 통계에 의해 적어도 부분적으로 정의되는 컴퓨팅 시스템
  25. 제20항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독 및 기입 활동에 의해 적어도 부분적으로 정의되는 컴퓨팅 시스템.
  26. 제25항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독/기입 백분율에 의해 적어도 부분적으로 정의되는 컴퓨팅 시스템.
  27. 제20항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트, 페이지 엠프티, 및 페이지 미스 활동들에 의해 적어도 부분적으로 정의되는 컴퓨팅 시스템.
  28. 제27항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트/페이지 엠프티/페이지 미스 백분율에 의해 적어도 부분적으로 정의되는 컴퓨팅 시스템.
  29. 제20항에 있어서, 상기 비휘발성 저장소 또는 메모리 리소스는 BIOS 메모리 영역인 컴퓨팅 시스템.
  30. 제20항에 있어서, 상기 비휘발성 저장소 또는 메모리 리소스는 SPD 메모리 영역인 컴퓨팅 시스템.
  31. 제30항에 있어서, 상기 SPD는 복수의 서로 다른 작업 부하 및 온도의 각각에 대해 특별하게 맞추어진 임계값을 갖도록 구성된 컴퓨팅 시스템.
  32. 제30항에 있어서, 상기 SPD는 복수의 서로 다른 작업 부하의 각각에 대한 선을 기술하는 한 쌍의 포인트를 갖도록 구성되는 컴퓨팅 시스템.
  33. 제32항에 있어서, 상기 선은 최대 허용 가능 대역폭 대 온도를 특징짓는 선인 컴퓨팅 시스템.
  34. 제32항에 있어서, 상기 선은 대역폭 대 전력을 특징짓는 선인 컴퓨팅 시스템.
  35. 제30항에 있어서, 상기 SPD는 상기 선들이 공통 포인트를 공유하는 것으로 모델링되기 때문에 선당 두 개 미만의 포인트로 복수의 선을 나타내도록 구성된 컴퓨팅 시스템.
  36. 하나 또는 그 이상의 프로세서에 의해 실행되었을 때 상기 하나 또는 그 이상의 프로세서가 방법을 실행하도록 야기하는 명령들의 시퀀스를 저장한 머신 판독 가능 매체로서, 상기 방법은,
    a) 정보가 비휘발성 저장소 또는 메모리 리소스로부터 판독되도록 야기하는 단계 -상기 정보는 임계값 또는 임계값이 계산될 수 있는 정보이고, 상기 정보는 시스템 메모리의 작동 환경에 특별하게 맞추어짐- 와,
    b) 상기 메모리가 활동들을 실행하는 레이트를 제어하도록 메모리 컨트롤러로 하여금 상기 임계값을 채택하게 하는 단계 -상기 레이트는 상기 시스템 메모리가 상기 작동 환경에 종속되어 있는 동안에 기능 장애를 경험할 수 있는 레이트보다 작음-
    를 포함하고,
    상기 작동 환경은 온도 및 작업 부하에 의해 적어도 부분적으로 정의되는, 머신 판독 가능 매체.
  37. 삭제
  38. 제36항에 있어서, 상기 온도는 상기 시스템 메모리의 케이스 온도인 머신 판독 가능 매체.
  39. 제36항에 있어서, 상기 온도는 상기 시스템 메모리의 주위 온도인 머신 판독 가능 매체.
  40. 제36항에 있어서, 상기 온도는 상기 시스템 메모리의 정션 온도인 머신 판독 가능 매체.
  41. 제36항에 있어서, 상기 작업 부하는 상기 메모리 컨트롤러에 의해 유지되는 소통량 통계에 의해 적어도 부분적으로 정의되는 머신 판독 가능 매체.
  42. 제36항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독 및 기입 활동에 의해 적어도 부분적으로 정의되는 머신 판독 가능 매체.
  43. 제42항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독/기입 백분율에 의해 적어도 부분적으로 정의되는 머신 판독 가능 매체.
  44. 제36항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트, 페이지 엠프티, 및 페이지 미스 활동들에 의해 적어도 부분적으로 정의되는 머신 판독 가능 매체.
  45. 제44항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트/페이 지 엠프티/페이지 미스 백분율에 의해 적어도 부분적으로 정의되는 머신 판독 가능 매체.
  46. 제36에 있어서, 상기 비휘발성 저장소 또는 메모리 리소스는 BIOS 메모리 영역인 머신 판독 가능 매체.
  47. 제36항에 있어서, 상기 비휘발성 저장소 또는 메모리 리소스는 SPD 메모리 영역인 머신 판독 가능 매체.
  48. 제47항에 있어서, 상기 SPD는 복수의 서로 다른 작업 부하 및 온도의 각각에 대해 특별하게 맞추어진 임계값을 갖도록 구성된 머신 판독 가능 매체.
  49. 제47항에 있어서, 상기 SPD는 복수의 서로 다른 작업 부하의 각각에 대한 선을 기술하는 한 쌍의 포인트를 갖도록 구성된 머신 판독 가능 매체.
  50. 제49항에 있어서, 상기 선은 최대 허용 가능 대역폭 대 온도를 특징짓는 선인 머신 판독 가능 매체.
  51. 제49항에 있어서, 상기 선은 대역폭 대 전력을 특징짓는 선인 머신 판독 가능 매체.
  52. 제47항에 있어서, 상기 SPD는 상기 선들이 공통 포인트를 공유하는 것으로 모델링되기 때문에 선당 두 개 미만의 포인트로 복수의 선을 나타내도록 구성된 머신 판독 가능 매체.
  53. a) SPD 메모리 영역으로부터 정보를 판독하는 단계 -상기 정보는 임계값 또는 임계값이 계산될 수 있는 정보이고, 상기 정보는 시스템 메모리의 작동 환경에 특별하게 맞추어짐- 와,
    b) 상기 메모리가 활동들을 실행하는 레이트를 제어하도록 메모리 컨트롤러로 하여금 상기 임계값을 채택하게 하는 단계 -상기 레이트는 상기 시스템 메모리가 상기 작동 환경에 종속되어 있는 동안에 기능 장애를 경험할 수 있는 레이트보다 작음-
    를 포함하고,
    상기 작동 환경은 온도 및 작업 부하에 의해 적어도 부분적으로 정의되는, 방법.
  54. 삭제
  55. 제53항에 있어서, 상기 온도는 상기 시스템 메모리의 케이스 온도인 방법.
  56. 제53항에 있어서, 상기 온도는 상기 시스템 메모리의 주위 온도인 방법.
  57. 제53항에 있어서, 상기 온도는 상기 시스템 메모리의 정션 온도인 방법.
  58. 제53항에 있어서, 상기 작업 부하는 상기 메모리 컨트롤러에 의해 유지되는 소통량 통계에 의해 적어도 부분적으로 정의되는 방법.
  59. 제53항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독 및 기입 활동에 의해 적어도 부분적으로 정의되는 방법.
  60. 제53항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 판독/기입 백분율에 의해 적어도 부분적으로 정의되는 방법.
  61. 제53항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트, 페이지 엠프티, 및 페이지 미스 활동들에 의해 적어도 부분적으로 정의되는 방법.
  62. 제61항에 있어서, 상기 작업 부하는 상기 시스템 메모리의 페이지 히트/페이지 엠프티/페이지 미스 백분율에 의해 적어도 부분적으로 정의되는 방법.
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
KR1020057019969A 2003-04-24 2004-03-24 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치 KR100750030B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/423,189 2003-04-24
US10/423,189 US20040215912A1 (en) 2003-04-24 2003-04-24 Method and apparatus to establish, report and adjust system memory usage
PCT/US2004/008893 WO2004097657A2 (en) 2003-04-24 2004-03-24 Method and apparatus to establish, report and adjust system memory usage

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006809A Division KR20070039176A (ko) 2003-04-24 2004-03-24 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치

Publications (2)

Publication Number Publication Date
KR20060009264A KR20060009264A (ko) 2006-01-31
KR100750030B1 true KR100750030B1 (ko) 2007-08-16

Family

ID=33299054

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077006809A KR20070039176A (ko) 2003-04-24 2004-03-24 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치
KR1020057019969A KR100750030B1 (ko) 2003-04-24 2004-03-24 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077006809A KR20070039176A (ko) 2003-04-24 2004-03-24 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치

Country Status (7)

Country Link
US (1) US20040215912A1 (ko)
EP (1) EP1616264A2 (ko)
JP (1) JP2006524373A (ko)
KR (2) KR20070039176A (ko)
CN (1) CN100468374C (ko)
TW (1) TWI260498B (ko)
WO (1) WO2004097657A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350046B2 (en) 2004-04-02 2008-03-25 Seagate Technology Llc Managed reliability storage system and method monitoring storage conditions
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US7523285B2 (en) * 2004-08-20 2009-04-21 Intel Corporation Thermal memory control
US7644192B2 (en) * 2005-08-25 2010-01-05 Hitachi Global Storage Technologies Netherlands B.V Analyzing the behavior of a storage system
US7496796B2 (en) 2006-01-23 2009-02-24 International Business Machines Corporation Apparatus, system, and method for predicting storage device failure
US8044697B2 (en) * 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
US7830690B2 (en) 2006-10-30 2010-11-09 Intel Corporation Memory module thermal management
EP2120189B1 (en) * 2007-01-30 2013-01-16 Panasonic Corporation Nonvolatile storage device, nonvolatile storage system, and access device
JP4575484B2 (ja) * 2008-09-26 2010-11-04 株式会社東芝 記憶装置及び記憶装置の制御方法
US7983171B2 (en) * 2008-09-30 2011-07-19 International Business Machines Corporation Method to manage path failure thresholds
US8027263B2 (en) * 2008-09-30 2011-09-27 International Business Machines Corporation Method to manage path failure threshold consensus
US20100169729A1 (en) * 2008-12-30 2010-07-01 Datta Shamanna M Enabling an integrated memory controller to transparently work with defective memory devices
US8032804B2 (en) * 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
JP2010287242A (ja) * 2010-06-30 2010-12-24 Toshiba Corp 不揮発性半導体メモリドライブ
JP5330332B2 (ja) * 2010-08-17 2013-10-30 株式会社東芝 記憶装置及び記憶装置の制御方法
US20120102367A1 (en) * 2010-10-26 2012-04-26 International Business Machines Corporation Scalable Prediction Failure Analysis For Memory Used In Modern Computers
JP4875208B2 (ja) * 2011-02-17 2012-02-15 株式会社東芝 情報処理装置
JP4996768B2 (ja) * 2011-11-21 2012-08-08 株式会社東芝 記憶装置及びｓｓｄ
US8873323B2 (en) * 2012-08-16 2014-10-28 Transcend Information, Inc. Method of executing wear leveling in a flash memory device according to ambient temperature information and related flash memory device
US9465426B2 (en) * 2013-09-18 2016-10-11 Huawei Technologies Co., Ltd. Method for backing up data in a case of power failure of storage system, and storage system controller
US9417961B2 (en) * 2014-11-18 2016-08-16 HGST Netherlands B.V. Resource allocation and deallocation for power management in devices
US10185511B2 (en) * 2015-12-22 2019-01-22 Intel Corporation Technologies for managing an operational characteristic of a solid state drive
US9927986B2 (en) 2016-02-26 2018-03-27 Sandisk Technologies Llc Data storage device with temperature sensor and temperature calibration circuitry and method of operating same
TWI595492B (zh) * 2016-03-02 2017-08-11 群聯電子股份有限公司 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
CN107179877B (zh) * 2016-03-09 2019-12-24 群联电子股份有限公司 数据传输方法、存储器控制电路单元与存储器存储装置
US11500439B2 (en) * 2018-03-02 2022-11-15 Samsung Electronics Co., Ltd. Method and apparatus for performing power analytics of a storage system
US11481016B2 (en) 2018-03-02 2022-10-25 Samsung Electronics Co., Ltd. Method and apparatus for self-regulating power usage and power consumption in ethernet SSD storage systems
KR102568896B1 (ko) * 2018-04-19 2023-08-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
TWI722490B (zh) * 2019-07-16 2021-03-21 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US20220197524A1 (en) * 2020-12-21 2022-06-23 Advanced Micro Devices, Inc. Workload based tuning of memory timing parameters
JP7149394B1 (ja) * 2021-08-26 2022-10-06 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、及び制御方法
CN113776591B (zh) * 2021-09-10 2024-03-12 中车大连机车研究所有限公司 一种机车辅助控制单元数据记录与故障分析装置及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855653A1 (en) * 1997-01-23 1998-07-29 Hewlett-Packard Company Memory controller with a programmable strobe delay
EP0921458A2 (en) * 1997-12-02 1999-06-09 Nec Corporation Information terminal device with power control means
WO2001035200A1 (en) * 1999-11-09 2001-05-17 Advanced Micro Devices, Inc. Dynamically adjusting a processor's operational parameters according to its environment
US20010056521A1 (en) * 2000-04-06 2001-12-27 Hirokatsu Fujiwara Information processing system with memory element performance-dependent memory control
US6373768B2 (en) 1998-07-16 2002-04-16 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US20020143488A1 (en) * 2001-03-30 2002-10-03 Barnes Cooper Method and apparatus for optimizing thermal solutions
US6507530B1 (en) 2001-09-28 2003-01-14 Intel Corporation Weighted throttling mechanism with rank based throttling for a memory system
US20030033472A1 (en) * 2001-08-09 2003-02-13 Nec Corporation Dram device and refresh control method therefor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US6848054B1 (en) * 1989-10-30 2005-01-25 Texas Instruments Incorporated Real-time computer thermal management and power conservation
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
US5504858A (en) * 1993-06-29 1996-04-02 Digital Equipment Corporation Method and apparatus for preserving data integrity in a multiple disk raid organized storage system
US5422806A (en) * 1994-03-15 1995-06-06 Acc Microelectronics Corporation Temperature control for a variable frequency CPU
US5798667A (en) * 1994-05-16 1998-08-25 At&T Global Information Solutions Company Method and apparatus for regulation of power dissipation
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
JPH09305569A (ja) * 1996-01-17 1997-11-28 Texas Instr Inc <Ti> Ｃｐｕの動作特性に応じてコンピュータの動作を制御する方法と装置
US5774704A (en) * 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
US5835885A (en) * 1997-06-05 1998-11-10 Giga-Byte Technology Co., Ltd. Over temperature protection method and device for a central processing unit
US6424528B1 (en) * 1997-06-20 2002-07-23 Sun Microsystems, Inc. Heatsink with embedded heat pipe for thermal management of CPU
US5953685A (en) * 1997-11-26 1999-09-14 Intel Corporation Method and apparatus to control core logic temperature
US6470238B1 (en) * 1997-11-26 2002-10-22 Intel Corporation Method and apparatus to control device temperature
US6535798B1 (en) * 1998-12-03 2003-03-18 Intel Corporation Thermal management in a system
KR100686681B1 (ko) * 1999-02-01 2007-02-27 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 및 불휘발성 기억 소자
US6393374B1 (en) * 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die
US6233190B1 (en) * 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US6662278B1 (en) * 2000-09-22 2003-12-09 Intel Corporation Adaptive throttling of memory acceses, such as throttling RDRAM accesses in a real-time system
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0855653A1 (en) * 1997-01-23 1998-07-29 Hewlett-Packard Company Memory controller with a programmable strobe delay
EP0921458A2 (en) * 1997-12-02 1999-06-09 Nec Corporation Information terminal device with power control means
US6373768B2 (en) 1998-07-16 2002-04-16 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
WO2001035200A1 (en) * 1999-11-09 2001-05-17 Advanced Micro Devices, Inc. Dynamically adjusting a processor's operational parameters according to its environment
US20010056521A1 (en) * 2000-04-06 2001-12-27 Hirokatsu Fujiwara Information processing system with memory element performance-dependent memory control
US20020143488A1 (en) * 2001-03-30 2002-10-03 Barnes Cooper Method and apparatus for optimizing thermal solutions
US20030033472A1 (en) * 2001-08-09 2003-02-13 Nec Corporation Dram device and refresh control method therefor
US6507530B1 (en) 2001-09-28 2003-01-14 Intel Corporation Weighted throttling mechanism with rank based throttling for a memory system

Also Published As

Publication number Publication date
JP2006524373A (ja) 2006-10-26
TWI260498B (en) 2006-08-21
WO2004097657A3 (en) 2005-04-07
CN100468374C (zh) 2009-03-11
TW200506606A (en) 2005-02-16
CN1809823A (zh) 2006-07-26
WO2004097657A2 (en) 2004-11-11
US20040215912A1 (en) 2004-10-28
EP1616264A2 (en) 2006-01-18
KR20070039176A (ko) 2007-04-11
KR20060009264A (ko) 2006-01-31

Similar Documents

Publication Publication Date Title
KR100750030B1 (ko) 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치
US9076499B2 (en) Refresh rate performance based on in-system weak bit detection
US8719531B2 (en) System and method for performing data retention that incorporates environmental conditions
Mukundan et al. Understanding and mitigating refresh overheads in high-density DDR4 DRAM systems
KR101012445B1 (ko) 반도체 기억 장치
JP6286228B2 (ja) 抵抗ベースのメモリの抵抗シフトおよび／またはノイズを予測するための転送機能を用いた方法および装置
US9851771B2 (en) Dynamic power measurement and estimation to improve memory subsystem power performance
US7840821B2 (en) Method and apparatus for monitoring energy consumption of an electronic device
US9196384B2 (en) Memory subsystem performance based on in-system weak bit detection
WO2011102126A1 (ja) 不揮発性半導体記憶装置及び電子機器
US9916265B2 (en) Traffic rate control for inter-class data migration in a multiclass memory system
CN109116963B (zh) 周期性事件记录方法
US20120096255A1 (en) Server and method for managing i2c bus of the server
JP2014164793A5 (ko)
KR20140130192A (ko) 비휘발성 메모리의 멀티스트로브 판독을 이용하여 상태 신뢰 데이터를 획득하는 방법 및 시스템
US20170285970A1 (en) Information Handling System Persistent Storage Device Life Management
KR102639095B1 (ko) 열화도를 관리하기 위한 전자 장치
US20100169726A1 (en) Information processing system
TWI821190B (zh) 基於溫度之頻率節流
US7725285B2 (en) Method and apparatus for determining whether components are not present in a computer system
US8120379B2 (en) Operating characteristic measurement device and methods thereof
US9268898B1 (en) Estimating power consumption of a circuit design
US20210019377A1 (en) Techniques for pre-silicon testing integrated circuit designs that accommodate power-supply noise and adaptive-clock aware timing
TW202414204A (zh) 基於溫度之頻率節流
Gough et al. Characterization and Optimization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee