JP6286228B2 - 抵抗ベースのメモリの抵抗シフトおよび/またはノイズを予測するための転送機能を用いた方法および装置 - Google Patents
抵抗ベースのメモリの抵抗シフトおよび/またはノイズを予測するための転送機能を用いた方法および装置 Download PDFInfo
- Publication number
- JP6286228B2 JP6286228B2 JP2014032846A JP2014032846A JP6286228B2 JP 6286228 B2 JP6286228 B2 JP 6286228B2 JP 2014032846 A JP2014032846 A JP 2014032846A JP 2014032846 A JP2014032846 A JP 2014032846A JP 6286228 B2 JP6286228 B2 JP 6286228B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- volatile memory
- transfer function
- memory block
- based non
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Claims (15)
- 方法であって、
抵抗ベースの不揮発性メモリの複数の領域の1つにおいて、既知のデータパターンを記憶する参照メモリブロックを読み取ることと、
2つ以上の作業負荷指標に応答して、前記参照メモリブロックの読み取りに基づいて、前記抵抗ベースの不揮発性メモリの前記領域の抵抗シフトを予測する転送機能を判定することと、
前記抵抗ベースの不揮発性メモリの動作の間、前記2つ以上の作業負荷指標を測定することと、
前記2つ以上の作業負荷指標を、前記転送機能に適用することと、
前記参照メモリブロックから分離しかつ前記複数の領域内で、メモリセルに影響するプログラム動作および読み取り動作の少なくとも1つのために使用されるしきい値抵抗をシフトするために、前記転送機能の結果を適用することとを含む、方法。 - 前記2つ以上の作業負荷指標は、保持時間、読み取りサイクル数、書き込みサイクル数、近隣データ値、および温度の少なくとも2つを含む、請求項1に記載の方法。
- 前記参照メモリブロックの前記読み取りは、前記抵抗ベースの不揮発性メモリの他のメモリブロックよりも高い分解能で、前記参照メモリブロックの前記値を読み取ることを含む、請求項2に記載の方法。
- 前記転送機能は、前記参照メモリブロックについて検出されたノイズマージンの分布を用いて判定される、請求項2または請求項3に記載の方法。
- 前記抵抗ベースの不揮発性メモリは、相変化メモリおよび抵抗ランダムアクセスメモリの少なくとも1つを含む、請求項1から請求項4のいずれか1項に記載の方法。
- 請求項1から請求項5のいずれか1項に記載の前記方法を実行するために、プロセッサによって実行可能な命令を記憶する、非一時的コンピュータ可読媒体。
- 装置であって、
抵抗ベースの不揮発性メモリと連結されるように構成されるコントローラを備え、
前記コントローラは、
前記抵抗ベースの不揮発性メモリの複数の領域の1つにおいて、既知のデータパターンを記憶する参照メモリブロックを読み取ることと、
2つ以上の作業負荷指標に応答して、前記参照メモリブロックの読み取りに基づいて、前記抵抗ベースの不揮発性メモリの前記領域の抵抗シフトを予測する転送機能を判定することと、
前記抵抗ベースの不揮発性メモリの動作の間、前記2つ以上の作業負荷指標を測定することと、
前記転送機能に前記2つ以上の作業負荷指標を適用することと、
前記参照メモリブロックから分離しかつ前記複数の領域内で、メモリセルに影響するプログラム動作および読み取り動作の少なくとも1つのために使用されるしきい値抵抗をシフトするために前記転送機能の結果を適用することと、
を前記装置に実行させるように構成される、装置。 - 前記既知のデータパターンは、事前決定されたパターンを含む、請求項7に記載の装置。
- 前記既知のデータパターンは、信頼性をもって検索可能であることを確証するために余分の注意をもって記憶されたユーザデータを含む、請求項7に記載の装置。
- 前記既知のデータパターンは、一連のデータを生成するためのカウンタあるいはアルゴリズムの使用および前記参照メモリブロックのアドレスの少なくとも一方に基づいて導出可能なデータを含む、請求項7に記載の装置。
- 装置であって、
抵抗ベースの不揮発性メモリと連結されるように構成されるコントローラを備え、
前記コントローラは、
前記抵抗ベースの不揮発性メモリの複数の領域の1つにおいて、既知のデータパターンを記憶する参照メモリブロックを読み取ることと、
2つ以上の作業負荷指標に応答して、前記参照メモリブロックの読み取りに基づいて、前記抵抗ベースの不揮発性メモリの前記領域の抵抗ノイズ変化を予測する転送機能を判定することと、
前記抵抗ベースの不揮発性メモリの動作の間、前記2つ以上の作業負荷指標を測定することと、
前記転送機能に前記2つ以上の作業負荷指標を適用することと、
前記参照メモリブロックから分離しかつ前記複数の領域内で、メモリセルに影響するプログラム動作および読み取り動作の少なくとも1つのために使用されるしきい値抵抗を判定するために前記転送機能の結果を適用することと、
を前記装置に実行させるように構成される、装置。 - 前記2つ以上の作業負荷指標は、保持時間、読み取りサイクル数、書き込みサイクル数、近隣データ値、および温度の少なくとも2つを含む、請求項7から請求項11のいずれか1項に記載の装置。
- 前記参照メモリブロックの前記読み取りは、前記抵抗ベースの不揮発性メモリの他のメモリブロックよりも高い分解能で前記参照メモリブロックの前記値を読み取ることを含む、請求項7から請求項12のいずれか1項に記載の装置。
- 前記転送機能は、前記参照メモリブロックについて検出されるノイズマージンの分布を用いて判定される、請求項7から請求項13のいずれか1項に記載の装置。
- 前記抵抗ベースの不揮発性メモリは、相変化メモリおよび抵抗ランダムアクセスメモリの少なくとも1つを備える、請求項7から請求項14のいずれか1項に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/776,886 | 2013-02-26 | ||
US13/776,886 US8934284B2 (en) | 2013-02-26 | 2013-02-26 | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014164793A JP2014164793A (ja) | 2014-09-08 |
JP2014164793A5 JP2014164793A5 (ja) | 2017-03-30 |
JP6286228B2 true JP6286228B2 (ja) | 2018-02-28 |
Family
ID=51387957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014032846A Expired - Fee Related JP6286228B2 (ja) | 2013-02-26 | 2014-02-24 | 抵抗ベースのメモリの抵抗シフトおよび/またはノイズを予測するための転送機能を用いた方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8934284B2 (ja) |
JP (1) | JP6286228B2 (ja) |
KR (1) | KR101658457B1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8934284B2 (en) * | 2013-02-26 | 2015-01-13 | Seagate Technology Llc | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
US9450876B1 (en) * | 2013-03-13 | 2016-09-20 | Amazon Technologies, Inc. | Wear leveling and management in an electronic environment |
US20150092488A1 (en) * | 2013-09-27 | 2015-04-02 | Yogesh Wakchaure | Flash memory system endurance improvement using temperature based nand settings |
GB2525397A (en) * | 2014-04-22 | 2015-10-28 | Ibm | Device and method for determining a cell level of a resistive memory cell |
US9208888B1 (en) | 2014-06-27 | 2015-12-08 | Intel Corporation | Techniques for improving reliability and performance of partially written memory blocks in modern flash memory systems |
TWI616889B (zh) * | 2016-01-18 | 2018-03-01 | 旺宏電子股份有限公司 | 半導體裝置與其補償方法 |
US11481126B2 (en) * | 2016-05-24 | 2022-10-25 | Micron Technology, Inc. | Memory device error based adaptive refresh rate systems and methods |
US11069418B1 (en) | 2016-12-30 | 2021-07-20 | EMC IP Holding Company LLC | Method and system for offline program/erase count estimation |
US10289550B1 (en) | 2016-12-30 | 2019-05-14 | EMC IP Holding Company LLC | Method and system for dynamic write-back cache sizing in solid state memory storage |
US10338983B2 (en) | 2016-12-30 | 2019-07-02 | EMC IP Holding Company LLC | Method and system for online program/erase count estimation |
US10403366B1 (en) | 2017-04-28 | 2019-09-03 | EMC IP Holding Company LLC | Method and system for adapting solid state memory write parameters to satisfy performance goals based on degree of read errors |
US10290331B1 (en) | 2017-04-28 | 2019-05-14 | EMC IP Holding Company LLC | Method and system for modulating read operations to support error correction in solid state memory |
KR102300559B1 (ko) | 2017-11-27 | 2021-09-13 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
KR20210040035A (ko) * | 2018-08-06 | 2021-04-12 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 기억 제어 장치, 기억 장치 및 기억 제어 방법 |
CN109256995B (zh) * | 2018-10-19 | 2021-09-24 | 苏州伟创电气科技股份有限公司 | 感应电机定子电阻启动辨识方法 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4113423B2 (ja) * | 2002-12-04 | 2008-07-09 | シャープ株式会社 | 半導体記憶装置及びリファレンスセルの補正方法 |
JP4129170B2 (ja) * | 2002-12-05 | 2008-08-06 | シャープ株式会社 | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
US6868025B2 (en) * | 2003-03-10 | 2005-03-15 | Sharp Laboratories Of America, Inc. | Temperature compensated RRAM circuit |
US7548819B2 (en) * | 2004-02-27 | 2009-06-16 | Ultra Electronics Limited | Signal measurement and processing method and apparatus |
US7535765B2 (en) * | 2004-12-09 | 2009-05-19 | Saifun Semiconductors Ltd. | Non-volatile memory device and method for reading cells |
CN101180683B (zh) * | 2005-09-21 | 2010-05-26 | 株式会社瑞萨科技 | 半导体器件 |
JP2008071440A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置及びその制御方法 |
KR100801082B1 (ko) | 2006-11-29 | 2008-02-05 | 삼성전자주식회사 | 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치 |
US7480184B2 (en) * | 2007-01-07 | 2009-01-20 | International Business Machines Corporation | Maximum likelihood statistical method of operations for multi-bit semiconductor memory |
US7859893B2 (en) | 2007-05-31 | 2010-12-28 | Micron Technology, Inc. | Phase change memory structure with multiple resistance states and methods of programming and sensing same |
JP5253784B2 (ja) | 2007-10-17 | 2013-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5188328B2 (ja) * | 2008-08-29 | 2013-04-24 | 株式会社日立製作所 | 半導体装置 |
JP5397668B2 (ja) * | 2008-09-02 | 2014-01-22 | ソニー株式会社 | 記憶素子および記憶装置 |
JP5320607B2 (ja) * | 2008-10-15 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 内部電圧発生回路 |
KR101504340B1 (ko) * | 2008-11-04 | 2015-03-20 | 삼성전자주식회사 | 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US8472286B2 (en) | 2008-12-31 | 2013-06-25 | HGST Netherlands B.V. | Near field transducer having main body and wings extending therefrom and only electrically coupled thereby |
US7929338B2 (en) * | 2009-02-24 | 2011-04-19 | International Business Machines Corporation | Memory reading method for resistance drift mitigation |
US8023345B2 (en) * | 2009-02-24 | 2011-09-20 | International Business Machines Corporation | Iteratively writing contents to memory locations using a statistical model |
US8154904B2 (en) * | 2009-06-19 | 2012-04-10 | Sandisk 3D Llc | Programming reversible resistance switching elements |
US8441847B2 (en) * | 2009-09-23 | 2013-05-14 | International Business Machines Corporation | Programming multi-level phase change memory cells |
TWI375224B (en) | 2009-11-20 | 2012-10-21 | Ind Tech Res Inst | Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device |
US8902629B2 (en) * | 2010-09-28 | 2014-12-02 | Panasonic Corporation | Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
US8467237B2 (en) * | 2010-10-15 | 2013-06-18 | Micron Technology, Inc. | Read distribution management for phase change memory |
KR101868332B1 (ko) * | 2010-11-25 | 2018-06-20 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치 |
KR101855169B1 (ko) * | 2011-10-13 | 2018-05-09 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템 |
JP5474114B2 (ja) * | 2012-03-16 | 2014-04-16 | 三菱電機株式会社 | 車載高電圧機器の漏電抵抗検出装置およびその漏電抵抗検出方法 |
WO2013157261A1 (ja) * | 2012-04-20 | 2013-10-24 | パナソニック株式会社 | 不揮発性記憶素子の駆動方法および不揮発性記憶装置 |
US9135993B2 (en) * | 2013-02-07 | 2015-09-15 | Seagate Technology Llc | Temperature based logic profile for variable resistance memory cells |
US8934284B2 (en) * | 2013-02-26 | 2015-01-13 | Seagate Technology Llc | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
-
2013
- 2013-02-26 US US13/776,886 patent/US8934284B2/en active Active
-
2014
- 2014-02-24 JP JP2014032846A patent/JP6286228B2/ja not_active Expired - Fee Related
- 2014-02-25 KR KR1020140021732A patent/KR101658457B1/ko active IP Right Grant
-
2015
- 2015-01-13 US US14/595,757 patent/US9349444B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9349444B2 (en) | 2016-05-24 |
KR20140106437A (ko) | 2014-09-03 |
US20150187413A1 (en) | 2015-07-02 |
US20140241032A1 (en) | 2014-08-28 |
US8934284B2 (en) | 2015-01-13 |
KR101658457B1 (ko) | 2016-09-22 |
JP2014164793A (ja) | 2014-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6286228B2 (ja) | 抵抗ベースのメモリの抵抗シフトおよび/またはノイズを予測するための転送機能を用いた方法および装置 | |
JP2014164793A5 (ja) | ||
US10482983B2 (en) | Read disturb detection based on dynamic bit error rate estimation | |
JP6313994B2 (ja) | 可変抵抗メモリセルのためのecc管理のための装置および方法 | |
US9263158B2 (en) | Determining data retention time in a solid-state non-volatile memory | |
US8560922B2 (en) | Bad block management for flash memory | |
US8719531B2 (en) | System and method for performing data retention that incorporates environmental conditions | |
US9478303B1 (en) | System and method for measuring data retention in a non-volatile memory | |
KR101079502B1 (ko) | 메모리 시스템 | |
JP6047286B2 (ja) | テストセルを用いたフラッシュメモリの劣化の早期検出 | |
US8806106B2 (en) | Estimating wear of non-volatile, solid state memory | |
JP6262025B2 (ja) | 抵抗メモリ要素の特性化パラメータの形成のための方法および装置 | |
US20180246794A1 (en) | Methods for monitoring and managing memory devices | |
CN109599143B (zh) | 具有读阈值机制的存储系统及其操作方法 | |
US10552063B2 (en) | Background mitigation reads in a non-volatile memory system | |
US9058870B2 (en) | Hash functions used to track variance parameters of resistance-based memory elements | |
US11094383B2 (en) | Selective page calibration based on hierarchical page mapping | |
Peleato et al. | BER-based wear leveling and bad block management for NAND flash | |
US20160036466A1 (en) | Adaptive error correction in a memory system | |
US9122404B2 (en) | Adaptive reference tuning for endurance enhancement of non-volatile memories | |
JP5705321B2 (ja) | 相変化メモリ・セルの状態を判定するための方法および装置 | |
US9312029B2 (en) | Memory device and associated controlling method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6286228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |