TW202414204A - 基於溫度之頻率節流 - Google Patents
基於溫度之頻率節流 Download PDFInfo
- Publication number
- TW202414204A TW202414204A TW112140495A TW112140495A TW202414204A TW 202414204 A TW202414204 A TW 202414204A TW 112140495 A TW112140495 A TW 112140495A TW 112140495 A TW112140495 A TW 112140495A TW 202414204 A TW202414204 A TW 202414204A
- Authority
- TW
- Taiwan
- Prior art keywords
- power state
- processor
- power
- temperature
- cluster
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 15
- 230000007704 transition Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 47
- 230000008859 change Effects 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 6
- 230000009467 reduction Effects 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims 4
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 3
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
- Inorganic Insulating Materials (AREA)
- Direct Air Heating By Heater Or Combustion Gas (AREA)
- Power Conversion In General (AREA)
- Protection Of Static Devices (AREA)
Abstract
本發明揭示一種電力管理控制器。廣泛而言,該控制器可回應於接收到一時序信號,監測包含多個處理器叢集之一積體電路之一溫度。該控制器可產生該溫度與一臨限值之一比較,且回應於該比較指示該溫度低於該臨限值之一判定,將一特定處理器叢集轉變至一新電力狀態。
Description
本文中所揭示之實施例係關於運算網路系統,且更特定而言,係關於執行運算系統之管理。
運算系統通常包含若干個互連積體電路。在某些情形中,該等積體電路可包含一或多個處理器或處理器核心。該等積體電路亦可包含記憶體電路,記憶體電路經組態以儲存用於由處理器或處理器核心執行之程式指令。
在操作期間,一處理器或特定處理器核心可自一記憶體擷取程式指令,且執行所擷取指令以執行一特定功能或操作。作為執行程式指令之部分,處理器或處理器核心可另外自記憶體擷取資料。使用所擷取資料,處理器或處理器核心可執行一運算,諸如,例如,乘法、加法或任何適合運算以產生一結果。處理器或處理器核心然後可將結果儲存(通常稱為「寫入」)至記憶體中。
當一處理器或處理器核心擷取程式指令,執行操作等時,處理器或處理器核心自一電源供應器抽取電流以執行特定任務。自電源供應器抽取之電流量可隨處理器或處理器核心可在一特定時間週期期間執行之個別任務之數目而變。在某些情形中,一處理器或處理器核心可在處理器或處理器核心不執行任何任務之一時間週期期間抽取電流。
揭示一資料系統之各項實施例。廣泛而言,本發明預期一種設備及一種方法,其中一控制器電路可經組態以回應於接收到一時序信號,監測一積體電路之一彙總溫度,該積體電路包含一或多個處理器叢集,該等處理器叢集中之一特定者包含複數個處理器核心。該控制器電路然後可產生該彙總溫度與一臨限值之一比較,且回應於該比較指示該彙總溫度小於該臨限值之一判定,將該一或多個處理器叢集中之一特定處理器叢集自一當前電力狀態轉變至一新電力狀態。該系統可經組態使得該處理器叢集在該新電力狀態中之一操作頻率相對於該當前電力狀態較小。
在一項實施例中,該控制器電路可進一步經組態以判定耦合至該處理器叢集之一電源供應器之一當前電壓位準。
在另一非限制性實施例中,該臨限值可基於耦合至該特定處理器叢集之該電源供應器之該當前電壓位準。
使用一半導體製造程序製造包含多個積體電路之運算系統。一旦一特定積體電路經製造,便可測試該積體電路以驗證其滿足效能目標。可使用一測試資料範圍及各種電源供應器電壓位準與溫度組合來執行此測試。
在某些情形中,諸如,例如,金屬氧化物半導體場效應電晶體(MOSFET)等跨導裝置可展現電流攜載能力隨溫度之一改變。某些MOSFET攜載電流之能力可因通常稱為「溫度反轉」之一效應而隨著溫度降低減小。在測試期間,遭受溫度反轉之積體電路可被丟棄,因此減小良率且增加成本。圖式中所圖解說明且以下所闡述之實施例可提供用於補償溫度反轉之技術,藉此改良良率且減小成本。
如先前所述,某些現代積體電路由於溫度反轉而在低溫下展現較慢操作。在溫度反轉期間,個別MOSFET可能不能夠針對閘極至源極與汲極至源極電壓之一給定組合(如在不發生溫度反轉時),以相同位準在其各別源極與汲極之間傳遞電流。由於裝置之電流攜載能力受限,因此包含此等裝置之一電路之速度亦受限。與其擯棄此等裝置作為製造損失之部分,不如可調整一邏輯電路、處理器或處理器核心之效能以適應弱化之裝置。
圖1中圖解說明一運算系統之一實施例。在所圖解說明實施例中,運算系統100包含感測器101a至101d、電力管理控制器(PMC) 102、電源供應器103、時脈產生器105及核心處理器叢集(CPC) 104。
如以下更詳細闡述,PMC 102可經組態以調整運算系統100中包含之一CPC之電力狀態。PMC 102可回應於偵測到時序信號108而計算運算系統100之一總電力消耗。使用總電力消耗,可判定效能量度且將其與上限或限值進行比較。基於該比較,PMC 102可調整運算系統100中包含之CPC (諸如,例如,CPC 104)之電力狀態以滿足上限及限值。運算系統100中包含之任一適合電路區塊可產生時序信號108。在某些實施例中,PMC 102可產生時序信號108。如本文中所使用及闡述,一CPC之一電力狀態係用於調控CPC之操作的操作參數之值之集合。舉例而言,一電力狀態可包含時脈頻率、電源供應器電壓、循環跳躍及諸如此類之值。
PMC 102包含狀態機109及暫存器110。狀態機109可經組態以基於運算系統中包含之CPC之總電力消耗而遍及各種邏輯狀態轉變。舉例而言,一種情形可對應於PMC 102等待一時序或心跳信號出現,且另一邏輯狀態可對應於為運算系統之一特定CPC選擇一新電力狀態。可藉由運算系統內出現之各種事件(舉例而言,諸如,偵測到一時序或心跳信號)觸發各種邏輯狀態之間的轉變。
可根據各種設計風格中之一者來設計狀態機109。舉例而言,狀態機可包含多個序列邏輯電路,每一者包含多個鎖存器或正反器電路。此等鎖存器及正反器電路可經組態以儲存一或多個資料位元,該一或多個資料位元共同地視為表示狀態機109可保持之各種邏輯狀態中之一特定者。
在某些情形中,一PMC可係一個一般用途處理器或處理器核心,執行自記憶體(未展示)擷取之多個程式指令。如以下更詳細闡述,程式指令可經由一網路或其他通信媒體自位於運算系統100外部的一儲存位置擷取。
在各項實施例中,暫存器110可經組態以儲存自測試得到之電壓及溫度資料。可根據各種設計風格中之一者來設計暫存器110。舉例而言,暫存器110可包含多個鎖存器或正反器電路,其每一者經配置以儲存一多位元數位資料字之一各別資料位元。在各項實施例中,此等鎖存器或正反器可係靜態電路、動態電路或其任一適合組合。
CPC 104包含處理器核心(或簡單稱為「核心」) 107a至107c。在各項實施例中,核心107a至107c可經組態以根據一特定指令集架構(ISA)執行自記憶體(未展示)擷取之指令。在一項實施例中,核心107a至107c可經組態以實施SPARC
®V9 ISA,儘管在其他實施例中,預期可採用任一所期望之ISA,舉例而言,諸如x86、PowerPC
®或MIPS
®。
在所圖解說明實施例中,核心107a至107c中之每一者可經組態以獨立於其他者操作,使得所有核心107a至107c可並列執行。另外,在某些實施例中,核心107a至107c中之每一者可經組態以同時執行多個執行緒,其中一給定執行緒可包含可獨立於來自另一執行緒之指令執行的一指令集。(舉例而言,一個別軟體程序(諸如一應用程式)可由一或多個執行緒構成,該一或多個執行緒可由一作業系統排程以供執行。) 此一核心107a至107c亦可稱為一多執行緒(MT)核心。
時脈產生器105經組態以產生時脈信號106,時脈信號106用作CPC 104之一時序參考。在各項實施例中,時脈產生器105可包含任一適合振盪器電路,舉例而言,諸如,一晶體振盪器。時脈產生器105亦可包含經組態以產生處於一特定頻率之一時脈信號之一或多個鎖相環路(PLL)或延遲鎖定環路(DLL)電路。基於來自PMC 102之輸入,作為遷移CPC 104之電力狀態之部分,時脈產生器可調整時脈信號106之一頻率。儘管將時脈產生器105繪示為產生一單個時脈信號,但在其他實施例中,時脈產生器105可經組態以產生多個時脈信號。
在各項實施例中,電源供應器103包含經組態以產生電源供應器電壓信號(舉例而言,諸如,電源供應器信號111)之調節器或其他適合電路。在某些實施例中,電源供應器103可包含經組態以產生處於不同於一初級電源供應器之一電壓位準之一供應電壓的一降壓調節器。儘管圖1之實施例中僅繪示一單個電源供應器電路,但在其他實施例中,可採用各自提供不同電源供應器電壓信號之多個電源供應器電路。多個電路區塊(諸如,例如,CPC 104)可耦合至一共同電源供應器信號。在此類情況中,多個電路區塊被稱為處於相同「電力域」或「電壓域」。
在各項實施例中,溫度感測器101a至101d可包含用於偵測運算系統100之一特定區域之溫度之任何適合電路。在各項實施例中,除用於將溫度資料傳輸至PMC 102之介面或通信電路之外,溫度感測器101a至101d亦可包含溫度計或其他溫度感測電路。儘管在圖1之實施例中繪示為個別電路區塊,但在其他實施例中,溫度感測器101a至101d中之任一者可包含於其他電路區塊(舉例而言,諸如,CPC 104)中。
應注意,圖1之方塊圖中所繪示之實施例僅係一實例。在其他實施例中,可採用不同電路區塊及不同電路區塊組態。
轉至圖2,圖解說明用於基於溫度調整一積體電路之效能之方法之一實施例。共同參考圖1之實施例及圖2之流程圖,該方法在方塊201中開始。
然後,可初始化PMC 102(方塊202)。在各項實施例中,狀態機109可設定為狀態機109可循環遍及之可用狀態中之一特定狀態。另外或替代地,可將暫存器110重設、清除或設定為用作效能控制程序之部分之預定義值。
然後,PMC 102可監測晶片上溫度(方塊203)。如以下更詳細闡述,可基於一時序信號(本文中亦稱為一「心跳信號」或簡單地稱為一「心跳」)而監測溫度感測器101a至101d。回應於時序信號,可啟動溫度感測器101a至101d、記錄其資料,然後使其返回至一非現用狀態以節省電力。
使用來自溫度感測器101a至101d之資料,可判定一彙總溫度,且PMC 102然後可調整CPC 104之操作頻率(方塊204)。在各項實施例中,PMC 102可指示時脈產生器105降低時脈信號106之頻率。藉由減小時脈信號106之頻率,即使在其中已發生溫度反轉而使核心107a至107c中所包含之MOSFET之效能減小之情況下,核心107a至107c仍可能夠起作用。該方法然後可取決於是否期望繼續操作(方塊205)。
若期望繼續操作,則該方法可自方塊203繼續進行,如上所述,該方法可在方塊206中結束。應注意,圖2之流程圖中所繪示之實施例僅係一實例。在其他實施例中,可採用不同操作及不同操作次序。
圖3中圖解說明繪示用於收集溫度資料之一方法之一實施例之一流程圖。在某些實施例中,圖3中所繪示之方法之實施例可對應於圖2之流程圖之方塊203。共同參考圖1之實施例及圖3之流程圖,該方法在方塊301中開始。
PMC 102然後可監測心跳信號(方塊302)。在各項實施例中,心跳信號可由PMC 102產生。替代地,可採用一專用時序電路(未展示)來產生心跳信號。該方法然後可取決於是否偵測到心跳信號(方塊303)。
若未偵測到心跳信號,則該方法可自方塊302繼續,如上所述。替代地,若偵測到心跳信號,PMC 102然後可收集來自溫度感測器101a至101d之資料(方塊304)。如圖1中所繪示,溫度感測器101a至101d中之每一者係獨立地耦合至PMC 102,且可經由一專用連接傳輸其各別溫度資料。在其他實施例中,溫度感測器101a至101d可耦合至一共同匯流排,其各別溫度資料可使用各種適合通信協定中之一者經由該共同匯流排傳輸至PMC 102。
一旦收集了溫度資訊,該方法便可在方塊305中結束。應注意,圖3之流程圖中所繪示之方法之實施例僅係一實例。在其他實施例中,可能有且預期不同操作及不同操作次序。
轉至圖4,圖4中圖解說明繪示用於調整一CPC之一電力狀態之一方法之一實施例的一流程圖。共同參考圖1及圖4之流程圖,該方法在方塊401中開始。
PMC 102然後可判定電源供應器信號111之一電壓位準(方塊402)。在各項實施例中,PMC 102可自電源供應器103接收指示電源供應器信號111之電壓位準之資料。在其他實施例中,PMC 102可直接量測電源供應器信號111之電壓。
PMC 102然後可基於電源供應器信號111之供應電壓計算一最小溫度(方塊403)。在各項實施例中,PMC 102可基於在積體電路之初始測試期間收集之資料而計算最小溫度。舉例而言,測試可係在各種供應電壓下執行,且在每一供應電壓下,可採用不同溫度。此資料可被程式化至一或多個暫存器或PMC 102中之其他適合記憶體位置或者積體電路內之其他適合電路區塊中以供在最小溫度臨限值之計算期間使用。該方法然後可取決於一當前溫度與最小溫度臨限值之一比較(方塊404)。
若當前溫度小於臨限值,則可將積體電路中所包含之至少一個CPC (諸如,例如,CPC 104)之電力狀態改變為具有一較低操作頻率之一新電力狀態(方塊408)。在各項實施例中,PMC 102可指示時脈產生器105減小時脈信號106之一頻率。替代地或另外,PMC 102可指示CPC 104執行循環跳躍。如本文中所使用及闡述,循環跳躍係指一處理器或處理器核心之一操作模式,其中在一時間週期期間操作被暫停(或「跳過」)達一定數目個處理器循環。在某些實施例中,該時間週期可對應於特定數目個處理器循環。藉由基於溫度減小一CPC之操作頻率,在各項實施例中,可緩解由於溫度反轉導致之效應。該方法然後可在方塊407中結束。
替代地,若當前溫度值不小於臨限值,則該方法可取決於至少一個CPC操作所處之一當前頻率(方塊405)。若至少一個CPC操作所處之當前頻率不被視為一低頻率(亦即,不低於一頻率臨限值),則該方法可在方塊407中結束。然而,若至少一個CPC正在一低頻率下操作,則PMC 102可將至少一個CPC轉變至包含一較高操作頻率之一新電力狀態(方塊406)。如上所述,PMC 102可指示時脈產生器105增加時脈信號106之頻率。該方法然後可在方塊407中結束。
應注意,圖4之流程圖中所圖解說明之方法之實施例僅係一實例。在其他實施例中,可採用不同操作及不同操作次序。
在某些情形中,當判定應改變一特定CPC之一電力狀態時,特定CPC之電力狀態之一改變可已經係待決的。當發生此情況時,可將兩個電力狀態改變合併成一單個電力狀態改變。圖5之流程圖中圖解說明用於處理一待決電力狀態改變之一方法之一實施例。該方法在方塊501中開始。
一PMC (諸如,例如,PMC 102)可判定一積體電路中所包含之一特定CPC之一新電力狀態(方塊502)。在各項實施例中,PMC可檢查特定CPC之各種效能量度,且基於效能量度與各別限值之一比較,判定電力狀態之一改變是否係必要的,及應如何實施電力狀態改變。該方法然後可取決於是否存在針對特定CPC之在進行中或待決的另一電力狀態改變(方塊503)。
若不存在在進行中或待決的其他電力狀態改變,則PMC可將特定CPC之電力狀態轉變至新判定之狀態(方塊507)。該方法然後可在方塊506中結束。
替代地,若存在針對特定CPC之當前在進行中或待決的一電力狀態改變,則可產生一經合併電力狀態(方塊504)。在各項實施例中,新判定之電力狀態及當前待決之電力狀態兩者之特徵可被聯合地包含於經合併電力狀態中。舉例而言,若新判定之電力狀態包含時脈頻率之一減小且特定CPC正被轉變到(或當前待決)的電力狀態包含循環跳躍,則時脈頻率之減小及循環跳躍兩者可包含於經合併電力狀態中。
一旦判定經合併電力狀態,PMC便可將特定CPC之電力狀態轉變至經合併電力狀態(方塊505)。在特定CPC之電力狀態轉變至經合併電力狀態之情況下,該方法可在方塊506中結束。
儘管圖5之實施例中將操作繪示為以一串列方式執行,在其他實施例中,可並列執行該等操作中之一或多者。
在將一CPC轉變成一新電力狀態之前,一PMC可檢查以查看新電力狀態是否導致CPC之電力消耗降低。圖6中圖解說明繪示用於做出此一判定之一方法之一實施例之一流程圖。在各項實施例中,圖6之流程圖中所繪示之方法可對應於圖4中所圖解說明之流程圖之方塊406或方塊408之至少一部分。該方法在方塊601中開始。
如上所述,可針對一選定CPC判定一新電力狀態(方塊602)。使用新電力狀態中所包含之系統設定,一PMC (諸如,例如,PMC 102)可預測選定CPC及/或總體系統中之電力消耗(方塊603)。在各項實施例中,PMC可使用基於系統設定對選定CPC內之活動等級之估計以及基於電源供應器之電壓位準對洩漏電力之估計而預測該CPC之電力消耗。該方法然後可取決於預測電力消耗與一可程式化臨限值之一比較(方塊604)。在某些情形中,可比較選定CPC之預測電力消耗與一特定臨限值,同時可比較總體系統電力與另一臨限值。在某些實施例中,此等臨限值可依經驗判定以避免電力狀態之間的振盪。
若預測電力小於臨限值,則PMC可將選定CPC轉變至新電力狀態(方塊605)。該方法然後可在方塊606中結束。替代地,若預測電力大於臨限值,則可撤銷將選定CPC轉變至新電力狀態(方塊607)。該方法然後可在方塊606中結束。藉由基於新電力狀態估計電力消耗,PMC可避免電力狀態之間的來回轉變,狀態之間的來回轉變可因轉變本身而消耗額外電力。
應注意,圖6中所繪示之方法之實施例僅係一實例。在其他實施例中,可能有且預期不同操作及不同操作次序。
轉至圖7,繪示圖解說明一運算系統之電力管理之一方塊圖。在所圖解說明實施例中,執行緒702a至702d與軟體層703通信。軟體層703又與虛擬函式704a至704b、習用函式705及電力函式707通信。在各項實施例中,虛擬函式704a至704b、習用函式705及電力函式707可包含於一CPC (舉例而言,諸如圖1中所圖解說明之CPC 104)中所包含之裝置之功能性中。
在各項實施例中,軟體層703 (本文中亦稱為一「監督程式層」)可將來自執行緒702a之存取請求映射到虛擬函式704a。以一類似方式,與執行緒702b相關聯之存取請求可被映射到虛擬函式704b,且執行緒702c可被映射到虛擬函式704b。另外,執行緒702d可被映射到習用函式705。執行緒702a由客體作業系統(GOS) 706a利用,且執行緒702b由GOS 706b利用。由於執行緒702a及702b中之每一者由不同GOS執行個體採用,因此在兩個GOS執行個體之間共用硬體資源。
除執行請求至函式之映射之外,包含於軟體層703中之電力管理控制軟體708亦可監測運算系統中所包含之個別CPC之電力消耗。基於CPC之電力消耗,電力管理控制軟體708可使用電力函式707改變特定CPC之電力狀態。在各項實施例中,電力函式707可設定電源供應器電壓位準、時脈頻率、循環跳躍或可修改一CPC之電力消耗之任何其他適合操作參數。
應注意,儘管圖7中所圖解說明之實施例中僅繪示包含於兩個各別GOS中之兩個執行緒,但在其他實施例中,可採用任何適合數目個執行緒及GOS執行個體。
轉至圖8,其圖解說明包含一資源限制器之一電腦系統之一項實施例之一方塊圖。電腦系統800包含指定為802A至802D之複數個工作站。該等工作站透過一網路801耦合在一起且耦合至指定為807a至807c之複數個儲存裝置。在一項實施例中,工作站802A至802D中之每一者可表示任何獨立運算平台,其可包含(舉例而言)一或多個處理器、包含任何類型之隨機存取記憶體(RAM)裝置之本機系統記憶體、監測器、輸入/輸出(I/O)構件,諸如一網路連接、滑鼠、鍵盤及諸如此類(其中之許多為了簡化而未展示)。
在一項實施例中,儲存裝置807a至807c可表示任何類型之大容量儲存裝置,諸如硬碟機系統、光學媒體光碟機、磁帶機、ram磁盤儲存裝置及諸如此類。如此,包含於電力管理控制器中之程式指令可儲存於儲存裝置807a至807c中之任一者內且在執行期間載入至工作站中之任一者之本機系統記憶體中。作為一實例,如圖8中所展示,電力狀態控制軟體808被展示為儲存於儲存裝置807b內。
儘管上文已闡述特定實施例,但此等實施例並不意欲限制本發明之範疇,甚至在其中關於一特定特徵僅闡述一單項實施例之情況下亦如此。除非另外陳述,否則本發明中所提供之特徵之實例意欲係說明性而非限定性。以上說明意欲涵蓋受益於本發明之熟習此項技術者將明瞭之此類替代形式、修改及等效形式。
本發明之範疇包含本文中所揭示之任何特徵或特徵之組合(無論是明顯地還是隱含地)或者其任何一般化,無論其是否緩解本文中所提出之問題中之任一者或全部。因此,在進行本申請案(或主張其優先權之一申請案)期間可對特徵之任何此類組合製訂新申請專利範圍。特定而言,參考隨附申請專利範圍,來自附屬請求項之特徵可與獨立請求項之彼等特徵組合,且來自各別獨立請求項之特徵可以任何適當方式且不僅以隨附申請專利範圍中所列舉之特定組合形式組合。
100:運算系統
101a至101d:感測器/溫度感測器
102:電力管理控制器
103:電源供應器
104:核心處理器叢集
105:時脈產生器
106:時脈信號
107a至107c:處理器核心/核心
108:時序信號
109:狀態機
110:暫存器
111:電源供應器信號
201:方塊
202:方塊
203:方塊
204:方塊
205:方塊
206:方塊
301:方塊
302:方塊
303:方塊
304:方塊
305:方塊
401:方塊
402:方塊
403:方塊
404:方塊
405:方塊
406:方塊
407:方塊
408:方塊
501:方塊
502:方塊
503:方塊
504:方塊
505:方塊
506:方塊
507:方塊
601:方塊
602:方塊
603:方塊
604:方塊
605:方塊
606:方塊
607:方塊
702a至702d:執行緒
703:軟體層
704a至704b:虛擬函式
705:習用函式
706a至706b:客體作業系統
707:電力函式
708:電力管理控制軟體
800:電腦系統
801:網路
802A至802D:工作站
807a至807c:儲存裝置
808:電力狀態控制軟體
圖1係圖解說明一積體電路之一實施例之一廣義方塊圖。
圖2圖解說明繪示用於基於溫度調整一積體電路之效能之一方法之一實施例之一流程圖。
圖3圖解說明繪示用於收集與一積體電路相關聯之溫度資料之一方法之一實施例之一流程圖。
圖4圖解說明繪示用於基於溫度調整操作頻率之一方法之一實施例之一流程圖。
圖5圖解說明繪示用於轉變至一新電力狀態之一方法之一實施例之一流程圖。
圖6圖解說明繪示用於轉變至一新電力狀態之另一方法之一實施例之一流程圖。
圖7係圖解說明電力管理控制功能之一實施方案之一方塊圖。
圖8係一運算系統之一方塊圖。
雖然本發明易於做出各種修改及替代形式,但在圖式中藉由舉例展示並將在本文中詳細闡述其特定實施例。然而,應理解,圖式及對其之詳細說明並不意欲將本發明限於所圖解說明之特定形式,而是相反,本發明將涵蓋歸屬於如隨附申請專利範圍所定義之本發明之精神及範疇內之所有修改、等效形式及替代形式。本文中使用之標頭僅係出於組織目的而非意指用於限制說明之範疇。如本申請案通篇中所使用,單詞「可」用於一寬容性意義(亦即,意指具有可能性)而非強制意義(亦即,意指必須)。類似地,單詞「包含(include、including及includes)」意指包含但不限於。
100:運算系統
101a至101d:感測器/溫度感測器
102:電力管理控制器
103:電源供應器
104:核心處理器叢集
105:時脈產生器
106:時脈信號
107a至107c:處理器核心/核心
108:時序信號
109:狀態機
110:暫存器
111:電源供應器信號
Claims (20)
- 一種裝置,其包括: 一或多個處理器叢集,其中該一或多個處理器叢集之一特定處理器叢集包含複數個處理器核心;及 一控制器電路,其經組態以: 基於耦合至該一或多個處理器叢集之該特定處理器叢集之一電源供應器信號之一值,判定一臨限值; 監測該一或多個處理器叢集之一彙總溫度;及 回應於該彙總溫度低於該臨限值之一判定,將該一或多個處理器叢集之該特定處理器叢集自一當前電力狀態轉變至一新電力狀態,其中在該新電力狀態中,該特定處理器叢集之一操作頻率相對於當前電力狀態而減小。
- 如請求項1之裝置,其中為判定該臨限值,該控制器電路進一步經組態以基於該電源供應器信號之該值及先前判定之測試資料而判定該臨限值。
- 如請求項1之裝置,其進一步包括複數個溫度感測器,且其中為監測該一或多個處理器叢集之該彙總溫度,該控制器電路進一步經組態以自該複數個溫度感測器接收資料。
- 如請求項1之裝置,其中為將該特定處理器叢集轉變至該新電力狀態,該控制器電路進一步經組態以檢查該特定處理器叢集之待決電力狀態改變(pending power state changes)。
- 如請求項4之裝置,其中該控制器電路進一步經組態以回應於判定該特定處理器叢集至另一電力狀態之一轉變係待決,基於該特定處理器叢集之該新電力狀態及該另一電力狀態產生一經合併電力狀態。
- 如請求項5之裝置,其中該特定處理器叢集在該經合併電力狀態中操作之一新電力消耗小於該特定處理器叢集在該當前電力狀態中操作之一當前電力消耗。
- 一種方法,其包括: 在包含於一電腦系統中之複數個處理器之至少一處理器上執行電力管理軟體; 藉由該電力管理軟體使用含於該電腦系統中之一電源供應器信號之一電壓位準來判定一臨限溫度值; 藉由該電力管理軟體監測該電腦系統之一彙總溫度;及 回應於判定該彙總溫度低於該臨限溫度值,藉由該電力管理軟體將一特定處理器自一第一電力狀態轉變至一第二電力狀態,其中該特定處理器在該第一電力狀態中操作之一第一電力消耗大於該特定處理器在該第二電力狀態中操作之一第二電力消耗。
- 如請求項7之方法,其中監測該電腦系統之該彙總溫度包含自複數個溫度感測器接收資料。
- 如請求項7之方法,其中將該特定處理器自該第一電力狀態轉變至該第二電力狀態包含藉由該電力管理軟體調整耦合至該特定處理器之一時脈信號之一頻率。
- 如請求項7之方法,其中將該特定處理器自該第一電力狀態轉變至該第二電力狀態包含藉由該電力管理軟體啟動該特定處理器之循環跳躍(cycle skipping)。
- 如請求項7之方法,其進一步包括回應於判定該彙總溫度高於該臨限溫度值藉由該電力管理軟體將該特定處理器自一第三電力狀態轉變至一第四電力狀態,其中該特定處理器在該第三電力狀態中操作之一第三電力消耗小於該特定處理器在該第四電力狀態中操作之一第四電力消耗。
- 如請求項11之方法,其中將該特定處理器自該第三電力狀態轉變至該第四電力狀態包含藉由該電力管理軟體調整耦合至該特定處理器之一時脈信號之一頻率。
- 如請求項11之方法,其中將該特定處理器自該第三電力狀態轉變至該第四電力狀態包含藉由該電力管理軟體在一給定時間週期期間修改該特定處理器將被跳躍之多數個處理器循環。
- 一種其中儲存有程式化指令之非暫時性電腦可存取儲存媒體,回應於由一電腦系統執行,該等程式化指令致使該電腦系統執行包括以下各者之操作: 監測包含於該電腦系統中之一或多個處理器叢集之一彙總溫度; 回應於判定該彙總溫度低於一臨限值: 判定該一或多個處理器叢集之一特定處理器叢集之一新電力狀態; 回應於判定該特定處理器叢集之一先前電力狀態之一改變係待決,判定包含該新電力狀態及該先前電力狀態之特徵之一經合併電力狀態;及 將該特定處理器叢集轉變至該經合併電力狀態。
- 如請求項14之非暫時性電腦可存取儲存媒體,其中該先前電力狀態包含循環跳躍,其中該新電力狀態包含在時脈頻率中之一減少,及其中該經合併電力狀態包含該循環跳躍及在時脈頻率中之該減少。
- 如請求項14之非暫時性電腦可存取儲存媒體,其中該特定處理器叢集在該經合併電力狀態中操作之一新電力消耗小於該特定處理器叢集在一當前電力狀態中操作之一當前電力消耗。
- 如請求項14之非暫時性電腦可存取儲存媒體,其中該等操作進一步包括: 使用包含於該新電力狀態中之系統設定預測該特定處理器叢集之一電力消耗;及 回應於判定使用包含於該新電力狀態中之該等系統設定所預測之該電力消耗大於該特定處理器叢集之一當前電力消耗,暫停該特定處理器叢集至該新電力狀態之該轉變。
- 如請求項17之非暫時性電腦可存取儲存媒體,其中該等操作進一步包括: 使用耦合至該特定處理器叢集之一電力狀態之一電壓位準估計洩漏電力;及 使用該等系統設定及該洩漏電力預測該特定處理器叢集之該電力消耗。
- 如請求項14之非暫時性電腦可存取儲存媒體,其中監測該一或多個處理器叢集之該彙總溫度包含回應於偵測一心跳信號,收集自該一或多個處理器叢集之各別溫度資訊。
- 如請求項14之非暫時性電腦可存取儲存媒體,其中該等操作進一步包括使用耦合至該一或多個處理器叢集之一電源供應器之一電壓位準判定該臨限值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/661,372 | 2017-07-27 | ||
US15/661,372 US10365698B2 (en) | 2017-07-27 | 2017-07-27 | Temperature based frequency throttling |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202414204A true TW202414204A (zh) | 2024-04-01 |
Family
ID=65038556
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112140495A TW202414204A (zh) | 2017-07-27 | 2018-06-29 | 基於溫度之頻率節流 |
TW107122437A TWI821190B (zh) | 2017-07-27 | 2018-06-29 | 基於溫度之頻率節流 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107122437A TWI821190B (zh) | 2017-07-27 | 2018-06-29 | 基於溫度之頻率節流 |
Country Status (2)
Country | Link |
---|---|
US (4) | US10365698B2 (zh) |
TW (2) | TW202414204A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10656700B2 (en) * | 2017-07-10 | 2020-05-19 | Oracle International Corporation | Power management in an integrated circuit |
KR102601152B1 (ko) * | 2019-05-10 | 2023-11-13 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
US11126245B2 (en) * | 2019-06-21 | 2021-09-21 | Intel Corporation | Device, system and method to determine a power mode of a system-on-chip |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3428935B2 (ja) | 1999-12-22 | 2003-07-22 | タイコエレクトロニクスアンプ株式会社 | カード用コネクタ |
US7478253B2 (en) * | 2004-05-21 | 2009-01-13 | Intel Corporation | Reduction of power consumption in electrical devices |
JP4553307B2 (ja) * | 2004-11-19 | 2010-09-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、制御方法、及びプログラム |
US7716006B2 (en) * | 2008-04-25 | 2010-05-11 | Oracle America, Inc. | Workload scheduling in multi-core processors |
US8181144B2 (en) | 2008-10-14 | 2012-05-15 | Lsi Corporation | Circuit timing analysis incorporating the effects of temperature inversion |
US8166288B2 (en) * | 2009-01-30 | 2012-04-24 | Hewlett-Packard Development Company, L.P. | Managing requests of operating systems executing in virtual machines |
US20110131427A1 (en) * | 2009-12-02 | 2011-06-02 | Jorgenson Joel A | Power management states |
US20110191602A1 (en) * | 2010-01-29 | 2011-08-04 | Bearden David R | Processor with selectable longevity |
JP5085688B2 (ja) | 2010-06-10 | 2012-11-28 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体メモリトランジスタ、不揮発性半導体メモリ、および、不揮発性半導体メモリの製造方法 |
EP2795889A4 (en) * | 2011-12-21 | 2015-08-05 | Intel Corp | APPARATUS, METHOD AND SYSTEM FOR ADAPTIVE ADHESION OF TEMPERATURE REVERSING DEPENDENCE |
US9122464B2 (en) * | 2011-12-22 | 2015-09-01 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including energy efficient processor thermal throttling using deep power down mode |
CN103376869B (zh) | 2012-04-28 | 2016-11-23 | 华为技术有限公司 | 一种用于dvfs的温度反馈控制系统及方法 |
US8839165B2 (en) | 2013-01-25 | 2014-09-16 | International Business Machines Corporation | Power/performance optimization through continuously variable temperature-based voltage control |
US9285858B2 (en) | 2013-01-29 | 2016-03-15 | Blackberry Limited | Methods for monitoring and adjusting performance of a mobile computing device |
KR20140128118A (ko) | 2013-04-26 | 2014-11-05 | 삼성전자주식회사 | 애플리케이션 프로세서 및 이의 동적 온도 관리 방법 |
KR102189115B1 (ko) * | 2013-11-11 | 2020-12-09 | 삼성전자주식회사 | 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법 |
US9772676B2 (en) * | 2014-02-26 | 2017-09-26 | Advanced Micro Devices, Inc. | Adaptive voltage scaling based on stage transitions or ring oscillator revolutions |
US9763116B2 (en) * | 2014-08-27 | 2017-09-12 | Western Digital Technologies, Inc. | Method of optimizing device performance by maintaining device within temperature limits |
US9625986B2 (en) * | 2015-03-13 | 2017-04-18 | Kabushiki Kaisha Toshiba | Semiconductor device and temperature control method of semiconductor device |
US9552447B2 (en) * | 2015-04-24 | 2017-01-24 | Globalfoundries Inc. | Systems and methods for controlling integrated circuit chip temperature using timing closure-based adaptive frequency scaling |
JP2016218176A (ja) * | 2015-05-18 | 2016-12-22 | 株式会社リコー | 画像形成装置、画像形成方法、及び、プログラム |
US10013035B2 (en) * | 2015-07-07 | 2018-07-03 | Getac Technology Corporation | Testing method and electronic device |
US20170126704A1 (en) * | 2015-10-28 | 2017-05-04 | Qualcomm Incorporated | Method And Devices For Non-Intrusive Malware Detection For The Internet Of Things (IOT) |
US20180073933A1 (en) * | 2016-09-12 | 2018-03-15 | Qualcomm Incorporated | Dynamic and fast local hotspot search and real time temperature monitoring |
-
2017
- 2017-07-27 US US15/661,372 patent/US10365698B2/en active Active
-
2018
- 2018-06-29 TW TW112140495A patent/TW202414204A/zh unknown
- 2018-06-29 TW TW107122437A patent/TWI821190B/zh active
-
2019
- 2019-07-29 US US16/525,528 patent/US10990145B2/en active Active
-
2021
- 2021-04-26 US US17/240,475 patent/US11550376B2/en active Active
-
2023
- 2023-01-09 US US18/151,883 patent/US11899513B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190354150A1 (en) | 2019-11-21 |
US20230161394A1 (en) | 2023-05-25 |
US10990145B2 (en) | 2021-04-27 |
US10365698B2 (en) | 2019-07-30 |
US11550376B2 (en) | 2023-01-10 |
TW201911038A (zh) | 2019-03-16 |
US20210247824A1 (en) | 2021-08-12 |
TWI821190B (zh) | 2023-11-11 |
US20190033931A1 (en) | 2019-01-31 |
US11899513B2 (en) | 2024-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11513585B1 (en) | Power management for a graphics processing unit or other circuit | |
US11550376B2 (en) | Temperature based frequency throttling | |
US10649518B2 (en) | Adaptive power control loop | |
TWI564793B (zh) | 在多核心處理器中的非對稱核心之間遷移執行緒 | |
JP6154071B2 (ja) | アクティブなプロセッサに基づく動的電圧及び周波数管理 | |
US9952655B1 (en) | Graphics hardware mode controls | |
JP5853301B2 (ja) | プロセッサインストラクションの発行の絞り込み | |
US8356194B2 (en) | Method and apparatus for estimating overshoot power after estimating power of executing events | |
KR101526051B1 (ko) | 열적 제어 장치 및 방법론 | |
CN110109527B (zh) | 动态电压裕度恢复 | |
US8171319B2 (en) | Managing processor power-performance states | |
EP3872604A1 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
US20130205126A1 (en) | Core-level dynamic voltage and frequency scaling in a chip multiprocessor | |
US20100146316A1 (en) | Optimizing Power Consumption by Tracking How Program Runtime Performance Metrics Respond to Changes in Operating Frequency | |
TW201508480A (zh) | 控制處理器功率消耗之數位功率評估器 | |
TW201426280A (zh) | 微處理器、操作微處理器的方法以及電腦程式產品 | |
US20190146567A1 (en) | Processor throttling based on accumulated combined current measurements | |
US7831818B2 (en) | Exception-based timer control | |
US10846086B2 (en) | Method for managing computation tasks on a functionally asymmetric multi-core processor | |
RU2717969C1 (ru) | Устройство и способ установления тактовой частоты/напряжения кэш-памяти на основании информации запроса памяти | |
US10656700B2 (en) | Power management in an integrated circuit | |
KR20240024261A (ko) | 상호연결된 이벤트 계수기 및 가중 합산 누산기를 이용하여 프로세서 내의 전력 소비를 제어하기 위한 시스템 및 방법 | |
US8966296B2 (en) | Transitioning a performance state of a processor | |
US20240272699A1 (en) | Power management |