JP5853301B2 - プロセッサインストラクションの発行の絞り込み - Google Patents
プロセッサインストラクションの発行の絞り込み Download PDFInfo
- Publication number
- JP5853301B2 JP5853301B2 JP2012230295A JP2012230295A JP5853301B2 JP 5853301 B2 JP5853301 B2 JP 5853301B2 JP 2012230295 A JP2012230295 A JP 2012230295A JP 2012230295 A JP2012230295 A JP 2012230295A JP 5853301 B2 JP5853301 B2 JP 5853301B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- power
- throttle
- issue
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 11
- 230000002265 prevention Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims 4
- 230000000977 initiatory effect Effects 0.000 claims 4
- 238000012797 qualification Methods 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000013598 vector Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000013519 translation Methods 0.000 description 3
- 241000700605 Viruses Species 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000739 chaotic effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 206010010219 Compulsions Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012536 storage buffer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
- G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
102:アドレス選択ロジック
104:i−キャッシュ
106:次回フェッチプレディクタ
108:分岐方向プレディクタ
110:デコードユニット
112:コントロールフロー評価ブロック
114:ディスパッチキュー
116:マイクロコード
118:リネーマーアレイ
120:PR(フリーリスト)アロケータ
122:依存性合併ブロック
124:スケジューラ
130:実行コア
132:整数ALU
134:整数ALU/分岐ユニット
136:SIMD FP加算ユニット
138:SIMD FP乗算ユニット
140:ロード/記憶ユニット
150:電力スロットルユニット
210:電力マネージャー
220:電力マネージャー状態マシン
230:電力状態テーブル
240a、b、q:エントリ
242:電力状態コード
244:動作周波数
246:動作電圧
248:スロットルコード
260:ソフトウェアレイヤ
270:構成レジスタ
Claims (18)
- インストラクションを選択して発行するよう構成されたスケジューラと、
前記発行されたインストラクションを受け取って実行するよう構成された実行コアと、 電力スロットルユニットと、
を備え、前記電力スロットルユニットは、
1つ以上のインストラクション形式に対応するインストラクション発行カウントを維持し、前記インストラクション発行カウントは、前記1つ以上のインストラクション形式のうちの所与のインストラクション形式のインストラクションを前記実行コアへ発行されるクロックサイクル毎に第1の量だけインクリメントされ、前記所与のインストラクション形式のインストラクションが発行されないクロックサイクル毎に第2の量だけデクリメントされるカウンタのカウント値であり、
1つのインストラクション発行カウントが前記所与のインストラクション形式に対応するスレッシュホールドを越えることを決定するのに応答して、
前記所与のインストラクション形式に対する新たな発行レートであって、前記少なくとも1つのインストラクション形式の現在の発行レートとは異なり、発効される新たな発行レートを前記第1の量及び前記第2の量の少なくとも1つを変更することにより選出する、
前記スレッシュホールドを越える前記インストラクション発行カウントに対応する前記所与のインストラクション形式のインストラクションの発行阻止を開始する、
ように構成され、
前記スレッシュホールドを越えたインストラクション発行カウントが前記スレッシュホールドより低くなることを決定するのに応答して、当該インストラクション形式のインストラクションの発行阻止を解除する、プロセッサ。 - 前記電力スロットルユニットは、更に、複数のエントリを含む電力状態テーブルにアクセスし、電力状態コードを用いて前記電力状態テーブルのエントリを選択し、前記エントリに記憶された電力スロットルコードを読み出し、前記選出を、前記電力スロットルコードに基づいて遂行するように構成された、請求項1に記載のプロセッサ。
- 前記電力状態コードは、前記プロセッサの動作電力状態に基づく、請求項2に記載のプロセッサ。
- 前記電力スロットルユニットは、更に、複数のエントリを含むスロットルテーブルにアクセスし、前記電力スロットルコードを用いて前記スロットルテーブルのエントリを選択し、前記スロットルテーブルの選択されたエントリから所与のインストラクション形式、当該所与のインストラクション形式に対応するスレッシュホールド及び前記所与のインストラクション形式に対応する発行レート限界を読み出すように構成された、請求項2に記載のプロセッサ。
- 前記電力スロットルユニットは、更に、前記選出を、どのインストラクション発行カウントが各スレッシュホールドを越えたかに更に基づいて遂行するように構成された、請求項3に記載のプロセッサ。
- 前記第1の量及び前記第2の量は等しくない、請求項1に記載のプロセッサ。
- 前記インストラクション形式は、シングルインストラクション・マルチデータ(SIMD)インストラクションを含む、請求項1に記載のプロセッサ。
- 1つ以上のインストラクション形式に対応するインストラクション発行カウントを維持する段階であって、前記インストラクション発行カウントは、前記1つ以上のインストラクション形式のうち所与のインストラクション形式のインストラクションが実行コアへ発行されるクロックサイクル毎に第1の量だけインクリメントされ、前記所与のインストラクション形式のインストラクションが発行されないクロックサイクル毎に第2の量だけデクリメントされるカウンタのカウンタ値である、段階と、
1つのインストラクション発行カウントが前記所与のインストラクション形式に対応するスレッシュホールドを越えることを決定する段階と、
前記決定に応答して、前記所与のインストラクション形式に対して、前記少なくとも1つのインストラクション形式の現在の発行レートとは異なり、発効される新たな発行レートを前記第1の量及び前記第2の量の少なくとも1つを変更することにより選出し、
前記スレッシュホールドを越える前記インストラクション発行カウントに対応する前記所与のインストラクション形式の少なくとも1つのインストラクションの発行阻止を開始する、
という段階と、
前記スレッシュホールドを越えたインストラクション発行カウントが前記スレッシュホールドより低くなることを決定するのに応答して、当該インストラクション形式のインストラクションの発行阻止を解除する段階と、
を備える、方法。 - 複数のエントリを含む電力状態テーブルにアクセスする段階と、電力状態コードを用いて前記電力状態テーブルのエントリを選択する段階と、前記エントリに記憶された電力スロットルコードを読み出す段階と、前記選出を、ソフトウェアにより書かれた電力スロットルコードに基づいて遂行する段階とを更に備えた、請求項8に記載の方法。
- 前記電力状態コードはプロセッサの動作電力状態に基づく、請求項9に記載の方法。
- 複数のエントリを含むスロットルテーブルにアクセスする段階と、前記電力スロットルコードを用いて前記スロットルテーブルのエントリを選択する段階と、前記スロットルテーブルの選択されたエントリから所与のインストラクション形式、当該所与のインストラクション形式に対応するスレッシュホールド及び前記所与のインストラクション形式に対応する発行レート限界を読み出す段階とを更に備えた、請求項9に記載の方法。
- 前記選出を、どのインストラクション発行カウントが各スレッシュホールドを越えたかに更に基づいて遂行する段階を更に備えた、請求項10に記載の方法。
- 前記決定に応答して、前記第1の量及び第2の量の1つ以上を変更する段階を更に備えた、請求項8に記載の方法。
- 前記インストラクション形式は、シングルインストラクション・マルチデータ(SIMD)インストラクションを含む、請求項9に記載の方法。
- インストラクションを選択して発行するよう構成されたスケジューラに対する第1のインターフェイスと、
前記発行されたインストラクションを受け取って実行するよう構成された実行コアに対する第2のインターフェイスと、
スロットルコントロールロジックと、
を備え、前記スロットルコントロールロジックは、
前記第2のインターフェイスを経て発行されるインストラクションの検出に基づいて1つ以上のインストラクション形式に対応するインストラクション発行カウントを維持し、前記インストラクション形式は、前記実行コアにより実行されるサポートされるインストラクション形式のサブセットであり、前記インストラクション発行カウントは、前記1つ以上のインストラクション形式のうちの所与のインストラクション形式のインストラクションが前記実行コアへ発行されるクロックサイクル毎に第1の量だけインクリメントされ、前記所与のインストラクション形式のインストラクションが発行されないクロックサイクル毎に第2の量だけデクリメントされるカウンタのカウンタ値であり、
1つのインストラクション発行カウントが前記所与のインストラクション形式に対応するスレッシュホールドを越えることを決定し、
前記決定に応答して、
前記所与のインストラクション形式に対して、前記少なくとも1つのインストラクション形式の現在の発行レートとは異なり、発効される新たな発行レートを前記第1の量及び前記第2の量の少なくとも1つを変更することにより選出し、
前記スレッシュホールドを越える前記インストラクション発行カウントに対応する前記所与のインストラクション形式の少なくとも1つのインストラクションの発行阻止を開始し、
前記スレッシュホールドを越えたインストラクション発行カウントが前記スレッシュホールドより低くなることを決定するのに応答して、当該インストラクション形式のインストラクションの発行阻止を解除するコントロール信号を前記第1のインターフェイスを経て送信する、
ように構成される、電力スロットルユニット。 - 前記スロットルコントロールロジックは、更に、複数のエントリを含む電力状態テーブルにアクセスし、電力状態コードを用いて前記電力状態テーブルのエントリを選択し、前記エントリに記憶された電力スロットルコードを読み出し、前記選出を、前記電力スロットルコードに基づいて遂行するように構成された、請求項15に記載の電力スロットルユニット。
- 前記電力状態コードは、プロセッサの動作電力状態に基づく、請求項16に記載の電力スロットルユニット。
- インストラクションを選択して発行するよう構成されたスケジューラと、
前記発行されたインストラクションを受け取って実行するよう構成された実行コアに対するインターフェイスと、
装置内のアクティビティに基づいて電力状態コードを決定するように構成された電力マネージャーと、
コントロールロジックと、
を備え、前記電力マネージャーは、更に、電力スロットルコードを前記コントロールロジックへ搬送するように構成され、前記電力スロットルコードは、現在の電力状態コードに関連され、前記コントロールロジックは、
所与のインストラクション形式に対する発行レートを前記電力スロットルコードに基づいて選出し、
適格化条件が満足されることの決定に応答して、
前記所与のインストラクション形式に対して、前記少なくとも1つのインストラクション形式の現在の発行レートとは異なり、発効される新たな発行レートを前記第1の量及び前記第2の量の少なくとも1つを変更することにより選出し、
前記スレッシュホールドを越える前記インストラクション発行カウントに対応する前記所与のインストラクション形式の少なくとも1つのインストラクションの発行阻止を開始する、
ように構成された、装置であって、
前記装置は、1つ以上のインストラクション形式に対応するインストラクション発行カウントを維持し、前記インストラクション発行カウントは、前記1つ以上のインストラクション形式のうちの所与のインストラクション形式のインストラクションが前記実行コアに発行されるクロックサイクル毎に第1の量だけインクリメントされ、前記所与のインストラクション形式のインストラクションが発行されないクロックサイクル毎に第2の量だけデクリメントされるカウンタのカウント値であり、
前記適格化条件が満足されなくなることの決定に応答して、前記所与のインストラクション形式のインストラクションの発行阻止を解除する、装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/285,361 | 2011-10-31 | ||
US13/285,361 US9009451B2 (en) | 2011-10-31 | 2011-10-31 | Instruction type issue throttling upon reaching threshold by adjusting counter increment amount for issued cycle and decrement amount for not issued cycle |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013101605A JP2013101605A (ja) | 2013-05-23 |
JP5853301B2 true JP5853301B2 (ja) | 2016-02-09 |
Family
ID=47044792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012230295A Active JP5853301B2 (ja) | 2011-10-31 | 2012-09-28 | プロセッサインストラクションの発行の絞り込み |
Country Status (9)
Country | Link |
---|---|
US (1) | US9009451B2 (ja) |
EP (1) | EP2587366B1 (ja) |
JP (1) | JP5853301B2 (ja) |
KR (1) | KR101421346B1 (ja) |
CN (1) | CN103092320B (ja) |
AU (1) | AU2012227209B2 (ja) |
BR (1) | BR102012024721B1 (ja) |
TW (1) | TWI517043B (ja) |
WO (1) | WO2013066519A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3483771A1 (en) * | 2011-12-30 | 2019-05-15 | Intel Corporation | Multi-level cpu high current protection |
US9027141B2 (en) * | 2012-04-12 | 2015-05-05 | Netflix, Inc. | Method and system for improving security and reliability in a networked application environment |
US9304573B2 (en) * | 2013-06-21 | 2016-04-05 | Apple Inc. | Dynamic voltage and frequency management based on active processors |
US9292362B2 (en) * | 2013-06-25 | 2016-03-22 | Intel Corporation | Method and apparatus to protect a processor against excessive power usage |
US9396360B2 (en) * | 2013-06-27 | 2016-07-19 | Advanced Micro Devices, Inc. | System and method for secure control over performance state |
SG11201601787QA (en) * | 2013-09-09 | 2016-04-28 | Seagate Technology Llc | Mobile data storage device with power management |
US9547496B2 (en) | 2013-11-07 | 2017-01-17 | Microsoft Technology Licensing, Llc | Energy efficient multi-modal instruction issue |
US9606605B2 (en) | 2014-03-07 | 2017-03-28 | Apple Inc. | Dynamic voltage margin recovery |
US9606602B2 (en) * | 2014-06-30 | 2017-03-28 | Intel Corporation | Method and apparatus to prevent voltage droop in a computer |
US10296348B2 (en) | 2015-02-16 | 2019-05-21 | International Business Machines Corproation | Delayed allocation of an out-of-order queue entry and based on determining that the entry is unavailable, enable deadlock avoidance involving reserving one or more entries in the queue, and disabling deadlock avoidance based on expiration of a predetermined amount of time |
US9841997B2 (en) * | 2015-06-25 | 2017-12-12 | Intel Corporation | Method and apparatus for execution mode selection |
KR102476357B1 (ko) | 2015-08-06 | 2022-12-09 | 삼성전자주식회사 | 클럭 관리 유닛과 이를 적용하는 집적 회로 및 시스템 온 칩 및 그 동작 방법 |
US9886081B2 (en) * | 2015-09-16 | 2018-02-06 | Qualcomm Incorporated | Managing power-down modes |
CN106775745B (zh) * | 2016-12-28 | 2020-04-28 | 广州华多网络科技有限公司 | 合并程序代码的方法及装置 |
US10423209B2 (en) * | 2017-02-13 | 2019-09-24 | Apple Inc. | Systems and methods for coherent power management |
US11379708B2 (en) * | 2018-08-09 | 2022-07-05 | Nvidia Corporation | Techniques for efficiently operating a processing system based on energy characteristics of instructions and machine learning |
US11487341B2 (en) * | 2018-08-09 | 2022-11-01 | Nvidia Corporation | Techniques for configuring a processor to execute instructions efficiently |
US10877545B2 (en) * | 2018-09-20 | 2020-12-29 | Arm Limited | Energy management in graphics processing units |
US10921872B2 (en) * | 2019-03-29 | 2021-02-16 | Intel Corporation | Performing soft throttling and hard throttling in a processor |
US11422812B2 (en) * | 2019-06-25 | 2022-08-23 | Advanced Micro Devices, Inc. | Method and apparatus for efficient programmable instructions in computer systems |
US11720158B2 (en) * | 2020-03-13 | 2023-08-08 | Google Llc | Power throttling mechanism using instruction rate limiting in high power machine-learning ASICs |
US11061702B1 (en) | 2020-05-22 | 2021-07-13 | Rapid7, Inc. | Agent-based throttling of command executions |
US11416056B2 (en) | 2020-09-18 | 2022-08-16 | Apple Inc. | Power sense correction for power budget estimator |
CN112579396A (zh) * | 2020-12-25 | 2021-03-30 | 上海安畅网络科技股份有限公司 | 软件系统动态限流方法、装置及设备 |
US20230205538A1 (en) * | 2021-12-23 | 2023-06-29 | Intel Corporation | Adaptive dynamic dispatch of micro-operations |
US11855831B1 (en) | 2022-06-10 | 2023-12-26 | T-Mobile Usa, Inc. | Enabling an operator to resolve an issue associated with a 5G wireless telecommunication network using AR glasses |
CN116126631B (zh) * | 2022-12-29 | 2024-09-20 | 上海芷锐电子科技有限公司 | 功耗监测装置、方法、soc芯片、电子设备及存储介质 |
GB2626996A (en) * | 2023-02-13 | 2024-08-14 | Advanced Risc Mach Ltd | Power management |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0651314A1 (en) | 1993-10-27 | 1995-05-03 | International Business Machines Corporation | An apparatus and method for thermally protecting a processing device |
US5996083A (en) | 1995-08-11 | 1999-11-30 | Hewlett-Packard Company | Microprocessor having software controllable power consumption |
JP3004968B2 (ja) * | 1997-09-03 | 2000-01-31 | 松下電器産業株式会社 | プロセッサ |
CN1157641C (zh) | 1997-09-03 | 2004-07-14 | 松下电器产业株式会社 | 处理器 |
US6651176B1 (en) | 1999-12-08 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | Systems and methods for variable control of power dissipation in a pipelined processor |
US6564328B1 (en) | 1999-12-23 | 2003-05-13 | Intel Corporation | Microprocessor with digital power throttle |
US6826704B1 (en) | 2001-03-08 | 2004-11-30 | Advanced Micro Devices, Inc. | Microprocessor employing a performance throttling mechanism for power management |
US6834353B2 (en) | 2001-10-22 | 2004-12-21 | International Business Machines Corporation | Method and apparatus for reducing power consumption of a processing integrated circuit |
US6775787B2 (en) * | 2002-01-02 | 2004-08-10 | Intel Corporation | Instruction scheduling based on power estimation |
US7246219B2 (en) | 2003-12-23 | 2007-07-17 | Intel Corporation | Methods and apparatus to control functional blocks within a processor |
US8190863B2 (en) | 2004-07-02 | 2012-05-29 | Intel Corporation | Apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction |
US7319578B2 (en) | 2005-06-08 | 2008-01-15 | International Business Machines Corporation | Digital power monitor and adaptive self-tuning power management |
US7836284B2 (en) * | 2005-06-09 | 2010-11-16 | Qualcomm Incorporated | Microprocessor with automatic selection of processing parallelism mode based on width data of instructions |
TW200825705A (en) | 2006-04-26 | 2008-06-16 | Nxp Bv | Method and system for power-state transition controllers |
US7793125B2 (en) | 2007-01-10 | 2010-09-07 | International Business Machines Corporation | Method and apparatus for power throttling a processor in an information handling system |
US7779237B2 (en) | 2007-07-11 | 2010-08-17 | International Business Machines Corporation | Adaptive execution frequency control method for enhanced instruction throughput |
US7937568B2 (en) | 2007-07-11 | 2011-05-03 | International Business Machines Corporation | Adaptive execution cycle control method for enhanced instruction throughput |
US7992017B2 (en) | 2007-09-11 | 2011-08-02 | Intel Corporation | Methods and apparatuses for reducing step loads of processors |
US20090182986A1 (en) | 2008-01-16 | 2009-07-16 | Stephen Joseph Schwinn | Processing Unit Incorporating Issue Rate-Based Predictive Thermal Management |
US7937563B2 (en) | 2008-05-27 | 2011-05-03 | Advanced Micro Devices, Inc. | Voltage droop mitigation through instruction issue throttling |
EP2515200A1 (en) | 2009-12-14 | 2012-10-24 | Fujitsu Limited | Arithmetic processing device, information processing device, and method for controlling same |
-
2011
- 2011-10-31 US US13/285,361 patent/US9009451B2/en active Active
-
2012
- 2012-09-19 AU AU2012227209A patent/AU2012227209B2/en active Active
- 2012-09-20 EP EP20120185178 patent/EP2587366B1/en active Active
- 2012-09-24 WO PCT/US2012/056831 patent/WO2013066519A1/en active Application Filing
- 2012-09-25 TW TW101135164A patent/TWI517043B/zh active
- 2012-09-27 BR BR102012024721-6A patent/BR102012024721B1/pt active IP Right Grant
- 2012-09-28 KR KR1020120109532A patent/KR101421346B1/ko active IP Right Grant
- 2012-09-28 JP JP2012230295A patent/JP5853301B2/ja active Active
- 2012-09-28 CN CN201210366891.3A patent/CN103092320B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013101605A (ja) | 2013-05-23 |
AU2012227209B2 (en) | 2014-01-23 |
AU2012227209A1 (en) | 2013-05-16 |
KR101421346B1 (ko) | 2014-07-18 |
BR102012024721B1 (pt) | 2021-01-05 |
BR102012024721A2 (pt) | 2013-11-26 |
WO2013066519A1 (en) | 2013-05-10 |
TWI517043B (zh) | 2016-01-11 |
EP2587366B1 (en) | 2015-03-04 |
KR20130047577A (ko) | 2013-05-08 |
CN103092320B (zh) | 2015-10-14 |
EP2587366A1 (en) | 2013-05-01 |
TW201331835A (zh) | 2013-08-01 |
US20130111191A1 (en) | 2013-05-02 |
US9009451B2 (en) | 2015-04-14 |
CN103092320A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5853301B2 (ja) | プロセッサインストラクションの発行の絞り込み | |
JP5172942B2 (ja) | プロセッサによる電力消費を低減する方法、プロセッサ、及び、情報処理システム | |
JP5853303B2 (ja) | レジスタ初期化動作の最適化 | |
JP4811879B2 (ja) | 最大パワーを制御するためのマイクロプロセッサ・リソースの相互排除アクティブ化のためのシステム及び方法 | |
US9037837B2 (en) | Hardware assist thread for increasing code parallelism | |
US7676808B2 (en) | System and method for CPI load balancing in SMT processors | |
US9383806B2 (en) | Multi-core processor instruction throttling | |
TWI564707B (zh) | 用於控制電流之設備、方法及系統 | |
JP2014002735A (ja) | ゼロサイクルロード | |
CN103513964A (zh) | 循环缓冲器打包 | |
CN112673346A (zh) | 用于提取组的序列的控制对分支预测单元的存取 | |
US20080229065A1 (en) | Configurable Microprocessor | |
JP2010527071A (ja) | マルチスレッド型プロセッサのためのスレッドデエンファシス命令 | |
US11531562B2 (en) | Systems, methods, and apparatuses for resource monitoring | |
US20080229058A1 (en) | Configurable Microprocessor | |
WO2019094492A1 (en) | System and method of vliw instruction processing using reduced-width vliw processor | |
US20100083269A1 (en) | Algorithm for fast list allocation and free | |
US20230099989A1 (en) | Scalable toggle point control circuitry for a clustered decode pipeline | |
Lozano et al. | A deeply embedded processor for smart devices | |
KR20240124412A (ko) | 조건부 명령어 예측 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140501 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150122 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150309 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150609 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5853301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |