KR100747340B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100747340B1
KR100747340B1 KR1020050125775A KR20050125775A KR100747340B1 KR 100747340 B1 KR100747340 B1 KR 100747340B1 KR 1020050125775 A KR1020050125775 A KR 1020050125775A KR 20050125775 A KR20050125775 A KR 20050125775A KR 100747340 B1 KR100747340 B1 KR 100747340B1
Authority
KR
South Korea
Prior art keywords
electrode
transparent electrode
sustain
scan
display panel
Prior art date
Application number
KR1020050125775A
Other languages
English (en)
Other versions
KR20070065089A (ko
Inventor
안영준
양종문
김재성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050125775A priority Critical patent/KR100747340B1/ko
Priority to CNA2006101491966A priority patent/CN1949444A/zh
Publication of KR20070065089A publication Critical patent/KR20070065089A/ko
Application granted granted Critical
Publication of KR100747340B1 publication Critical patent/KR100747340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20—Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/365—Pattern of the spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 소정의 간격을 가지고 합착되는 전면 기판과 후면 기판으로 이루어지며 전면 기판에 형성되며, 서로 마주보는 일측에 소정의 홈이 형성되는 투명 전극을 포함하는 스캔 전극과 서스테인 전극 상에 형성되는 유전체층 상에 형성되며, 표면상에 불순물흡착 방지막이 형성되는 보호층 및 전면기판과 후면기판 사이에 델타(△)타입으로 방전셀을 구획하는 격벽을 포함하는 것을 특징으로 한다.
본 발명의 플라즈마 디스플레이 패널의 보호층 표면상에 불순물흡착 방지막이 형성됨으로써, 플라즈마 디스플레이 패널의 방전 전압이 낮아지는 효과가 있다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도.
도 2는 본 발명이 플라즈마 디스플레이 패널의 구조를 나타낸 도.
도 3은 본 발명의 일실시예에 따른 방전셀 구조를 유효영역에 나타낸 도.
도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널 제조 방법을 나타낸 도.
도 5는 본 발명의 일실시예에 따른 방전셀에 위치한 전극 구조를 나타낸 도.
도 6은 본 발명의 일실시예에 따른 방전셀에 위치한 전극 간의 간격을 나타낸 도.
도 7은 본 발명의 일실시예에 따른 투명 전극의 폭을 나타낸 도.
도 8은 본 발명의 일실시예에 따른 스캔 전극 및 서스테인 전극의 버스전극을 나타낸 도.
도 9는 본 발명에 따른 전극 구조의 다양한 실시예들을 나타낸 도.
도 10은 본 발명에 따른 전극 구조의 다른 다양한 실시예들을 나타낸 도.
<도면의 주요 부분에 대한 부호의 설명>
202 : 스캔 전극 203 : 서스테인 전극
204 : 유전체층 205 : 보호층
206 : 불순물흡착 방지막 212 : 격벽
214 : 형광체 216 : 방전셀
본 발명은 디스플레이 장치에 관한 것으로, 더욱 자세하게는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel)은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하고, 대형화가 가능하며, 고화질의 화질을 구현할 수 있어 차세대 표시장치로서 각광받고 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도면이다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면기판(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지 전극쌍이 배열된 전면패널(100) 및 배면을 이루는 후면기판(111) 상에 전술한 복수의 유지 전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.
전면패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮여지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.
후면패널(110)은 복수 개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.
한편, 보호층은 상온에서 열역학적으로 불안정한 상태에 놓인다. 따라서 주변의 수분이나 이산화탄소와 같은 물질을 흡착하여 안정한 레벨로 가려는 경향이 크다. 그러나 수분이나 이산화탄소와 결합을 하게 되면 이차전자 방출계수가 줄어들고, 내스퍼터링성 또한 저하되는 문제점이 발생한다.
또한, 플라즈마 디스플레이 패널은 하나의 방전셀 내에 빛이 발생되는 발광 영역이 넓을수록 방전 효율이 증가한다. 하지만, 종래의 플라즈마 디스플레이 패널의 방전구조는 방전셀과 이웃하는 방전셀간의 비발광영역이 발광 영역과 비교하여 상대적으로 넓다. 이에 따라, 플라즈마 디스플레이 패널의 방전 효율이 감소하여 플라즈마 디스플레이 패널의 전체 휘도가 감소하는 문제점이 발생한다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 플라즈마 디스플레이 패널의 보호층으로 사용되는 MgO 박막에 불순물을 제거하여 플라즈마 디스플레이 패널의 방전 전압이 향상된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
또한, 본 발명은 플라즈마 디스플레이 패널의 방전구조와 전극구조를 개선하여 플라즈마 디스플레이 패널의 방전 효율이 향상된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널은 소정의 간격을 가지고 합착되는 전면 기판과 후면 기판으로 이루어지며 전면 기판에 형성되며, 서로 마주보는 일측에 소정의 홈이 형성되는 투명 전극을 포함하는 스캔 전극과 서스테인 전극 상에 형성되는 유전체층 상에 형성되며, 표면상에 불순물흡착 방지막이 형성되는 보호층 및 전면기판과 후면기판 사이에 델타(△)타입으로 방전셀을 구획하는 격벽을 포함하는 것을 특징으로 한다.
또한, 불순물흡착 방지막은 중수소(D2)를 포함하는 것을 특징으로 한다.
또한, 불순물흡착 방지막은 헬륨(He), 질소(N2), 암모니아(NH3) 또는 아산화질소(N2O) 중 적어도 하나를 이용하여 형성하는 것을 특징으로 한다.
또한, 스캔 전극의 투명전극 일측에 형성되는 소정의 홈은 서스테인 전극의 투명전극 일측에 형성되는 소정의 홈과 대응하는 것을 특징으로 한다.
또한, 스캔 전극의 투명전극 일측에 형성된 홈과 서스테인 전극의 투명전극 일측에 형성된 홈 간의 최장 간격이 100㎛ 이상인 것을 특징으로 한다.
또한, 스캔 전극의 투명전극 일측에 형성된 홈과 서스테인 전극의 투명전극 일측에 형성된 홈 간의 최단 간격이 60㎛ 이상 80㎛ 이하인 것을 특징으로 한다.
또한, 소정의 홈이 형성되는 투명 전극의 일측의 폭과 소정의 홈이 형성되지 아니한 투명 전극의 타측의 폭은 서로 동일한 것을 특징으로 한다.
또한, 소정의 홈이 형성되는 투명 전극 일측의 폭은 소정의 홈이 형성되지 아니한 투명 전극 타측의 폭보다 넓은 것을 특징으로 한다.
또한,스캔 전극과 서스테인 전극 일측의 소정의 홈은 서로 형상을 달리하는 것을 특징으로 한다.
또한, 스캔 전극과 서스테인 전극 일측의 소정의 홈은 서로 형상이 동일한 것을 특징으로 한다.
또한, 소정의 홈은 스캔 전극 및 서스테인 전극의 일측 가운데 부분에 형성하는 것을 특징으로 한다.
또한, 버스전극은 격벽 상에 형성되며 격벽의 폭과 같거나 작은 것을 특징으 로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 보다 상세히 설명하고자 한다.
도 2를 살펴보면, 본 발명이 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널(200)은 화상이 디스플레이되는 표시 면인 전면 기판(201)에 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 패널(200) 및 배면을 이루는 후면 기판(211) 상에 전술한 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차되도록 복수의 어드레스 전극(213, X)이 배열된 후면 패널(210)이 일정거리를 사이에 두고 평행하게 결합된다.
전면 패널(200)은 하나의 방전 공간, 즉 방전 셀에서 상호 방전시키고 방전 셀의 발광을 유지하기 위한 스캔 전극(202, Y) 및 서스테인 전극(203, Z), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(202, Y) 및 서스테인 전극(203, Z)이 포함된다. 스캔 전극(202, Y) 및 서스테인 전극(203, Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(204)에 의해 덮여지고, 상부 유전체층(204) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(205)이 형성된다.
보호층(205)의 표면상에 불순물흡착 방지막이 형성된다. 보호층(205)은 상온에서 열역학적으로 불안정한 상태에 놓인다. 따라서 주변의 수분(H2O)이나 이산화탄 소(CO2)와 같은 물질들을 흡착하여 안정한 레벨로 가려는 경향이 있다. 보호층(205)이 수분(H2O)이나 이산화탄소(CO2)등 불순물과 결합 되기 전에 중수소(D2)가스를 플러싱(Flushing)을 해준다. 플러싱을 통해 흘러들어가는 중수소(D2)가스는 보호층의 가장 불안정한 부분에 흡착이 된다. 중수소(D2)가 보호층에 결합됨에 따라 수분(H2O)이나 이산화탄소(CO2)와 같은 물질들의 흡착을 방지할 수 있다. 또한, 중수소(D2)가 보호층에 흡수됨에 따라 보호층 밴드갭내에 불순물흡착 방지막(206)이 형성되고, 그에 따라 이차전자 방출이 좀 더 원활히 이루질 수 있다. 따라서 방전 전압이 낮아질 수 있다.
보호층은 중수소(D2), 헬륨(He), 질소(N2), 암모니아(NH3) 또는 아산화질소(N2O) 등의 가스로 플러싱하여 불순물흡착 방지막(206)이 형성된다.
후면 패널(210)은 복수개의 방전 공간 즉, 방전셀을 구획시키기 위한 델타 타입(웰 타입)의 격벽(212)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(213, X)이 격벽(212)에 대해 평행하게 배치된다. 후면 패널(210)의 상측면에는 어드레스 방전 시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(214)가 도포된다. 어드레스 전극(213, X)과 형광체(214) 사이에는 어드레스 전극(213, X)을 보호하기 위한 하부 유전체 층(215)이 형성된다.
도 2에서는 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로서, 본 발명이 도 2의 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 도 2에서는 플라즈마 디스플레이 패널에는 스캔 전극(202, Y), 서스테인 전극(203, Z), 어드레스 전극(213, X)이 형성된 것을 도시하고 있지만, 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널의 전극은 스캔 전극(202, Y), 서스테인 전극(203, Z), 어드레스 전극(213, X) 중 하나 이상이 생략될 수도 있는 것이다.
또한, 도 2에서는 전술한 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 각각 투명 전극(a)과 버스 전극(b)으로 이루어지는 것만을 도시하고 있지만, 이와는 다르게 스캔 전극(202, Y)과 서스테인 전극(203, Z) 중 하나 이상은 버스 전극(b)만으로 이루어지는 것도 가능한 것이다.
또한, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 전면 패널(200)에 포함되고, 어드레스 전극(213, X)은 후면 패널(210)에 포함되는 것만을 도시하고 설명하고 있지만, 전면 패널(200)에 모든 전극들이 형성되거나 또는 스캔 전극(202, Y), 서스테인 전극(203, Z), 어드레스 전극(213, X) 중 적어도 어느 하나의 전극이 격벽(212) 상에 형성되는 것도 가능한 것이다.
이러한 도 2의 설명을 종합하면, 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널은 구동 전압을 공급하기 위한 복수의 전극이 형성된 것이고, 그 이외의 조건은 무방한 것이다.
도 3은 본 발명의 일실시예에 따른 방전셀 구조를 유효영역에 나타낸 도면이다.
도 3에 도시한 바와 같이, 본 발명의 일실시예에 따른 전면기판(201)과 후면기판(211)은 합착되어 패널을 형성한다. 전면기판(201)과 후면기판(211)이 합착되는 부분은 유효 영역(230)과 비유효 영역으로 구분된다. 유효 영역(230)은 전면기판(201)에 형성된 스캔 전극 및 서스테인 전극(미도시)과 후면기판(211)에 형성된 어드레스 전극(미도시)이 서로 교차 되는 위치에 격벽으로 구획된 방전셀(216)이 형성되는 영역이다. 비유효 영역은 방전셀(216)이 형성되어 있으나 화상에는 관여하지 아니하고 패널의 완충작용 및 유효영역(230)을 보호하는 기능을 하는 영역이다.
이러한 유효 영역(230)은 발광영역과 비발광영역으로 구분된다. 발광영역은 화상을 나타내기 위해 하나의 방전셀(216)에서 전극간의 방전에 의해 빛이 발생되는 영역이다. 그러므로 방전셀(216)이 많이 있으면 상대적으로 많은 빛이 발생되어 플라즈마 디스플레이 패널 전체 휘도가 상승한다. 비발광영역은 빛이 발생되지 아니하는 영역이다. 따라서 비발광영역이 넓을수록 플라즈마 디스플레이 패널 전체 휘도가 감소한다.
본 발명의 일실시예에서는 방전셀(216)을 구획하는 여러 타입의 격벽구조 중 일정한 유효 영역(230)안에 발광영역이 넓게 형성되는 델타 타입으로 방전셀(216)을 형성하였으나 여기에 한정되는 것은 아니다. 이러한 플라즈마 디스플레이 패널 구조의 제조 방법은 다음 도 4와 같다.
도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널 제조 방법을 나타낸 도면이다.
도 4에 도시된 바와 같이, (a) 단계에서는 전면 기판(201)에 유지전극쌍인 스캔 전극(202) 및 서스테인 전극(203)을 형성한다.
스캔 전극(202) 및 서스테인 전극(203)은 투명전극(a)과 버스전극(b)으로 형성되며, 스캔 전극(202) 및 서스테인 전극(203) 형성 방법의 일례를 살펴보면, 산화 인듐과 산화주석으로 이루어진 ITO(Indium Tin Oxide) 물질로 형성된 투명 전극의 상부에 드라이 필름을 라미네이팅하여 소정의 패턴이 형성된 포토 마스크(Photo Mask)의 패턴으로 노광한 후, 현상 및 에칭 공정을 거쳐 스캔 전극(202)의 투명전극(a)과 서스테인 전극(203)의 투명전극(a)을 형성한다.
스캔 전극(202)의 투명전극(a)과 서스테인 전극(203)의 투명전극(a) 상부에 버스전극(b)을 각각 형성하게 되는데 그 형성 방법의 일례를 살펴보면, 감광성 은(Ag)페이스트를 스크린 인쇄(Screen-Printing)방식으로 인쇄한 후, 전술한 투명전극(a) 형성 방법과 마찬가지로 노광 공정을 이용하여 버스전극(b)을 형성한다. 그 후 550℃ 정도의 온도로 가열하여 소성함으로써 스캔 전극(202) 및 서스테인 전극(203)을 형성한다.
이후, (b) 단계에서, 스캔 전극(202) 및 서스테인 전극(203)이 형성된 전면 기판(201) 상부에 유전체층(204)을 형성한다.
이러한 유전체층(204) 형성 방법의 일례를 살펴보면, 유전체 유리 페이스트를 도포하여 건조한 후, 약 500℃ ~ 600℃의 온도로 소성하여 유전체층(204)을 형성한다.
이후, (c) 단계에서, 유전체층(204)의 표면상에 보호층(205)을 형성한다. 보 호층(105)은 플라즈마 디스플레이 패널의 방전 효율에 중요한 역할을 하는데, 내스퍼터링 방지 특성(Resistance to Sputtering)과 2차 전자 방출 특성이 우수한 산화마그네슘(MgO)으로 형성한다. 이와 같은 보호층(205)을 형성하는 방법으로 현재 많이 사용되고 있는 것은 전자빔 증착(E-Beam Evaporation)법, 스퍼터링(Sputtering)법, 이온 도금(Ion Plating)법 등이 있다.
마지막으로, (d) 단계에서, 보호층(205) 표면상에 불순물흡착 방지막(206)을 형성한다. 상기 불순물흡착 방지막(206)은 보호층(205) 상에 불순물이 흡착되는 것을 방지한다. 이와 같은 불순물흡착 방지막(206)은 중수소(D2), 헬륨(He), 질소(N2), 암모니아(NH3), 또는 아산화질소(N2O) 가스를 증착시킴으로써 형성된다.
이와 같은 플라즈마 디스플레이 패널 제조 방법의 전극 구조는 다음 도 5와 같다.
도 5는 본 발명의 일실시예에 따른 방전셀에 위치한 전극 구조를 나타낸 도면이다.
도 5에 도시한 바와 같이, 델타 타입으로 구획된 방전셀(216) 내부에 전면기판(미도시)에 형성된 스캔 전극(202)과 서스테인 전극(203)이 위치된다. 스캔 전극(202) 및 서스테인 전극(203)은 투명전극(a)과 버스전극(b)으로 형성된다. 스캔 전극(202)의 투명전극(a) 또는 서스테인 전극(203)의 투명전극(a)은 서로 마주보는 스캔 전극(202) 및 서스테인 전극(203)의 투명전극(a) 일측에 소정의 홈이 형성된다.
투명전극(a)에 소정의 홈이 형성된 이유는 방전셀(216) 내부에 위치하는 스캔 전극(202)과 서스테인 전극(203)간의 간격이 좁으면 전하들간의 이동거리가 충분하지 않아 방전 효율이 감소한다. 전극 간의 간격을 넓게 하여 전하들간의 이동거리를 충분히 길게 하여 방전 효율을 증가하는 방법은 여러 가지가 있는데 그 중에서 방전셀(216) 크기 자체를 크게 하여 전극 간의 간격을 넓히게 되면 방전셀(216)이 줄어들어 플라즈마 디스플레이 패널의 해상도가 저하된다. 또한, 방전셀(216) 크기를 그대로 두고 전극의 간격 전체를 늘리면 방전개시가 잘 일어나지 않아 오작동이 발생한다. 그러므로, 방전셀(216) 내부의 투명전극(a) 일측에 홈이 형성되면 방전셀(216) 크기를 변화하지 않고도 방전 효율이 증가되고 방전도 잘 일어난다.
또한, 스캔 전극(202)의 투명전극(a)에 형성되는 소정의 홈과 서스테인 전극(203)의 투명전극(a) 일측에 형성되는 소정의 홈은 서로 대응된다. 이는 전극의 간격을 효율적으로 넓게 하기 위해서이다. 만약 스캔 전극(202)의 투명전극(a) 일측에 형성되는 소정의 홈이 서스테인 전극(203)의 투명전극(a) 일측에 형성되는 소정의 홈과 대응되지 않게 되면 전극 간격이 충분히 넓어지지 않아 방전 효율이 감소한다.
이와 같은, 소정의 홈은 투명전극(a) 일측의 양 옆쪽 부분에 형성될수록 불안정한 방전이 되어 오작동이 발생할 확률이 높아진다. 따라서 소정의 홈은 투명전극(a) 일측의 가운데 부분에 형성되어야 안정적인 방전이 된다. 그러므로 소정의 홈은 스캔 전극(202) 및 서스테인 전극(203)의 투명전극(a) 일측의 가운데 형성되 는 것이 가장 바람직하다. 이러한 소정의 홈이 형성되어 전극간의 간격에 대한 자세한 설명은 다음 도 6과 같다.
도 6은 본 발명의 일실시예에 따른 방전셀에 위치한 전극 간의 간격을 나타낸 도면이다.
본 발명의 방전셀에 위치한 전극구조에 대해서는 도 5에서 충분히 설명하였으므로 여기서는 생략하고 전극의 간격에 대해 설명하기로 한다. 도 6에 도시한 바와 같이, 소정의 홈이 형성되어 있는 스캔 전극(202) 및 서스테인 전극(203)의 투명전극(a) 일측 간의 간격(n)은 소정의 홈이 형성되어 있지 아니한 스캔 전극(202) 및 서스테인 전극(203)의 투명전극(a) 일측 간의 간격(m)보다 더 넓게 형성된다.
소정의 홈이 형성되어 있는 스캔 전극(202) 및 서스테인 전극(203)의 투명전극(a) 일측 간의 간격(n)이 100㎛ 이상으로 한다. 이는 투명전극(a) 일측 간의 간격(n)이 100㎛ 이상이 되어야 방전셀(216) 내부에 충진 되어 있는 전자와 이온들의 움직임이 좋아져 방전 효율이 증가한다.
또한, 소정의 홈이 형성되어 있지 아니한 스캔 전극(202) 및 서스테인 전극(203)의 투명전극(a) 일측 간의 간격(m)이 60㎛ 이상 80㎛ 이하로 한다. 이는 소정의 홈이 형성되어 있지 아니한 부분에서 방전이 시작되어 소정의 홈이 형성되어 있는 부분으로 방전이 이동되기 때문에 소정의 홈이 형성되어 있지 아니한 부분에서는 안정적으로 방전이 일어나야 한다. 이와 같은, 이유로 투명전극(a) 일측 간의 간격(m)은 60㎛ 이상 80㎛ 이하로 되는 것이 바람직하다. 이런 전극간의 간격뿐만 아니라 투명전극(a)의 폭에 대해 알아보면 다음 도 7과 같다.
도 7은 본 발명의 일실시예에 따른 투명 전극의 폭을 나타낸 도이다.
도 7에 도시한 바와 같이, 소정의 홈이 형성되는 투명 전극(a) 일측의 폭(k)은 소정의 홈이 형성되지 아니한 투명 전극(a) 타측의 폭(j)보다 넓다. 소정의 홈이 형성되는 투명 전극(a) 일측의 폭(k)은 방전이 시작되는 부분이므로 넓게 형성될수록 방전이 안정적이다. 따라서 소정의 홈이 형성되지 아니한 투명 전극(a) 타측은 방전이 시작되는 부분이 아니므로 투명 전극(a) 타측의 폭(j)이 좁게 형성된다. 투명 전극의 폭이 좁아지면 생산단가가 비싼 투명전극(a)이 적게 사용되어 플라즈마 디스플레이 패널의 생산단가가 낮아진다. 소정의 홈이 형성되는 투명 전극(a) 일측의 폭(k)은 넓고 소정의 홈이 형성되지 아니한 투명 전극(a) 타측의 폭(j)이 좁게 형성된 형상 중 가장 바람직한 형상은 T자형이다.
소정의 홈이 형성되는 투명 전극(a)의 일측의 폭(k)과 소정의 홈이 형성되지 아니한 투명 전극(a) 타측의 폭(j)이 서로 동일하면 투명전극(a) 제조가 간단해진다. 여기에서의 투명전극의 폭은 방전셀(216) 내부에 위치하여 방전셀(216) 중심부로 돌출된 투명전극(a)의 가로의 폭을 나타낸 것이다. 지금까지는 스캔 전극(202) 및 서스테인 전극(203)의 투명전극(a)에 대해 설명하였으나 다음 도 8에서는 스캔 전극(202) 및 서스테인 전극(203)의 버스전극(b)에 대해 설명하기로 한다.
도 8은 본 발명의 일실시예에 따른 스캔 전극 및 서스테인 전극의 버스전극을 나타낸 도이다.
도 8에 도시한 바와 같이, 델타 타입의 방전셀(216)은 일정한 영역에 많은 방전셀(216)이 형성되어 발광영역(미도시)은 넓어지고 비발광영역(미도시)은 좁게 된다. 따라서 종래에 비발광영역에만 형성되었던 버스전극(b)이 델타 타입의 방전셀(216)에서는 비발광영역 뿐만 아니라 발광영역에도 형성된다. 버스전극(b)은 금속물질로 형성되어 있기 때문에 발광영역에 형성이 되면 플라즈마 디스플레이 패널의 전체 휘도가 감소한다. 이에 따라, 버스전극(b)을 후면패널에 형성된 격벽(212)을 따라 형성하고 버스 전극(b)의 폭은 격벽(212) 상층부의 폭과 작거나 같게 형성한다. 델타 타입의 방전셀(216)에서 격벽(212)구조는 비발광영역이기 때문에 버스전극(b)이 비발광영역에만 형성되므로 플라즈마 디스플레이 패널의 전체 휘도가 증가한다.
지금까지 델타 타입으로 방전셀(216)의 구조를 개선하고 전극 간의 간격을 넓게 하여 롱 갭 전극구조에 대해 설명하였다. 다음 도 9는 본 발명에 따른 전극 구조의 다양한 실시예들을 나타낸 도면이다.
도 9에 나타난 다양한 실시예들은 소정의 홈이 형성되는 투명 전극의 일측의 폭과 소정의 홈이 형성되지 아니한 투명 전극 타측의 폭이 서로 동일한 것을 나타낸 도면이다.
먼저, 도 9에 나타난 (a)와(b)를 살펴보면 델타구조의 방전셀에서 스캔 전극 또는 서스테인 전극의 투명전극 일측에 소정의 홈이 형성된다. 이와 같이 어느 한쪽의 투명전극이 형성될 경우에는 소정의 홈이 두 배 이상의 크기로 형성된다. 또한, 도 9의(a)와(b)는 (a)와(b)에 나타난 형상뿐만 아니라 도 9의(c)내지(h)의 형상으로도 나타낼 수 있다.
도 9의(c)내지(h)와 같이, 스캔 전극 및 서스테인 전극의 투명전극 일측에 형성되는 소정의 홈의 형상은 다양한 형상으로 나타날 수도 있다. 이러한 소정의 홈의 형상은 스캔 전극과 서스테인 전극에 동일한 형상으로 나타난다. 이와 같이, 방전셀 내부에 위치하는 소정의 홈 형상이 동일하면 균일한 방전이 이루어지며 투명전극 제조가 간단해진다.
도 9의(i)와 같이, 소정의 홈의 형상이 스캔 전극 및 서스테인 전극의 투명전극 일측에 형성될 때 서로 다른 형상으로 형성된다. 도 9에서는 방전셀 내부에 위치하는 서로 다른 형상의 소정의 홈을 9의(i) 한가지 경우만 나타냈는데 이에 한정되지 아니하고 도 9의(c)내지(h)의 형상들을 조합하면 더 많은 본 발명의 실시예들로 나타낼 수 있다. 이와 같이, 방전셀 내부에 위치하는 소정의 홈이 서로 다른 형상을 가지면 스캔 전극 및 서스테인 전극의 투명전극 면적을 조절함에 따라 펄스 인가시 방전의 정도를 조절할 수 있다.
도 9는 스캔 전극과 서스테인 전극의 투명전극이 일정한 폭을 지닌 실시예에 대해 설명하였다. 다음 도 10은 본 발명에 따른 전극 구조의 다른 다양한 실시예들을 나타낸다.
도 10에 나타난 다른 다양한 실시예들은 소정의 홈이 형성되는 투명 전극 일측의 폭은 소정의 홈이 형성되지 아니한 투명 전극 타측의 폭보다 넓게 나타낸 도면이다.
이러한 실시예들의 설명은 도 7 및 도 9를 통해 충분히 설명하였고 여기서는 중복된 설명이므로 생략하기로 한다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 보호층 표면상에 불순물흡착 방지막을 형성함으로써, 플라즈마 디스플레이 패널의 방전 전압이 낮아지는 효과가 있다.
또한, 본 발명의 플라즈마 디스플레이 패널의 구조를 개선함으로써, 플라즈마 디스플레이 패널의 소비전력이 감소하고, 휘도가 상승하여 플라즈마 디스플레이 패널의 방전 효율이 증가하는 효과가 있다.

Claims (12)

  1. 소정의 간격을 가지고 합착되는 전면 기판과 후면 기판;
    상기 전면 기판에 형성되며, 서로 마주보는 일측에 소정의 홈이 형성되는 투명 전극을 포함하는 스캔 전극과 서스테인 전극;
    상기 스캔 전극과 서스테인 전극 상에 형성되는 유전체층;
    상기 유전체층 상에 형성되며, 표면상에 불순물흡착 방지막이 형성되는 보호층; 및
    상기 전면기판과 상기 후면기판 사이에 델타(△)타입으로 상기 방전셀을 구획하는 격벽
    을 포함하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 불순물흡착 방지막은 중수소(D2)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 불순물흡착 방지막은 헬륨(He), 질소(N2), 암모니아(NH3) 또는 아산화질소(N2O) 중 적어도 하나를 이용하여 형성하는 것을 특징으로 하는 플라즈마 디스 플레이 패널.
  4. 제 1 항에 있어서,
    상기 스캔 전극의 투명전극 일측에 형성되는 상기 소정의 홈은 상기 서스테인 전극의 투명전극 일측에 형성되는 상기 소정의 홈과 대응하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 스캔 전극 및 상기 서스테인 전극은 각각 버스 전극 및 투명 전극을 포함하며,
    상기 스캔 전극의 투명전극 일측에 형성되는 상기 소정의 홈은 상기 서스테인 전극의 투명전극 일측에 형성되는 상기 소정의 홈과 대응하며,
    상기 스캔 전극의 투명전극 일측에 형성된 홈과 상기 서스테인 전극의 투명전극 일측에 형성된 홈 간의 최장 간격이 100㎛ 이상이며 상기 스캔 전극의 버스 전극 및 상기 서스테인 전극의 버스 전극 사이의 간격보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 4 항에 있어서,
    상기 스캔 전극의 투명전극 일측에 형성된 홈과 상기 서스테인 전극의 투명전극 일측에 형성된 홈 간의 최단 간격이 60㎛ 이상 80㎛ 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서
    상기 소정의 홈이 형성되는 상기 투명 전극의 일측의 폭과 상기 소정의 홈이 형성되지 아니한 상기 투명 전극의 타측의 폭은 서로 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서
    상기 소정의 홈이 형성되는 상기 투명 전극 일측의 폭은 상기 소정의 홈이 형성되지 아니한 상기 투명 전극 타측의 폭보다 넓은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 스캔 전극과 서스테인 전극 일측의 상기 소정의 홈은 서로 형상을 달리하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 1 항에 있어서,
    상기 스캔 전극과 서스테인 전극 일측의 상기 소정의 홈은 서로 형상이 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제 1 항에 있어서,
    상기 소정의 홈은 상기 스캔 전극 및 서스테인 전극의 일측 가운데 부분에 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 1 항에 있어서,
    상기 스캔 전극 및 상기 서스테인 전극은 각각 버스 전극 및 투명 전극을 포함하며,
    상기 버스 전극은 상기 격벽 상에 형성되며,
    상기 버스 전극의 폭은 상기 격벽의 폭과 같거나 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020050125775A 2005-12-19 2005-12-19 플라즈마 디스플레이 패널 KR100747340B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050125775A KR100747340B1 (ko) 2005-12-19 2005-12-19 플라즈마 디스플레이 패널
CNA2006101491966A CN1949444A (zh) 2005-12-19 2006-11-22 等离子显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050125775A KR100747340B1 (ko) 2005-12-19 2005-12-19 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070065089A KR20070065089A (ko) 2007-06-22
KR100747340B1 true KR100747340B1 (ko) 2007-08-07

Family

ID=38018908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050125775A KR100747340B1 (ko) 2005-12-19 2005-12-19 플라즈마 디스플레이 패널

Country Status (2)

Country Link
KR (1) KR100747340B1 (ko)
CN (1) CN1949444A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000024809A (ko) * 1998-10-02 2000-05-06 구자홍 플라즈마 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000024809A (ko) * 1998-10-02 2000-05-06 구자홍 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
CN1949444A (zh) 2007-04-18
KR20070065089A (ko) 2007-06-22

Similar Documents

Publication Publication Date Title
KR101079438B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
JPH11233026A (ja) 互いに異なる厚さの誘電体層を有するプラズマディスプレイパネル
KR20030076214A (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
US20070120486A1 (en) Plasma display panel
JP2001052622A (ja) 平面型プラズマ放電表示装置
KR20000013193A (ko) 플라즈마 디스플레이 패널의 버스전극 형성방법
KR20010029933A (ko) 평면형 표시장치와 그 제조방법
JP2003338246A (ja) プラズマ表示装置およびその製造方法
KR100747340B1 (ko) 플라즈마 디스플레이 패널
JP2006222034A (ja) プラズマディスプレイパネル
KR100481322B1 (ko) 플라즈마디스플레이패널및제조방법
KR100820667B1 (ko) 플라즈마 디스플레이 패널
KR100189613B1 (ko) 플라즈마 표시패널
KR100562888B1 (ko) 플라즈마 표시패널의 제조방법
KR100726642B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100692836B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100298404B1 (ko) 플라즈마디스플레이패널
KR100697015B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
KR100728198B1 (ko) 플라즈마 디스플레이 패널
KR100269362B1 (ko) 최대격벽높이를갖는칼라플라즈마디스플레이패널
JP2006024490A (ja) プラズマディスプレイパネルとその製造方法
KR100692032B1 (ko) 플라즈마 디스플레이 패널
KR100747218B1 (ko) 플라즈마 디스플레이 패널
KR19990069151A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
JP2005093440A (ja) プラズマディスプレイパネル及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee