KR100746536B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100746536B1
KR100746536B1 KR1020000062573A KR20000062573A KR100746536B1 KR 100746536 B1 KR100746536 B1 KR 100746536B1 KR 1020000062573 A KR1020000062573 A KR 1020000062573A KR 20000062573 A KR20000062573 A KR 20000062573A KR 100746536 B1 KR100746536 B1 KR 100746536B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
signal
display
circuit
Prior art date
Application number
KR1020000062573A
Other languages
English (en)
Other versions
KR20010040165A (ko
Inventor
고무라신이찌
미까미요시로
사또히데오
호시노미노루
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010040165A publication Critical patent/KR20010040165A/ko
Application granted granted Critical
Publication of KR100746536B1 publication Critical patent/KR100746536B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

저소비 전력 또한 표시의 전환이 고속인 액정 표시 장치를 제공한다.
표시 데이터 유지 회로와 공통 전극과 표시 전극에 접속되어 표시 데이터 유지 회로에 유지된 전압에 따라 공통 전극과 표시 전극의 접속을 제어하는 스위칭 소자와, 표시 전극에 대향하여 설치되어 공통 전극의 전압에 대하여 진동하는 교류 전압이 인가되는 대향 전극을 포함하고, 스위칭 소자가 표시 전극과 공통 전극을 접속할 때 교류 전압이 액정층에 인가되어, 스위칭 소자가 표시 전극과 공통 전극의 접속을 개방할 때 액정층에 전압이 인가되지 않은 것을 이용하여 표시를 행하는 액정 표시 장치에 있어서, 대향 전극에 인가하는 교류 전압을 정지하고, 대향 전극의 전압과 표시 전극의 전압과 공통 전극의 전압을 실질적으로 같게 한 상태에서, 스위칭 소자를 표시 전극과 공통 전극을 접속하는 상태로부터 접속을 개방하는 상태로 변화시킨다.
표시부, 화소부, 게이트, 드레인, 소스, 표시 데이터 신호 샘플링 TFT, AND 회로

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명의 제1 실시예의 구성을 나타내는 블록도.
도 2는 도 1의 화소부의 회로 구성을 나타내는 도면.
도 3은 도 2에 도시한 화소의 마스크 패턴을 나타내는 도면.
도 4는 도 3에 도시한 화소의 단면도.
도 5는 본 발명의 제1 실시예의 구동 파형을 나타내는 도면.
도 6은 도 5의 구동 파형의 전압 레벨을 나타내는 도면.
도 7은 본 발명의 실시예와 비교예의 전압 파형을 나타내는 도면.
도 8은 본 발명의 제2 실시예의 구성을 나타내는 블록도.
도 9는 본 발명의 제2 실시예의 구동 파형을 나타내는 도면.
도 10은 본 발명의 제3 실시예의 구성을 나타내는 블록도.
도 11은 본 발명의 제3 실시예의 구동 파형을 나타내는 도면.
도 12는 본 발명의 제4 실시예의 구성을 나타내는 블록도.
도 13은 본 발명의 제4 실시예의 구동 파형을 나타내는 도면.
도 14는 본 발명의 제5 실시예의 구성을 나타내는 블록도.
도 15는 본 발명의 제5 실시예의 구동 파형을 나타내는 도면.
도 16은 본 발명의 제6 실시예의 주사선 선택 회로의 블록도.
도 17은 본 발명의 제6 실시예의 구동 파형을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 표시부
2 : 화소부
51 : 게이트 절연막
52 : 게이트 전극
101 : 표시 데이터 신호 샘플링 TFT
102 : OR 회로
104 : AND 회로
105 : 드레인 신호 샘플링 TFT
본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로, 특히 저소비 전력용의 TFT 액티브 매트릭스 액정 표시 장치 및 그 구동 방법에 관한 것이다.
종래의 액정 표시 장치로서, 예를 들면, 특개평10-133629호 공보에는 고정채인 표시 화상이 얻어지는 액정 표시 장치가 기재되어 있다. 또한, 특개평9-113876호 공보에는 대향 전극에 극성 반전 회로를 접속하고, 안정 동작과 저전력 손실을 도모하는 것이 기재되어 있다. 또한, 특개평7-104246호 공보에는 저소비 전력의 액티브 매트릭스식의 액정 구동 장치가 기재되어 있다.
여기서, 종래의 TFT 액티브 매트릭스 구동 방식에 관해서 이하에 설명한다.
TFT 액티브 매트릭스 액정 디스플레이를 구동할 때에는 선 순차 주사 방식이 채택되고 있고, 각 주사 전극에는 1프레임 시간마다 1회 주사 펄스가 인가된다. 1프레임 시간으로서는 1/60초 정도가 자주 이용되고, 이 펄스는 통상 패널의 상측으로부터 하측을 향해서 순차 타이밍을 변이시키면서 인가한다. 따라서, 화소 구성으로서 640×480도트의 액정 표시 장치에서는 1프레임 내에 480개의 게이트 배선을 주사하기 때문에, 주사 펄스의 시간 폭은 약 35㎲이다.
한편, 신호 전극에는 주사 펄스가 인가되는 1행분의 화소의 액정에 인가하는 액정 구동 전압을 주사 펄스에 동기하여 일제히 인가한다. 게이트 펄스를 인가된 선택 화소에서는 주사 전극에 접속된 TFT의 게이트 전극 전압이 높아지고, TFT가 온 상태로 된다. 이 때, 액정 구동 전압은 TFT의 소스, 드레인 사이를 경유하여 표시 전극에 인가되고, 표시 전극과, 대향 기판 상에 형성한 대향 전극 간에 형성된 액정 용량과, 화소에 배치한 부하 용량을 정합한 화소 용량을 충전한다. 이 동작을 반복함으로써, 패널 전면의 화소 용량에는 프레임 시간마다 반복하여 액정 인가 전압이 인가된다.
액정을 구동하기 위해서는 교류 전압이 필요하기 때문에, 프레임 시간마다 극성을 반전한 전압을 신호 전극에 인가한다. 그 결과, 표시하는 화상이 변화하지 않은 경우라도 패널을 구동하기 위한 전력이 많이 소비되지만, 주사, 신호 배선의 교차부 용량 또한, 배선과, 대향 기판 상 전면에 형성한 대향 전극 간의 액정의 용 량을 게이트의 선택 시간마다 충방전을 반복하기 위해 전력이 소비된다.
앞서 말한 과제를 해결하고, 저소비 전력의 액정 표시 장치를 실현하는 기술로서 특개평9-258168호 공보 기재의 기술이 있다. 특개평9-258168호 공보 기재의 액정 표시 장치는 기판의 복수의 주사 전극과 복수의 신호 전극에 의해 둘러싸인 화소 영역의 각각에 대응하는 주사 전극과 신호 전극에 접속되어, 주사 신호에 따라 신호 전극으로부터의 표시 데이터를 받아들여 유지하는 표시 데이터 유지 회로와, 표시 데이터 유지 회로에 접속되어 이 회로에 의해서 스위칭이 제어되는 스위칭 소자와, 스위칭 소자에 접속된 표시 전극을 갖는다. 표시 데이터 유지 회로에 의해서 유지된 데이터에 대응하여 표시 전극의 구동 전압을 변화시키고 화소의 표시를 제어한다.
표시 데이터 유지 회로는 게이트가 대응하는 주사 전극에 접속되어 드레인이 대응하는 신호선에 접속되는 샘플링 TFT와, 샘플링 TFT의 소스에 접속되는 샘플링 컨덴서를 갖는다. 또한, 스위칭 소자는 표시 데이터 유지 회로의 샘플링 TFT의 소스에 게이트가 접속되어 소스가 표시 전극에 접속되는 스위칭 TFT를 갖는다. 표시 데이터 유지 회로를 구성하는 샘플링 컨덴서 및 표시 전극에 접속되는 스위칭 TFT의 드레인은 공통 전극에 접속된다.
표시 데이터 유지 회로는 주사 전극을 선택하는 주사 신호에 동기하여 신호 전극으로부터 공급되는 표시 데이터 신호 전압을 샘플링 TFT를 통해 샘플링 컨덴서에 도입하고, 전압 정보로서 화소의 표시 데이터를 유지한다. 화소의 명암을 제어하는 액정 구동 전압은 표시 전극과 대향 전극 간에 삽입된 액정에 인가되는 교류 전압에 의해 결정된다. 스위칭 TFT가 온 상태일 때는 대향 전극에 액정 구동 전원 전압을 인가하면 액정에 인가되지만, 오프 상태에 있으면 액정에는 인가되지 않는다. 이상의 구성으로 함으로써, 각 화소의 액정 인가 전압은 화소 내의 표시 데이터 신호 전압에 의해 제어된다.
이 때, 표시 데이터 유지 회로는 표시 데이터 신호 전압인 샘플링 컨덴서의 양단의 전압이 스위칭 TFT의 누설 등에 의해, 스위칭 TFT의 임계치 전압 이하로 방전할 때까지, 표시 데이터를 계속해서 유지할 수 있다. 이러한 방전동안의 시간은 스위칭 TFT의 누설 전류치와 샘플링 컨덴서의 용량에 의해 결정되지만, 통상 TFT의 누설 전류치는 매우 작고, 프레임 시간의 대표치인 16.6㎳보다 충분히 길다. 더구나, 액정 구동 전압은 대향 전극으로부터 전화소에 일제히 인가할 수 있기 때문에, 표시 내용이 변화하지 않은 화소는 일단 표시 데이터 신호 전압을 변화시키고, 스위칭 TFT를 온 또는 오프하면, 액정 구동 전압만을 인가함으로써 표시를 유지하는 것이 가능해진다. 주사 신호 및, 표시 데이터 신호 전압은 표시 내용을 재기입하는 경우에만 인가하면 좋고, 따라서 패널 내부에서의 소비 전력을 저감하면서 양호한 표시를 얻을 수 있다.
그러나 앞서 말한 기술에서는 표시 내용이 변화했을 때의 화상의 재기입에 시간이 걸린다고 하는 과제가 있다.
표시 내용의 변화에 따라 샘플링 컨덴서의 양단의 전압이 변화하고, 이에 따라 스위칭 TFT의 상태가 변화한다. 이 때, 스위칭 TFT의 상태가 오프로부터 온으로 변화한 경우 표시 전극의 전압은 바로 공통 전극의 전압과 동일하게 되기 때문 에, 액정에 전압이 인가되어 원하는 표시로 된다. 그런데, 스위칭 TFT의 상태가 온으로부터 오프로 변화한 경우 표시 전극과 대향 전극 간의 전압을 유지한 채로 표시 전극은 부유(floating)로 되기 때문에, 표시 전극과 대향 전극 간의 액정에는 직류 전압이 인가되고, 원하는 표시가 얻어지지 않는다. 이 직류 전압은 액정의 누설에 의해서 감소해 가지만, 감소의 시상수는 길고, 표시가 완전히 전환하기까지는 시간이 걸린다.
또한, TFT의 누설 전류는 매우 작으면서도 0은 아니고, 샘플링 컨덴서에 저장한 전압을 장기간 유지할 수는 없다. 그 때문에, 현실에서는 표시 내용이 변화하지 않더라도 누설에 의해서 감소한 전압을 때때로 보충할 필요가 있다. 즉, 덧씌우기가 필요하다. 이러한 덧씌우기를 할 때에는 샘플링 컨덴서의 전압은 보충에 의해서 변화하지만, 이 변화가 스위칭 TFT의 상태에 영향을 미치면 화상이 변화하여 바람직하지 못하다. 즉, 스위칭 TFT의 상태를 변화시키지 않고, 샘플링 컨덴서의 전압을 덧씌우기할 필요가 있다.
덧씌우기에서는 통상 주사 전극에 펄스 신호를 인가하고, 신호 전극에는 1행분의 화소의 표시에 대응한 전압을 펄스 신호에 동기시켜 일제히 인가한다. 이 경우 신호 전극에 전압을 동기하여 출력하기 위해서 래치 회로가 필요하다. 폴리실리콘 등을 이용하여 신호 전극이나 주사 전극의 구동 회로를 액정 패널에 내장하는 경우 래치 회로를 생략하고 회로 규모를 작게 하는 것이 바람직하다. 이 경우 대응하는 행의 주사 전극의 전압을 샘플링 TFT의 임계치 이상으로 하고, 신호 전극의 전압을 그 행의 표시에 대응한 전압에 순차 재기입하여 간다. 그러나, 이 경우 이 하와 같은 오동작이 생긴다.
래치 회로를 이용하지 않은 방법으로 주사 전극의 전압이 샘플링 TFT의 임계치 이상으로 되었을 때, 신호 전극에는 전 행의 동일 열의 화소의 표시에 대응한 전압이 남아 있다. 따라서, 샘플링 컨덴서에 전 행의 동일 열의 화소에 대응한 데이터가 기입되는 일이 발생한다. 통상은 그 후 곧 원하는 데이터가 기입되기 때문에 문제는 없지만, 전 행의 동일 열의 표시 데이터가 온이고 기입하고 싶은 표시 데이터가 오프인 경우 오동작이 생긴다. 즉, 액정에 교류 전압이 인가된 상태에서 스위칭 TFT가 온으로부터 오프로 변화하기 때문에, 상술한 바와 같이 표시 전극과 대향 전극 간의 액정에는 직류 전압이 인가되고, 원하는 표시가 얻어지지 않는다.
또한, 앞서 말한 기술에서는 표시되는 화상에 의해서는 스위칭 TFT의 상태가 항상 오프인 경우도 발생할 수 있다. 예를 들면, 액정 표시 장치의 전원을 넣고 나서, 계속 스위칭 TFT의 상태가 오프인 화소의 화소 전극에는 전원을 넣었을 때 생기는 불필요한 직류 전압이 인가된 채로 남는다. 또한, 구동시에 있어서도 화소 전극이 항상 부유 상태로 있으며 전압이 불안정하고 바람직하지 못하다.
이상과 같은 문제는 화소 전극을 부유로 하여 표시하는 기술 특유의 과제이고, 특개평10-133629호 공보, 특개평9-113876호 공보, 특개평7-104246호 공보 등에 기재한 스위칭 소자를 채택하고 있지 않은 방식의 종래의 기술에는 이러한 과제는 존재하지 않는다.
본 발명의 목적은 화소 전극을 부유로 하여 표시하는 방식에 있어서 저소비 전력 또한 표시의 전환이 고속인 액정 표시 장치 및 그 구동 방법을 제공하는 것에 있다.
또한 본 발명의 다른 목적은 화소 전극을 부유로 하여 표시하는 방식에 있어서 간단한 회로 구성으로 스위칭 TFT의 상태가 온으로부터 오프로 천이할 때 액정에 직류 전압이 인가되는 것을 막아서, 저소비 전력 또한 표시의 전환이 고속인 액정 표시 장치를 제공하는 것에 있다.
또한 본 발명의 다른 목적은 화소 전극을 부유로 하여 표시하는 방식에 있어서 스위칭 TFT의 상태가 항상 오프인 화소의 액정에 직류 전압이 인가되는 것을 막아서, 저소비 전력 또한 표시가 안정된 액정 표시 장치를 제공하는 것에 있다.
본 발명의 특징은 표시 데이터 유지 회로와 공통 전극과 표시 전극에 접속되어 표시 데이터 유지 회로에 유지된 전압에 따라 공통 전극과 표시 전극의 접속을 제어하는 스위칭 소자와, 표시 전극에 대향하여 설치되어 공통 전극의 전압에 대하여 진동하는 교류 전압이 인가되는 대향 전극을 포함하고, 스위칭 소자가 표시 전극과 공통 전극을 접속할 때 교류 전압이 액정층에 인가되어 스위칭 소자가 표시 전극과 상기 공통 전극의 접속을 개방할 때 상기 액정층에 전압이 인가되지 않은 것을 이용하여 표시를 행하는 액정 표시 장치에 있어서, 상기 대향 전극에 인가하는 교류 전압을 정지하고, 상기 대향 전극의 전압과 상기 표시 전극의 전압과 상기 공통 전극의 전압을 실질적으로 같게 한 상태에서, 상기 스위칭 소자를 상기 표시 전극과 상기 공통 전극을 접속하는 상태로부터 상기 접속을 개방하는 상태로 변화시키는 것에 있다.
본 발명의 액정 표시 장치에 따르면, 기판의 복수의 주사 전극과 복수의 신호 전극에 의해 둘러싸인 화소 영역 각각에 대응하는 주사 전극과 신호 전극과 접속되고, 주사 신호에 따라 신호 전극으로부터의 표시 데이터를 받아들여 유지하는 표시 데이터 유지 회로와, 표시 데이터 유지 회로에 접속되어 이 회로에 의해서 스위칭이 제어되는 스위칭 소자와, 스위칭 소자에 접속된 표시 전극을 포함한다. 표시 데이터 유지 회로에 의해서 유지된 데이터에 대응하여 표시 전극의 전압을 변화시켜 화소의 표시를 제어한다.
표시 데이터 유지 회로는 게이트가 대응하는 주사 전극에 접속되어 드레인이 대응하는 신호 전극에 접속되는 샘플링 TFT와, 샘플링 TFT의 소스에 접속되는 샘플링 컨덴서를 포함한다. 또한, 스위칭 소자는 표시 데이터 유지 회로의 샘플링 TFT의 소스에 게이트가 접속되어 소스가 상기 표시 전극에 접속되는 스위칭 TFT을 포함한다. 표시 데이터 유지 회로를 구성하는 샘플링 컨덴서 및 표시 전극에 접속되는 스위칭 TFT는 공통 전극에 접속된다.
표시 데이터 유지 회로는 대응하는 신호 전극으로부터 공급되는 표시 데이터 신호 전압을 대응하는 주사 전극의 전압을 샘플링 TFT의 임계치 이상으로 함으로써, 샘플링 컨덴서로 받아들여서 표시 데이터를 유지한다. 이 동작을 1행씩 주사하면서 반복하고, 전화소에 표시 데이터를 기입하여 가는 화소의 명암을 제어하는 액정 구동 전압은 표시 전극과 대향 전극 간에 삽입된 액정에 인가되는 교류 전압에 의해 결정된다. 스위칭 TFT가 온 상태일 때에는 대향 전극에 액정 구동 전압을 인가하면 액정에 인가되지만, 오프 상태에 있으면 액정에는 인가되지 않는다.
본 발명의 액정 표시 장치의 특징은 스위칭 TFT의 상태가 온으로부터 오프로 전환할 때에는 반드시 대향 전극의 전압과 표시 전극의 전압을 공통 전극의 전압과 실질적으로 같게 하는 것에 있다. 여기서, 스위칭 TFT의 상태가 온일 때, 표시 전극의 전압과 공통 전극의 전압은 같다. 따라서, 대향 전극의 전압을 표시 전극의 전압 및 공통 전극의 전압과 실질적으로 같게 하면, 이들 3자의 전압은 실질적으로 같게 된다. 또 3자의 전압이 실질적으로 같다는 것은 대향 전극의 전압을 표시 전극의 전압(및 공통 전극)의 전압과 일치시키는 경우뿐만 아니라, 액정층에 가해지는 전압 즉 대향 전극과 표시 전극(및 공통 전극) 간의 전압차를 임계치 이하로 하는 경우도 포함된다.
이와 같이 스위칭 TFT의 상태가 온으로부터 오프로 전환하는 시점에서, 대향 전극의 전압과 표시 전극의 전압을 공통 전극의 전압과 실질적으로 같게 함으로써, 스위칭 TFT의 상태가 온으로부터 오프로 전환하여 표시 전극이 부유로 되어도 표시 전극의 전압은 공통 전극의 전압과 동일하고, 상기 과제에서 진술한 바와 같이 액정에 직류 전압이 인가되지는 않는다.
표시가 전환한 경우, 대향 전극의 전압과 표시 전극의 전압을 공통 전극의 전압과 같게 하고, 액정에 전압이 인가되어 있지 않은 상태에서 데이터 유지 회로의 데이터를 재기입하도록 구동한다. 이것에 의해, 스위칭 TFT의 상태가 온으로부터 오프로 전환하여 표시 전극이 부유로 되더라도, 액정에 인가되는 전압은 0이고, 상기 과제에서 진술한 직류 전압이 액정에 인가되지는 않는다. 모든 데이터를 재기입한 후, 대향 전극에 교류 전압을 인가하면 스위칭 TFT가 온의 액정에는 교류 전압이 인가되고, 오프의 액정에는 전압은 인가되지 않고, 원하는 표시로 전환한다.
본 발명의 다른 방식의 액정 표시 장치에 따르면, 모든 화소 영역의 표시 전극의 전압을 동시에 공통 전극의 전압과 같게 한 후에 모든 스위칭 TFT를 오프로 하는 회로가 설치되어 있다. 표시가 전환한 때에는 모든 화소 영역의 표시 전극의 전압을 공통 전극의 전압에 같게 한 후에, 스위칭 TFT를 오프로 하고, 그 상태에서 표시 데이터 유지 회로에 저장된 데이터를 재기입한다. 이 경우 액정에 교류 전압을 인가한 채로 스위칭 TFT의 상태를 변화시키지만, 스위칭 TFT는 데이터를 재기입하기 전부터 전부 오프이고, 데이터의 재기록 중에 온으로부터 오프로 전환하는 것은 아니다. 즉, 스위칭 TFT가 온으로부터 오프로 전환할 때 발생하는 상기 과제는 생길 수 없다.
액정에 교류 전압을 인가한 상태에서 표시 데이터 유지 회로의 표시 데이터를 재기입할 때, 혹은 액정에 교류 전압을 인가한 상태에서 누설에 의해서 감소한 샘플링 컨덴서에 저장된 전압을 보충하기 위해서 동일 표시 데이터를 덧씌우기할 때, 전 행의 동일 열의 화소에 대응한 표시 데이터 신호 전압이 신호 전극에 남은 상태에서 주사 전극이 임계치 이상이 되면, 전 행의 동일 열의 화소에 대응한 데이터가 기입되는 일이 발생한다. 통상은 그 후 원하는 데이터가 기입되기 때문에 문제는 없지만, 전 행의 동일 열의 표시 데이터가 온이고, 기입하고 싶은 표시 데이터가 오프인 경우 상기 과제가 생긴다. 즉, 액정에 교류 전압이 인가된 상태에서 스위칭 TFT가 온으로부터 오프로 변화하기 때문에, 상기 과제에서 진술한 바와 같 이 액정에 직류 전압이 인가되어 원하는 표시가 얻어지지 않는다.
이 문제를 해결하기 위해서, 본 발명의 다른 방식의 액정 표시 장치에서는 신호 데이터 기입 회로에 래치 회로를 설치하고, 주사 전극의 전압과 신호 전극의 전압을 동기시키고 있다. 이것에 의해, 전 행의 데이터가 신호 전극에 남은 상태에서 주사 전극에 샘플링 TFT의 임계치 이상의 전압이 인가되지 않게 된다.
그러나, 래치 회로를 설치하는 것은 신호 데이터 기입 회로의 회로 규모를 크게 하기 때문에, 폴리실리콘 등을 이용하여 회로를 액정 패널에 내장하는 경우 적합하지 않다. 그 때문에, 본 발명에서는 래치 회로를 이용하지 않은 방법으로서, 1행 기입할 때마다 신호 전극의 전압을 오프의 표시 데이터 신호 전압에 리세트하는 방식을 제공한다. 이것에 의해, 주사 전극의 전압이 샘플링 TFT의 임계치 이상으로 되었을 때 모든 신호 전극의 전압은 오프의 표시 신호 전압이기 때문에, 그 행의 모든 스위칭 TFT는 오프로 된다. 이 때, 원래의 상태가 온인 경우 온으로부터 오프로의 변화가 발생하여 상기 과제가 생기지만, 그 후 곧 원래의 온이 기입되기 때문에, 직류가 인가되는 것은 한순간으로 문제는 되지 않는다.
또한, 래치 회로를 설치하지 않고서 이 문제를 해결하는 다른 방식으로서, 본 발명의 다른 특징에 의하면 모든 신호 전극에 원하는 표시 데이터 신호 전압을 기입한 후에, 주사 전극의 전압을 샘플링 TFT의 임계치 이상으로 하는 구동 방식을 제공한다. 또한, 재기입, 덧씌우기시 모두 대향 전극의 전압을 공통 전극의 전압과 같게 하는 구동 방식에 의해서도 래치 회로를 설치하지 않고서 상기 문제는 해결할 수 있다.
본 발명의 액정 표시 장치에서는 표시 데이터 유지 회로의 표시 데이터를 재기입하는 기간 및 덧씌우기하는 기간을 짧게 할수록 소비 전력은 낮아진다. 그래서, 본 발명에서는 또한, 모든 화소에 대응하는 표시 데이터를 입력하는 대신에, 흑 표시 혹은 백 표시의 화소의 어드레스 데이터를 입력함으로써, 표시 데이터를 재기입하는 기간 및 덧씌우기하는 기간을 짧게 하는 액정 표시 장치를 제공한다.
또한 본 발명의 다른 방식의 액정 표시 장치에는 적어도 1행의 화소 영역의 표시 전극의 전압을 동시에 공통 전극의 전압과 같게 한 후에, 상기 적어도 1행의 화소 영역의 스위칭 TFT를 오프로 하는 회로가 설치되어 있다. 표시 데이터 유지 회로에 데이터를 기입할 때에는 상기 적어도 1행의 화소 영역의 표시 전극의 전압을 공통 전극의 전압과 같게 한 후에 스위칭 TFT를 오프로 하고, 그 상태에서 상기 적어도 1행의 화소 영역의 표시 데이터 유지 회로에 데이터를 기입한다. 이 경우 액정에 교류 전압을 인가한 채로 스위칭 TFT의 상태를 변화시키지만, 스위칭 TFT는 데이터를 재기입하기 전부터 전부 오프이고, 데이터의 재기록 중에 온으로부터 오프로 전환하지는 않는다. 즉, 스위칭 TFT가 온으로부터 오프로 전환할 때 발생하는 상기 과제는 생길 수 없다. 이상의 동작을 모든 행에 대하여 행하여 모든 화소 영역의 표시 데이터 유지 회로에 데이터를 기입한다. 이상과 같이 하여 액정 표시 장치를 구동함으로써, 모든 표시 전극은 해당하는 표시 데이터 유지 회로에 데이터를 기입할 때마다, 반드시 공통 전극과 도통되기 때문에 상기 기술의 스위칭 TFT가 항상 오프시에 생기는 직류 전압의 문제는 생기지 않는다.
이하, 도면을 이용하여 본 발명의 액정 표시 장치의 실시예를 자세히 설명한다.
(실시예 1)
도 1은 본 발명에 의한 액정 표시 장치의 제1 실시예의 블록도이고, 도 2는 도 1의 화소부의 회로 구성도이다. TFT 기판 상에 형성한 표시부(1)에는 화소부(2)가 N행×M열의 도트가 매트릭스형으로 배치되어 있다. 화소부(2)의 내부에는 주사 전극(3) 및 신호 전극(4)의 교차부에 샘플링 TFT(10)와 샘플링 컨덴서(11)로 이루어지는 표시 데이터 유지 회로(5)와, 스위칭 TFT(6)와, 표시에 이용하는 표시 전극(7)을 배치한다. 각 주사 전극은 주사선 선택 회로에, 신호 전극은 신호 데이터 기입 회로에 접속되어 있다.
신호 데이터 기입 회로는 클럭 신호(1)에 따라 출력하는 시프트 레지스터, 시프트 레지스터의 출력에 따라 표시 데이터 신호를 샘플링하는 표시 데이터 신호 샘플링 TFT(101), 표시 데이터 신호 샘플링 TFT(101)의 출력을 래치 신호에 동기하여 제i 열의 신호 전극에 전압 VD(i)를 출력하는 데이터 래치 회로로 이루어진다. 주사선 선택 회로는 클럭 신호(2)에 따라 제j 행의 주사 전극에 VG(j)를 출력하는 시프트 레지스터로 이루어진다.
공통 전극(8)은 행마다 공통으로 주사 전극(3)과 병행하여 배치되고, 또한 서로 접속하여 전화소를 공통으로 접속하고 있고, 공통 전극 구동 회로에 의해 전압 VCOM이 인가된다. 액정을 삽입하여 TFT 기판 상의 표시 전극(7)에 대향하여 설치한 대향 기판 상의 대향 전극(9)은 대향 전극 구동 회로에 의해 전압 VC가 인가된다. 이들의 회로를 TFT를 이용하여 TFT 기판 상에 일체 형성하는 것은 표시 장치의 소형화에 유효하지만, 개별로 LSI를 조합하여 구성하여도 좋다.
대향 기판 외에 도시하고 있지 않지만, 위상판 및 편광판을 배치하여 반사형 액정 표시 장치가 구성된다. 본 실시예에서 액정에 전압이 인가되어 있는 상태에서 흑 표시, 무인가의 상태에서 백 표시가 되도록 위상판으로서 λ/4 파장판을 이용하고, 위상판의 광학축과 편광판의 흡수축이 45°가 되도록 설정하였다.
도 2에 도시한 화소의 마스크 패턴을 도 3에, 도 3의 A-B 및 C-D의 단면도를 도 4에 도시한다. 이하에 이 TFT 기판을 형성하는 프로세스의 개략을 진술한다.
처음에 LPCVD법에 의해 비정질 실리콘막을 형성한 후, 레이저 어닐링에 의해 다결정화시키고, 그 후 패터닝함으로써 스위칭 TFT(6) 및 샘플링 TFT(10)의 섬형 실리콘(50)을 형성하고 있다. 다음에 게이트 절연막(51)으로서 이산화 실리콘막을 APCVD 법에 의해 형성하고, 계속해서 금속막을 LPCVD법에 의해 형성한다. 다음에 금속막과, 게이트 절연막(51)의 2층을 드라이 에칭법에 의해 패터닝하여 게이트 전극(52) 및 샘플링 용량의 하부 전극(53)을 형성한다.
다음에 이온 주입 법에 의해 인 이온 등의 도우펀트를 섬형 실리콘의 소스, 드레인 영역에 주입하고, 계속해서 열 처리에 의해 활성화시켜 저저항의 n형 Si로 변화시키고, 드레인 전극(54a) 및 소스 전극(54b)으로 한다. 다음에 TFT 보호막(55)으로서 이산화 실리콘막을 형성한 후, 제1 컨택트홀을 형성한다. 그 후, Cr 등의 금속막을 형성한 후 패터닝하고, 신호 전극(4), 샘플링 용량의 상부 전극(56), 접속부(57), 접속부(58)를 형성한다. 상기 컨택트홀을 통하여 신호 전 극(4)은 샘플링 TFT(10)의 드레인 전극(54a)과, 샘플링 용량의 상부 전극(56)은 샘플링 TFT(10)의 소스 전극(54b)과, 접속부(57)는 샘플링 용량의 하부 전극(53) 및 스위칭 TFT(6)의 드레인 전극(54a)과, 접속부(58)는 스위칭 TFT(6)의 소스 전극(54b)과 각각 접속된다.
또한, 감광성 유기막 등을 이용하여 절연층(61)을 형성한 후, 제2 컨택트홀을 형성한다. 절연층(61) 상에는 동일하게 감광성 유기막 등을 포토 리소그래피를 이용하여 패터닝한 후에 가열하는 등을 행하여 표면에 매끄러운 요철을 형성한 요철 형상층(62)을 형성하고, 그 위에 Al 등 반사율이 높은 금속막을 형성하고, 패터닝하여 표시 전극(7)으로 한다. 이상으로부터 TFT 기판은 완성된다.
이 제조 프로세스는 저온 p-SiTFT 프로세스이지만, 고온 p-SiTFT 프로세스를 이용하여도 좋고, 이동도가 우수한 TFT를 얻을 수 있고, TFT 사이즈를 소형으로 할 수 있고, 또한, 주변의 주사선 선택 회로 등을 TFT에 의해 내장화하는 것이 용이하게 되는 이점이 있다. 도 3의 마스크 패턴은 어느 것이나 샘플링 TFT(10)와 스위칭 TFT(6)는 코플래너 구조로 되어 있고, 샘플링 컨덴서(11)는 신호 전극(4)과 동일 층을 이용하여 형성한 상부 전극(56)과, 공통 전극(8)의 금속 배선층을 이용하여 형성한 하부 전극(53) 간에 TFT 보호막(55)을 통해 형성되어 있다.
도 3에 도시한 바와 같이 인접하는 표시 전극(7) 간에는 다른 부재가 존재하지 않는 구성으로 되어 있다. 유리 기판 상에 TFT를 형성하면 표시 전극간은 투명하고, 따라서 이 부분에 조사한 광은 반사되지 않는다. 이 부분에는 표시 전극이 없기 때문에, 원하는 전압은 인가되어 있지 않다. 따라서, 이 부분에 광을 반사하 는 부재가 있으면 불필요한 반사광 성분이 증가하고, 콘트라스트가 저하하지만, 도 3에 도시한 바와 같은 표시 전극의 배치로 함으로써, 불필요한 반사는 없고, 높은 콘트라스트비를 얻는 것이 가능하다.
다음에 도 5에 도시한 구동 파형 및 도 6에 도시한 전압 레벨을 이용하여, N행×M열의 화소로 이루어지는 본 발명에 의한 액정 표시 장치의 제1 실시예의 동작 원리에 관해서 설명한다. 여기서, i열, j행의 화소를 화소(i, j), 화소(i, j)의 샘플링 컨덴서에 기입하는 표시 데이터 신호 전압을 V(i, j)로 정의한다. 여기서, V(i, j)는 도 6에 도시한 전압 레벨 VDH나 VDL 중 어느 하나이다.
액정 표시 장치는 기입 기간, 유지 기간, 덧씌우기 기간의 3개의 기간에 의해 구동된다. 표시가 전환한 경우 기입 기간, 유지 기간, 덧씌우기 기간, 유지 기간, 덧씌우기 기간 …의 순으로 구동한다. 표시가 변하지 않은 경우 유지 기간, 덧씌우기 기간을 순서적으로 반복한다. 표시가 전환하였을 때에만, 기입 기간을 이용한다.
기입 기간 중, 대향 전극의 전압 VC는 공통 전극의 전압 VCOM과 같게 한다. 따라서, 표시 전극(7)의 전압 VS는 VS=VC=VCOM이 되고, 액정에는 전압은 인가되지 않는다(VC-VCOM=VLC=0).
클럭 신호(1)에 따라, 시프트 레지스터로부터는 신호 전극(4)을 순차 선택하는 신호가 출력된다. 표시 데이터 신호는 클럭 신호(1)에 동기하고 있고, i열째의 신호 전극이 선택되어 있을 때 표시 데이터 신호 V(i, j)가 출력된다. 따라서, 표시 데이터 신호 V(i, j)는 표시 데이터 신호 샘플링 TFT(101)에 의해서, 소정의 신호 전극에 대응한 데이터 래치 회로로 받아들여진다. M개의 신호 전극에 대응한 표시 데이터 신호가 받아들여진 후, 래치 신호에 동기하여 모든 신호 전극에 표시 데이터 신호 VD(i)=V(i, j)(i=1∼N)가 동시에 출력된다. 표시가 온인 화소(i’, j)에 접속된 신호 전극에는 VD(i’)=V(i’, j)=VDH가, 표시가 오프인 화소(i”, j)에 접속된 신호 전극에는 VD(i”)=V(i”, j)=VDL이 출력된다.
이 때, 주사선 선택 회로는 클럭 신호(2)에 따라, 표시 데이터 신호가 래치 회로로부터 출력되는 것과 동시에 대응하는 주사 전극을 선택하고, VG(j)=VGH를 출력한다(다른 주사 전극의 전압은 VGL이다). 즉, 주사 전극에 샘플링 컨덴서의 임계치 Vth 이상의 전압을 인가한다. 접속된 주사 전극의 전압 VG(j)가 VGH로 된 화소(i, j)의 샘플링 TFT(10)는 접속된 신호 전극(4)의 전압 VD(i)를 받아들이고, 샘플링 컨덴서(11)에 그 전압 VD(i)=V(i, j)를 유지한다. 이상의 동작을 주사 전극의 개수인 N회 반복하고, 모든 화소의 표시 데이터 유지 회로의 데이터가 재기입되어 기입 기간은 종료한다.
계속해서, 클럭 신호(1), 표시 데이터 신호, 래치 신호, 클럭 신호(2)는 동작을 정지하고(로우 레벨을 출력하고), 대향 전극에는 교류 전압 VC가 인가된다(유지 기간). 이 유지 기간 중 샘플링 컨덴서(11)에 유지된 전압 VM은 샘플링 TFT의 누설 등에 의해서 변동하지만, 표시가 온인 화소에 기입된 전압 VDH는 유지 기간 중을 통해서 스위칭 TFT(6)를 온으로 하는 데 필요한 전압 VMH 이상이고, 표시가 오프인 화소에 기입된 전압 VDL은 유지 기간 중을 통해서, 스위칭 TFT(6)를 오프로 하는 데 필요한 전압 VML 이하이도록 유지 기간의 길이가 설정되어 있다. 따라서, 유지 기간 중, 표시가 온인 화소의 스위칭 TFT(6)는 접속 상태(온 상태)이고, 표시가 오프인 화소의 스위칭 TFT(6)는 비접속 상태(오프 상태)이다. 따라서, 도 5에 도시한 바와 같이 표시가 온인 화소의 표시 전극(7)의 전압 VS(i, j)는 공통 전극의 전압 VCOM과 같고(실선), 표시가 오프인 화소의 VS(i, j)는 대향 전극(9)의 전압 VC와 같다(파선). 액정에 인가되는 전압 VLC(i, j)=VC-VS(i, j)이므로, 표시가 온인 화소의 액정에는 진폭 V0의 교류 전압이 인가되고(실선), 표시가 오프인 화소의 액정에는 전압은 인가되지 않는다(파선).
계속해서, 덧씌우기 기간에서는 누설에 의해서 변화한 샘플링 컨덴서(10)에 저장된 전압을 재차 기입하지만, 이 경우 표시가 변화하지 않기 때문에 대향 전극에는 유지 기간과 마찬가지로 교류 전압을 인가한다. 즉, VC가 교류 전압인 것을 제외하면 기입 기간과 동일 동작을 행한다. 기입 기간과 마찬가지로, 신호 전극에는 래치 회로로부터 주사 전극의 전압에 동기한 전압이 출력되고, 대응한 샘플링 TFT(10)에서 받아들여져 샘플링 컨덴서(11)에 저장된다. 이 때 샘플링 컨덴서(11)에 저장된 전압은 표시에 따라 VMH로부터 VDH 혹은 VML로부터 VDL로 변화하지만, 이 변화는 스위칭 컨덴서(6)의 상태에는 영향을 주지 않기 때문에, 액정에 인가되는 전압도 변화하지 않는다. 즉, 표시에는 영향을 미치지 않는다.
종래 기술에서는 신호 전극을 통해 화소에 기입되는 표시 데이터 신호 전압은 표시 전극에 기입되어 직접 액정에 인가되었지만, 본 발명으로서는 종래 기술과는 달리 표시 상태를 제어하기 위한 전압으로서 샘플링 컨덴서에 인가된다. 또한, 샘플링 컨덴서에 일단 기입된 후에, 덧씌우기 기간에서 주사 전극이 다시 선택될 때까지의 기간 중은 저장된 표시 데이터 신호 전압은 샘플링 TFT의 누설에 의해 서서히 변화하지만, 표시 품질은 스위칭 TFT의 임계치 전압을 초과하여 변화할 때까지 변화하지 않기 때문에, 유지 기간을 충분히 길게 취하는 것이 가능하다.
이상 진술한 바와 같이 본 실시예에서는 기입 기간 중, 대향 전극의 전압 VC를 공통 전극의 전압 VCOM과 같게 하고, 액정에 전압이 인가되지 않도록 함으로써, 빠르게 표시를 전환하는 것이 가능하다. 비교예로서 도 7에 대향 전극 VC에 교류 전압을 인가한 채로 표시를 전환한 경우의 액정에 인가되는 전압 파형과 본 실시예의 전압 파형을 나타낸다. 샘플링 컨덴서(11)에 저장한 전압 VM이 VDH로부터 VDL로 전환하였을 때, 즉, 표시가 온으로부터 오프로 전환한 때의 전압 파형이다.
비교예의 경우, 도 7 중에 등가 회로에서 도시한 바와 같이 액정에 교류 전압 VC를 인가하고 있는 상태에서 스위치가 개방된 것에 대응한다. 도 7에서는 스위치가 개방된 직후 VC는 -V0으로부터 +V0까지 2V 변화하고 있다. 이 때 회로는 개방이기 때문에, 액정에 인가되는 전압은 유지된다(VLC=VC-VS=-V0). 즉, 표시 전극(7)의 전압 VS는 VS=VC+V0=2V0으로 된다. 이 직류 전압은 액정의 유전률ε과 저항율 p로 정한 시상수 εp로 감쇠한다. 통상의 액정 재료의 유전률은 ε=10×ε0(ε0=8.854×10-12F/m, 진공의 유전률) 정도, 저항율은 p=1012Ω㎝ 정도이고, 시상수는 0.8854초 정도로 된다. 즉 표시의 전환에 1초 정도나 걸린다. 한편, 본 발명의 경우 기입 기간 직후부터 표시의 전환이 가능하다. 통상 모든 화소는 종래 방식의 1프레임 기간(16.6㎳) 이내에 재기입되기 때문에, 거의 순간적으로 화상은 전환한다.
이상과 같이 본 실시예를 이용함으로써, 저소비 전력 또한 표시의 전환이 고속인 액정 표시 장치를 실현할 수 있다.
또, 실시예에서는 표시가 온으로부터 오프로 전환하는 시점에서 대향 전극의 전압 VC 및 표시 전극의 전압 VS를 공통 전극의 전압 VCOM과 같게 하고 있지만, 이들 3자의 전압은 실질적으로 같으면 좋다. 환언하면, 액정층에 임계치 이상의 전압이 인가되지 않도록 하면 좋다. 이것은 이하의 실시예에서도 동일하다
제1 실시예를 이용하면, 640×480도트의 화소수의 경우 기입 기간은 16.6㎳로 매우 짧은 기간이고, 표시는 거의 순간적으로 전환한다. 단, 화소수가 증가함에 따라 기입 기간은 길어지고, 표시의 전환의 지연이 염려된다. 예를 들면, 4000×4000도트의 고정밀한 표시를 하는 경우 16.6㎳×(4000×4000)/(640×480) =0.9초 정도로 되고, 기입 기간은 매우 길어지고 전환한 화면이 나타나기까지 1초 가까이 걸린다. 클럭 신호의 주파수를 높게 하면 기입 기간을 짧게 할 수 있지만, 소비 전력은 클럭 신호의 주파수에 비례하여 증대하기 때문에, 저소비 전력 또한 고속 화면 전환을 실현하기에는 적합하지 않다.
(실시예 2)
이하에 나타내는 제2 실시예는 화소수가 증가한 경우라도, 저소비 전력을 유지하면서 전환한 화면을 고속으로 표시하는 것을 가능하게 하는 것이다. 도 8은 본 발명에 의한 액정 표시 장치의 제2 실시예의 블록도이다.
표시부(1)의 구성은 제1 실시예와 동일하다. 신호 데이터 기입 회로는 클럭 신호(1)에 따라 출력하는 시프트 레지스터, 시프트 레지스터의 출력과 리세트 신호(1)의 OR 신호를 출력하는 OR 회로(102), OR 회로(102)의 출력에 따라 표시 데이터 신호를 샘플링하고, 신호 전극에 출력하는 표시 데이터 샘플링 TFT(101)로 이루어진다. 주사선 선택 회로는 클럭 신호(2)에 따라 출력하는 시프트 레지스터, 시프트 레지스터의 출력과 리세트 신호(1)의 반전 신호의 AND 신호를 출력하는 AND 회로(104), AND 회로(104)의 출력과 리세트 신호(1)의 OR 신호를 출력하는 OR 회로(103)로 이루어진다.
공통 전극(8)은 행마다 공통으로 주사 전극(3)과 병행하여 배치되고, 또한 서로 접속하여 전화소를 공통으로 접속하고 있고, 공통 전극 구동 회로에 의해 전압 VCOM이 인가된다. 액정을 삽입하여 TFT 기판 상의 표시 전극(7)에 대향하여 설치한 대향 기판 상의 대향 전극(9)은 대향 전극 구동 회로에 의해 전압 VC가 인가된다. 대향 기판 외에 도시하고 있지 않지만, 위상판 및 편광판을 배치하여 반사형 액정 표시 장치가 구성된다. 본 실시예에서 액정에 전압이 인가되어 있는 상태에서 흑 표시, 무인가의 상태에서 백 표시가 되도록 위상판으로서 λ/4 파장판을 이용하고, 위상판의 광학축과 편광판의 흡수축이 45°가 되도록 설정하였다.
도 9에 도시한 구동 파형을 이용하여, N행×M열의 화소로 이루어지는 본 발명에 의한 액정 표시 장치의 제2 실시예의 동작 원리에 관해서 설명한다. 여기서, i열, j행의 화소를 화소(i, j), 화소(i, j)의 샘플링 컨덴서에 기입하는 표시 데이터 신호 전압을 V(i, j)로 정의한다. 여기서, V(i, j)는 도 6에 도시한 전압 레벨 VDH나 VDL 중 어느 하나이다.
액정 표시 장치는 리세트 기간, 기입 기간, 유지 기간, 덧씌우기 기간의 4개의 기간에 의해 구동된다. 표시가 전환한 경우 리세트 기간, 기입 기간, 유지 기간, 덧씌우기 기간, 유지 기간, 덧씌우기 기간 …의 순으로 구동한다. 표시가 변하지 않은 경우 유지 기간, 덧씌우기 기간을 순차적으로 반복한다. 표시가 전환하였을 때에만 리세트 기간과 기입 기간을 이용한다.
리세트 기간 중에는 리세트 신호(1) 및 리세트 신호(2)가 하이 레벨로 된다. 이 때, OR 회로(102), OR 회로(103)의 출력은 시프트 레지스터의 상태 등에 상관없이 하이 레벨로 된다. OR 회로(102)의 출력이 하이 레벨이기 때문에, 표시 데이터 신호가 표시 데이터 샘플링 TFT(101)를 통해서 모든 신호 전극에 기입된다. 또한, OR 회로(103)의 출력이 하이 레벨이기 때문에, 모든 주사 전극의 전압은 VG(j)= VGH로 되고, 신호 전극의 표시 데이터 신호는 모든 화소의 샘플링 컨덴서에 기입된다. 표시 데이터 신호는 리세트 기간 중, 일단 VDH로 된 후 VDL로 되기 때문에, 모든 화소의 스위칭 TFT는 일단 온이 된 후, 오프로 된다. 리세트 기간 중, 대향 전극의 전압 VC는 공통 전극의 전압 VCOM과 같게 하고 있기 때문에, 표시 전극(7)은 전압이 VCOM으로 된 후, 부유로 되어 전압 VCOM을 유지한다.
그 후에 계속되는 기입 기간에서는 제1 실시예와 다르고, 대향 전극에 교류 전압을 인가하면서 표시에 따른 전압 V(i, j)를 화소(i, j)의 샘플링 컨덴서에 기입하여 가지만, 이 때, 스위칭 TFT의 상태는 리세트 기간에 있어서 오프로 하고 있기 때문에, 도 7을 이용하여 설명한 직류 전압이 액정에 인가되는 상황인 온으로부 터 오프로의 변화는 발생하지 않는다.
클럭 신호(1)에 따라, 시프트 레지스터로부터는 신호 전극을 순차 선택하는 신호가 출력된다. 표시 데이터 신호는 클럭 신호(1)에 동기하고 있고, 소정의 신호 전극이 선택되어 있을 때 대응하는 표시 데이터 신호 V(i, j)가 출력된다. 따라서, 표시 데이터 신호 VD(i)(i=1∼N)는 표시 데이터 신호 샘플링 TFT(101)에 의해서, 소정의 신호 전극에 순차 출력된다. 표시가 온인 화소(i’, j) 에 접속된 신호 전극에는 VD (i’)=VDH가, 표시가 오프인 화소(i”, j)에 접속된 신호 전극에는 VD (i”)=VDL이 출력된다(도 6 참조). 이상의 동작을 M회 반복한 후, 클럭 신호(1)는 정지하고, M개의 신호 전극에는 VD(i)가 일정 시간 유지된다. 그 후, 리세트 신호(1)가 하이 레벨로 되고, 표시 데이터 신호 샘플링 TFT(101)을 통해 모든 신호 전극에 표시 데이터 신호를 기입한다(이 기간을 수평 리세트 기간으로 정의한다). 이 때, 표시 데이터 신호는 로우 레벨(VDL)로 하고, 모든 신호 전극에 VDL을 기입한다. 이상의 기간을 수평 기간으로 정의한다.
여기서, 수평 리세트 기간이 없으면, j번째의 수평 기간에 j번째의 주사 전극의 전압이 VGH로 될 때 신호 전극에는(j-1)번째의 수평 기간에 기입된 전압 V (i, j-1)가 남는다. 그 때문에, V(i, j)≠V(i, j-1)의 경우, 오동작이 일어날 가능성이 있다. 예를 들면, V(i, j-1)=VDH에서 V(i, j)=VDL의 경우, 화소(i, j)의 스위칭 TFT(6)는 j번째의 주사 전극의 전압이 VGH로 된 순간에 샘플링 TFT(10)을 통해 게이트의 전압이 V(i, j-1)=VDH로 되기 때문에 온으로 되지만, j번째의 수평 기간 중에 본래의 표시 데이터 신호 V(i, j)=VDL이 기입되기 때문에, 스위칭 TFT는 오프로 된다. 이와 같이 대향 전극에 교류 전압이 인가된 상태에서, 스위칭 TFT가 온으로부터 오프로 변화하기 때문에, 상술한 바와 같이 액정에 직류 전압이 인가된다고 하는 오동작(전 행 데이터에 의한 오동작이라고 부른다)이 발생한다. 그래서, 본 실시예에서는 수평 리세트 기간에서 수평 기간의 끝에 모든 신호 전극의 전압을 VGL로 함으로써 이 오동작을 막고 있다. 제1 실시예와 마찬가지로 신호 데이터 기입 회로에 래치 회로를 설치하더라도, 상기 전 행 데이터에 의한 오동작은 발생할 수 없지만, 본 실시예를 이용하면, 래치 회로를 이용하지 않고 작은 회로 규모로서 상기 전 행 데이터에 의한 오동작을 막는 것이 가능하다.
기입 기간의 j번째의 수평 기간에서, j행째의 화소의 샘플링 컨덴서(11)에 표시 데이터 신호를 기입할 때, 주사 전극에 시프트 레지스터의 출력 VG’(j)를 그대로 인가하게 되면, 수평 리세트 기간에 있어서 모처럼 기입한 표시 데이터 신호 V(i, j)가 재기입되어 j행째의 화소의 샘플링 컨덴서 전부에 VGL이 기입된다. 그래서, 본 실시예에서는 이하와 같이 하여 주사 전극에 전압을 인가하고 있다. 수평 기간 중, 주사선 선택 회로의 시프트 레지스터는 수평 기간에 동기한 클럭 신호(2)에 따라, 주사 전극을 선택하기 위해서 VG’(j)에 하이 레벨을 출력한다. 주사 전극에는 리세트 신호(1)의 반전 레벨과 VG’(j)의 AND 신호가 출력되기 때문에, 수평 기간 중 리세트 신호가 로우 레벨의 기간만, VG(j)=VGH가 출력된다. 접속된 주사 전극의 전압 VG(j)가 VGH로 된 화소(i, j)의 샘플링 TFT는 접속된 신호 전극의 전압 VD(i)를 받아들여, 샘플링 컨덴서에 그 전압을 유지한다. 계속되는 수평 리세트 기간에서는 VG(j)=VGL이기 때문에, 접속된 샘플링 TFT는 오프 상태로 되고, 샘플링 컨덴서(11)에는 수평 리세트 기간 중의 신호 전극의 전압 VDL은 기입되지 않고서 표시에 따른 VD(i)가 유지된다. 이상의 수평 기간을 주사 전극의 개수인 N회 반복함으로써, 모든 화소의 표시 데이터 유지 회로의 데이터가 재기입되고, 기입 기간은 종료한다.
제2 실시예의 기록 기간에서는 대향 전극에 교류 전압이 인가되어 있기 때문에, 기입 기간의 종료를 대기하지 않더라도, 샘플링 컨덴서에 표시 데이터 신호 전압 V(i, J)가 기입된 화소로부터 순차 표시되어 간다. 따라서, 표시가 전환하였을 때, 제1 실시예보다 빠르게 표시시키는 것이 가능하다.
계속해서, 클럭 신호(1), 표시 데이터 신호, 클럭 신호(2), 리세트 신호(1), 리세트 신호(2)는 동작을 정지하고, 대향 전극에는 계속해서 교류 전압 VC가 인가된다(유지 기간). 이 유지 기간 중 샘플링 컨덴서에 유지된 전압 VM은 샘플링 TFT의 누설 등에 의해서 변동하지만, 표시가 온인 화소에 기입된 전압 VDH는 유지 기간 중을 통해서 VMH 이상이고, 표시가 오프인 화소에 기입된 전압 VDH는 유지 기간중을 통해서 VML 이하가 되도록 유지 기간의 길이는 설정되어 있다. 따라서, 유지 기간 중, 표시가 온인 화소의 스위칭 TFT는 접속 상태(온 상태)이고, 표시가 오프인 화소의 스위칭 TFT은 비접속 상태(오프 상태)이다. 따라서, 도 9에 도시한 바와 같이 표시가 온인 화소의 표시 전극의 전압 VS는 공통 전극의 전압 VCOM과 같고(실선), 표시가 오프인 화소의 VS는 대향 전극의 전압 VC와 같다(파선). 액정에 인가되는 전압 VLC=VC-VS이므로, 표시가 온인 화소의 액정에는 진폭 V0의 교류 전압이 인가되고(실선), 표시가 오프인 화소의 액정에는 전압은 인가되지 않는다( 파선).
계속해서, 덧씌우기 기간의 동작은 기입 기간과 동일하다. 덧씌우기 기간에는 기입 기간과 달리, 오동작이 발생하지만 매우 짧은 기간이기 때문에 표시에는 영향을 미치지 않는다. 덧씌우기 기간에 있어서, j번째의 수평 기간에서 j행째의 화소의 샘플링 컨덴서에 표시 데이터 신호 V(i, j)=VDH를 덧씌우기할 때, j번째의 주사 전극의 전압이 VG(j)=VGH로 될 때 신호 전극에는(j-1)번째의 수평 리세트 기간에 기입된 전압 VGL이 남아 있다. 덧씌우기 기간 전에는 샘플링 컨덴서에 VMH 이상의 전압이 유지되어 있기 때문에, j번째의 주사 전극의 전압이 VGH로 된 순간 스위칭 TFT는 대향 전극에 교류 전압이 인가되어 있는 상태이고, 온 상태에서 오프 상태로 되기 때문에, 상술한 바와 같이 액정에 직류 전압이 인가된다. 그러나, 이 경우, 곧 또 V(i, j)=VDH가 기입되어 스위칭 TFT는 온 상태로 되기 때문에, 액정에 직류 전압이 인가되어 있는 상태는 매우 짧고 표시에는 영향을 미치지 않는다.
본 실시예에 있어서, 기입 기간 및 덧씌우기 기간의 수평 기간에 있어서, 모든 신호 전극에 VD(i)를 출력한 후, 이 전압을 일정 기간 유지하고 나서 주사 전극의 전압을 VGL로 하고, 리세트 신호(1)를 하이 레벨로 하였지만, 모든 신호 전극 VD(i)를 출력한 후, 즉시 주사 전극의 전압을 VGL로 하고 리세트 신호(1)를 하이 레벨로 하여도 동작은 가능하다. 그러나, 이 경우 M번째의 신호 전극에 소정의 전압 VD(M)=V(M, j)가 인가되는 기간은 매우 짧기 때문에, VD(M)를 샘플링 컨덴서(11)에 기입하기 위해서는 샘플링 TFT에 높은 성능이 요구된다. 본 실시예와 같이 M번째의 신호 전극에 소정의 전압 VD(M)=V(M, j)를 인가한 후에도 주사 전극의 전압을 VGH로 한 채로 잠시 유지하고, 샘플링 컨덴서에의 기입 시간을 길게 하면, 성능이 낮은 TFT를 이용하여도 동작이 가능하다.
이상과 같이 본 실시예를 이용함으로써, 고정밀로 저소비 전력 또한 표시가 전환하였을 때 고속으로 표시하는 것이 가능한 액정 표시 장치를 실현할 수 있다.
(실시예 3)
상기 전 행 데이터에 의한 오동작은 이하에 설명하는 본 발명의 제3 실시예를 이용하여도 해결할 수 있다.
도 10은 본 발명에 의한 액정 표시 장치의 제3 실시예의 블록도이다.
표시부(1)의 구성은 제1 실시예와 동일하다. 신호 데이터 기입 회로의 구성은 제2 실시예와 동일하다. 주사선 선택 회로는 클럭 신호(2)에 따라 출력하는 시프트 레지스터, 시프트 레지스터의 출력과 컨트롤 신호의 AND 신호를 출력하는 AND 회로(104), AND 회로(104)의 출력과 리세트 신호(1)의 OR 신호를 출력하는 OR 회로(103)로 이루어진다.
공통 전극(8)은 행마다 공통으로 주사 전극(3)과 병행하여 배치되고, 또한 서로 접속하여 전화소를 공통으로 접속하고 있고, 공통 전극 구동 회로에 의해 전압 VCOM이 인가된다. 액정을 삽입하여 TFT 기판 상의 표시 전극(7)에 대향하여 설치한 대향 기판 상의 대향 전극(9)은 대향 전극 구동 회로에 의해 전압 VC가 인가된다. 대향 기판 외에 도시하고 있지 않지만, 위상판 및 편광판을 배치하여 반사형 액정 표시 장치가 구성된다. 본 실시예에서 액정에 전압이 인가되어 있는 상태에서 흑 표시, 무인가의 상태에서 백 표시가 되도록, 위상판으로서 λ/4 파장판을 이용하고, 위상판의 광학축과 편광판의 흡수축이 45°가 되도록 설정하였다.
도 11에 도시한 구동 파형을 이용하여 동작 원리에 관해서 설명한다. 여기서, i열, j행의 화소를 화소(i, j), 화소(i, j)의 샘플링 컨덴서에 기입하는 표시 데이터 신호 전압을 V(i, j)로 정의한다. 여기서, V(i, j)는 도 6에 도시한 전압 레벨 VDH나 VDL 중 어느 하나이다.
리세트 기간, 기입 기간, 유지 기간, 덧씌우기 기간의 4개의 기간에 의해 액정 표시 장치를 구동한다. 리세트 기간, 유지 기간의 동작은 제2 실시예와 동일하다.
기입 기간에서는 제1 실시예와 다르고, 대향 전극에 교류 전압을 인가하면서 표시에 따른 전압 V(i, j)를 화소(i, j)의 샘플링 컨덴서에 기입하여 가지만, 이 때, 스위칭 TFT의 상태는 리세트 기간에 있어서 오프로 되어 있기 때문에, 직류 전압이 액정에 인가되는 상황인 온으로부터 오프로의 변화는 발생하지 않는다.
제2 실시예와 마찬가지로 래치 회로를 이용하지 않고서 구동 방법에 의해서 상기 전 행 데이터에 의한 오동작을 방지하고 있다.
클럭 신호(1)에 따라, 시프트 레지스터로부터는 신호 전극을 순차 선택하는 신호가 출력된다. 표시 데이터 신호는 클럭 신호(1)에 동기하고 있어, 소정의 신호 전극이 선택되어 있을 때 대응하는 표시 데이터 신호 V(i, j)가 출력된다. 따라서, 표시 데이터 신호 VD(i)(i=1∼N)는 표시 데이터 신호 샘플링 TFT(101)에 의해서, 소정의 신호 전극에 순차 출력된다. 표시가 온인 화소(i’, j) 에 접속된 신호 전극에는 VD(i’)=VDH가, 표시가 오프인 화소 (i”, j)에 접속된 신호 전극에는 VD(i”) =VDL이 출력된다(도 6 참조). 이상의 동작을 M회 반복한 후, 클럭 신호(1)는 정지하고, M개의 신호 전극에는 VD(i)가 일정 시간 유지된다. 이상의 기간을 수평 기간으로 정의한다.
수평 기간 중, 주사선 선택 회로의 시프트 레지스터는 수평 기간에 동기한 클럭 신호(2)에 따라, 주사 전극을 선택하기 위해서 VG’(j)에 하이 레벨을 출력한다. 주사 전극에는 컨트롤 신호와 VG’(j)의 AND 신호가 출력되기 때문에, 컨트롤 신호가 하이 레벨 기간, 즉 상기 VD(i)가 유지되어 있는 일정 기간만 VG(j)= VGH가 출력된다. 접속된 주사 전극의 전압 VG(j)가 VGH로 된 화소(i, j)의 샘플링 TFT는 접속된 신호 전극의 전압 VD(i)를 받아들여, 샘플링 컨덴서에 그 전압을 유지한다. 이상의 수평 기간을 주사 전극의 개수인 N회 반복함으로써, 모든 화소의 표시 데이터 유지 회로의 데이터가 재기입되고 기입 기간은 종료한다.
기입 기간에 있어서, j번째의 주사 전극의 전압은 모든 신호 전극의 전압이 VD(i)=VD(i, j)가 된 후 VGH로 되기 때문에, (j-1)번째의 수평 기간에 기입된 전압이 j행의 화소에 영향을 미치지 않는다.
덧씌우기 기간의 동작은 기입 기간과 동일하고, 전 행의 표시 데이터 신호가 영향을 미치지는 않는다.
본 실시예에 의해서, 고정밀로 저소비 전력 또한 표시가 전환하였을 때 고속 표시가 가능한 액정 표시 장치를 실현할 수 있다.
이상과 같이 지금까지의 설명한 실시예에서 신호 기입 회로, 주사선 선택 회로에 래치 회로, OR 회로, 혹은 AND 회로를 이용하여 저소비 전력 또한 표시의 전 환이 고속인 액정 표시 장치를 실현할 수 있다.
(실시예 4)
다음에, 제4 실시예는 래치 회로, OR 회로, AND 회로 등을 이용하지 않은 작은 회로 규모의 신호 데이터 기입 회로 및 주사선 선택 회로를 이용하여, 상기 실시예와 마찬가지의 동작이 가능한 액정 표시 장치를 제공하는 것이다. 신호 데이터 기입 회로나 주사선 선택 회로의 회로 규모가 작은 것은 이들의 회로를 폴리실리콘 TFT 등을 이용하여 TFT 기판 상에 제작하는 경우 수율을 높게 할 수 있어 유효하다.
도 12는 본 발명에 의한 액정 표시 장치의 제4 실시예의 블록도이다. TFT 기판 상에 형성한 표시부(1)는 제1 실시예와 동일하다.
신호 데이터 기입 회로는 클럭 신호(1)에 따라 출력하는 시프트 레지스터, 시프트 레지스터의 출력에 따라 표시 데이터 신호를 샘플링하는 표시 데이터 신호 샘플링 TFT(101)로 이루어진다. 주사선 선택 회로는 클럭 신호(2)에 따라 주사 전극에 VG(j)=VGH를 출력하는 시프트 레지스터로 이루어진다.
공통 전극(8)은 행마다 공통으로 주사 전극(3)과 병행하여 배치되고, 또한 서로 접속하여 전화소를 공통으로 접속하고 있고, 공통 전극 구동 회로에 의해 전압 VCOM이 인가된다. 액정을 삽입하여 TFT 기판 상의 표시 전극(7)에 대향하여 설치한 대향 기판 상의 대향 전극(9)은 대향 전극 구동 회로에 의해 전압 VC가 인가된다. 대향 기판 외에 도시하고 있지 않지만, 위상판 및 편광판을 배치하여 반사형 액정 표시 장치가 구성된다. 본 실시예에서 액정에 전압이 인가되어 있는 상태에서 흑 표시, 무인가의 상태에서 백 표시가 되도록, 위상판으로서 λ/4 파장판을 이용하고, 위상판의 광학축과 편광판의 흡수축이 45°가 되도록 설정하였다.
다음에, 도 13에 도시한 구동 파형을 이용하여, 세로 N×가로 M개의 화소로 이루어지는 본 발명에 의한 액정 표시 장치의 제4 실시예의 동작 원리에 관해서 설명한다. 여기서, i열, j행의 화소를 화소 (i, j), 화소(i, j)의 샘플링 컨덴서에 기입하는 표시 데이터 신호 전압을 V(i, j)로 정의한다. 여기서, V(i, j)는 도 6에 도시한 전압 레벨 VDH나 VDL 중 어느 하나이다.
액정 표시 장치는 기입 기간, 유지 기간, 덧씌우기 기간의 3개의 기간에 의해 구동된다. 표시가 전환한 경우 기입 기간, 유지 기간, 덧씌우기 기간, 유지 기간, 덧씌우기 기간 …의 순으로 구동한다. 표시가 변하지 않은 경우 유지 기간, 덧씌우기 기간을 순차적으로 반복한다. 표시가 전환하였을 때에만 기입 기간을 이용한다.
기입 기간 중 및 덧씌우기 기간 중, 대향 전극의 전압 VC는 공통 전극의 전압 VCOM과 같게 되고, 액정에는 전압은 인가되지 않는다(VLC=0).
클럭 신호(1)에 따라, 시프트 레지스터로부터는 신호 전극을 순차 선택하는 신호가 출력된다. 표시 데이터 신호는 클럭 신호(1)에 동기하고 있고, i번째의 신호 전극이 선택되어 있을 때 표시 데이터 신호 V(i, j)가 출력된다. 따라서, 표시 데이터 신호 V(i, j)는 표시 데이터 신호 샘플링 TFT에 의해서, 소정의 신호 전극에 받아들여지고 표시 데이터 신호 VD(i)=V(i, j)(i=1∼N)가 순차 출력된다. 표시가 온인 화소(i’, j)에 접속된 신호 전극에는 VD(i’)=V(i’, j)=VDH가, 표시가 오프인 화소(i”, j)에 접속된 신호 전극에는 VD(i”)=V(i”, j)=VDL이 출력된다. 이 때, 주사선 선택 회로는 클럭 신호(2)에 따라, 주사 전극을 선택하고, VG(j)=VGH를 출력한다 (다른 주사 전극의 전압은 VGL이다). 즉, 주사 전극에 샘플링 컨덴서의 임계치 이상의 전압을 인가한다. 접속된 주사 전극의 전압 VG(j)가 VGH로 된 화소(i, j)의 샘플링 TFT는 접속된 신호 전극의 전압 VD(i)를 받아들여, 샘플링 컨덴서에 그 전압 VD(i)=V(i, j)를 유지한다. 이상의 동작을 주사 전극의 개수인 N회 반복하고, 모든 화소의 표시 데이터 유지 회로의 데이터가 재기입되고, 기입 기간은 종료한다.
계속해서, 클럭 신호(1), 표시 데이터 신호, 클럭 신호(2)는 동작을 정지하고, 대향 전극에는 교류 전압 VC가 인가된다(유지 기간). 이 유지 기간 중 샘플링 컨덴서에 유지된 전압 VM은 샘플링 TFT의 누설 등에 의해서 변동하지만, 표시가 온인 화소에 기입된 전압 VDH는 유지 기간 중을 통해서 스위칭 TFT를 온으로 하는 데 필요한 전압 VMH 이상이고, 표시가 오프인 화소에 기입된 전압 VDL은 유지 기간 중을 통해서 스위칭 TFT를 오프로 하는 데 필요한 전압 VML 이하가 되도록 유지 기간의 길이는 설정되어 있다. 따라서, 유지 기간 중, 표시가 온인 화소의 스위칭 TFT는 접속 상태(온 상태)이고, 표시가 오프인 화소의 스위칭 TFT는 비접속 상태(오프 상태)이다. 따라서, 도 13에 도시한 바와 같이 표시가 온인 화소의 표시 전극의 전압 VS(i, j)는 공통 전극의 전압 VCOM과 같고(실선), 표시가 오프인 화소의 VS는 대향 전극의 전압 VC과 같다(파선). 액정에 인가되는 전압 VLC(i, j)=VC-VS(i, j)이므로, 표시가 온인 화소의 액정에는 진폭 V0의 교류 전압이 인가되고(실선), 표 시가 오프인 화소의 액정에는 전압은 인가되지 않는다(파선) .
계속해서, 덧씌우기 기간에서는 누설에 의해서 변화한 샘플링 컨덴서에 저장된 전압을 재차 기입하지만, 제1, 제2, 제3 실시예와는 달리, 대향 전극의 전압을 공통 전극의 전압과 동일하게 한다. 즉, 액정에는 전압을 인가하지 않는다. 신호 전극에는 VD(i)=V(i, j)(i=1∼N)가 순차 출력된다. 주사선 선택 회로는 클럭 신호(2)에 따라, 주사 전극을 선택하고 VG(j)=VGH를 출력한다(다른 주사 전극의 전압은 VGL이다). 즉, 주사 전극에 샘플링 컨덴서의 임계치 이상의 전압을 인가한다. 접속된 주사 전극의 전압 VG(j)가 VGH로 된 화소(i, J)의 샘플링 TFT는 접속된 신호 전극의 전압 VD(i)를 받아들여, 샘플링 컨덴서에 그 전압 VD(i)=V(i, j)를 유지한다. 기입 기간에는 이 동작을 주사 전극의 개수분 N회 반복하여 모든 화소의 샘플링 컨덴서에 V(i, j)를 기입하였지만, 덧씌우기 기간에는 N개를 분할하여 기입한다. 예를 들면, 1회째의 덧씌우기 기간에서는 1∼k행까지의 화소의 샘플링 컨덴서에 덧씌우기한 후, 클럭 신호(1), 클럭 신호(2)를 정지하고 유지 기간을 설치한다. 계속되는 2회째의 덧씌우기 기간에서는 k+1∼2k까지의 화소의 샘플링 컨덴서에 덧씌우기한다. 그 후, 유지 기간과 덧씌우기 기간을 반복하고, 복수의 덧씌우기 기간을 이용하여 모든 화소의 샘플링 컨덴서를 덧씌우기한다.
덧씌우기 기간에는 액정에 교류 전압이 인가되어 있지 않기 때문에, 상술한 직류 전압이 액정에 인가되는 오동작이나, 상기 전 행 데이터에 의한 오동작은 발생하지 않는다.
덧씌우기 기간이 길면, 액정에 전압이 인가되지 않은 시간이 길어지고, 액정에 인가되는 실효 전압이 저하함으로써 콘트라스트의 저하나, 액정에 간헐적으로 전압이 인가되는 것에 의한 플리커의 문제가 생기지만, 유지 기간에 비해 충분히 짧게 취하면 실효 전압의 저하가 근소해지고, 콘트라스트의 저하는 문제가 되지 않는다. 또한, 예를 들면, 덧씌우기 기간을 1㎳ 정도로 액정의 응답 시간에 비해 충분히 짧게 하면 플리커도 생기지 않는다. 그러나, 덧씌우기 기간을 짧게 하기 위해서는 1회의 덧씌우기 기간에 재기입하는 행수를 줄일 필요가 있다. 그 결과, 1화소로서 본 경우, 한번 덧씌우기되고 나서 다음에 덧씌우기되기까지의 시간이 매우 길어지게 된다. 그 때문에, 표시 데이터 유지 회로의 누설을 매우 작게 억제할 필요가 있다. 즉, 높은 성능의 샘플링 TFT를 이용하지 않으면 안된다. 제1 실시예에 이용한 샘플링 TFT에서 동등한 동작을 행하기 위해서는 이하에 진술한 바와 같이 유지 기간과 덧씌우기 기간의 비율을 제1 실시예와 동일하게 하면 좋다. 예를 들면, 제1 실시예에 있어서, 유지 기간 100㎳, 덧씌우기 기간 100㎳에서 동작할 수 있었으면, 본 실시예에서 유지 기간 1㎳, 덧씌우기 기간 1㎳로 하고, 100회의 덧씌우기 기간에 모든 화소의 샘플링 컨덴서의 전압을 덧씌우기하도록 하면 좋다. 이렇게 하면, 어느 쪽의 경우도 1화소를 본 경우, 200㎳에 한번 덧씌우기되고, 동일 성능의 샘플링 TFT에서 동작시키는 것이 가능하다.
본 실시예의 경우, 덧씌우기 기간에는 액정에 교류 전압이 인가되지 않기 때문에, 실효 전압은 반으로 저하하지만, 대향 전극에 인가하는 교류 전압의 진폭치를 2배로 하여 두면 동일 표시가 가능하다.
이상과 같이 본 실시예를 이용함으로써, 작은 회로 규모로 저소비 전력 또한 표시의 전환이 고속인 액정 표시 장치를 실현할 수 있다.
(실시예5)
도 14는 본 발명에 의한 액정 표시 장치의 제5 실시예의 블록도이다.
표시부(1)의 구성은 제1 실시예와 동일하다. 신호 데이터 기입 회로는 어드레스 데이터 신호를 복호하고, 어드레스 데이터 신호에 대응하는 신호 전극을 선택하는 디코더 회로, 디코더 회로의 출력과 리세트 신호(1)의 OR 신호를 출력하는 OR 회로(102), OR 회로(102)의 출력에 따라 드레인 신호를 샘플링하고, 신호 전극에 출력하는 드레인 신호 샘플링 TFT(105)로 이루어진다. 주사선 선택 회로는 클럭 신호(2)에 따라 출력하는 시프트 레지스터, 시프트 레지스터의 출력과 리세트 신호(1)의 반전 신호의 AND 신호 VG’(j)를 출력하는 AND 회로(104), AND 회로(104)의 출력과 리세트 신호(2)의 OR 신호를 출력하는 OR 회로(103)로 이루어진다.
공통 전극(8)은 행마다 공통으로 주사 전극(3)과 병행하여 배치되고, 또한 서로 접속하여 전화소를 공통으로 접속하고 있고, 공통 전극 구동 회로에 의해 전압 VCOM이 인가된다. 액정을 삽입하여 TFT 기판 상의 표시 전극(7)에 대향하여 설치한 대향 기판 상의 대향 전극(9)은 대향 전극 구동 회로에 의해 전압 VC가 인가된다. 대향 기판 외에 도시하고 있지 않지만, 위상판 및 편광판을 배치하여 반사형 액정 표시 장치가 구성된다. 본 실시예에서는 액정에 전압이 인가되어 있는 상태에서 흑 표시, 무인가의 상태에서 백 표시가 되도록, 위상판으로서 λ/4 파장판을 이용하고, 위상판의 광학축과 편광판의 흡수축이 45°가 되도록 설정하였다.
도 15에 도시한 구동 파형을 이용하여, 세로 N×가로 M개의 화소로 이루어지는 본 발명에 의한 액정 표시 장치의 제5 실시예의 동작 원리에 관해서 설명한다. 여기서, i열, j행의 화소를 화소(i, j), 화소(i, j)의 샘플링 컨덴서에 기입하는 표시 데이터 신호 전압을 V(i, j)로 정의한다. 여기서, V(i, j)는 도 6에 도시한 전압 레벨 VDH나 VDL 중 어느 하나이다.
액정 표시 장치는 리세트 기간, 기입 기간, 유지 기간, 덧씌우기 기간의 4개의 기간에 의해 구동된다. 표시가 전환한 경우 리세트 기간, 기입 기간, 유지 기간, 덧씌우기 기간, 유지 기간, 덧씌우기 기간 …의 순으로 구동한다. 표시가 변하지 않은 경우 유지 기간, 덧씌우기 기간을 순차적으로 반복한다. 표시가 전환하였을 때에만 리세트 기간과 기입 기간을 이용한다.
리세트 기간 중에는 리세트 신호(1) 및 리세트 신호(2)가 하이 레벨로 된다. 이 때, OR 회로(102), OR 회로(103)의 출력은 시프트 레지스터의 상태 등에 상관없이 하이 레벨로 된다. OR 회로(102)의 출력이 하이 레벨이기 때문에, 드레인 신호가 드레인 신호 샘플링 TFT(105)를 통해서 모든 신호 전극에 기입된다. 또한, OR 회로(103)의 출력이 하이 레벨이기 때문에, 모든 주사 전극의 전압은 VG(j)=VGH로 되고, 신호 전극의 드레인 신호는 모든 화소의 샘플링 컨덴서에 기입된다. 드레인 신호는 리세트 기간 중, 일단 VDH로 된 후 VDL로 되기 때문에, 모든 화소의 스위칭 TFT는 일단 온이 된 후, 오프로 된다. 리세트 기간 중, 대향 전극의 전압 VC는 공통 전극의 전압 VCOM과 같게 되어 있기 때문에, 표시 전극(7)은 전압이 VCOM으로 된 후, 부유가 되어 전압 VCOM을 유지한다.
그 후에 계속되는 기입 기간에서는 대향 전극에 교류 전압을 인가하면서 표시에 따른 전압 V(i, j)를 화소(i, j)의 샘플링 컨덴서에 기입해 간다. 리세트 기간에 있어서, 모든 샘플링 컨덴서에는 V(i, j)=VDL이 유지되어 있기 때문에, 어드레스 데이터 신호로서 V(i, j)=VDH를 기입하는 화소의 열 i의 어드레스를 입력하고, VDH를 기입하는 화소의 샘플링 컨덴서의 전압만을 재기입한다. 이에 의해서, 기입 기간은 단축된다.
기입 기간 중, VDH를 기입하는 화소의 어드레스 i에 대응한 어드레스 데이터 신호가 순차 입력되고, 디코더 회로에 의해서 1번째의 신호 전극을 선택하는 신호가 출력된다. 드레인 신호 전압은 j행째의 어드레스 데이터 신호가 보내어지고 있는 동안 VDH이고, 디코더 회로에서 선택된 신호 전극에는 드레인 신호 샘플링 TFT(105)에 의해서 VDH가 순차 출력된다. 그 밖의 신호 전극에는 초기의 VDL이 유지된다. 이상의 동작을 j행째의 화소 중 VDH를 기입하는 화소의 수 m(j)회 반복한 후, 어드레스 데이터 신호는 정지하고, 신호 전극의 전압은 일정 시간 유지된다. 그 후, 리세트 신호(1)가 하이 레벨로 되고, 드레인 신호 샘플링 TFT(105)를 통해 모든 신호 전극에 드레인 신호를 기입한다(수평 리세트 기간으로 정의한다). 이 때, 드레인 신호는 VDL로 하고, 모든 신호 전극에 VDL을 기입한다. 이상의 기간을 수평 기간으로 정의한다. 이 경우의 수평 기간은 m(j)에 따라 변화한다.
수평 기간 중, 주사선 선택 회로의 시프트 레지스터는 수평 기간에 동기한 클럭 신호(2)에 따라, 주사 전극을 선택하기 위해서 VG’(j)에 하이 레벨을 출력한다. 주사 전극에는 리세트 신호(1)의 반전 레벨과 VG’(j)의 AND 신호가 출력되기 때문에, 수평 기간 중 리세트 신호가 로우 레벨의 기간만 VG(j)=VGH가 출력된다. 접속된 주사 전극의 전압 VG(j)가 VGH로 된 화소(i, j)의 샘플링 TFT는 접속된 신호 전극의 전압 VD(i)를 받아들여, 샘플링 컨덴서에 그 전압을 유지한다. 수평 리세트 기간 중, VG(j)=VGL로 되고, 접속된 샘플링 TFT는 오프 상태로 되기 때문에, 샘플링 컨덴서에는 신호 전극의 전압 VDL이 기입되지 않고, 표시에 따른 VD(i)가 유지된다. 이상의 수평 기간을 주사 전극의 개수인 N회 반복함으로써, 모든 화소의 표시 데이터 유지 회로의 데이터가 재기입되고, 기입 기간은 종료한다.
제2 실시예의 경우와 마찬가지로, 본 실시예에서도 각 수평 기간의 마지막에 강제적으로 모든 신호 전극의 전압을 VDL로 하고 있기 때문에, 상기 전 행 데이터에 의한 오동작은 발생하지 않는다.
계속해서, 드레인 신호, 어드레스 데이터 신호, 클럭 신호(2), 리세트 신호(1), 리세트 신호(2)는 동작을 정지하고, 대향 전극에는 계속해서 교류 전압 VC가 인가된다(유지 기간). 이 유지 기간 중 샘플링 컨덴서에 유지된 전압 VM은 샘플링 TFT의 누설 등에 의해서 변동하지만, 표시가 온인 화소에 기입된 전압 VDH는 유지 기간 중을 통해서 VMH 이상이고, 표시가 오프인 화소에 기입된 전압 VDL은 유지 기간 중을 통해서 VML 이하가 되도록 유지 기간의 길이는 설정되어 있다. 따라서, 유지 기간 중, 표시가 온인 화소의 스위칭 TFT는 접속 상태(온 상태)이고, 표시가 오프인 화소의 스위칭 TFT는 비접속 상태(오프 상태)이다. 따라서, 도 15에 도시한 바와 같이 표시가 온인 화소의 표시 전극의 전압 VS는 공통 전극의 전압 VCOM과 같고(실선), 표시가 오프인 화소의 VS는 대향 전극의 전압 VC와 같다(파선). 액정에 인가되는 전압 VLC=VC-VS이므로, 표시가 온인 화소의 액정에는 진폭 V0의 교류 전압이 인가되고(실선), 표시가 오프인 화소의 액정에는 전압은 인가되지 않는다(파선).
계속해서, 덧씌우기 기간의 동작은 기입 기간과 동일하다. 제2 실시예와 마찬가지로, 덧씌우기 기간에는 기입 기간과 달리 상기 전 행 데이터에 의한 오동작이 발생하지만 매우 짧은 기간이기 때문에 표시에는 영향을 미치지 않는다. 덧씌우기 기간에 있어서, j번째의 수평 기간에서 j행째의 화소의 샘플링 컨덴서에 표시 데이터 신호 V(i, j)=VDH를 덧씌우기할 때, j번째의 주사 전극의 전압이 VGH로 될 때에는 신호 전극에는(j-1)번째의 수평 리세트 기간에 기입된 전압 VGL이 남아 있다. 덧씌우기 기간 전에는 샘플링 컨덴서에 VMH 이상의 전압이 유지되어 있기 때문에, j번째의 주사 전극의 전압이 VGH로 된 순간 스위칭 TFT는 대향 전극에 교류 전압이 인가되어 있는 상태이고, 온 상태로부터 오프 상태로 되기 때문에, 상술한 바와 같이 액정에 직류 전압이 인가된다. 그러나, 이 경우, 곧 또 V(i, j)=VDH가 기입되어 스위칭 TFT는 온 상태로 되기 때문에, 액정에 직류 전압이 인가되어 있는 상태는 매우 짧고 표시에는 영향을 미치지 않는다.
본 실시예에 있어서, 기입 기간 및 덧씌우기 기간의 수평 기간에 있어서, VDH를 기입하는 화소의 수 m(j)개의 신호 전극에 VDH를 출력한 후, 이 전압을 일정 기간 유지하고 나서 주사 전극의 전압을 VGL로 하고, 리세트 신호(1)를 하이 레벨로 하였지만, m(j)개의 신호 전극에 VDH를 출력한 후, 즉시 주사 전극의 전압을 VGL로 하고 리세트 신호(1)를 하이 레벨로 하여도 동작은 가능하다. 그러나, 이 경우 m(j)번째의 신호 전극에 VDH가 인가되는 기간은 매우 짧이지기 때문에 샘플링 TFT에 높은 성능이 요구된다. 본 실시예와 같이 m(j)번째의 신호 전극에 VDH를 인가한 후도 주사 전극의 전압을 VGH로 한 채로 잠시 유지하고, 샘플링 컨덴서에의 기입 시간을 길게 하면, 성능이 낮은 TFT를 이용하여도 동작이 가능하다.
이상과 같이 본 발명에 의한 액정 표시 장치의 제5 실시예를 이용하면, 기입 시간을 단축할 수 있고, 표시가 나타나 끝나기까지의 시간을 단축시키는 것이 가능하고, 소비 전력도 저감할 수 있다.
상기 제2 혹은 제3 실시예에서는 표시가 전환하였을 때 새로운 표시가 나타나기 시작하기까지의 시간을 거의 0으로 할 수 있지만, 모든 표시가 나타나 끝나는 것은 전화소의 샘플링 컨덴서에 표시 데이터 신호 V(i, j)가 기입되었을 때이므로, 화소수가 많아지면 모든 표시가 나타나 끝나기까지 긴 시간이 걸린다. 또한, 화소수가 많아지면 기입 시간이 길어진다. 본 발명이 대상으로 하는 액정 표시 장치에서는 기입 시간에 많은 전력을 소비하기 때문에, 화소수가 많아지면 소비 전력은 증대한다.
이것에 대하여, 본 실시예를 이용함으로써 고정밀로 저소비 전력 또한 표시가 전환하였을 때 고속으로 표시하는 것이 가능한 액정 표시 장치를 실현할 수 있다.
(실시예 6)
도 16은 본 발명에 의한 액정 표시 장치의 제6 실시예의 주사선 선택 회로의 블록도이다. TFT 기판 상에 형성한 표시부(1) 및 신호 데이터 기입 회로는 제2 실 시예와 동일하다.
주사선 선택 회로는 클럭 신호(2)에 따라 VG’(j)를 출력하는 시프트 레지스터, 시프트 레지스터의 출력 VG’(j)과 리세트 신호(1)의 반전 신호의 AND 신호를 출력하는 AND 회로(104)와, k번마다의 (mk+1)번째의 시프트 레지스터의 출력 VG’(mk+1)(m=0, 1, 2, …)과 리세트 신호(2)의 AND 신호를 출력하는 AND 회로(106)와, j=mk+1에서 j=(m+1)k행(m=0, 1, 2, …)까지의 VG’(j)가 입력하는 AND 회로(104)의 출력과 VG’(mk+1)가 입력하는 AND 회로(106)의 출력간의 OR 신호를 출력하는 OR 회로(103)로 이루어진다.
공통 전극(8)은 행마다 공통으로 주사 전극(3)과 병행하여 배치되고, 또한 서로 접속하여 전화소를 공통으로 접속하고 있고, 공통 전극 구동 회로에 의해 전압 VCOM이 인가된다. 액정을 삽입하여 TFT 기판 상의 표시 전극(7)에 대향하여 설치한 대향 기판 상의 대향 전극(9)은 대향 전극 구동 회로에 의해 전압 VC가 인가된다. 대향 기판 외에 도시하고 있지 않지만, 위상판 및 편광판을 배치하여 반사형 액정 표시 장치가 구성된다. 본 실시예에서는 액정에 전압이 인가되어 있는 상태에서 흑 표시, 무인가의 상태에서 백 표시가 되도록, 위상판으로서 λ/4 파장판을 이용하고 위상판의 광학축과 편광판의 흡수축이 45°가 되도록 설정하였다.
도 17에 도시한 구동 파형을 이용하여, N행×M열의 화소로 이루어지는 본 발명에 의한 액정 표시 장치의 제6 실시예의 동작 원리에 관해서 설명한다. 여기서, i열, j행의 화소를 화소 (i, j), 화소(i, j)의 샘플링 컨덴서에 기입하는 표시 데이터 신호 전압을 V(i, j)로 정의한다. 여기서, V(i, j)는 도 6에 도시한 전압 레 벨 VDH나 VDL 중 어느 하나이다.
기입 기간, 유지 기간의 2개의 기간으로써 액정 표시 장치를 구동한다. 표시가 전환한 경우 기입 기간, 유지 기간, 덧씌우기 기간, 유지 기간, …의 순으로 구동한다. 표시가 변하지 않은 경우 기입 기간과 유지 기간을 교대로 반복한다. 또, 기입 기간과 덧씌우기 기간에 관해서는 지금까지의 실시예와 같은 기입 기간과 덧씌우기 기간의 구별은 없고, 표시가 전환하여 샘플링 컨덴서의 전압이 재기입되는 경우도 누설에 의해서 감소한 전압을 보충하는 경우도 동일 기입 기간의 구동 파형을 인가한다.
기입 기간은 복수의 상기 m개의 서브 기간으로 분할되고, 한개의 서브 기간 중에 k행의 화소의 샘플링 컨덴서로 전압을 받아들인다. 이 서브 기간을 m회 반복하고, m×k=N행 모든 행의 샘플링 컨덴서로 전압을 받아들인다. 서브 기간은 제1로부터 제k까지의 k개의 수평 기간으로 이루어진다.
제1 수평 기간은 리세트 기간과 데이터 기입 기간으로 이루어진다. 리세트 기간 중에는 리세트 신호(1) 및 리세트 신호(2)가 하이 레벨로 된다. 리세트 신호(1)가 하이 레벨이기 때문에, OR 회로(102)의 출력은 신호 데이터 기입 회로의 시프트 레지스터의 상태에 상관없이 하이 레벨로 된다. OR 회로(102)의 출력이 하이 레벨이기 때문에, 표시 데이터 신호가 표시 데이터 샘플링 TFT(101)를 통해서 모든 신호 전극에 기입된다. 한편, 리세트 신호(2)가 하이 레벨이기 때문에, 주사 선택 회로의 j=mk+1에서 j=(m+1)k행(m=0, 1, 2, …)까지의 출력 전압 VG(j)는 시프트 레지스터의 출력 VG’(k+1)가 하이 레벨인 경우만 하이 레벨로 된다. 따라서, 이 때 모든 신호 전극에 기입된 표시 데이터 신호가 mk+1행에서 (m+1)k행까지의 샘플링 컨덴서에 기입된다. 표시 데이터 신호는 리세트 기간 중, 일단 VDH로 된 후 VDL로 되기 때문에, mk+1행째로부터 (m+1)k행째의 화소의 스위칭 TFT는 일단 온이 된 후 오프로 되고 리세트된다. 리세트 기간 중, 대향 전극의 전압 VC는 공통 전극의 전압 VCOM과 같이 되어 있기 때문에, 표시 전극(7)은 전압이 VCOM으로 된 후, 부유로 되어 전압 VCOM을 유지한다. 제2 실시예에서 모든 행의 화소의 샘플링 컨덴서의 전압을 동시에 리세트하였지만, 이상과 같이 본 실시예에서는 k행마다 m회에 나눠 리세트한다.
그 후에 계속되는 데이터 기입 기간에서는 대향 전극에 교류 전압을 인가하면서 표시에 따른 전압 V(i, j)를 mk+1행째의 화소(i, j)의 샘플링 컨덴서에 기입하여 가지만, 이 때, mk+1행째의 화소의 스위칭 TFT의 상태는 리세트 기간에 있어서 오프로 하고 있기 때문에, 도 7을 이용하여 설명한 직류 전압이 액정에 인가되는 상황인 온으로부터 오프로의 변화는 발생하지 않는다.
데이터 기입 기간에서는 클럭 신호(1)에 따라 시프트 레지스터로부터는 신호 전극을 순차 선택하는 신호가 출력된다. 표시 데이터 신호는 클럭 신호(1)에 동기하고 있어, 소정의 신호 전극이 선택되어 있을 때 대응하는 표시 데이터 신호 V(i, j)가 출력된다. 따라서, 표시 데이터 신호 VD(i)(i=1∼N)는 표시 데이터 신호 샘플링 TFT(101)에 의해서, 소정의 신호 전극에 순차 출력된다. 표시가 온인 화소(i’, j)에 접속된 신호 전극에는 VD (i’)=VDH가, 표시가 오프인 화소(i”, j)에 접속된 신호 전극에는 VD(i”)=VDL이 출력된다(도 6 참조). 이상의 동작을 M회 반복하고, 데이터 기입 기간이 종료한다.
제2로부터 제k의 수평 기간은 수평 리세트 기간과 데이터 기입 기간으로 이루어진다. 수평 리세트 기간에서는 리세트 신호(1)가 하이 레벨로 되고, 표시 데이터 신호 샘플링 TFT(101)를 통해 모든 신호 전극에 표시 데이터 신호를 기입한다. 이 때, 표시 데이터 신호는 로우 레벨(VDL)로 하고, 모든 신호 전극에 VDL을 기입한다. 수평 리세트 기간에서는 리세트 기간과는 달리 리세트 신호(2)가 로우 레벨이기 때문에, 주사 전극의 전압 VG(j)=VGL로 되고, 신호 전극에 기입된 VDL은 샘플링 컨덴서에는 기입되지 않는다. 그 후, 제1 수평 기간과 마찬가지로 데이터 기입 기간에서 1행분의 표시 데이터가 신호 전극에 기입된다.
수평 기간 중, 주사선 선택 회로의 시프트 레지스터는 수평 기간에 동기한 클럭 신호(2)에 따라, 주사 전극을 선택하기 위해서 VG’(j)에 하이 레벨을 출력한다(j=mk+j’, m=0, 1, 2, …, j’=1, 2, … k). 주사 전극에는 리세트 신호(1)의 반전 신호와 VG’(j)의 AND 신호와, 시프트 레지스터의 출력 VG’(mk+1)과 리세트 신호(2)의 AND 신호와의 OR 신호가 출력되기 때문에, j=mk+j’행째의 주사 전극에는 리세트 신호(2)가 하이 레벨 또한 시프트 레지스터의 출력 VG’(mk+1)이 하이 레벨로 되는 제1 수평 기간의 리세트 기간과, 리세트 신호(1)가 로우 레벨 또한, 시프트 레지스터의 출력 VG’(mk+j’)이 하이 레벨로 되는 제j’번째의 수평 기간의 데이터 기입 기간에만 VG(j)=VGH가 출력된다. 접속된 주사 전극의 전압 VG(j)가 VGH로 된 화소(i, j)의 샘플링 TFT는 접속된 신호 전극의 전압 VD(i)를 받아들여, 샘플링 컨덴서에 그 전압을 유지한다. 수평 리세트 기간에서는 VG(j)=VGL이므 로, 접속된 샘플링 TFT는 오프 상태로 되고, 샘플링 컨덴서(11)에는 수평 리세트 기간 중의 신호 전극의 전압 VDL은 기입되지 않고서 표시에 따른 VD(i)가 유지된다.
이상과 같이 제2 실시예와 마찬가지로, 주사 전극에 VGH가 출력되기 전에 모든 신호 전극의 전압을 VDL로 하는 수평 리세트 기간을 설치함으로써 상기 전 행 데이터에 의한 오동작을 막을 수 있다.
유지 기간동안 클럭 신호(1), 표시 데이터 신호, 클럭 신호(2), 리세트 신호(1), 리세트 신호(2)는 동작을 정지하고, 대향 전극에는 계속해서 교류 전압 VC가 인가된다.
이미 진술한 다른 실시예에서는 대향 전극에 교류 전압을 인가한 상태에서, 스위칭 TFT를 온 상태로부터 오프 상태로 스위칭하는 것을 피하는 구동 방법을 채택함으로써, 액정에 불필요한 직류 전압이 인가됨으로써 화질의 열화를 막았다. 그러나, 표시가 오프인 화소에 어떠한 영향으로 액정에 직류 전압이 인가되는 경우, 표시가 오프인 한 스위칭 TFT는 오프 상태가 계속되고, 액정에 인가된 직류 전압은 급속하게 감소하지 않는다. 이러한 상황은 예를 들면 디스플레이가 스위치를 켰을 때 발생할 수 있다.
본 실시예에서는 표시에 상관없이 기입 기간에 1회로, 대향 전극의 전압과 공통 전극의 전압을 일치한 상태에서 스위칭 TFT가 온 상태로 되어 화소 전극과 공통 전극이 접속된다. 따라서, 상술한 바와 같이 액정층에 직류 전압이 인가되더라도, 1회의 기록 기간 중에 소실되는 문제는 발생하지 않는다.
액정의 구동 주파수는 플리커의 문제를 생각하면 60Hz 이상이 바람직하다.
본 실시예에서는 서브 기간마다 대향 전극의 전압 VC의 극성이 반전하기 때문에, 액정 60Hz 이상으로 구동하기 위해서는 서브 기간이 16.6㎳ 이하인 것이 바람직하다.
본 발명에 의하면, 화소 전극을 부유로 하여 표시하는 방식에 있어서, 저소비 전력 또한 표시의 전환이 고속인 액정 표시 장치 및 그 구동 방법을 실현할 수 있다.
또한, 화소 전극을 부유로 하여 표시하는 방식에 있어서, 간단한 회로 구성이라도 저소비 전력 또한 표시의 전환이 고속인 액정 표시 장치를 실현할 수 있다.

Claims (16)

  1. 표시 데이터 유지 회로와 공통 전극과 표시 전극에 접속되어, 상기 표시 데이터 유지 회로에 유지된 전압에 따라 상기 공통 전극과 상기 표시 전극의 접속을 제어하는 스위칭 소자와, 상기 표시 전극에 대향하여 설치되어 상기 공통 전극의 전압에 대하여 진동하는 교류 전압이 인가되는 대향 전극을 포함하고, 상기 스위칭 소자가 표시 전극과 공통 전극을 접속할 때 교류 전압이 액정층에 인가되고, 상기 스위칭 소자가 상기 표시 전극과 상기 공통 전극의 접속을 개방할 때 상기 액정층에 전압이 인가되지 않은 것을 이용하여 표시를 행하는 액정 표시 장치에 있어서,
    상기 대향 전극에 인가하는 교류 전압을 정지하고, 상기 대향 전극의 전압과 상기 표시 전극의 전압과 상기 공통 전극의 전압을 같게 한 상태에서, 상기 스위칭 소자를, 상기 표시 전극과 상기 공통 전극을 접속한 상태에서 상기 표시 전극과 상기 공통 전극의 접속을 개방한 상태로 변화시키는 것을 특징으로 하는 액정 표시 장치.
  2. 적어도 한쪽이 투명한 한쌍의 기판과, 상기 한쌍의 기판 간에 삽입된 액정층과, 상기 한쌍의 기판의 한쪽 기판에 설치된 복수의 주사 전극과, 상기 복수의 주사 전극에 교차하는 복수의 신호 전극과,
    상기 한쪽 기판의 상기 복수의 주사 전극과 상기 복수의 신호 전극의 교차부에 설치되어 대응하는 주사 전극과 신호 전극에 접속되어, 상기 대응하는 주사 전극의 전압에 따라 표시에 대응한 신호 전극의 전압을 받아들여 유지하는 표시 데이터 유지 회로와,
    상기 표시 데이터 유지 회로와 공통 전극과 표시 전극에 접속되어, 상기 표시 데이터 유지 회로에 유지된 전압에 따라, 상기 공통 전극과 상기 표시 전극의 접속을 제어하는 스위칭 소자와,
    상기 표시 전극에 대향하여 상기 한쌍의 기판의 다른쪽 기판에 설치되고, 상기 공통 전극의 전압에 대하여 진동하는 교류 전압이 인가되는 대향 전극을 포함하고,
    상기 스위칭 소자가 상기 표시 전극과 상기 공통 전극을 접속할 때에 상기 교류 전압이 상기 액정층에 인가되고, 상기 스위칭 소자가 상기 표시 전극과 상기 공통 전극의 접속을 개방할 때에 상기 액정층에 전압이 인가되지 않은 것을 이용하여 표시를 행하는 액정 표시 장치에 있어서,
    표시가 전환하였을 때에,
    상기 대향 전극에 인가하는 교류 전압을 정지하고, 상기 대향 전극의 전압을 상기 공통 전극의 전압과 동일하게 한 상태에서, 모든 상기 표시 전극의 전압을 상기 공통 전극의 전압과 동일하게 하여 상기 액정층에 전압이 인가되지 않도록 한 상태에서, 상기 표시 데이터 유지 회로에 유지된 전압을 재기입한 후, 상기 대향 전극에 상기 교류 전압을 인가하는 것을 특징으로 하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 표시 데이터 유지 회로에 표시에 따른 전압을 기입하는 기입 기간과, 상기 대향 전극에 상기 교류 전압을 인가한 상태에서 상기 표시 데이터 유지 회로의 상태를 유지하는 기간과, 상기 표시 데이터 유지 회로에 기입된 표시에 따른 전압을 덧씌우기하는 덧씌우기 기간을 순차 반복하여 구동하는 것에 있어서,
    상기 기입 기간 및 상기 덧씌우기 기간에 상기 대향 전극의 전압을 상기 공통 전극의 전압과 동일하게 한 상태에서, 모든 상기 표시 전극의 전압을 상기 공통 전극의 전압과 동일하게 하여 상기 액정층에 전압이 인가되지 않도록 한 상태에서, 상기 표시 데이터 유지 회로에 표시에 따른 전압을 기입하는 것을 특징으로 하는 액정 표시 장치.
  4. 적어도 한쪽이 투명한 한쌍의 기판과, 상기 한쌍의 기판 간에 삽입된 액정층과, 상기 한쌍의 기판의 한쪽 기판에 설치된 복수의 주사 전극과, 상기 복수의 주사 전극에 교차하는 복수의 신호 전극과,
    상기 한쪽 기판의 상기 복수의 주사 전극과 상기 복수의 신호 전극의 교차부에서 대응하는 주사 전극과 신호 전극에 접속되고, 상기 대응하는 주사 전극의 전압에 따라 표시에 대응한 신호 전극의 전압을 받아들여 유지하는 표시 데이터 유지 회로와,
    상기 표시 데이터 유지 회로와 공통 전극과 표시 전극에 접속되어, 상기 표시 데이터 유지 회로에 유지된 전압에 따라 상기 공통 전극과 상기 표시 전극의 접속을 제어하는 스위칭 소자와,
    상기 표시 전극에 대향하여 상기 한쌍의 기판의 다른쪽의 기판에 설치되고, 상기 공통 전극의 전압에 대하여 진동하는 교류 전압이 인가되는 대향 전극을 포함하고,
    상기 스위칭 소자가 상기 표시 전극과 상기 공통 전극을 접속할 때에 상기 교류 전압이 상기 액정층에 인가되고, 상기 스위칭 소자가 상기 표시 전극과 상기 공통 전극의 접속을 개방할 때에 상기 액정층에 전압이 인가되지 않은 것을 이용하여 표시를 행하는 액정 표시 장치에 있어서,
    표시가 전환하였을 때에,
    상기 대향 전극에 인가하는 교류 전압을 정지하고, 상기 대향 전극의 전압을 상기 공통 전극의 전압과 동일하게 한 상태에서, 모든 상기 표시 전극의 전압을 상기 공통 전극의 전압과 동일하게 하여 상기 액정층에 전압이 인가되지 않도록 한 후, 상기 표시 전극과 상기 공통 전극의 접속을 개방하고, 그 후에 상기 대향 전극에 상기 교류 전압을 인가한 상태에서, 상기 표시 데이터 유지 회로에 유지된 전압을 재기입하는 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 표시 데이터 유지 회로에 표시에 따른 전압을 기입하는 기입 기간과, 상기 대향 전극에 상기 교류 전압을 인가한 상태에서 상기 표시 데이터 유지 회로의 상태를 유지하는 기간과, 상기 표시 데이터 유지 회로에 기입된 표시에 따른 전압을 덧씌우기하는 덧씌우기 기간을 순차 반복하여 구동하는 것에 있어서,
    상기 기입 기간 및 상기 덧씌우기 기간에,
    상기 대향 전극의 전압을 상기 공통 전극의 전압과 동일하게 한 상태에서, 1행의 화소 영역의 상기 표시 전극의 전압을 상기 공통 전극의 전압과 동일하게 하여 상기 액정층에 전압이 인가되지 않도록 한 후, 상기 1행의 화소 영역의 상기 표시 전극과 상기 공통 전극의 접속을 개방하고, 그 후에 상기 대향 전극에 상기 공통 전극의 전압에 대하여 진동하는 교류 전압을 인가한 상태에서, 상기 1행의 화소 영역의 상기 표시 데이터 유지 회로에 전압을 기입하는 것을 특징으로 하는 액정 표시 장치.
  6. 제2항 또는 제4항에 있어서,
    상기 표시 데이터 유지 회로에 전압을 기입할 때에, 대응하는 상기 주사 전극에 펄스 전압이 인가되는 것에 동기하여, 상기 신호 전극의 전압을 일제히 변화시키는 것을 특징으로 하는 액정 표시 장치.
  7. 제2항 또는 제4항에 있어서,
    상기 표시 데이터 유지 회로에 전압을 기입할 때에,
    상기 신호 전극의 전압이, 1행의 화소의 상기 표시 데이터 유지 회로에 받아들여진 후, 상기 1행의 화소의 상기 표시 데이터 유지 회로를 상기 신호 전극으로부터 전압을 받아들이지 않은 상태로 하고, 모든 상기 신호 전극에 상기 스위칭 소자의 상태를 상기 표시 전극과 상기 공통 전극의 접속을 개방하는 상태로 하는 리세트 전압을 인가하는 것을 특징으로 하는 액정 표시 장치.
  8. 제2항 또는 제4항에 있어서,
    상기 표시 데이터 유지 회로에 전압을 기입할 때에,
    상기 표시 데이터 유지 회로가 상기 신호 전극의 전압을 받아들이지 않은 상태에서, 상기 신호 전극의 전압이, 1행의 화소의 상기 표시 데이터 유지 회로에 기입하는 전압으로 모두 재기입된 후, 상기 1행의 화소의 상기 표시 데이터 유지 회로가 상기 신호 전극의 전압을 받아들이는 것을 특징으로 하는 액정 표시 장치.
  9. 제7항에 있어서,
    상기 신호 전극에 표시에 따른 전압을 인가할 때에,
    상기 스위칭 소자의 상태를, 상기 표시 전극과 상기 공통 전극을 접속시키는 상태로 하는 화소에 접속된 상기 신호 전극에만 전압을 기입하고, 상기 표시 전극과 상기 공통 전극과의 접속을 개방시키는 상태로 하는 화소에 접속된 상기 신호 전극에는 전압을 기입하지 않고, 상기 리세트 전압을 유지하는 것을 특징으로 하는 액정 표시 장치.
  10. 제4항에 있어서,
    상기 신호 전극에 전압을 인가하는 신호 데이터 기입 회로는, 시프트 레지스터와, 상기 신호 데이터 기입 회로의 시프트 레지스터의 출력과 제1 리세트 신호와의 OR 신호를 출력하는 OR 회로와, 상기 OR 회로의 출력에 따라 표시 데이터 신호를 샘플링하여 상기 신호 전극에 출력하는 박막 트랜지스터를 포함하고,
    상기 주사 전극에 전압을 인가하는 주사선 선택 회로는, 시프트 레지스터와, 상기 주사선 선택 회로의 시프트 레지스터의 출력과 제2 리세트 신호와의 OR 신호를 출력하는 OR 회로를 포함하는 것을 특징으로 하는 액정 표시 장치.
  11. 제7항에 있어서,
    상기 신호 전극에 전압을 인가하는 신호 데이터 기입 회로는, 시프트 레지스터와, 상기 신호 데이터 기입 회로의 시프트 레지스터의 출력과 제1 리세트 신호와의 OR 신호를 출력하는 OR 회로와, 상기 OR 회로의 출력에 따라 표시 데이터 신호를 샘플링하여 상기 신호 전극에 출력하는 박막 트랜지스터를 포함하고,
    상기 주사 전극에 전압을 인가하는 주사선 선택 회로는, 시프트 레지스터와, 상기 주사선 선택 회로의 시프트 레지스터의 출력과 상기 제1 리세트 신호의 반전 신호와의 AND 신호를 출력하는 AND 회로와, 상기 AND 회로의 출력과 제2 리세트 신호와의 OR 신호를 출력하는 OR 회로를 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제8항에 있어서,
    상기 신호 전극에 전압을 인가하는 신호 데이터 기입 회로는, 시프트 레지스터와, 상기 신호 데이터 기입 회로의 시프트 레지스터의 출력과 제1 리세트 신호와의 OR 신호를 출력하는 OR 회로와, 상기 OR 회로의 출력에 따라 표시 데이터 신호를 샘플링하여 상기 신호 전극에 출력하는 박막 트랜지스터를 포함하고,
    상기 주사 전극에 전압을 인가하는 주사선 선택 회로는, 시프트 레지스터와, 상기 주사선 선택 회로의 시프트 레지스터의 출력과 컨트롤 신호와의 AND 신호를 출력하는 AND 회로와, 상기 AND 회로의 출력과 제2 리세트 신호와의 OR 신호를 출력하는 OR 회로를 포함하는 것을 특징으로 하는 액정 표시 장치.
  13. 제9항에 있어서,
    상기 신호 전극에 전압을 인가하는 신호 데이터 기입 회로는, 어드레스 데이터 신호를 복호하여 어드레스 데이터 신호에 대응하는 신호 전극을 선택하는 디코더 회로와, 상기 디코더 회로의 출력과 제1 리세트 신호와의 OR 신호를 출력하는 OR 회로와, 상기 OR 회로의 출력에 따라 드레인 신호를 샘플링하여 신호 전극에 출력하는 박막 트랜지스터를 포함하고,
    상기 주사 전극에 전압을 인가하는 주사선 선택 회로는, 시프트 레지스터와, 상기 시프트 레지스터의 출력과 상기 제1 리세트 신호의 반전 신호와의 AND 신호를 출력하는 AND 회로와, 상기 AND 회로의 출력과 제2 리세트 신호와의 OR 신호를 출력하는 OR 회로를 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 제1항, 제2항 또는 제4항 중 어느 한 항에 있어서,
    상기 표시 전극은 광을 반사하는 부재를 포함하고,
    상기 표시 전극은 절연막을 사이에 두고 상기 한쌍의 기판의 한쪽 기판 상에 설치되고, 상기 절연막에 설치한 컨택트홀을 통해 상기 표시 전극과 상기 스위칭 소자가 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 표시 데이터 유지 회로, 상기 스위칭 소자, 상기 주사 전극, 및 상기 신호 전극을 상기 한쌍의 기판의 한쪽 기판 상에, 상기 한쌍의 기판의 한쪽과 상기 표시 전극 사이에, 상기 표시 전극과 중첩하여 배치한 것을 특징으로 하는 액정 표시 장치.
  16. 삭제
KR1020000062573A 1999-10-25 2000-10-24 액정 표시 장치 KR100746536B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-303078 1999-10-25
JP30307899A JP3574768B2 (ja) 1999-10-25 1999-10-25 液晶表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20010040165A KR20010040165A (ko) 2001-05-15
KR100746536B1 true KR100746536B1 (ko) 2007-08-06

Family

ID=17916638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000062573A KR100746536B1 (ko) 1999-10-25 2000-10-24 액정 표시 장치

Country Status (4)

Country Link
US (1) US6819317B1 (ko)
JP (1) JP3574768B2 (ko)
KR (1) KR100746536B1 (ko)
TW (1) TW556021B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001073743A1 (fr) * 2000-03-28 2001-10-04 Seiko Epson Corporation Afficheur a cristaux liquides, procede et dispositif de commande d'un afficheur a cristaux liquides, dispositif electronique
TW518552B (en) 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
TW514854B (en) 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8339339B2 (en) * 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
US7170478B2 (en) * 2002-03-26 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of driving light-emitting device
US7006061B2 (en) * 2002-06-04 2006-02-28 Ngk Insulators, Ltd. Display device
US20030227447A1 (en) 2002-06-04 2003-12-11 Ngk Insulators, Ltd. Display device
TWI239424B (en) * 2003-10-15 2005-09-11 Hannstar Display Corp Liquid crystal display panel and driving method therefor
US8035588B2 (en) * 2004-03-03 2011-10-11 Hannstar Display Corp. Liquid crystal display panel with auxiliary line disposed between boundary data line and pixel electrode and driving method thereof
JP2005275315A (ja) * 2004-03-26 2005-10-06 Semiconductor Energy Lab Co Ltd 表示装置、その駆動方法及びそれを用いた電子機器
CN1828397A (zh) * 2005-02-28 2006-09-06 精工爱普生株式会社 电泳显示装置的驱动方法
JP4609168B2 (ja) 2005-02-28 2011-01-12 セイコーエプソン株式会社 電気泳動表示装置の駆動方法
JP5132414B2 (ja) * 2008-05-07 2013-01-30 株式会社ジャパンディスプレイウェスト 電気光学装置
TWI393108B (zh) * 2008-07-04 2013-04-11 Chimei Innolux Corp 液晶顯示裝置及其驅動方法
US20110007066A1 (en) * 2009-07-10 2011-01-13 Chin-Tien Chang Data transmitting method for transmitting data between timing controller and source driver of display and display using the same
WO2011132555A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101915623B1 (ko) * 2012-04-18 2018-11-08 삼성디스플레이 주식회사 액정 렌즈 패널 및 이를 구비하는 표시 장치
CN104505016A (zh) * 2015-01-13 2015-04-08 京东方科技集团股份有限公司 显示驱动电路、显示驱动装置、显示装置及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258168A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 液晶表示装置
KR970066680A (ko) * 1996-03-19 1997-10-13 카나이 쯔또무 액정표시장치
JPH103069A (ja) * 1996-06-18 1998-01-06 Hitachi Ltd 液晶表示装置
KR100286492B1 (ko) * 1996-06-11 2001-04-16 니시무로 타이죠 액정표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087792A (en) * 1977-03-03 1978-05-02 Westinghouse Electric Corp. Electro-optic display system
TW207570B (en) * 1991-10-04 1993-06-11 Toshiba Co Ltd Method for automatically detecting drill blade of the drill bit specified for drilling hole on PC board
JP2997356B2 (ja) * 1991-12-13 2000-01-11 京セラ株式会社 液晶表示装置の駆動方法
JP3367808B2 (ja) * 1995-06-19 2003-01-20 シャープ株式会社 表示パネルの駆動方法および装置
JP3234131B2 (ja) * 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
JPH1114961A (ja) * 1997-04-28 1999-01-22 Toshiba Microelectron Corp 液晶駆動用回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258168A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 液晶表示装置
KR970066680A (ko) * 1996-03-19 1997-10-13 카나이 쯔또무 액정표시장치
KR100286492B1 (ko) * 1996-06-11 2001-04-16 니시무로 타이죠 액정표시장치
JPH103069A (ja) * 1996-06-18 1998-01-06 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR20010040165A (ko) 2001-05-15
JP3574768B2 (ja) 2004-10-06
TW556021B (en) 2003-10-01
US6819317B1 (en) 2004-11-16
JP2001125068A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
KR100746536B1 (ko) 액정 표시 장치
US6115017A (en) Liquid crystal display apparatus
KR100602761B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100635191B1 (ko) 액정표시장치
US6473077B1 (en) Display apparatus
EP1296174B1 (en) Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
KR100393150B1 (ko) 액정 표시 장치
KR100417181B1 (ko) 액정표시장치 및 그 구동방법
JP5646283B2 (ja) ディスプレイ
US7839374B2 (en) Liquid crystal display device and method of driving the same
CN101233556B (zh) 显示装置及其驱动电路与驱动方法
US8379161B2 (en) Liquid crystal display device
KR20010007353A (ko) 동화상표시의 등급을 개선한 액정표시방법 및 액정표시장치
JPH10197894A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP4043112B2 (ja) 液晶表示装置およびその駆動方法
TW200919435A (en) Electro-optical device, driving circuit, and electronic apparatus
JP3305931B2 (ja) 液晶表示装置
KR19980086264A (ko) 전하 재활용을 이용한 tft-lcd의 저전력 게이트드라이버회로
JP4062766B2 (ja) 電子機器および表示装置
JP2001075534A (ja) 液晶表示装置
JPH09258168A (ja) 液晶表示装置
EP1148375A1 (en) Drive technique for starting liquid crystal device
JP2001282201A (ja) 表示装置、液晶表示パネル、液晶表示装置および液晶表示装置の駆動方法
KR100455883B1 (ko) 액티브매트릭스 표시장치
KR20070071703A (ko) 액정 패널용 하이브리드 게이트 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 12