KR100745946B1

KR100745946B1 - 반도체 소자의 감광막 패턴 형성 방법

Info

Publication number: KR100745946B1
Application number: KR1020010070384A
Authority: KR
Inventors: 고차원; 복철규
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-11-13
Filing date: 2001-11-13
Publication date: 2007-08-02
Also published as: KR20030039450A

Abstract

본 발명은 반도체 소자의 감광막 패턴(Pattern) 형성 방법에 관한 것으로, 특히 감광막의 노광 및 현상 공정 시 스핀 드라이(Spin dry)의 속도와 가속도를 세정 공정에 사용된 초순수액이 변화되지 않은 범위까지 감소시킴으로, 상기 스핀 드라이 공정 시 초순수액의 변화로 발생되는 패턴 무너짐 현상을 방지하여 패턴 미싱(Missing)과 패턴 브리지(Bridge)의 유발을 억제하므로 소자 원가를 절감시키고 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

반도체 소자의 감광막 패턴 형성 방법{Method for forming a photo resist pattern of semiconductor device}

도 1a와 도 1b는 반도체 소자의 감광막 패턴 형성 방법을 도시한 단면도.

도 2는 종래의 감광막 현상 공정을 도시한 그래프.

도 3은 종래의 감광막 패턴 무너짐 현상을 도시한 단면도.

도 4는 종래의 감광막 패턴 무너짐 현상을 나타낸 사진도.

도 5는 본 발명의 실시 예에 따른 감광막 현상 공정을 도시한 그래프.

도 6a는 DICD를 120nm로 했을 때 종래의 감광막 패턴을 나타낸 사진도.

도 6b는 DICD를 120nm로 했을 때 본 발명의 감광막 패턴을 나타낸 사진도.

도 7a는 DICD를 110nm로 했을 때 종래의 감광막 패턴을 나타낸 사진도.

도 7b는 DICD를 110nm로 했을 때 본 발명의 감광막 패턴을 나타낸 사진도.

< 도면의 주요 부분에 대한 부호의 설명 >

11 : 반도체 기판 13 : 감광막

본 발명은 반도체 소자의 감광막 패턴(Pattern) 형성 방법에 관한 것으로, 특히 감광막의 노광 및 현상 공정 시 스핀 드라이(Spin dry)의 속도와 가속도를 세정 공정에 사용된 초순수액이 변화되지 않은 범위까지 감소시켜 소자의 수율 및 신뢰성을 향상시키는 반도체 소자의 감광막 패턴 형성 방법에 관한 것이다.

반도체 소자는 매년 집적도가 증가되고 있으며, 이러한 집적도의 증가는 소자 각각의 구성 요소 면적 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약을 맞게 된다.

도 1a와 도 1b는 반도체 소자의 감광막 패턴 형성 방법을 도시한 단면도이다.

도 1a 및 도 1b를 참조하면, 웨이퍼(11) 상에 감광막(13)을 도포하고, 상기 감광막(13)을 선택적으로 노광 및 현상한다.

도 2는 종래의 감광막 현상 공정을 도시한 그래프이다.

먼저, 상기 감광막(13)의 현상 공정에 현상액 도포 공정, 세정 공정 및 스핀 드라이 공정이 포함된다.

도 2를 참조하면, 상기 현상액 도포 공정은 0rpm의 속도로 41초 동안 진행된다.

그리고, 0.4초 동안 가속시켜 0 RPM에서 2000 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 초기 단계와 0.15초 동안 감속시켜 2000 RPM에서 500 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 후기 단계를 포함하여 상기 세정 공정은 0 ∼ 2000rpm의 속도로 16초 동안 진행된다. 여기서, 상기 rpm은 분당 회전수이다.

이어, 0.2초 동안 가속시켜 500 RPM에서 2500 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 초기 단계와 0.5초 동안 감속시켜 2500 RPM에서 0 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 후기 단계를 포함하여 상기 스핀 드라이 공정은 0 ∼ 2500rpm의 속도로 16초 동안 진행된다.

여기서, 상기 500rpm에서 2500rpm으로 그 속도를 증가시키면서 0.2초 동안 진행하는 스핀 드라이 공정의 초기 단계에서 상기 세정 공정에 사용되는 초순수액이 변화되고 건조되며 상기 변화된 초순수액의 표면 장력으로 무너짐 현상이 발생된다.

[수학식]

(r: 감광막 패턴간의 반경, s: 초순수액의 표면 장력, t: 감광막의 두께, w: DICD)

그리고, 상기 무너짐 현상은 상기 초순수액의 표면 장력이 클수록 패턴과 패턴 사이의 간격이 좁을수록, 그리고 종횡비가 클수록 심해진다.(수학식 및 도 1을 참조)

도 3은 종래의 감광막 패턴 무너짐 현상을 도시한 단면도이고, 도 4는 종래의 감광막 패턴 무너짐 현상을 나타낸 사진도이다.

도 3 및 도 4를 참조하면, 소자의 집적도가 높아짐에 따라 상기 감광막(13)의 두께에 비해 패턴 크기가 작아져 감광막 패턴의 종횡비가 증가하므로 라인(Line)/스페이스(Space) 패턴 현상 공정 시 상기 수학식과 같이 패턴이 휘거나 꺽어져서 쓰러지거나 또는 상기 웨이퍼(11)로부터 탈리되는 등의 패턴 무너짐 현상(A)이 발생된다. 특히, 상기 웨이퍼(11)로부터 탈리되어 다른 지역으로 이동하는 현상은 패턴 미싱(Missing)과 패턴 브리지(Bridge)를 유발시킨다.

종래의 반도체 소자의 감광막 패턴 형성 방법은 소자의 집적도에 따라 감광막의 두께에 비해 패턴 크기가 작아져 감광막 패턴의 종횡비가 증가하므로 라인(Line)/스페이스(Space) 패턴 현상 공정 시 패턴 무너짐 현상이 발생되어 패턴 미싱(Missing)과 패턴 브리지(Bridge)를 유발시키므로 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 감광막의 노광 및 현상 공정 시 스핀 드라이(Spin dry)의 속도와 가속도를 세정 공정에 사용된 초순수액이 변화되지 않은 범위까지 감소시킴으로, 상기 스핀 드라이 공정 시 세정 공정에 사용된 초순수액의 변화로 발생되는 패턴 무너짐 현상을 방지하는 반도체 소자의 감광막 패턴 형성 방법을 제공하는데 그 목적이 있다.

본 발명의 반도체 소자의 감광막 패턴 형성 방법은 세정 공정 및 스핀 드라이 공정을 포함한 감광막의 현상 공정에 있어서, 상기 세정 공정을 0.5 ∼ 0.7초 동안 가속시켜 0 RPM에서 2000 RPM의 회전 속도로 상기 감광막 하부의 피식각층을 회전시키는 초기 단계를 포함하여 16초 동안 진행하는 단계 및 상기 스핀 드라이 공정을 0.4 ∼ 0.6초 동안 가속시켜 500 RPM에서 2000 RPM의 회전 속도로 상기 피식각층을 회전시키는 초기 단계와 0.5 ∼ 0.7초 동안 감속시켜 2000 RPM에서 0 RPM의 회전 속도로 상기 피식각층을 회전시키는 후기 단계를 포함하여 16초 동안 진행하는 단계를 포함하여 이루어짐을 특징으로 한다.

본 발명의 원리는 종래에 500rpm에서 2500rpm으로 그 속도를 증가시키면서 0.2초 동안 진행하던 스핀 드라이 공정의 초기 단계를 500rpm에서 2000rpm으로 그 속도를 증가시키면서 0.4 ∼ 0.6초 동안 진행하여 세정 공정에 사용되는 초순수액의 변화를 방지하는 발명이다.

상기와 같은 본 발명에 따른 반도체 소자의 감광막 패턴 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

본 발명의 실시 예에 따른 반도체 소자의 감광막 패턴 형성 방법은 0.10㎛ 크기의 비트 라인(Bit line)을 형성할 경우, 웨이퍼(11)와 감광막(13)의 접착력을 증가시키기 위하여 전 처리 공정으로서 핫 플레이트(Hot plate) 상에서 상기 웨이퍼(11)에 HMDS(HexaMethylDisilazane)로 베이퍼(Vapor) 처리한 후, 상기 웨이퍼(11) 상에 상기 감광막(33)을 0.2 ∼ 3.0㎛의 두께로 도포한다.

이때, 상기 감광막(13)은 통상의 감광막은 무엇이나 가능하며, 미세 패턴 형성을 위해 사용하고 있는 화학증폭형 감광막을 포함한다.(도 1a를 참조)

그리고, 상기 감광막(13)을 100 ∼ 120℃의 온도에서 80 ∼ 100초 동안 소프트 베이크(Soft bake)하여 솔벤트(Solvent)를 증발시킨 다음, 마스킹 공정으로 ArF광을 사용하여 상기 감광막(13)을 노광한다.

여기서, 상기 ArF광 대신에 KrF, ArF, EUV, E-beam 및 X-ray 중 하나를 선택하여 상기 감광막(33)을 조사 할 수 있다.

그리고, 상기 노광 공정 후의 감광막(13)을 80 ∼ 150℃의 온도에서 60 ∼ 200초 동안 PEB(Post Exposure Bake)하고, 상기 감광막(13)을 0.1 ∼ 10% 농도의 TMAH(Tetra Methyl Ammonium Hydroxide) 용액에서 50 ∼ 70초간 현상한다.

이때, 상기 감광막(13)의 현상 공정에 현상액 도포 공정, 세정 공정 및 스핀 드라이 공정이 포함된다.(도 1b를 참조)

도 5는 본 발명의 실시 예에 따른 감광막 현상 공정을 도시한 도면으로서, 현상액 도포 공정은 0rpm의 속도로 41초 동안 진행된다.

그리고, 0.5 ∼ 0.7초 동안 가속시켜 0 RPM에서 2000 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 초기 단계와 0.14 ∼ 0.16초 동안 감속시켜 2000 RPM에서 500 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 후기 단계를 포함하여 상기 세정 공정은 0 ∼ 2000rpm의 속도로 16초 동안 진행된다.

그리고, 0.4 ∼ 0.6초 동안 가속시켜 500 RPM에서 2000 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 초기 단계와 0.5 ∼ 0.7초 동안 감속시켜 2000 RPM에서 0 RPM의 회전 속도로 상기 웨이퍼(11)를 회전시키는 후기 단계를 포함하여 상기 스핀 드라이 공정은 0 ∼ 2000rpm의 속도로 16초 동안 진행된다.

여기서, 상기 스핀 드라이 공정의 초기 단계를 500rpm에서 2000rpm으로 그 속도를 증가시키면서 0.4 ∼ 0.6초 동안 진행하기 때문에 상기 세정 공정에 사용되는 초순수액이 변화되지 않아 상기 초순수액의 변화에 의한 표면 장력으로 발생되 는 무너짐 현상을 방지할 수 있다.

즉, 본 발명에 따른 감광막(13)의 노광 및 현상 공정 시 종래 보다 스핀 드라이 속도를 낮추어 진행시키므로 패턴 무너짐을 방지한다.

도 6a는 DICD를 120nm로 했을 때 종래의 감광막 패턴을 나타낸 사진도이고, 도 6b는 DICD를 120nm로 했을 때 본 발명의 감광막 패턴을 나타낸 사진도이다.

그리고, 도 7a는 DICD를 110nm로 했을 때 종래의 감광막 패턴을 나타낸 사진도이고, 도 7b는 DICD를 110nm로 했을 때 본 발명의 감광막 패턴을 나타낸 사진도이다.

예를 들면 도 6a와 도 6b를 참조하면, 비트 라인(Bit line) 마스크용 감광막 패턴의 디아이시디(Development inspection CD : DICD)를 120nm로 했을 때 종래의 현상 공정은 미니-셀 블록(Mini-cell block)에서 3개의 패턴 무너짐(B)이 발생되나 본 발명의 현상 공정은 종래보다 스핀 드라이 속도를 낮추어 진행시키므로 패턴 무너짐이 발생하지 않는다.

그리고, 도 7a와 도 7b를 참조하면, 비트 라인 마스크용 감광막 패턴의 DICD를 110nm로 했을 때 종래의 현상 공정은 미니-셀 블록에서 10개 이상의 패턴 무너짐(C)이 발생되나 본 발명의 현상 공정은 종래보다 스핀 드라이 속도를 낮추어 진행시키므로 3개의 패턴 무너짐(D)이 발생된다.

본 발명의 반도체 소자의 감광막 패턴 형성 방법은 감광막의 노광 및 현상 공정 시 스핀 드라이(Spin dry)의 속도와 가속도를 세정 공정에 사용된 초순수액이 변화되지 않은 범위까지 감소시킴으로, 상기 스핀 드라이 공정 시 세정 공정에 사용된 초순수액의 변화로 발생되는 패턴 무너짐 현상을 방지하여 패턴 미싱과 패턴 브리지의 유발을 억제하므로 소자 원가를 절감시키고 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims

세정 공정 및 스핀 드라이 공정을 포함한 감광막의 현상 공정에 있어서,

상기 세정 공정을 0.5 ∼ 0.7초 동안 가속시켜 0 RPM에서 2000 RPM의 회전 속도로 상기 감광막 하부의 피식각층을 회전시키는 초기 단계를 포함하여 16초 동안 진행하는 단계;

상기 스핀 드라이 공정을 0.4 ∼ 0.6초 동안 가속시켜 500 RPM에서 2000 RPM의 회전 속도로 상기 피식각층을 회전시키는 초기 단계와 0.5 ∼ 0.7초 동안 감속시켜 2000 RPM에서 0 RPM의 회전 속도로 상기 피식각층을 회전시키는 후기 단계를 포함하여 16초 동안 진행하는 단계를 포함하는 반도체 소자의 감광막 패턴 형성 방법.
제 1 항에 있어서,

상기 감광막을 0.2 ∼ 3.0㎛의 두께로 도포함을 특징으로 하는 반도체 소자의 감광막 패턴 형성 방법.
제 1 항에 있어서,

상기 감광막을 0.1 ∼ 10% 농도의 TMAH(Tetra Methyl Ammonium Hydroxide) 용액에서 50 ∼ 70초간 현상함을 특징으로 하는 반도체 소자의 감광막 패턴 형성 방법.