KR100744942B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100744942B1
KR100744942B1 KR1020050123322A KR20050123322A KR100744942B1 KR 100744942 B1 KR100744942 B1 KR 100744942B1 KR 1020050123322 A KR1020050123322 A KR 1020050123322A KR 20050123322 A KR20050123322 A KR 20050123322A KR 100744942 B1 KR100744942 B1 KR 100744942B1
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
semiconductor device
forming
nitrogen ions
Prior art date
Application number
KR1020050123322A
Other languages
English (en)
Other versions
KR20070063275A (ko
Inventor
김대영
신현수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050123322A priority Critical patent/KR100744942B1/ko
Publication of KR20070063275A publication Critical patent/KR20070063275A/ko
Application granted granted Critical
Publication of KR100744942B1 publication Critical patent/KR100744942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate

Abstract

본 발명은 반도체 소자의 STI 트렌치 상부 모서리가 뾰족하게 되는 것을 방지하는 반도체 소자의 제조 방법으로서, 반도체 기판에 소자분리막 형성을 위한 트렌치를 형성하는 단계, 반도체 기판 위에 트렌치의 상부 모서리로부터 소정의 간격으로 떨어진 감광막을 형성하는 단계, 노출된 반도체 기판 위에 질소 이온을 주입하는 단계, 그리고 트렌치 내부에 산화막을 채우는 단계를 포함하며, 질소 이온을 주입한 반도체 기판의 트렌치의 상부 모서리는 완만한 기울기를 가지는 곡선 형태이다. 이와 같이, 트렌치 상부의 뾰족한 모서리를 완만한 기울기를 가지는 곡선으로 만듦으로써 반도체 소자 구동시 액티브 영역(AA) 가장자리에 전계가 집중되는 것을 방지하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시키고, 제품의 수율을 증가시킬 수 있다.
소자분리막, 질소

Description

반도체 소자의 제조 방법{MATHODE OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1 내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정 단계를 도시한 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것이다.
근래에 들어 반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화에 따른 CD(critical dimention)에 대한 요구가 점점 높아지고 있다.
이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 이것은 고집적 소자로 갈수록 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자 분리 영역의 폭을 감소시켜야만 하기 때문이다.
여기서, 기존의 소자 분리막은 LOCOS(local oxidation of silicon) 공정에 의해 형성되어 왔는데, LOCOS 공정에 의한 소자 분리막은 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈빅(bird's-beak)이 발생되기 때문에 소자 분리 막의 면적을 증대시키면서 누설 전류를 발생시키는 단점이 있다.
따라서, LOCOS 공정에 의한 소자 분리막 방법을 대신해 작은 폭을 가지면서 우수한 소자 분리 특성을 가지는 STI(shallow trench isolation) 공정을 이용한 소자 분리막의 형성 방법이 제안됨에 따라 대부분의 반도체 소자는 STI 공정을 주로 적용하여 소자 분리막을 형성하고 있다.
이러한 STI 공정을 적용한 소자 분리막은 반도체 기판 위에 패드 산화막, 패드 질화막 및 감광막을 차례로 형성하고, 감광막을 마스크로 하여 패드 질화막 및 패드 산화막을 차례로 패터닝하고, 패터닝된 패드 질화막 및 패드 산화막을 마스크로 삼아 반도체 기판을 식각하여 트렌치(trench)를 형성하고, 트렌치와 패드 산화막 및 패드 질화막을 매립하도록 HDP(high density plasma) 산화막을 형성하고, 패드 질화막이 노출되도록 HDP 산화막의 표면을 화학 기계적 연마(chemical mechanism polishing, CMP) 공정을 진행하고 패드 질화막을 제거함으로써 형성한다.
그러나, 이러한 STI 방법으로 반도체 기판의 소자 분리 영역에 트렌치를 형성하는 경우, 트렌치의 상부 모서리에서 반도체 기판의 액티브 영역(active area, AA)의 가장 자리가 뾰족하게 된다.
이에 따라, 반도체 소자 구동시, 액티브 영역(AA)의 가장자리에 전계가 집중되므로 누설 전류(leakage)가 발생되고 반도체 소자의 전기적 특성 및 신뢰성이 저하되어 제품의 수율이 감소할 수 있다.
따라서, 본 발명은 반도체 소자의 트렌치 상부 모서리가 뾰족하게 되는 것을방지하여 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판에 소자분리막 형성을 위한 트렌치를 형성하는 단계, 상기 반도체 기판 위에 상기 트렌치의 상부 모서리로부터 소정의 간격으로 떨어진 감광막을 형성하는 단계, 상기 노출된 반도체 기판 위에 질소 이온을 주입하는 단계, 그리고 상기 트렌치 내부에 산화막을 채우는 단계를 포함하며, 상기 질소 이온을 주입한 상기 반도체 기판의 상기 트렌치의 상부 모서리는 완만한 기울기를 가지는 곡선 형태일 수 있다.
상기 산화막 채우는 단계에서 상기 반도체 기판에 주입된 질소 이온이 상기 반도체 기판과 반응하여 접촉 보조층을 형성할수 있다.
상기 접촉 보조층은 질화규소(Si3N4)일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1 내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정 단계를 도시한 단면도이다.
우선, 도 1에 도시한 바와 같이, 반도체 기판(100)을 패터닝 하여 트렌치(trench)(85a, 85b)를 형성하고, 트렌치(85a, 85b)로부터 소정의 간격을 두고 반도체 기판(100) 위에 감광막(130)을 형성한다. 여기서, 트렌치(85a, 85b)는 상단에 뾰족한 모서리를 가지고 있다.
그 다음, 도 2에 도시한 바와 같이, 노출된 반도체 기판(100) 위에 질소 이온을 주입한다.
이와 같은 공정을 통해 트렌치(85a, 85b) 상단에 존재하는 뾰족한 모서리는 질소 이온의 이온 주입 에너지에 의해 곡선(rounding) 형태(A)가 된다.
그 다음, 도 3에 도시한 바와 같이, 트렌치(85a, 85b) 내부를 산화막(50)으로 채운다.
산화막(50)을 증착하는 공정 진행시, 발생하는 열에 의해 반도체 기판(100)의 트렌치(85a, 85b)에 주입된 질소 이온이 반도체 기판(100)과 반응하여 질화규소(Si3N4)인 접촉 보조층(52)이 형성된다.
여기서, 접촉 보조층(52)은 산화막(50)의 접착력을 높여 주는 역할을 한다. 이에 따라, 반도체 소자의 저항이 감소하여 동작 속도가 증가할 수 있다.
그 다음, 소자 분리막(50)이 존재하지 않는 반도체 기판(100) 위에 게이트 절연막(60) 및 게이트 전극(70)을 차례로 형성하고, 게이트 전극(70)을 마스크로 하여 노출된 반도체 기판(100) 위에 불순물 이온을 저농도로 주입하여 저농도 접합 영역(80)을 형성한다.
그 다음, 도 4에 도시한 바와 같이, 게이트 절연막(60) 및 게이트 전극(70) 측벽에 스페이서(spacer)(90)를 형성하고, 게이트 전극(70)과 스페이서(90)를 마스크로 삼아 노출된 반도체 기판(100) 위에 불순물 이온을 고농도로 주입하여 고농도 접합 영역(110)을 형성한다.
여기서, 앞서 설명한 바와 같이, 트렌치(85a, 85b) 상부의 모서리 위에 질소 이온을 주입함에 따라 고농도 접합 영역(110)의 가장 자리가 곡선 형태(A)를 이루므로 반도체 소자 구동시 고농도 접합 영역(110) 및 저농도 접합 영역(80)과 같은 반도체 기판(100)의 액티브 영역(active area, AA) 가장자리에 전계가 집중되어 발생하는 누설 전류(leakage)를 방지할 수 있으므로 반도체 소자의 전기적 특성 및 신뢰성이 향상시킬 수 있으며, 제품의 수율을 증가시킬 수 있다.
본 발명에 따르면 STI 방법으로 소자 분리막 형성시, 트렌치를 가지는 반도체 기판 위에 트렌치로부터 소정의 간격으로 떨어진 감광막을 배치하고 노출된 반도체 기판 위에 질소 이온을 주입하여 트렌치 상부의 뾰족한 모서리를 완만한 기울기를 가지는 곡선으로 만듦으로써 반도체 소자 구동시 액티브 영역(AA) 가장자리에 전계가 집중되는 것을 방지하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시키고, 제품의 수율을 증가시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (3)

  1. 반도체 기판에 소자분리막 형성을 위해 상부 모서리를 갖는 트렌치를 형성하는 단계;
    상기 반도체 기판 위에 상기 트렌치의 상기 상부 모서리로부터 일정 간격 이격된 감광막을 형성하는 단계;
    상기 노출된 반도체 기판 위에 질소 이온을 주입하여 상기 트렌치의 상부 모서리를 상기 질소 이온에 의하여 완만한 기울기를 갖는 곡선 형태로 형성하는 단계; 및
    상기 트렌치 내부에 산화막을 채우는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 산화막 채우는 단계에서 상기 반도체 기판에 주입된 질소 이온이 상기 반도체 기판과 반응하여 접촉 보조층을 형성하는 반도체 소자의 제조 방법.
  3. 제2항에서,
    상기 접촉 보조층은 질화규소(Si3N4)인 반도체 소자의 제조 방법.
KR1020050123322A 2005-12-14 2005-12-14 반도체 소자의 제조 방법 KR100744942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123322A KR100744942B1 (ko) 2005-12-14 2005-12-14 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123322A KR100744942B1 (ko) 2005-12-14 2005-12-14 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070063275A KR20070063275A (ko) 2007-06-19
KR100744942B1 true KR100744942B1 (ko) 2007-08-01

Family

ID=38363344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123322A KR100744942B1 (ko) 2005-12-14 2005-12-14 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100744942B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038007A (ko) * 1999-10-21 2001-05-15 박종섭 반도체장치의 소자격리방법
KR20020011500A (ko) * 2000-08-02 2002-02-09 윤종용 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법
KR20030000136A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20030048959A (ko) * 2001-12-13 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR20040037839A (ko) * 2002-10-30 2004-05-08 주식회사 하이닉스반도체 반도체소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038007A (ko) * 1999-10-21 2001-05-15 박종섭 반도체장치의 소자격리방법
KR20020011500A (ko) * 2000-08-02 2002-02-09 윤종용 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법
KR20030000136A (ko) * 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20030048959A (ko) * 2001-12-13 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR20040037839A (ko) * 2002-10-30 2004-05-08 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20070063275A (ko) 2007-06-19

Similar Documents

Publication Publication Date Title
JP3157357B2 (ja) 半導体装置
US7166514B2 (en) Semiconductor device and method of manufacturing the same
JP5420000B2 (ja) 半導体装置の製造方法
KR20010006411A (ko) 트랜치 소스 콘택트를 갖는 측방 확산 ｍｏｓ 트랜지스터
KR100374227B1 (ko) 반도체소자의 제조방법
US7122850B2 (en) Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current
US7863692B2 (en) Semiconductor device
KR100744942B1 (ko) 반도체 소자의 제조 방법
KR100702324B1 (ko) 반도체 소자 및 이의 제조 방법
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
CN108987332B (zh) 未平面化的浅沟槽隔离形成
US7374975B2 (en) Method of fabricating a transistor
KR20060009422A (ko) 반도체 소자의 제조방법
JP3146554B2 (ja) 素子分離方法
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
KR100356793B1 (ko) 비씨-에스오아이 소자의 제조방법
KR100700282B1 (ko) 반도체 소자의 제조 방법
KR100195206B1 (ko) 트렌치를 이용한 반도체 소자 분리 방법
KR100832706B1 (ko) 반도체 소자 및 그의 제조방법
KR100459693B1 (ko) 반도체 장치의 트렌치 소자분리방법
JP2001358334A (ja) 半導体素子及びその製造方法
KR100534205B1 (ko) 반도체소자 및 그 제조방법
KR100473189B1 (ko) 반도체소자 제조방법
US20040012069A1 (en) Semiconductor device and manufacturing method for the same
KR20070002662A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee