KR100744024B1 - Method of manufacturing light emitting diode - Google Patents

Method of manufacturing light emitting diode Download PDF

Info

Publication number
KR100744024B1
KR100744024B1 KR1020070040606A KR20070040606A KR100744024B1 KR 100744024 B1 KR100744024 B1 KR 100744024B1 KR 1020070040606 A KR1020070040606 A KR 1020070040606A KR 20070040606 A KR20070040606 A KR 20070040606A KR 100744024 B1 KR100744024 B1 KR 100744024B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
type semiconductor
forming
Prior art date
Application number
KR1020070040606A
Other languages
Korean (ko)
Inventor
박형수
Original Assignee
(주)에피플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에피플러스 filed Critical (주)에피플러스
Priority to KR1020070040606A priority Critical patent/KR100744024B1/en
Application granted granted Critical
Publication of KR100744024B1 publication Critical patent/KR100744024B1/en

Links

Images

Abstract

A method for fabricating an LED is provided to improve process efficiency by simultaneously forming transparent electrodes connected to positive and negative terminals. A light emitting structure(123) is formed on a substrate(100), including a semiconductor layer of a first conductivity type, a light emitting active layer partially exposing the semiconductor layer of the first conductivity type, and a semiconductor layer of a second conductivity type. The light emitting structure is covered with a passivation layer having first and second openings respectively exposing the semiconductor layer of the first conductivity type and the semiconductor layer of the second conductivity type. First and second electrodes are simultaneously formed in the first and second openings, coming in contact with the semiconductor layer of the first conductivity type and the semiconductor layer of the second conductivity type. The process for forming the passivation layer includes the following steps. An insulation layer is conformally formed on the light emitting structure. The insulation layer is selectively patterned to partially expose the semiconductor layer of the first conductivity type and the semiconductor layer of the second conductivity type.

Description

발광 다이오드의 제조방법{METHOD OF MANUFACTURING LIGHT EMITTING DIODE}Manufacturing method of light emitting diodes {METHOD OF MANUFACTURING LIGHT EMITTING DIODE}

도 1은 본 발명에 따른 발광 다이오드(Light Emitting Diode:LED)를 나타낸 평면도이다.1 is a plan view illustrating a light emitting diode (LED) according to the present invention.

도 2 내지 9는 본 발명에 따른 발광 다이오드의 제조방법을 설명하기 위한 도 1의 I-I'에 따른 단면도들이다.2 to 9 are cross-sectional views taken along line II ′ of FIG. 1 for explaining a method of manufacturing a light emitting diode according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 기판 110 : 제1형 반도체층100 substrate 110 type 1 semiconductor layer

110a : 제1형 반도체 패턴 112 : 전극 영역110a: type 1 semiconductor pattern 112: electrode region

120 : 발광 활성층 120a : 발광 활성 패턴120: light emitting active layer 120a: light emitting active pattern

123 : 발광 구조물 130 : 제2형 반도체층123: light emitting structure 130: second type semiconductor layer

130a : 제2형 반도체 패턴 140 : 보호막130a: type 2 semiconductor pattern 140: protective film

140a : 보호 패턴 142 : 제1 개구부140a: Protective pattern 142: First opening

144 : 제2 개구부 150 : 금속전극막144: second opening 150: metal electrode film

150a : 제1 전극 150b : 제2 전극150a: first electrode 150b: second electrode

160 : 마스크 패턴 170a, 170b : 금속전극160: mask pattern 170a, 170b: metal electrode

본 발명은 발광 다이오드의 제조방법에 관한 것으로 더욱 상세하게는 전극 및 발광 구조물을 절연시키는 절연막을 포함하는 발광 다이오드의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a light emitting diode, and more particularly, to a method of manufacturing a light emitting diode including an insulating film for insulating the electrode and the light emitting structure.

발광 다이오드(Light Emitting Diode:LED)는 순 방향(forward direction)으로 전류가 흐를 때 빛을 발산하는 반도체 소자의 일종이다. 상기 빛은 전자(electron) 및 정공(hole)의 결합에 의해 방출되는 에너지로써, 전기발광(electroluminescence)의 형태이다. 상기 발광 다이오드로부터 발산되는 빛의 색상은 사용된 물질의 종류 및 조건에 의해 결정된다.A light emitting diode (LED) is a kind of semiconductor device that emits light when a current flows in a forward direction. The light is energy emitted by the combination of electrons and holes, and is in the form of electroluminescence. The color of light emitted from the light emitting diode is determined by the type and condition of the material used.

상기 발광 다이오드는 통상의 전구와 비교할 때, 많은 이점을 갖고 있다. 예컨대, 상기 발광 다이오드는 와트(Watt)당 더 많은 빛을 발산하므로 전력 소모면에서 유리하다. 뿐만 아니라, 상기 발광 다이오드는 칼라 필터(color filter)를 사용하지 않고도 자체적으로 원하는 색상을 나타낼 수 있어 비용면에서 더욱 효율적이다. 또한, 상기 발광 다이오드는 오랜 수명으로도 잘 알려져 있고, 충분히 작게 제작이 가능하며 점등 및 소등 시간이 매우 짧다. 따라서, 상기 발광 다이오드는 램프 및 디스플레이와 같은 여러 가지 제품에 적용되며 지속적으로 연구되고 있다.The light emitting diode has many advantages when compared with a conventional light bulb. For example, the light emitting diode emits more light per watt, which is advantageous in terms of power consumption. In addition, the light emitting diode may display a desired color on its own without using a color filter, which is more cost effective. In addition, the light emitting diode is well known for a long life, it can be made small enough, and the lighting and lighting time is very short. Therefore, the light emitting diode is applied to various products such as lamps and displays and is continuously studied.

이하, 통상적인 발광 다이오드의 제조방법이 설명된다.Hereinafter, a conventional method for manufacturing a light emitting diode will be described.

발광 다이오드는 사파이어 기판과 상기 사파이어 기판상에 형성된 발광 구조물을 포함한다. 상기 발광 구조물은 상기 사파이어 기판 상에 순차적으로 형성된 n형 영역층, 다중 양자 우물(MQW:multi-quantum well) 구조의 활성층 및 p형 영역층 을 포함한다.The light emitting diode includes a sapphire substrate and a light emitting structure formed on the sapphire substrate. The light emitting structure includes an n-type region layer, an active layer having a multi-quantum well (MQW) structure, and a p-type region layer sequentially formed on the sapphire substrate.

상기 p형 영역층 및 활성층의 일부를 건식 식각하여 n형 영역층의 일부가 노출된다. 일반적으로 전류 주입 면적을 증가시키면서도 휘도를 향상시키기 위해 상기 p형 영역층 상에 투명전극이 형성된다. 예컨대, 상기 투명전극은 ITO(Indum-Tin-Oxide)를 포함할 수 있다. 상기 p형 영역층, 활성층 및 상기 n형 영역층 상에 전체적으로 ITO막이 형성된다. 이후, 상기 ITO막을 패터닝하여 상기 p형 영역층 상에 선택적으로 투명전극이 형성된다. 이어서, 상기 노출된 n형 영역층 상에 선택적으로 n형 금속전극이 형성되고, 상기 투명전극 상에 p형 금속전극이 형성될 수 있다.Portions of the n-type region layer are exposed by dry etching a portion of the p-type region layer and the active layer. In general, a transparent electrode is formed on the p-type region layer to improve luminance while increasing the current injection area. For example, the transparent electrode may include indium tin oxide (ITO). An ITO film is formed on the p-type region layer, the active layer and the n-type region layer as a whole. Thereafter, the ITO film is patterned to form a transparent electrode selectively on the p-type region layer. Subsequently, an n-type metal electrode may be selectively formed on the exposed n-type region layer, and a p-type metal electrode may be formed on the transparent electrode.

상기 투명전극, n형 금속 전극 및 p형 금속전극들을 형성함에 있어서, 패터닝이 완료 후, 상기 발광 구조물의 측벽에 전극 잔류물이 남을 수 있다. 따라서, 발광 다이오드를 작동하면, 상기 잔류물을 통하여 전류가 흘러 발광 다이오드의 신뢰성이 저하되거나, 상기 발광 다이오드가 작동하지 않을 수 있어 문제이다.In forming the transparent electrode, the n-type metal electrode, and the p-type metal electrodes, an electrode residue may remain on sidewalls of the light emitting structure after patterning is completed. Therefore, when the light emitting diode is operated, current flows through the residue, which lowers the reliability of the light emitting diode, or the light emitting diode may not operate.

따라서, 상기 문제점을 해결하기 위한 본 발명의 목적은 발광 다이오드의 신뢰성이 향상된 발광 다이오드의 제조방법을 제공하는 것이다.Accordingly, an object of the present invention for solving the above problems is to provide a method of manufacturing a light emitting diode with improved reliability of the light emitting diode.

상기 목적을 달성하기 위한 본 발명은 기판 상에 제1형 반도체층 및, 상기 제1형 반도체층을 일부 노출시키는 발광 활성층 및 제2형 반도체층을 포함하는 발광 구조물을 형성하는 단계, 상기 발광 구조물을 덮고 상기 노출된 제1형 반도체층 및 상기 제2형 반도체층 상에 각각 제1 개구부 및 제2 개구부을 갖는 보호막을 형성하는 단계 및 상기 제1 및 제2 개구부에 상기 제1형 반도체층 및 상기 제2형 반도체층과 각각 접촉하는 제1형 전극 및 제2형 전극을 동시에 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a light emitting structure including a first type semiconductor layer, a light emitting active layer exposing a portion of the first type semiconductor layer, and a second type semiconductor layer. Forming a passivation layer having a first opening and a second opening on the exposed first type semiconductor layer and the second type semiconductor layer, and the first type semiconductor layer and the first and second openings, respectively. Simultaneously forming a first type electrode and a second type electrode in contact with the second type semiconductor layer, respectively.

일 실시예에 따르면, 상기 보호막을 형성하는 단계는 상기 발광 구조물 상에 컨포멀하게 절연막을 형성하는 단계 및 상기 제2형 반도체층 및 상기 제1형 반도체층의 일부가 노출되도록 상기 절연막을 선택적으로 패터닝하는 단계를 포함할 수 있다.In example embodiments, the forming of the passivation layer may include conformally forming an insulating layer on the light emitting structure, and selectively forming the insulating layer to expose a portion of the second type semiconductor layer and the first type semiconductor layer. Patterning may be included.

다른 실시예에 따르면, 상기 제1형 및 제2형 전극을 형성하는 단계는 상기 제1 및 제2 개구부을 포함하여 상기 보호막 상에 투명전극막을 형성하는 단계, 상기 제1 및 제2 개구부이 위치한 상기 투명전극막 상에 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 이용하여 노출된 상기 투명전극막을 식각하는 단계 및 상기 마스크 패턴을 제거하는 단계를 포함한다.According to another embodiment, the forming of the first type and the second type electrode may include forming a transparent electrode layer on the passivation layer including the first and second openings, and the transparent portion in which the first and second openings are located. Forming a mask pattern on an electrode film, etching the exposed transparent electrode film using the mask pattern, and removing the mask pattern.

또 다른 실시예에 따르면, 상기 투명전극막은 ITO막일 수 있다.According to another embodiment, the transparent electrode film may be an ITO film.

또 다른 실시예에 따르면, 상기 보호막은 실리콘산화물을 포함할 수 있다.According to another embodiment, the passivation layer may include silicon oxide.

또 다른 실시예에 따르면, 상기 제1형은 n형이고, 상기 제2형은 p형이다.According to another embodiment, the first type is n-type and the second type is p-type.

또 다른 실시예에 따르면, 상기 제1형 전극 및 상기 제2형 전극 상에 각각 연결되는 금속 전극을 형성하는 단계를 더 포함할 수 있다.According to another embodiment, the method may further include forming metal electrodes connected to the first type electrode and the second type electrode, respectively.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 하기 실시예들에 한정되지 않고 다른 형태로 구 체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고, 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확하게 하기 위해 과장된 것이다. 명세서 전반적으로 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following examples and can be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Parts denoted by the same reference numerals throughout the specification represent the same components.

도 1을 참조하여, 본 발명의 발광 다이오드가 설명된다.1, a light emitting diode of the present invention is described.

도 1을 참조하면, 발광 다이오드는 사파이어 기판(100) 상에 차례로 형성된 제1형 반도체 패턴(110a), 다중 양자 우물 구조의 발광 활성 패턴(미도시) 및 제2형 반도체 패턴(130a)을 포함하는 발광 구조물(미도시)을 포함한다. 예컨대, 상기 제1형 반도체 패턴(110a)은 n형 GaN막일 수 있고, 상기 다중 양자 우물 구조의 발광 활성 패턴(미도시)은 GaN막, InGaN막 또는, 아연 또는 실리콘이 도핑된 InGaN막을 포함할 수 있으며, 상기 제2형 반도체 패턴(130a)은 p형 GaN막일 수 있다.Referring to FIG. 1, the light emitting diode includes a first type semiconductor pattern 110a sequentially formed on the sapphire substrate 100, a light emitting active pattern (not shown) having a multi-quantum well structure, and a second type semiconductor pattern 130a. It includes a light emitting structure (not shown). For example, the first type semiconductor pattern 110a may be an n-type GaN film, and the light emitting active pattern (not shown) of the multi-quantum well structure may include a GaN film, an InGaN film, or an InGaN film doped with zinc or silicon. The second type semiconductor pattern 130a may be a p-type GaN film.

상기 제2형 반도체 패턴(130a)은 상기 제1형 반도체 패턴(110a)의 일부 영역을 노출시키고, 상기 노출된 제1형 반도체 패턴(110a) 상에 투명전극, 예컨대 ITO를 포함하는 제1 전극(150a)이 형성될 수 있다. 이때, 상기 제2형 반도체 패턴(130a) 상에는 제2 전극(150b)이 형성될 수 있다.The second type semiconductor pattern 130a exposes a portion of the first type semiconductor pattern 110a and a first electrode including a transparent electrode, for example, ITO, on the exposed first type semiconductor pattern 110a. 150a may be formed. In this case, a second electrode 150b may be formed on the second type semiconductor pattern 130a.

상기 제1 전극(150a) 및 제2 전극(150b) 상에 단자들과 접촉 저항을 낮추기 위한 크롬 및/또는 금을 포함하는 금속전극들(170a, 170b)이 각각 더 형성될 수 있다.Metal electrodes 170a and 170b including chromium and / or gold for lowering contact resistance with terminals may be further formed on the first electrode 150a and the second electrode 150b, respectively.

도 2 내지 9를 참조하여, 본 발명에 따른 발광 다이오드의 제조방법이 설명 된다.2 to 9, a method of manufacturing a light emitting diode according to the present invention will be described.

도 2를 참조하면, 발광 다이오드를 제조하기 위한 기판(100)이 제공된다. 예컨대, 상기 기판(100)은 GaN와 같은 질화물계 반도체의 결정을 성장시킬 수 있는 기판으로써, 사파이어 기판이 사용될 수 있다.2, a substrate 100 for manufacturing a light emitting diode is provided. For example, the substrate 100 may be a substrate capable of growing a crystal of a nitride semiconductor such as GaN, and a sapphire substrate may be used.

상기 기판(100) 상에 제1형 반도체층(110), 발광 활성층(120) 및 제2형 반도체층(130)이 순차적으로 형성된다. 예컨대, 상기 제1형 반도체층(110)은 n형 GaN막일 수 있다. 상기 제1형 반도체층(110)은 유기금속 화학기상증착법(MetalOrganic Chemical Vapor Deposition:MOCVD)과 같은 에피택시얼(epitaxial) 공정에 의해 형성될 수 있다. 상기 제1형 반도체층(110)은 씨드층(미도시)을 형성한 후, 상기 씨드층(seed layer)을 성장시켜 형성될 수 있다. 이때, 상기 씨드층 및 상기 기판 간에 스트레스를 완화시킬 수 있는 버퍼층(미도시)이 더 개재될 수 있다. 예컨대, 상기 버퍼층은 AlN를 포함할 수 있다.The first type semiconductor layer 110, the light emitting active layer 120, and the second type semiconductor layer 130 are sequentially formed on the substrate 100. For example, the first type semiconductor layer 110 may be an n-type GaN film. The first type semiconductor layer 110 may be formed by an epitaxial process such as metal organic chemical vapor deposition (MOCVD). The first type semiconductor layer 110 may be formed by forming a seed layer (not shown) and then growing the seed layer. In this case, a buffer layer (not shown) may be further interposed between the seed layer and the substrate to relieve stress. For example, the buffer layer may include AlN.

상기 제1형 반도체층(110) 상에 발광 활성층(120)이 형성된다. 상기 발광 활성층(120)은 다중 양자 우물(Multi-Quantum Well:MQW) 구조를 가질 수 있다. 예컨대, 상기 발광 활성층(120)은 GaN막, InGaN막 또는, 아연 또는 실리콘이 도핑된 InGaN막을 포함할 수 있다.The light emitting active layer 120 is formed on the first type semiconductor layer 110. The light emitting active layer 120 may have a multi-quantum well (MQW) structure. For example, the light emitting active layer 120 may include a GaN film, an InGaN film, or an InGaN film doped with zinc or silicon.

상기 발광 활성층(120) 상에 제2형 반도체층(130)이 형성된다. 예컨대, 상기 제2형 반도체층(130)은 p형 GaN막일 수 있다. 각 층들은 액상 성장법(Liquid Phase Epitaxy:LPE), 기상 성장법(Vapor Phase Epitaxy:VPE), 유기금속 화학기상증착법(MetalOrganic Chemical Vapor Deposition:MOCVD) 및 분자빔 성장법(Molecular Beam Epitaxy:MBE) 등과 같은 에피택시얼 방법에 의해 형성될 수 있다.The second type semiconductor layer 130 is formed on the light emitting active layer 120. For example, the second type semiconductor layer 130 may be a p-type GaN film. Each layer is composed of Liquid Phase Epitaxy (LPE), Vapor Phase Epitaxy (VPE), Metal Organic Chemical Vapor Deposition (MOCVD) and Molecular Beam Epitaxy (MBE). It may be formed by an epitaxial method such as.

도 3을 참조하면, 상기 제2형 반도체층(130) 및 상기 발광 활성층(120)을 패터닝하여 상기 제1형 반도체층(110)의 전극 영역(112)이 노출된다. 이때, 상기 제1형 반도체층(110)의 상부가 패터닝되어 그 두께가 얇아질 수 있다. 따라서, 제1형 반도체 패턴(110a), 발광 활성 패턴(120a) 및 제2형 반도체 패턴(130a)을 포함하는 발광 구조물(123)이 형성될 수 있다. 예컨대, 상기 패터닝은 건식 식각을 수행함으로써 이루어질 수 있다.Referring to FIG. 3, the electrode region 112 of the first type semiconductor layer 110 is exposed by patterning the second type semiconductor layer 130 and the light emitting active layer 120. In this case, an upper portion of the first type semiconductor layer 110 may be patterned to reduce its thickness. Accordingly, the light emitting structure 123 including the first type semiconductor pattern 110a, the light emitting active pattern 120a, and the second type semiconductor pattern 130a may be formed. For example, the patterning may be performed by performing dry etching.

도 4를 참조하면, 상기 발광 구조물(123) 및 기판(100) 상에 보호막(passivation)(140)이 형성된다. 상기 보호막(140)은 상기 발광 구조물(123)을 절연시켜 보호하는 역할을 수행한다. 예컨대, 상기 보호막(140)은 절연물질을 포함할 수 있으며, 실리콘 산화막일 수 있다. 상기 보호막(140)은 화학 기상 증착방법(Chemical Vapor Deposition:CVD)에 의해 형성될 수 있다. 특히, 상기 보호막(140)은 저온에서 손상없이 형성되도록 PECVD(Plasma Enhanced CVD) 방식에 의해 형성될 수 있다. 또는 상기 보호막(140)은 스퍼터링(sputtering) 방식에 의해 형성될 수 있다. 상기 보호막(140)은 절연능력 및 공정효율성을 고려하여 약 1000 내지 2000Å의 두께를 가질 수 있다.Referring to FIG. 4, a passivation layer 140 is formed on the light emitting structure 123 and the substrate 100. The passivation layer 140 insulates and protects the light emitting structure 123. For example, the passivation layer 140 may include an insulating material and may be a silicon oxide layer. The protective layer 140 may be formed by chemical vapor deposition (CVD). In particular, the protective layer 140 may be formed by a Plasma Enhanced CVD (PECVD) method to be formed without damage at low temperatures. Alternatively, the passivation layer 140 may be formed by a sputtering method. The passivation layer 140 may have a thickness of about 1000 to 2000 μs in consideration of insulation ability and process efficiency.

도 4 및 5를 참조하면, 상기 보호막(140)이 패터닝되어 상기 제1형 반도체 패턴(110a)의 전극영역(112)을 노출시키는 제1 개구부(142) 및 상기 제2형 반도체 패턴(130a)의 상부면을 일부 노출시키는 제2 개구부(144)가 형성된다. 상기 제1 개구부(142) 및 상기 제2 개구부(144)는 통상의 포토리소그래피 공정에 의해 형성될 수 있다. 예컨대, 상기 보호막(140) 상에 포토레지스트막(미도시)이 형성된다. 이후, 통상의 노광 및 현상 공정을 통해 상기 제1 개구부 및 제2 개구부가 형성될 영역을 선택적으로 노출시키는 포토레지스트 패턴(미도시)이 형성될 수 있다. 이후, 상기 포토레지스트 패턴을 이용하여 상기 보호막(140)을 식각함으로써 보호 패턴(140a)이 형성될 수 있다.4 and 5, the passivation layer 140 is patterned to expose the first opening 142 and the second type semiconductor pattern 130a exposing the electrode region 112 of the first type semiconductor pattern 110a. A second opening 144 is formed to partially expose the top surface of the. The first opening 142 and the second opening 144 may be formed by a conventional photolithography process. For example, a photoresist film (not shown) is formed on the passivation layer 140. Thereafter, a photoresist pattern (not shown) may be formed to selectively expose a region where the first opening and the second opening are to be formed through a normal exposure and development process. Subsequently, the protective pattern 140a may be formed by etching the protective layer 140 using the photoresist pattern.

도 5 및 6을 참조하면, 상기 제1 개구부(142) 및 제2 개구부(144)를 포함하여, 상기 발광 구조물(123) 전면에 투명전극막(150)이 형성된다. 예컨대, 상기 투명전극막(150)은 ITO(Indum Tin Oxide)막일 수 있다. 예컨대, 상기 투명전극막(150)은 상기 보호막(140)과 동일한 두께로 형성되거나, 상기 보호막(140)보다 두껍게 형성될 수 있다. 상기 투명전극막(150)은 약 1000 내지 3000Å의 두께를 가질 수 있다. 상기 투명전극막(150)이 더 얇으면 전극으로서의 역할을 수행하기 어렵고, 더 두꺼우면 공정지연만을 초래하기 때문이다.5 and 6, the transparent electrode film 150 is formed on the entire surface of the light emitting structure 123 including the first opening 142 and the second opening 144. For example, the transparent electrode film 150 may be an indium tin oxide (ITO) film. For example, the transparent electrode film 150 may be formed to have the same thickness as the passivation layer 140 or may be formed thicker than the passivation layer 140. The transparent electrode film 150 may have a thickness of about 1000 to 3000Å. If the transparent electrode film 150 is thinner, it is difficult to serve as an electrode, and if the transparent electrode film 150 is thicker, only a process delay is caused.

도 7을 참조하면, 상기 투명전극막(150) 상에 상기 제1 개구부 및 제2 개구부를 덮는 마스크 패턴(160)이 형성된다. 예컨대, 상기 마스크 패턴(160)은 포토레지스트 패턴 또는 통상의 하드 마스크일 수 있다. 상기 마스크 패턴(160)은 앞서 설명한 바와 같이, 통상의 포토리소그래피 공정에 의해 형성될 수 있다.Referring to FIG. 7, a mask pattern 160 covering the first opening and the second opening is formed on the transparent electrode film 150. For example, the mask pattern 160 may be a photoresist pattern or a conventional hard mask. As described above, the mask pattern 160 may be formed by a conventional photolithography process.

도 8을 참조하면, 상기 마스크 패턴(160)을 이용하여 상기 투명전극막(150)이 패터닝된다. 상기 패터닝에 의해, 제1 개구부(142)를 매립하는 제1 전극(150a) 및 상기 제2 개구부(144)를 매립하는 제2 전극(150b)이 동시에 형성된다. 그러므로, 상기 제1 전극(150a) 및 상기 제2 전극(150b)은 동일한 물질을 포함할 수 있 다. 이와 같이, 본 발명은 상기 제1 전극 및 제2 전극을 동시에 형성함으로써 공정 효율성을 향상시킬 수 있다.Referring to FIG. 8, the transparent electrode film 150 is patterned using the mask pattern 160. By the patterning, a first electrode 150a filling the first opening 142 and a second electrode 150b filling the second opening 144 are simultaneously formed. Therefore, the first electrode 150a and the second electrode 150b may include the same material. As such, the present invention can improve process efficiency by simultaneously forming the first electrode and the second electrode.

일반적으로, 상기 제1 전극 및 제2 전극을 형성하기 위해 이방석 식각에 의한 패터닝이 수행된다. 따라서, 상기 제1 전극 및 제2 전극이 완성되더라도 상기 발광 구조물의 측면에 투명전극막을 이루는 물질, 예컨대, ITO 잔류물이 남을 수 있다. 상기 ITO 잔류물이 남는 경우에, 상기 발광 다이오드가 작동할 때 누설전류가 발생할 수 있다. 그러나, 본 발명에 의하면, 상기 발광 구조물에 보호막이 형성되어 있으므로, 공정상 상기 전극들의 패터닝이 완벽하지 못하더라도 누설전류 등의 전기적 불량이 발생하는 것이 방지될 수 있다.In general, patterning by anisotropic etching is performed to form the first electrode and the second electrode. Therefore, even when the first electrode and the second electrode are completed, a material forming a transparent electrode film, for example, ITO residue, may remain on the side surface of the light emitting structure. In the case where the ITO residue remains, a leakage current may occur when the light emitting diode is operated. However, according to the present invention, since the passivation layer is formed on the light emitting structure, electrical defects such as leakage current may be prevented from occurring even if the patterning of the electrodes is not perfect in the process.

도 9를 참조하면, 상기 제1 전극 및 제2 전극 상에 부가적으로 금속 전극(170a, 170b)들 이 더 형성될 수 있다. 예컨대, 상기 금속전극은 크롬 또는/및 금을 포함할 수 있다.Referring to FIG. 9, metal electrodes 170a and 170b may be further formed on the first electrode and the second electrode. For example, the metal electrode may include chromium or / and gold.

본 발명의 발광 다이오드의 제조방법은 발광 구조체의 표면에 절연물질을 포함하는 보호막이 형성된 후, 상기 보호막을 패터닝하고, 양극 및 음극 단자에 연결되는 전극을 모두 투명전극으로 형성한다. 따라서, 전극을 동시에 형성하여, 공정 효율을 향상시킬 수 있으며, 패터닝이 완벽하지 못하더라도, 상기 보호막에 의해 전기적 특성이 저하되는 것이 방지될 수 있다.In the method of manufacturing a light emitting diode of the present invention, after a protective film including an insulating material is formed on the surface of the light emitting structure, the protective film is patterned, and all the electrodes connected to the positive and negative terminals are formed as transparent electrodes. Therefore, by simultaneously forming electrodes, process efficiency can be improved, and even if the patterning is not perfect, deterioration of electrical characteristics can be prevented by the protective film.

Claims (7)

기판 상에 제1형 반도체층 및, 상기 제1형 반도체층을 일부 노출시키는 발광 활성층 및 제2형 반도체층을 포함하는 발광 구조물을 형성하는 단계;Forming a light emitting structure including a first type semiconductor layer, a light emitting active layer exposing the first type semiconductor layer, and a second type semiconductor layer on a substrate; 상기 발광 구조물을 덮고 상기 제1형 반도체층 및 상기 제2형 반도체층을 각각 노출하는 제1 개구부 및 제2 개구부을 갖는 보호막을 형성하는 단계; 및Forming a passivation layer covering the light emitting structure and having a first opening and a second opening exposing the first type semiconductor layer and the second type semiconductor layer, respectively; And 상기 제1 및 제2 개구부에 상기 제1형 반도체층 및 상기 제2형 반도체층과 각각 접촉하는 제1 전극 및 제2 전극을 동시에 형성하는 단계를 포함하는 발광 다이오드의 제조방법.And simultaneously forming first and second electrodes in contact with the first type semiconductor layer and the second type semiconductor layer, respectively, in the first and second openings. 제 1 항에 있어서,The method of claim 1, 상기 보호막을 형성하는 단계는:Forming the protective film is: 상기 발광 구조물 상에 컨포멀하게 절연막을 형성하는 단계; 및Conformally forming an insulating film on the light emitting structure; And 상기 제2형 반도체층 및 상기 제1형 반도체층의 일부가 노출되도록 상기 절연막을 선택적으로 패터닝하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.And selectively patterning the insulating layer to expose the second type semiconductor layer and a part of the first type semiconductor layer. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 전극을 형성하는 단계는:Forming the first and second electrodes includes: 상기 제1 및 제2 개구부을 포함하여 상기 보호막 상에 투명전극막을 형성하 는 단계;Forming a transparent electrode film on the passivation layer including the first and second openings; 상기 제1 및 제2 개구부이 위치한 상기 투명전극막 상에 마스크 패턴을 형성하는 단계;Forming a mask pattern on the transparent electrode film having the first and second openings; 상기 마스크 패턴을 이용하여 노출된 상기 투명전극막을 식각하는 단계; 및Etching the exposed transparent electrode film using the mask pattern; And 상기 마스크 패턴을 제거하는 단계를 포함하는 발광 다이오드의 제조방법.The method of manufacturing a light emitting diode comprising the step of removing the mask pattern. 제 3 항에 있어서,The method of claim 3, wherein 상기 투명전극막은 ITO막인 것을 특징으로 하는 발광 다이오드의 제조방법.The transparent electrode film is a manufacturing method of a light emitting diode, characterized in that the ITO film. 제 1 항에 있어서,The method of claim 1, 상기 보호막은 실리콘산화물을 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The protective film is a method of manufacturing a light emitting diode comprising a silicon oxide. 제 1 항에 있어서,The method of claim 1, 상기 제1형은 n형이고, 상기 제2형은 p형인 것을 특징으로 하는 발광 다이오드의 제조방법.Wherein said first type is n-type and said second type is p-type. 제 1 항에 있어서,The method of claim 1, 상기 제1 전극 및 상기 제2 전극 상에 각각 연결되는 금속 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.And forming a metal electrode connected to each of the first electrode and the second electrode.
KR1020070040606A 2007-04-26 2007-04-26 Method of manufacturing light emitting diode KR100744024B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070040606A KR100744024B1 (en) 2007-04-26 2007-04-26 Method of manufacturing light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040606A KR100744024B1 (en) 2007-04-26 2007-04-26 Method of manufacturing light emitting diode

Publications (1)

Publication Number Publication Date
KR100744024B1 true KR100744024B1 (en) 2007-07-30

Family

ID=38499880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040606A KR100744024B1 (en) 2007-04-26 2007-04-26 Method of manufacturing light emitting diode

Country Status (1)

Country Link
KR (1) KR100744024B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255003B1 (en) * 2011-11-02 2013-04-19 주식회사 퀀텀디바이스 Light emitting device and manufacturing method thereof
US9595689B2 (en) 2014-03-14 2017-03-14 Japan Display Inc. Display device and manufacturing process of display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040108275A (en) * 2003-06-17 2004-12-23 엘지전자 주식회사 Laser emitting diode, and method for manufacturing the same
KR20050096010A (en) * 2004-03-29 2005-10-05 삼성전기주식회사 Nitride semiconductor light emitting diode and fabrication method thereof
KR20060121450A (en) * 2005-05-24 2006-11-29 엘지전자 주식회사 Light emitting device equipped with dielectric layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040108275A (en) * 2003-06-17 2004-12-23 엘지전자 주식회사 Laser emitting diode, and method for manufacturing the same
KR20050096010A (en) * 2004-03-29 2005-10-05 삼성전기주식회사 Nitride semiconductor light emitting diode and fabrication method thereof
KR20060121450A (en) * 2005-05-24 2006-11-29 엘지전자 주식회사 Light emitting device equipped with dielectric layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255003B1 (en) * 2011-11-02 2013-04-19 주식회사 퀀텀디바이스 Light emitting device and manufacturing method thereof
WO2013066087A1 (en) * 2011-11-02 2013-05-10 주식회사 퀀텀디바이스 Light-emitting device and method for manufacturing same
US9595689B2 (en) 2014-03-14 2017-03-14 Japan Display Inc. Display device and manufacturing process of display device

Similar Documents

Publication Publication Date Title
US7919784B2 (en) Semiconductor light-emitting device and method for making same
US8242509B2 (en) Light emitting device
US9142718B2 (en) Light emitting device
KR101115535B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
KR101017394B1 (en) Light emitting device and method of fabricating the same
US20170331020A1 (en) Light emitting diode
US20130341592A1 (en) Light emitting device and method of manufacturing the same
US10326047B2 (en) Light emitting diode and manufacture method thereof
TWI569470B (en) Light emitting diode and method of fabricating the same
TW201442305A (en) Light emitting device and method of fabricating the same
US10937938B2 (en) Light emitting device
US20230008993A1 (en) Flip led chip and manufacturing method therefor
US8530919B2 (en) Semi-conductor light-emitting device
KR20100035846A (en) Light emitting device and method for fabricating the same
US20200020839A1 (en) Light-emitting diode device
KR100691497B1 (en) Light-emitting device and Method of manufacturing the same
KR20130097363A (en) Light emitting device and manufacturing method thereof
KR100744024B1 (en) Method of manufacturing light emitting diode
US11784210B2 (en) Light-emitting device and manufacturing method thereof
KR100646635B1 (en) Light-emitting device having arrayed cells and method of manufacturing the same
KR100654079B1 (en) Light emitting diode having p-type electrode-pad with improved electrical characteristic and adhesion
KR20100087466A (en) Light emitting diode device and method fabricating the same
KR101057770B1 (en) Light emitting device and method for manufacturing the same
KR20080037310A (en) Method for manufacturing light emitting diode chip and light emitting diode manufactured using the same
KR20170099207A (en) Light emitting device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee