KR100740936B1 - a thin film transistor array panel and a manufacturing method thereof - Google Patents

a thin film transistor array panel and a manufacturing method thereof Download PDF

Info

Publication number
KR100740936B1
KR100740936B1 KR1020010022911A KR20010022911A KR100740936B1 KR 100740936 B1 KR100740936 B1 KR 100740936B1 KR 1020010022911 A KR1020010022911 A KR 1020010022911A KR 20010022911 A KR20010022911 A KR 20010022911A KR 100740936 B1 KR100740936 B1 KR 100740936B1
Authority
KR
South Korea
Prior art keywords
wiring
thin film
film transistor
gate
organic
Prior art date
Application number
KR1020010022911A
Other languages
Korean (ko)
Other versions
KR20020083361A (en
Inventor
박민욱
김장수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010022911A priority Critical patent/KR100740936B1/en
Publication of KR20020083361A publication Critical patent/KR20020083361A/en
Application granted granted Critical
Publication of KR100740936B1 publication Critical patent/KR100740936B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 배선 위에 게이트 절연막이 형성되어 있고, 게이트 절연막 위에 반도층과 데이터 배선이 형성되어 있다. 데이터 배선 위에는 게이트 패드, 데이터 패드 및 드레인 전극을 노출시키는 접촉구와 다른 부분에 비하여 두께가 얇은 준접촉구를 가지는 유기 보호막이 형성되어 있다. 이 때, 준접촉구는 수리를 위하여 레이저를 조사하여야 하는 부분에 형성되어 있다. 즉, 수리선과 게이트선이 교차하는 부분이나 화소 전극과 게이트선이 중첩하는 부분에 준접촉구가 위치한다. 이렇게 하면, 레이저 조사를 통한 수리를 용이하게 하고, 또한 수리 성공 여부의 확인을 용이하게 한다.The gate insulating film is formed on the gate wiring, and the semiconductor layer and the data wiring are formed on the gate insulating film. On the data line, an organic protective film having a quasi-contacting hole having a thickness thinner than that of the contact hole exposing the gate pad, the data pad, and the drain electrode is formed. At this time, the quasi-contacting hole is formed in the part which should irradiate a laser for repair. That is, the quasi-contact hole is located at the portion where the repair line and the gate line intersect or at the portion where the pixel electrode and the gate line overlap. This facilitates repair through laser irradiation, and also facilitates confirmation of repair success.

액정표시장치, 박막트랜지스터기판, 리페어, 유기절연막LCD, thin film transistor substrate, repair, organic insulating film

Description

박막 트랜지스터 기판 및 그 제조 방법{a thin film transistor array panel and a manufacturing method thereof}A thin film transistor array panel and a manufacturing method

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate according to an embodiment of the present invention,

도 2a와 도 2b는 각각 도 1의 IIa-IIa'선과 IIb-IIb'선에 대한 단면도이고, 2A and 2B are cross-sectional views taken along lines IIa-IIa 'and IIb-IIb' of FIG. 1, respectively.

도 3a, 4a, 5a 및 6a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고,3A, 4A, 5A, and 6A are layout views of a thin film transistor substrate illustrating an intermediate process of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention, according to a process sequence thereof.

도 3b와 도 3c는 각각 도 3a의 IIIb-IIIb'선과 IIIc-IIIc'선에 대한 단면도이고,3B and 3C are cross-sectional views taken along lines IIIb-IIIb 'and IIIc-IIIc' of FIG. 3A, respectively.

도 4b와 도 4c는 각각 도 4a의 IVb-IVb'선과 IVc-IVc'선에 대한 단면도이고,4B and 4C are cross-sectional views taken along lines IVb-IVb 'and IVc-IVc' of FIG. 4A, respectively.

도 5b와 도 5c는 각각 도 5a의 Vb-Vb'선과 Vc-Vc'선에 대한 단면도이고,5B and 5C are cross-sectional views taken along lines Vb-Vb 'and Vc-Vc' of FIG. 5A, respectively.

도 6b와 도 6c는 각각 도 6a의 VIb-VIb'선과 VIc-VIc'선에 대한 단면도이고,6B and 6C are cross-sectional views taken along lines VIb-VIb 'and VIc-VIc' of FIG. 6A, respectively.

도 7a와 도 7b는 각각 도 6b와 도 6c의 단면 구조를 얻기 위한 노광 과정을 나타내는 단면도이다.7A and 7B are cross-sectional views illustrating an exposure process for obtaining the cross-sectional structures of FIGS. 6B and 6C, respectively.

본 발명은 박막 트랜지스터 기판과 그 제조 방법에 관한 것으로서 특히 유기 보호막을 사용하는 박막 트랜지스터 기판과 그 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a thin film transistor substrate and a method of manufacturing the same, and more particularly, to a thin film transistor substrate using an organic protective film and a method of manufacturing the same.

박막 트랜지스터 기판은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. 박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다. The thin film transistor substrate is used as a circuit board for independently driving each pixel in a liquid crystal display device, an organic EL (electro luminescence) display device, or the like. The thin film transistor substrate includes a scan signal line or a gate line for transmitting a scan signal and an image signal line or data line for transmitting an image signal, a thin film transistor connected to the gate line and a data line, and a pixel connected to the thin film transistor. And an electrode, a gate insulating film covering and insulating the gate wiring, and a thin film transistor and a protective film covering and insulating the data wiring. The thin film transistor includes a semiconductor layer forming a gate electrode and a channel, which are part of a gate wiring, a source electrode and a drain electrode, which are part of a data wiring, a gate insulating film, a protective film, and the like. The thin film transistor is a switching device that transfers or blocks an image signal transmitted through a data line to a pixel electrode according to a scan signal transmitted through a gate line.

이러한 박막 트랜지스터 기판에서 각 배선과 박막 트랜지스터는 각 화소 단위로 형성하여야 하기 때문에 마이크로 미터 단위 이하의 매우 미세한 크기로 형성된다. 따라서 박막 트랜지스터 기판의 제조 과정에서 배선의 단선 또는 배선간의 단락 등으로 인하여 불량이 발생할 가능성이 상존한다. 이 때문에 박막 트랜지스터 기판에는 불량을 수리하기 위한 수단으로 리페어링(repair ring) 등의 수리 구조를 형성해두었다가 불량이 발생한 경우에는 레이저를 이용하여 배선을 절단하거 나 수리 구조와 배선을 연결시킴으로써 수리한다.In the thin film transistor substrate, since each wiring and the thin film transistor must be formed in each pixel unit, they are formed to have a very fine size of micrometer or less. Therefore, in the manufacturing process of the thin film transistor substrate, there is a possibility that a defect occurs due to disconnection of the wiring or short circuit between the wirings. For this reason, a repair structure, such as a repair ring, is formed on the thin film transistor substrate as a means for repairing a defect, and when a failure occurs, the repair is performed by cutting the wiring using a laser or connecting the repair structure and the wiring.

한편, 보호막으로 질화막 등의 무기 절연막 대신 유기 절연막을 사용하는 구조가 제안되어 있는데, 유기 보호막은 유전율이 낮고 1.5~3㎛ 정도의 두께를 가지기 때문에 데이터 배선과 화소 전극 사이의 간섭이 무기 보호막을 사용할 때에 비하여 현저히 감소한다. 따라서 화소 전극을 데이터 배선과 중첩시키는 것이 가능하게 되어 개구율을 극대화할 수 있다. 그러나 두꺼운 유기 보호막을 적용할 경우에는 레이저를 이용한 불량 수리 시에 어려움을 겪게 된다. 특히, 명화소 불량을 암화소 불량으로 전환하기 위하여 화소 전극을 게이트 배선과 단락시키는 경우에 있어서 문제가 크다. 이는 두꺼운 유기 보호막이 레이저의 에너지 전달을 방해하기 때문이다. 또, 보호막이 뚫리면서 액정이 튀는 것을 통하여 수리에 성공한 것을 확인할 수 있는데 유기 보호막은 그 두께가 너무 두꺼워서 여간해서는 관통되지 않아 수리의 성공 여부 확인이 어렵다. On the other hand, a structure in which an organic insulating film is used instead of an inorganic insulating film such as a nitride film as a protective film has been proposed. Since the organic protective film has a low dielectric constant and a thickness of about 1.5 to 3 μm, interference between the data wiring and the pixel electrode may use an inorganic protective film. Significantly reduced compared to Accordingly, it is possible to overlap the pixel electrode with the data wiring, thereby maximizing the aperture ratio. However, when the thick organic protective film is applied, it is difficult to repair the defect using the laser. In particular, the problem is large when the pixel electrode is shorted with the gate wiring in order to convert the poor pixel defect into the dark pixel defect. This is because a thick organic protective film interferes with the energy transfer of the laser. In addition, it can be confirmed that the repair was successful through the liquid crystal splashes while the protective film is penetrated. The organic protective film is so thick that it is difficult to check whether the repair is successful.

본 발명이 이루고자 하는 기술적 과제는 유기 보호막을 사용하는 박막 트랜지스터 기판의 불량 수리를 용이하게 하는 것이다.The technical problem to be achieved by the present invention is to facilitate the repair of defects of the thin film transistor substrate using the organic protective film.

이러한 과제를 해결하기 위하여 본 발명에서는 레이저를 조사할 부분의 유기 보호막의 두께를 다른 부분에 비하여 얇게 형성한다. In order to solve this problem, in the present invention, the thickness of the organic protective film of the portion to be irradiated with the laser is formed thinner than other portions.

구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 배선,Specifically, an insulating substrate, the first wiring formed on the insulating substrate,

상기 제1 배선 위에 형성되어 있는 절연막, 상기 절연막 위에 형성되어 있으 며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선 및 상기 제2 배선과 연결되어 있는 박막 트랜지스터, 상기 제2 배선 위에 형성되어 있으며, 상기 제1 배선, 상기 제2 배선 및 상기 박막 트랜지스터 중의 어느 하나를 노출시키는 접촉구와 다른 부분에 비하여 두께가 얇은 준접촉구를 가지는 유기 보호막, 상기 유기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 박막 트랜지서터와 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 기판을 마련한다.An insulating film formed on the first wiring, a second wiring formed on the insulating film and insulated from and intersecting the first wiring, a thin film transistor connected to the first wiring and the second wiring, and the second wiring An organic protective film formed on the wiring, the organic protective film having a quasi-contacting hole having a thickness thinner than that of the contact hole exposing any one of the first wiring, the second wiring, and the thin film transistor; A thin film transistor substrate including a pixel electrode connected to the thin film transistor through a contact hole is prepared.

이 때, 상기 제2 배선과 동일한 층에 형성되어 있으며 상기 제1 배선과 교차하는 수리선을 더 포함하고, 상기 제1 배선과 상기 수리선이 교차하는 부분에 상기 유기 보호막의 준접촉구가 위치할 수 있고, 상기 화소 전극은 상기 제1 배선과 적어도 일부 중첩되어 있고, 상기 보호막의 준접촉구는 상기 화소 전극과 상기 제1 배선이 중첩되어 있는 부분에 위치할 수 있고, 상기 유기 보호막은 감광성 물질인 것이 바람직하다.At this time, the second wiring is formed on the same layer, and further includes a repair line that intersects with the first wiring, the quasi-contact hole of the organic protective film is located at the portion where the first wiring and the repair line intersect. The pixel electrode may be at least partially overlapped with the first wiring, the quasi-contact hole of the passivation layer may be positioned at a portion where the pixel electrode and the first wiring overlap, and the organic passivation layer is formed of a photosensitive material. Is preferably.

이러한 박막 트랜지스터 기판은 게이트 배선을 형성하는 단계, 게이트 절연막, 제1 반도체층 및 제2 반도체층을 차례로 적층하는 단계, 상기 제1 반도체층 및 제2 반도체층을 패터닝하여 섬모양의 제1 및 제2 반도체층 패턴을 형성하는 단계, 데이터 배선을 형성하는 단계, 상기 제2 반도체층 패턴을 식각하여 접촉 패턴을 형성하는 단계, 상기 게이트 배선 및 상기 데이터 배선을 노출시키는 접촉구와 다른 부분에 비하여 두께가 얇은 준접촉구를 가지는 유기 보호막을 형성하는 단계, 화소 전극을 형성하는 단계를 포함하는 방법을 통하여 제조한다.The thin film transistor substrate may include forming a gate wiring, sequentially stacking a gate insulating film, a first semiconductor layer, and a second semiconductor layer, and patterning the first and second semiconductor layers to form island-shaped first and second layers. Forming a semiconductor layer pattern, forming a data line, etching the second semiconductor layer pattern to form a contact pattern, and having a thickness greater than that of the contact hole exposing the gate line and the data line. It is manufactured through a method comprising the step of forming an organic protective film having a thin quasi-contact hole, and forming a pixel electrode.

이 때, 상기 유기 보호막을 형성하는 단계는 감광성 유기막을 도포하는 단 계, 상기 감광성 유기막을 슬릿 패턴을 가지는 마스크를 통하여 노광하는 단계, 노광된 상기 감광성 유기막을 현상하는 단계로 이루어지는 것이 바람직하다.In this case, the forming of the organic passivation layer may include applying a photosensitive organic film, exposing the photosensitive organic film through a mask having a slit pattern, and developing the exposed photosensitive organic film.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 설명한다.Next, a thin film transistor substrate according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2a와 도 2b는 각각 도 1의 IIa-IIa'선과 IIb-IIb'선에 대한 단면도이다.1 is a layout view of a thin film transistor substrate according to an exemplary embodiment of the present invention, and FIGS. 2A and 2B are cross-sectional views taken along lines IIa-IIa 'and IIb-IIb' of FIG. 1, respectively.

절연 기판(10) 위에 크롬(Cr) 등의 물리 화학적 특성이 우수한 물질로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄(Al) 등의 비저항이 낮은 물질로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. The first gate wiring layers 221, 241, and 261 made of a material having excellent physicochemical properties such as chromium (Cr) on the insulating substrate 10 and the second gate wiring layer 222 made of a material having a low specific resistance such as aluminum (Al). Gate wirings formed of a double layer of 242 and 262 are formed.

게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. The gate wire is connected to the gate line 22 and the gate line 22 extending in the horizontal direction, and are connected to the gate pad 24 and the gate line 22 which receive a gate signal from the outside and transmit the gate signal to the gate line. A gate electrode 26 of the thin film transistor.

게이트 배선(22, 24, 26) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.A gate insulating film 30 made of silicon nitride (SiN x ) is formed on the gate lines 22, 24, and 26.

게이트 전극(24) 상부의 게이트 절연막(30) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(55, 56)이 각각 형성되어 있다.A semiconductor layer 40 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 30 on the gate electrode 24, and a silicide or n-type impurity is doped with high concentration on the semiconductor layer 40. Resistive contact layers 55 and 56 made of a material such as n + hydrogenated amorphous silicon are formed, respectively.

저항성 접촉층(55, 56) 및 게이트 절연막(30) 위에는 크롬 등으로 이루어진 제1 데이터 배선층(621, 651, 661, 681)과 알루미늄 등으로 이루어진 제2 데이터 배선층(622, 652, 662, 682)의 이중층으로 이루어진 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. On the ohmic contact layers 55 and 56 and the gate insulating layer 30, the first data wiring layers 621, 651, 661 and 681 made of chromium and the like and the second data wiring layers 622, 652, 662 and 682 made of aluminum and the like. The data wirings 62, 65, 66, and 68 formed of double layers of are formed. The data wires 62, 65, 66, and 68 are formed in a vertical direction and intersect the gate line 22 to define a pixel, which is a branch of the data line 62 and the data line 62. It is connected to one end of the source electrode 65 and the data line 62 extending to the upper portion, and separated from the data pad 68 and the source electrode 65 to which an image signal from the outside is applied, and the gate electrode 26. And a drain electrode 66 formed over the ohmic contact layer 56 opposite the source electrode 65.

게이트 절연막(30) 위에는 제1 수리선층(691)과 제2 수리선층(692)의 이중층으로 이루어진 수리선(69)이 게이트선(22)과 교차하고 있다. 수리선(69)은 게이트선(22)과 데이터선(62)이 교차하여 이루는 표시 영역 외곽에 데이터 배선과 동일한 물질로 형성되어 있다.On the gate insulating film 30, a repair line 69 formed of a double layer of the first repair line layer 691 and the second repair line layer 692 intersects the gate line 22. The repair line 69 is formed of the same material as the data line outside the display area where the gate line 22 and the data line 62 cross each other.

데이터 배선 위에는 아크릴 계열, 예를 들어 PC-407, PC-403 등의 물질로 이루어진 유기 보호막(70)이 형성되어 있다. 유기 보호막(70)에는 게이트 패드(24)와 드레인 전극(66) 및 데이터 패드(68)를 노출시키는 접촉구(74, 76, 78)가 형성되어 있다. 또 수리선(69)과 게이트선(22)의 교차점과 게이트선(22)과 화소 전극(82)의 중첩부에는 유기 보호막(70)의 일부가 제거되어 홈을 이루고 있는 제1 및 제2 준접촉구(75, 77)가 형성되어 있다. 여기서 준접촉구(75, 77)는 레이저를 이용한 불량 수리를 용이하게 하기 위한 것이다. On the data line, an organic protective film 70 made of an acrylic series, for example, PC-407, PC-403, or the like is formed. In the organic passivation layer 70, contact holes 74, 76, and 78 that expose the gate pad 24, the drain electrode 66, and the data pad 68 are formed. In addition, a portion of the organic passivation layer 70 is removed from the intersection of the repair line 69 and the gate line 22 and the overlapping portion of the gate line 22 and the pixel electrode 82 to form a groove to form a groove. Contact holes 75 and 77 are formed. The quasi-contact holes 75 and 77 are for facilitating repair of defects using a laser.

유기 보호막(70)의 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있는 화소 전극(82)이 형성되어 있다. 또한, 유기 보호막(70)의 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86)와 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 패드(86) 및 보조 데이터 패드(88)는 ITO 또는 IZO로 이루어져 있다. 이 때, 화소 전극(82)은 도1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량 배선을 추가할 수도 있다. 또한 화소 전극(82)이 데이터선(62)과 단락되는 등의 원인으로 명화소 불량이 된 경우에는 제2 준접촉구(77)를 통하여 화소 전극(82)과 게이트선(22)을 단락시킴으로써 암화소 불량으로 전환시킨다.The pixel electrode 82 electrically connected to the drain electrode 66 is formed on the organic passivation layer 70 through the contact hole 76. In addition, an auxiliary gate pad 86 and an auxiliary data pad 88 connected to the gate pad 24 and the data pad 68 are formed on the organic passivation layer 70 through the contact holes 74 and 78, respectively. have. Here, the pixel electrode 82, the auxiliary gate pad 86, and the auxiliary data pad 88 are made of ITO or IZO. In this case, as shown in FIGS. 1 and 2, the pixel electrode 82 overlaps the gate line 22 to form a storage capacitor, and when the storage capacitor is insufficient, the same layer as the gate wirings 22, 24, and 26. The storage capacitor wiring may be added to the In addition, when the pixel electrode 82 becomes defective due to a short circuit between the data line 62 and the like, the pixel electrode 82 and the gate line 22 are short-circuited through the second quasi-contact hole 77. Switch to dark pixel failure.

이상과 같은 구조로 박막 트랜지스터 기판을 제조하면 배선에 불량이 발생한 경우에 준접촉구(75, 77)를 통하여 레이저를 조사함으로써 용이하게 수리할 수 있고, 또한 준 접촉구(75, 77) 부분의 얇은 유기 보호막(70)은 쉽게 뚫려 액정이 튀는 것을 통하여 수리 성공 여부를 확인할 수 있다.If the thin film transistor substrate is manufactured with the above structure, it can be easily repaired by irradiating a laser through the quasi-contact holes 75 and 77 in the event that a defect occurs in the wiring. The thin organic passivation layer 70 may be easily penetrated to check whether the repair is successful.

그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 앞서의 도 1, 도 2a, 도 2b와 도 3a 내지 도 7b를 참고로 하여 상세히 설명한다. Next, a method of manufacturing the thin film transistor substrate according to the exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1, 2A, 2B, and 3A to 7B.

도 3a, 4a, 5a 및 6a는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 제 조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고, 도 3b와 도 3c는 각각 도 3a의 IIIb-IIIb'선과 IIIc-IIIc'선에 대한 단면도이고, 도 4b와 도 4c는 각각 도 4a의 IVb-IVb'선과 IVc-IVc'선에 대한 단면도이고, 도 5b와 도 5c는 각각 도 5a의 Vb-Vb'선과 Vc-Vc'선에 대한 단면도이고, 도 6b와 도 6c는 각각 도 6a의 VIb-VIb'선과 VIc-VIc'선에 대한 단면도이고, 도 7a와 도 7b는 각각 도 6b와 도 6c의 단면 구조를 얻기 위한 노광 과정을 나타내는 단면도이다.3A, 4A, 5A, and 6A are layout views of a thin film transistor substrate illustrating an intermediate process of manufacturing a thin film transistor substrate according to an embodiment of the present invention, in the order of the processes thereof, and FIGS. 3B and 3C are respectively shown in FIG. Sections IIIb-IIIb 'and IIIc-IIIc' are cross-sectional views, and FIGS. 4B and 4C are cross-sectional views taken along lines IVb-IVb 'and IVc-IVc' of FIG. 4A, respectively, and FIGS. 5B and 5C are respectively taken from FIG. 6B and 6C are cross-sectional views taken along the lines VIb-VIb 'and VIc-VIc' shown in FIG. 6A, and FIGS. 7A and 7B are taken in FIGS. 6B and 6B, respectively. It is sectional drawing which shows the exposure process for obtaining the cross-sectional structure of FIG. 6C.

먼저, 도 3a 및 3c에 도시한 바와 같이, 기판(10) 위에 크롬 등의 물리 화학적으로 안정한 도전 물질로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄 등의 저항이 작은 물질로 이루어진 제2 게이트 배선층(222, 242, 262)을 연속으로 적층하고 패터닝하여 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 일부인 게이트 전극(26) 및 제2 게이트 패드(24)를 포함하는 게이트 배선을 형성한다. First, as shown in FIGS. 3A and 3C, the first gate wiring layers 221, 241, and 261 made of a physicochemically stable conductive material such as chromium and the like are formed on the substrate 10. A gate line 22 extending in the horizontal direction by sequentially stacking and patterning two gate wiring layers 222, 242, and 262, a gate electrode 26 that is part of the gate line 22, and a second gate pad 24. A gate wiring is formed.

다음, 도 4a 및 도 4c에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속으로 적층하고 사진 식각함으로써 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(50)을 형성한다. Next, as shown in FIGS. 4A and 4C, three-layer films of the gate insulating film 30 made of silicon nitride, the semiconductor layer 40 made of amorphous silicon, and the doped amorphous silicon layer 50 are successively laminated and photographic etched. As a result, the semiconductor layer 40 and the doped amorphous silicon layer 50 are patterned to form an island-like semiconductor layer 40 and an ohmic contact layer 50 on the gate insulating layer 30 on the gate electrode 24.

다음, 도 5a 내지 도 5b에 도시한 바와 같이, 크롬 등의 물리화학적으로 안정한 도전 물질로 이루어진 제1 데이터 배선층(651, 661, 681) 및 제1 수리선층(691)과 알루미늄 등의 저저항 도전 물질로 이루어진 제2 데이터 배선층(652, 662, 682) 및 제2 수리선층(692)을 연속으로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 있으며 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 하여 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선과 수리선(69)을 형성한다.Next, as shown in FIGS. 5A to 5B, the first data wiring layers 651, 661, 681, and the first repair line layer 691 made of a physicochemically stable conductive material such as chromium and a low resistance conductive material such as aluminum are illustrated. The second data line layers 652, 662, and 682 and the second repair line layer 692 made of a material are successively stacked and patterned by a photolithography process using a mask to intersect the gate line 22. A source electrode 65 connected to the data line 62 and extending to an upper portion of the gate electrode 26, and separated from the data pad 68 and the source electrode 64 connected to one end of the data line 62. The data line and the repair line 69 including the drain electrode 66 facing the source electrode 65 are formed around the gate electrode 26.

다음, 도 6a와 도 6c에 나타낸 바와 같이, 데이터 배선 위에 아크릴 계열의 감광성 유기막을 도포하고 마스크를 통하여 노광하고 현상함으로써 접촉구(74, 76, 78)와 준접촉구(75, 77)를 가지는 유기 보호막(70)을 형성한다. Next, as shown in FIGS. 6A and 6C, an acrylic photosensitive organic film is coated on the data line, exposed through a mask, and developed to have contact holes 74, 76, 78 and quasi-contact holes 75, 77. An organic protective film 70 is formed.

감광성 유기막을 노광하는 과정에 대하여 도 7a와 도 7b를 참고로 하여 상세히 설명한다. A process of exposing the photosensitive organic film will be described in detail with reference to FIGS. 7A and 7B.

도 7a와 도 7b에 나타낸 바와 같이, 빛을 투과시키지 않는 A부분, 투명한 B부분, 슬릿을 가지는 C부분과 D부분을 가지는 마스크를 유기막이 도포된 박막 트랜지스터 기판 위에 정렬한다. 즉, B부분은 접촉구(74, 76, 78)가 형성될 부분, C부분은 제2 준접촉구(77)가 형성될 부분, D부분은 제1 준접촉구(75)가 형성될 부분, A부분은 기타 보호막(70)이 그대로 남아 있어야 할 부분에 위치하도록 마스크를 정렬하고 노광한다. 그러면, 접촉구(74, 76, 78)가 형성될 부분은 유기 보호막(70)의 전체가 감광되고, 준접촉구(75, 77)가 형성될 부분은 유기 보호막(70)의 일부만 감광된다. 이 때, 제1 준접촉구(75)가 형성될 부분이 제2 준접촉구(77)가 형성될 부분에 비하여 깊은 부분까지 감광된다. 이는 D부분이 C부분에 비하여 슬릿의 간격이 좁기 때문이다. 이어서, 유기 보호막(70)을 현상하면 감광된 부분이 제거되어 접촉구(74, 76, 78)와 준접촉구(75, 77)를 가지는 보호막(70)이 형성된다.As shown in Figs. 7A and 7B, a mask having an A portion, a transparent B portion, a C portion having a slit, and a D portion which does not transmit light is aligned on the thin film transistor substrate coated with an organic film. That is, part B is a part where contact holes 74, 76, and 78 are to be formed, part C is a part where second quasi-contact hole 77 is to be formed, and part D is a part where first quasi-contact hole 75 is to be formed. , A part is aligned and exposed to the mask so that the other protective film 70 is located in the part where it should remain. Then, the entire portion of the organic passivation layer 70 is exposed to the portion where the contact holes 74, 76, and 78 are to be formed, and only a portion of the organic passivation layer 70 is exposed to the portion where the quasi-contact holes 75 and 77 are to be formed. At this time, the portion where the first quasi-contact hole 75 is to be formed is exposed to a deep portion as compared with the portion where the second quasi-contact hole 77 is to be formed. This is because the spacing of the slits is narrower than that of the C portion. Subsequently, when the organic passivation layer 70 is developed, the photosensitive portion is removed to form the passivation layer 70 having the contact holes 74, 76, 78 and the quasi-contact holes 75, 77.

다음, 도 1, 도 2a, 도 2b에 나타낸 바와 같이, 접촉구(74)를 통하여 노출되어 있는 게이트 절연막(30)을 식각하여 게이트 패드(24)를 노출시킨 다음, ITO막 또는 IZO막을 적층하고 사진 식각하여 제2 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제1 및 제3 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다. 이 때, 화소 전극(82)은 제2 준접촉구(77)의 표면을 따라 형성되어 있어 오목한 부분을 가진다.Next, as shown in FIGS. 1, 2A, and 2B, the gate insulating film 30 exposed through the contact hole 74 is etched to expose the gate pad 24, and then an ITO film or an IZO film is stacked. The gate pad 24 and the data pad 68 are etched through the pixel electrode 82 connected to the drain electrode 66 through the second contact hole 76 and the first and third contact holes 74 and 78. ) And an auxiliary gate pad 86 and an auxiliary data pad 88 respectively connected to each other. At this time, the pixel electrode 82 is formed along the surface of the second quasi-contact hole 77 and has a concave portion.

이상에서는 슬릿의 간격이 서로 다른 두 종류의 슬릿을 가지는 마스크를 사용함으로써 유기 보호막(70)의 두께를 4단계로 달리하였으나 한가지 종류의 슬릿만을 가지는 마스크를 사용하여 유기 보호막(70)의 두께를 3단계로 달리하는 것도 가능하다. 즉, 도 7a와 도 7b에서 C와 D 부분은 동일한 두께로 형성할 수도 있다.In the above, the thickness of the organic passivation layer 70 is varied in four steps by using a mask having two kinds of slits with different slit intervals. It is also possible to vary in stages. That is, the portions C and D in FIGS. 7A and 7B may be formed to have the same thickness.

또한, 위에서 준접촉구로 지칭한 유기 보호막의 두께가 얇은 부분은 수리를 위하여 레이저를 조사하여야할 다른 부분에도 형성할 수 있다. 예를 들어, 데이터선의 불량 수리를 위하여 게이트 배선과 동일한 층에 수리선을 형성한 경우에는 데이터선과 수리선이 교차하는 지점에도 준접촉구를 형성할 수 있다.In addition, the thin portion of the organic protective film, referred to as the quasi-contact hole, may be formed in another portion to be irradiated with a laser for repair. For example, when a repair line is formed on the same layer as the gate line to repair a defective data line, a quasi contact hole may be formed at a point where the data line and the repair line cross each other.

또한, 위에서는 유기 보호막으로 감광성 물질을 사용하였으나, 이와 달리 유기 보호막으로 비감광성 물질을 사용할 수도 있다. 이 경우에는, 유기 보호막의 패터닝을 위하여 유기 보호막 위에 감광막을 도포하고, 도 7a와 도 7b에 나타낸 바와 같이, 슬릿을 가지는 마스크를 사용하여 두께가 3단계 이상으로 구분되는 감광막 마스크를 형성하고, 이를 이용하여 그 하부의 유기 보호막을 식각함으로 접촉구와 준접촉구를 형성할 수 있다.In addition, although the photosensitive material is used as the organic passivation layer, a non-photosensitive material may be used as the organic passivation layer. In this case, a photosensitive film is coated on the organic protective film for patterning of the organic protective film, and as shown in FIGS. 7A and 7B, a photosensitive film mask having a thickness of three or more levels is formed by using a mask having a slit. The contact hole and the quasi-contact hole can be formed by etching the organic protective film under the same.

이상과 같이, 유기 보호막의 두께를 수리를 위하여 레이저를 조사하여야 할 부분에서 다른 부분에 비하여 얇게 형성해 둠으로써 레이저 조사를 통한 수리를 용이하게 하고, 또한 수리 성공 여부의 확인을 용이하게 한다.As described above, the thickness of the organic protective film is formed thinner than other portions at the portion to be irradiated with the laser for repair, thereby facilitating repair through laser irradiation, and facilitating confirmation of repair success.

Claims (6)

절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 제1 배선,A first wiring formed on the insulating substrate, 상기 제1 배선 위에 형성되어 있는 절연막,An insulating film formed over said first wiring, 상기 절연막 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선,A second wiring formed on the insulating film and insulated from and intersecting with the first wiring; 상기 제1 배선 및 상기 제2 배선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the first wiring and the second wiring, 상기 제2 배선 위에 형성되어 있으며, 상기 제1 배선, 상기 제2 배선 및 상기 박막 트랜지스터 중의 어느 하나를 노출시키는 접촉구와 다른 부분에 비하여 두께가 얇은 준접촉구를 가지는 유기 보호막,An organic protective film formed on the second wiring and having a quasi-contacting hole having a thickness thinner than that of the contact hole exposing any one of the first wiring, the second wiring, and the thin film transistor; 상기 유기 보호막 위에 형성되어 있으며 상기 접촉구를 통하여 상기 박막 트랜지서터와 연결되어 있는 화소 전극A pixel electrode formed on the organic passivation layer and connected to the thin film transistor through the contact hole; 을 포함하는 박막 트랜지스터 기판.Thin film transistor substrate comprising a. 제1항에서,In claim 1, 상기 제2 배선과 동일한 층에 형성되어 있으며 상기 제1 배선과 교차하는 수리선을 더 포함하고, 상기 제1 배선과 상기 수리선이 교차하는 부분에 상기 유기 보호막의 준접촉구가 위치하는 박막 트랜지스터 기판.A thin film transistor is formed on the same layer as the second wiring line and further includes a repair line crossing the first wiring line, and the quasi-contact hole of the organic protective film is positioned at a portion where the first wiring line and the repair line cross each other. Board. 제1항에서,In claim 1, 상기 화소 전극은 상기 제1 배선과 적어도 일부 중첩되어 있고, 상기 보호막의 준접촉구는 상기 화소 전극과 상기 제1 배선이 중첩되어 있는 부분에 위치하는 박막 트랜지스터 기판.And the pixel electrode is at least partially overlapping the first wiring, and the quasi-contacting hole of the passivation layer is positioned at a portion where the pixel electrode and the first wiring overlap. 제1항에서,In claim 1, 상기 유기 보호막은 감광성 물질인 박막 트랜지스터 기판.The organic protective layer is a thin film transistor substrate is a photosensitive material. 게이트 배선을 형성하는 단계,Forming a gate wiring, 게이트 절연막, 제1 반도체층 및 제2 반도체층을 차례로 적층하는 단계,Sequentially stacking a gate insulating film, a first semiconductor layer, and a second semiconductor layer, 상기 제1 반도체층 및 제2 반도체층을 패터닝하여 섬모양의 제1 및 제2 반도체층 패턴을 형성하는 단계,Patterning the first semiconductor layer and the second semiconductor layer to form island-shaped first and second semiconductor layer patterns, 데이터 배선을 형성하는 단계,Forming a data wiring, 상기 제2 반도체층 패턴을 식각하여 접촉 패턴을 형성하는 단계,Etching the second semiconductor layer pattern to form a contact pattern; 상기 게이트 배선 및 상기 데이터 배선을 노출시키는 접촉구와 다른 부분에 비하여 두께가 얇은 준접촉구를 가지는 유기 보호막을 형성하는 단계,Forming an organic passivation layer having a quasi-contacting hole having a thickness thinner than that of the contact hole exposing the gate wiring and the data wiring; 화소 전극을 형성하는 단계Forming a pixel electrode 를 포함하는 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate comprising a. 상기 유기 보호막을 형성하는 단계는Forming the organic protective film 감광성 유기막을 도포하는 단계,Applying a photosensitive organic film, 상기 감광성 유기막을 슬릿 패턴을 가지는 마스크를 통하여 노광하는 단계,Exposing the photosensitive organic film through a mask having a slit pattern, 노광된 상기 감광성 유기막을 현상하는 단계Developing the exposed photosensitive organic film 를 포함하는 박막 트랜지스터 기판의 제조 방법.Method of manufacturing a thin film transistor substrate comprising a.
KR1020010022911A 2001-04-27 2001-04-27 a thin film transistor array panel and a manufacturing method thereof KR100740936B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010022911A KR100740936B1 (en) 2001-04-27 2001-04-27 a thin film transistor array panel and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010022911A KR100740936B1 (en) 2001-04-27 2001-04-27 a thin film transistor array panel and a manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20020083361A KR20020083361A (en) 2002-11-02
KR100740936B1 true KR100740936B1 (en) 2007-07-19

Family

ID=27702847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010022911A KR100740936B1 (en) 2001-04-27 2001-04-27 a thin film transistor array panel and a manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100740936B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647051B2 (en) 2015-01-15 2017-05-09 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101358219B1 (en) * 2006-12-29 2014-02-05 엘지디스플레이 주식회사 Method of fabricating liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041469A (en) * 1997-11-21 1999-06-15 구자홍 Thin film transistor matrix substrate and manufacturing method thereof
KR19990057830A (en) * 1997-12-30 1999-07-15 김영환 Fine pattern formation method using halftone phase inversion mask
JPH11305260A (en) * 1998-04-17 1999-11-05 Sharp Corp Active matrix type liquid crystal display device and method for correcting defect of pixel
KR20000033835A (en) * 1998-11-26 2000-06-15 윤종용 Thin film transistor substrate for liquid crystal display apparatus and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041469A (en) * 1997-11-21 1999-06-15 구자홍 Thin film transistor matrix substrate and manufacturing method thereof
KR19990057830A (en) * 1997-12-30 1999-07-15 김영환 Fine pattern formation method using halftone phase inversion mask
JPH11305260A (en) * 1998-04-17 1999-11-05 Sharp Corp Active matrix type liquid crystal display device and method for correcting defect of pixel
KR20000033835A (en) * 1998-11-26 2000-06-15 윤종용 Thin film transistor substrate for liquid crystal display apparatus and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647051B2 (en) 2015-01-15 2017-05-09 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof

Also Published As

Publication number Publication date
KR20020083361A (en) 2002-11-02

Similar Documents

Publication Publication Date Title
KR100796756B1 (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
KR100796749B1 (en) A thin film transistor array substrate for a liquid crystal display
KR100836472B1 (en) Semiconductor device and manufacturing method of the same
KR100905470B1 (en) Thin film transistor array panel
US20210013247A1 (en) Manufacturing method of display panel
CN107808886B (en) Via hole connection structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
US7166499B2 (en) Method of fabricating a thin film transistor for an array panel
JP2004531086A (en) Thin film transistor substrate and method of manufacturing the same
JP4373919B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR20050028531A (en) Thin film transistor substrate and method of manufacturing the same
KR100740936B1 (en) a thin film transistor array panel and a manufacturing method thereof
KR20020080559A (en) Thin film transistor array panel and method manufacturing the same
KR20010009269A (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100560975B1 (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100333978B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
KR20050087233A (en) Thin film transistor substrate and method of manufacturing the same
KR100750920B1 (en) A manufacturing method of a thin film transistor array panel
KR100330097B1 (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100870014B1 (en) Thin film transistor array panel
KR100695295B1 (en) a structure of a wire and a thin film transistor array panel using of the wire and a manufacturing method thereof
KR100709710B1 (en) manufacturing method of thin film transistor array panel for liquid crystal display
KR20030042080A (en) A thin film transistor array panel and a manufacturing method of the same
KR20070073276A (en) Manufacturing method of substrate for display device
KR20060088617A (en) Thin film transistor substrate and method of manufacturing for the same
KR100848104B1 (en) A thin film transistor array substrate including the wiring, and a method for manufacturing the substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13