KR20030042080A - A thin film transistor array panel and a manufacturing method of the same - Google Patents

A thin film transistor array panel and a manufacturing method of the same Download PDF

Info

Publication number
KR20030042080A
KR20030042080A KR1020010072592A KR20010072592A KR20030042080A KR 20030042080 A KR20030042080 A KR 20030042080A KR 1020010072592 A KR1020010072592 A KR 1020010072592A KR 20010072592 A KR20010072592 A KR 20010072592A KR 20030042080 A KR20030042080 A KR 20030042080A
Authority
KR
South Korea
Prior art keywords
gate
data
formed
wiring
thin film
Prior art date
Application number
KR1020010072592A
Other languages
Korean (ko)
Inventor
허성욱
권영국
김경욱
김병주
박영배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010072592A priority Critical patent/KR20030042080A/en
Publication of KR20030042080A publication Critical patent/KR20030042080A/en

Links

Abstract

PURPOSE: A thin film transistor substrate and a method for fabricating the same are provided to form data wires in a dual-layered structure and form slits on either of upper or lower layer in the dual-layered structure in contact parts, thereby reducing the resistance of the data wires contacting other conductive materials and improving the contact characteristics. CONSTITUTION: A thin film transistor substrate includes gate wires formed on an insulating substrate, a gate insulating film(30) covering the gate wires, data wires formed on the gate insulating film with data lines in a dual-layered structure, pixel electrodes(82) formed on pixel areas defined by the intersection between the gate and data wires, thin film transistors connected to the gate and data wires and the pixel electrodes, and a protecting film(70) formed on the data wires and the thin film transistors with contact holes(74,76,78) for exposing the data and gate wires partially. The data wires exposed via the contact holes of the protecting film are formed with slits on upper layers(662,682) of the dual-layered structure for exposing lower layers(661,681) thereof.

Description

박막 트랜지스터 기판 및 그 제조 방법{A THIN FILM TRANSISTOR ARRAY PANEL AND A MANUFACTURING METHOD OF THE SAME} A thin film transistor substrate and a method of manufacturing {A THIN FILM TRANSISTOR ARRAY PANEL AND A MANUFACTURING METHOD OF THE SAME}

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로 특히, 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. The present invention relates to a thin film transistor substrate and relates to a manufacturing method in particular, the thin film transistor substrate and a method of manufacturing the liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다. A liquid crystal display device is the most widely as one of flat panel display device that is being used, composed of two sheets of glass substrates and a liquid crystal layer that is interposed therebetween, which electrodes are formed, by applying a voltage to the electrodes the liquid crystal molecules in the liquid crystal layer of the display device of the rearrangement by adjusting the amount of light that is transmitted.

액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선과 외부로부터 신호를 인가받아 게이트선에 전달하는 게이트 패드 등을 포함하는 게이트 배선, 데이터선과 외부로부터 신호를 인가받아 데이터선으로 전달하는 데이터 패드 등을 포함하는 데이터 배선, 데이터 배선과 전기적으로 연결되어 있으며 그 상부에 위치하여 데이터 배선으로부터 신호를 받는 화소전극이 형성되어 있다. A substrate of a liquid crystal display device having a thin film transistor for switching the voltage applied to the electrodes, such a thin film transistor substrate, a gate configured to receive is the signal from the gate line and the external addition to the thin film transistor including a gate pad for delivering to the gate line wiring, is received is a signal from the data line and electrically connected to the external data line, the data line, or the like for transmitting the data pad and the data line, a pixel electrode is formed to receive a signal from a data line located in the upper portion.

일반적으로 박막 트랜지스터 기판에서 게이트 배선 및 데이터 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다. Since generally in a thin film transistor substrate gate wiring and data wiring is used as a means through which the signal is transmitted is desired to minimize the signal delay.

이때, 신호 지연을 방지하기 위하여 배선은 저항이 낮은 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하는 것이 일반적이다. In this case, the wiring in order to prevent a signal delay is generally resistant to use a metallic material of an aluminum-based metal such as low materials, especially aluminum (Al) or an aluminum alloy (Al alloy). 그러나, 알루미늄 계열의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결될 때 부식이 발생하여반도체 소자의 특성을 저하시키는 문제점을 가지고 있다. However, the aluminum wiring line are to erosion, coupled with the other conductive materials in the contact portion due to the weak physical or chemical properties have caused a problem of lowering the characteristics of the semiconductor device.

특히, 액정 표시장치용 박막 트랜지스터 기판에서 데이터 배선의 경우는 상부 및 하부로 ITO 및 비정질 규소층 등의 다른 도전 물질과 접촉된다. In particular, in the case of the data line in the TFT array panel for a liquid crystal display device is in contact with another conductive material such as ITO as the top and bottom, and an amorphous silicon layer. 따라서, 이러한 데이터 배선의 접촉 특성을 보완하기 위해서는 물리 화학적 특성이 우수한 도전 물질인 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등을 실질적인 저저항의 역할을 하는 알루미늄 또는 알루미늄 합금을 감싸도록 배선을 3층 구조로 형성하여 다른 도전 물질과의 접촉 특성이 향상되도록 해야 한다. Thus, physicochemical properties with excellent conductive material is chromium or a chromium alloy, and the wiring to the like molybdenum or a molybdenum alloy surround the aluminum or aluminum alloy that acts as a real low-resistance three-layer structure in order to compensate for the contact properties of such a data line, formed by the need to improve the contact characteristics with other conductive materials.

그러나, 이러한 Cr/Al/Cr 또는 Mo/Al/Mo 구조의 3층 배선을 형성하는 것은, 금속층을 3층으로 적층하고, 금속층마다 다른 식각액을 사용하여 여러번 식각해야 하는 번거로움이 있다. However, to form a 3-layer wiring for these Cr / Al / Cr, or Mo / Al / Mo structure, a trouble of the metal layer is laminated to the third layer, you have many times etched by using a different etchant each metal.

본 발명이 이루고자 하는 기술적 과제는 데이터 배선층을 2중 구조로 하면서, 저저항의 접촉 특성을 가지는 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다. The present invention is as a data wiring layer a double structure, to provide a thin film transistor array panel and a manufacturing method having a contact characteristics having a low resistance.

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 1 is a layout view of a TFT array panel according to an embodiment of the present invention,

도 2는 도 1의 Ⅱ-Ⅱ' 선에 대한 단면도이고, 2 is a cross-sectional view of a Ⅱ-Ⅱ 'line of Figure 1,

도 3a는 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고, Figure 3a is a layout view of a thin film transistor substrate in the first step for producing a TFT array panel for a liquid crystal display device according to an embodiment of the invention,

도 3b는 도 3a에서 IIIb-IIIb' 선에 대한 단면도이고, Figure 3b is a cross-sectional view of a IIIb-IIIb 'line in Figure 3a,

도 4a는 도 3a 다음 단계에서의 배치도이고, Figure 4a is a layout view of the next step Figure 3a,

도 4b는 도 4a에서 IVb-IVb' 선에 대한 단면도이고, Figure 4b is a cross-sectional view for IVb-IVb 'line in Figure 4a,

도 5a는 도 4a 다음 단계에서의 배치도이고, Figure 5a is a layout view of the next step Figure 4a,

도 5b는 도 5a에서 Vb-Vb' 선에 대한 단면도이고, Figure 5b is a cross-sectional view of the Vb-Vb 'line in Fig. 5a,

도 6a 내지 도 6d는 도 5b에서 보이는 데이터 배선을 하나의 감광막 패턴을 사용하여 형성하기 위한 박막 트랜지스터 기판의 제조 공정도이고, And Figure 6a through 6d are manufacturing process diagrams of the thin film transistor substrate for forming by using a photoresist pattern with the data line shown in Figure 5b,

도 7a는 도 5a 다음 단계에서의 배치도이고, Figure 7a is a layout view of the next step Fig. 5a,

도 7b는 도 7a에서 VIb-VIb' 선에 대한 단면도이다. Figure 7b is a cross-sectional view of the VIb-VIb 'line in Figure 7a.

상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은 절연 기판 위에 게이트선과 게이트선에 연결되어 있는 게이트 전극과 게이트선 끝단에 연결되는 게이트 패드를 포함하는 게이트 배선이 형성되어 있으며, 상부에 게이트 배선을 덮고 있는 게이트 절연막이 형성되어 있다. A thin film transistor substrate according to the present invention for achieving the above object is a gate wiring including a gate pad connected to the end of the gate electrode and the gate line that is connected to the gate line and the gate line on an insulating substrate is formed, a gate on top a gate insulating film is formed covering the wiring. 게이트 절연막 위에는 상부층과 하부층의 이중층으로 이루어져 있는 데이터선과 데이터선에 연결되는 소스 전극과 소스 전극과 마주하는 드레인 전극과 데이터선 끝단에 연결되는 데이터 패드를 포함하는 데이터 배선이 형성되어 있다. A gate insulating film and a data wire including a data pad connected to the upper layer and double layer consisting of a data line and the drain electrode and the data line end facing the source electrode and the source electrode connected to the data line in the lower layer is formed on the. 게이트 배선과 데이터 배선이 교차하여 이루는 화소 영역 내에는 화소 전극이 형성되어 있다. In the gate line and a pixel region constituting the data line intersect are the pixel electrodes are formed. 게이트 배선, 데이터 배선 및 상기 화소 전극과 연결되어 있는 박막 트랜지스터가 형성되어 있다. A gate wiring, data wiring and a thin film transistor that is connected to the pixel electrode is formed. 데이터 배선과 박막 트랜지스터 위에는 데이터 배선과 게이트 배선의 일부를 노출시키는 접촉구를 가지는 보호막이 형성되어 있고, 보호막에 형성되어 있는 접촉구를 통하여 노출된 데이터 배선의 상부층에 슬릿이 형성되어 하부층의 일부가 노출되어 있다. Above the data line and the thin film transistor and a protective film having a contact hole exposing a portion of the data wiring and the gate wiring is formed, a slit is formed in the upper layer of the data lines exposed through the contact hole formed in the protective part of the lower layer It is exposed.

여기서, 데이터 배선의 상부층은 알루미늄 또는 알루미늄 합금 등의 비저항이 작은 물질로 이루어지고, 데이터 배선의 하부층은 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등의 물리 화학적 특성이 우수한 물질로 이루어진 것이 바람직하다. Here, the data line is the specific resistance of the upper layer is aluminum or an aluminum alloy composed of a small material, the lower layer of the data line is preferably made of a material having excellent physical and chemical properties, such as chromium or a chromium alloy, molybdenum or a molybdenum alloy.

또한, 본 발명의 따른 박막 트랜지스터 기판의 제조 방법은 다음과 같다. Further, the method of manufacturing a TFT substrate according to the present invention are as follows.

먼저, 절연 기판 위에 게이트 패드, 게이트 전극 및 게이트선을 포함하는 게이트 배선을 형성한다. First, a gate wiring including the gate pad, a gate electrode and a gate line on an insulating substrate. 다음, 게이트 배선 위에 게이트 절연막을 형성하고, 게이트 절연막 위에 반도체층을 형성한다. Formed and then the gate insulating film above the gate wire, and forming a semiconductor layer on the gate insulating film. 반도체층 위에는 제1 데이터 배선층과 제2 데이터 배선층의 이중층으로 이루어져 있는 데이터선 및 소스 전극과 이중층으로 이루어져 있으며 제1 데이터 배선층을 드러내도록 제2 데이터 배선층 일부에 슬릿이 형성된 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. A first data wiring layer and the second consists of a data line and a source electrode and a double layer which consists of a double layer of the second data wiring layer including the drain electrode and the data pad, the slit is formed in the second data wiring portion so as to expose the first data wiring layer formed on the semiconductor layer to form the data wirings. 이때, 데이터 배선은 하나의 감광막 패턴을 사용하여 형성한다. At this time, the data line is formed by using a photoresist pattern. 다음, 데이터 배선 위에 보호막을 형성하고, 보호막에 게이트 배선과 데이터 배선의 일부를 노출시키는 접촉구를 형성한다. Formed and then the protective film on the data line and to form a contact hole exposing a portion of the gate line and the data line to the protection film. 다음, 보호막에 형성된 접촉구를 통하여 노출되는 게이트 배선과 데이터 배선에 접촉되는 화소 전극을 형성한다. Next, a pixel electrode in contact with the gate wire and the data wire is exposed through the contact hole formed in the protective film.

여기서, 감광막 패턴은 노광기의 분해능보다 작은 슬릿을 이용하거나, 반투명막을 이용하여 중간 두께를 가지는 부분을 갖도록 형성하는 것이 바람직하다. Here, the photoresist pattern may be formed using a smaller slit than the resolution of the exposure device, or so as to have a portion having an intermediate thickness by using a translucent film.

또한, 제1 데이터 배선층은 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등의 물리 화학적 특성이 우수한 물질로 적층하고, 제2 데이터 배선층은 알루미늄 또는 알루미늄 합금 등의 비저항이 작은 물질로 적층하는 것이 바람직하다. Also, the first data wiring layers are preferably laminated with excellent physical and chemical properties, such as chromium or a chromium alloy, molybdenum or a molybdenum alloy material and the specific resistance, such as the second data wiring layer of aluminum or aluminum alloy laminated with little material.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. This will be described in detail so that the invention can be easily implemented by those of ordinary skill, in which with respect to the thin film transistor substrate and a method of manufacturing the same according to an embodiment of the present invention with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따라 제조한 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. First, a detailed description of the structure of a thin film transistor substrate prepared in accordance with the embodiment of the present invention with reference to Figs.

도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ' 선에 대한 단면도이다. 1 is a layout view of a TFT array panel according to an embodiment of the present invention, Figure 2 is a cross-sectional view of a Ⅱ-Ⅱ 'line of Fig.

절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등의 비저항이 낮은 도전 물질로 이루어진 게이트 배선(22, 24, 26)이 형성되어 있다. An insulating substrate (10) on the aluminum (Al) or an aluminum alloy, the gate wiring is made of a low resistivity conductive material such as (Al alloy) (22, 24, 26) are formed.

게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. Gate wiring is associated at the end of the gate line 22, a gate line 22 extending in a transverse direction to the gate pad 24 and the gate line 22 to receive applying a gate signal from the outside passes to the gate line a gate electrode 26 of the thin film transistor is.

여기서, 게이트 배선은 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등과 같이 다른 물질과의 접촉 특성이 좋은 물질과 함께 이중층으로 구성될 수 있다. Here, the gate wiring may be of a double layer with good contact properties with other substances, such as chromium or a chromium alloy, molybdenum or a molybdenum alloy.

게이트 배선(22, 24, 26) 위에는 질화 규소(SiN x ) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다. A gate insulating film 30 made of silicon nitride (SiN x), etc. formed on the gate wiring (22, 24, 26) are formed.

게이트 전극(24) 상부의 게이트 절연막(30) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다. The gate electrode 24 are formed on the top gate insulating film 30 the semiconductor semiconductor layer 40 consisting of amorphous silicon is formed, n + in the upper portion of the semiconductor layer 40, the silicide or n-type impurity is doped at a high concentration hydrogenated ohmic contact layer (54, 56) made of a material of an amorphous silicon etc. are formed, respectively.

저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 65, 66, 68)이 형성되어 있다. Ohmic contact layers (54, 56) and data line (62, 65, 66, 68) formed on the gate insulating film 30 is formed.

데이터 배선(62, 65, 66, 68)은 크롬 또는 몰리브덴으로 이루어진 제1 데이터 배선층(651, 661, 681)과 알루미늄으로 이루어진 제2 데이터 배선층(652, 662, 682)이 연속으로 적층된 이중 구조로 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하여 형성되어 있다. A data line (62, 65, 66, 68) has a first data wiring (651, 661, 681) and a second data wiring layer a double structure laminated in the (652, 662, 682) is continuous of aluminum consisting of chromium or molybdenum the gate of data lines intersecting the lines 22, 62, the data line 62 is connected to the gate electrode 26, source and extending to the upper electrode 65, which is connected to one end of the data line 62 It is separate from the data pad 68 and the source electrode 65 and is formed with a drain electrode 66 facing the source electrode 65 about the gate electrode 26. 이때, 후술하는 화소 전극(82) 및 보조 데이터 패드(88)와 전기적으로 연결되는 드레인 전극(66) 및 데이터 패드(68)의 제2 데이터 배선층(662, 682)에 제1 데이터 배선층(661, 681)을 드러내는 슬릿이 형성되어 있다. In this case, the first data wiring layer below the pixel electrode 82 and the second data wiring (662, 682) of the auxiliary data pad 88 and the drain electrode 66 and the data pad 68 is electrically connected to that (661, 681) and the slit is formed to expose.

즉, 화소 전극(82) 및 보조 데이터 패드(88)와 전기적으로 연결되는 데이터 배선(66, 68)의 접촉부에 위치하는 제2 데이터 배선층(662, 682)에 슬릿을 형성하여 제1 데이터 배선층(661, 681)을 드러낸 구조이다. That is, by forming a slit in the pixel electrode 82 and the second data wiring (662, 682) which is located in the contact portion of the auxiliary data pad 88 and the electrical data line (66, 68) connected to a first data wiring ( 661, a structure exposed to 681).

데이터 배선(62, 65, 66, 68) 위에는 질화 규소 또는 평탄화 특성이 우수한 아크릴계의 유기막으로 이루어진 보호막(70)이 형성되어 있다. A data line (62, 65, 66, 68) is silicon nitride or planarization characteristics protective film 70 made of an organic film of high acrylic above is formed.

보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)과 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. The protective film 70 has a contact hole 74 exposing the drain electrode 66 and the data pad 68, a contact hole (76, 78) and the gate pad 24 exposed respectively are formed. 여기서, 게이트 패드(24)를 드러내는 접촉 구멍(74)은 게이트 절연막(30)에도 형성되어 있다. Here, the contact hole 74 to expose the gate pad 24 is also formed on the gate insulating film 30.

보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있는 화소 전극(82)이 형성되어 있다. It is formed on the protective film 70 via the contact hole 76, the drain electrode 66 and the pixel electrode 82 that is electrically connected is formed. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 전기적으로 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. In addition, a contact hole (74, 78) each of the gate pad 24 and the data pad 68 and the auxiliary gate pad 86 and the auxiliary data pad 88 are electrically connected to through the above protection film 70 is formed have.

따라서, 상술한 제2 데이터 배선층(662, 682)에 형성된 슬릿에 의해, 화소 전극(82)과 보조 데이터 패드(88)는 접촉 구멍(76, 78) 및 제2 데이터 배선층(662, 682)의 슬릿을 통하여 제1 데이터 배선층(661, 681)과 접촉된다. Accordingly, the pixel electrode 82 and the auxiliary data pad 88 has contact holes (76, 78) and a second data wiring (662, 682) by a slit formed in the above-described second data wiring (662, 682) through the slit it is in contact with the first data wiring (661, 681).

여기서, 화소 전극(82)은 도 1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22,24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다. Here, in the same layer as the pixel electrode 82 as shown in Figures 1 and 2, the gate lines 22 and are overlapped forms a storage capacitor, if there is insufficient storage capacitor, the gate wire (22, 24, 26) it is also possible to add the storage capacitor wiring.

그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 6b를 참고로 하여 상세히 설명한다. Then, by this invention example a liquid crystal display device and also the thin film transistor is also a manufacturing method 1 and 2 of the substrate 3a to 6b according to the reference as will be described in detail.

먼저, 도 3a 및 3b에 도시한 바와 같이, 기판(10) 위에 알루미늄 또는 알루미늄 합금 등의 저항이 작은 물질로 적층하고 패터닝하여 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 일부인 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선을 형성한다. First, a part of, as shown in Figures 3a and 3b, the substrate 10 by the resistance of an aluminum or aluminum alloy laminated with little material on the patterned gate line extending in a lateral direction (22), a gate line 22 a gate wiring including the gate electrode 26 and the gate pad 24. 이때, 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등의 물리 화학적 특성이 우수한 물질과 함께 이중막으로 형성할 수 있다. At this time, the physical and chemical properties, such as chromium or a chromium alloy, molybdenum or a molybdenum alloy can be formed by a double membrane with excellent materials.

다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소로 이루어진 저항성 접촉층(50)의 삼층막을 연속하여 적층하고 사진 식각함으로써 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24) 상부에 위치하는 게이트 절연막(30) 위에 반도체층(40)과 저항성 접촉층(50)을 형성한다. Next, as shown in Figure 4a and Figure 4b, the three-layer continuous film of the gate insulating film 30, semiconductor layer 40, the ohmic contact layer 50 made of doped amorphous silicon composed of amorphous silicon composed of silicon nitride lamination and by photo etching the semiconductor layer 40 and the doped amorphous silicon layer gate insulating film 30 on the semiconductor layer 40 to pattern located in the top gate electrode 24 to 50 and the ohmic contact layer 50 forms.

다음, 도 5a 내지 도 5b에 도시한 바와 같이, 크롬 또는 몰리브덴으로 이루어진 제1 데이터 배선층(651, 661, 681)과 알루미늄으로 이루어진 제2 데이터 배선층(652, 662, 682)을 연속으로 적층하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. Next, Figures 5a to, laminated to a first data wiring layer made of a chromium or molybdenum (651, 661, 681) and a consisting of the second data wiring (652, 662, 682) of aluminum continuous and the mask as shown in Figure 5b to the patterning by photolithography using the gate line 22 and crossing the data lines 62, data lines 62 are connected to the gate electrode 26, source electrode 65, which extends to the upper data line (62 to ) is connected at one end data pad (separate from the 68) and the source electrode 65 in the and forming a data line including a drain electrode 66 facing the source electrode 65 about the gate electrode 26 do. 이때, 드레인 전극(66) 및 데이터 패드(68)의 제2 데이터 배선층(662, 682)에는 제1 데이터 배선층(661, 681)을 일부 드러내는 슬릿패턴을 가지도록 형성한다. In this case, it is formed in the exposed portion so as to have a slit pattern of the first data wiring (661, 681) a drain electrode, the second data wiring (662, 682) of 66 and the data pad 68.

한편, 이러한 구조의 데이터 배선(62, 65, 66, 68)은 하나의 감광막 패턴을 사용하여 형성하는데, 이를 도 6a 내지 도 6d를 참조하여 자세히 설명한다. On the other hand, the data line in this structure (62, 65, 66, 68) to form using a single photoresist pattern, will be described in detail with reference to FIG. 6a to Fig. 6d.

먼저, 도 6a에 도시한 바와 같이, 제1 데이터 배선층(61)과 제2 데이터 배선층(62)을 연속으로 적층하고, 그 위에 감광제를 1㎛ 내지 2㎛의 두께로 도포하여 감광막(PR)을 형성한다. First, the first data wiring layer 61 and the second data wiring layer 62, the photoresist (PR) is continuously laminated to, coated with the photosensitive agent over the 1㎛ 2㎛ to the thickness of the as shown in Figure 6a forms.

이어, 도 6b와 같이 마스크를 통하여 감광막에 빛을 조사한 후, 현상하여 감광막 패턴(112, 114)을 형성한다. Next, the after irradiating light to the photosensitive film through a mask as shown in Figure 6b, by developing to form a photoresist pattern (112, 114). 이때, 감광막 패턴(112, 114)은 데이터 배선 부분(A)에 위치한 감광막의 제1 부분(112)이 드레인 전극과 데이터 패드부의 슬릿이 형성될 부분인 슬릿 형성부(C)에 위치한 감광막의 제2 부분(114)보다 두껍게 되도록 형성하며, 기타 부분(B)은 잔류하지 않도록 형성한다. At this time, the photoresist pattern 112 and 114 of the photosensitive film in the data line portion (A) the photosensitive film of the first portion the slit forming section (C) part 112 is to be formed with a drain electrode and the data pad portion slit is located in the It formed so as to be thicker than the second portion 114, and other portion (B) is formed so as not to remain. 감광막의 제2 부분(114)의 감광막의 제1 부분(112)의 두께의 비는 공정 조건에 따라 다르게 하여야 하되, 제2 부분(114)의 두께를 제 1 부분(112) 두께의 1/2 이하로 하는 것이 바람직하다. The thickness ratio of the first portion of the photosensitive film 112 in the second portion of the photoresist layer 114, but be different depending on the process conditions, the second first portion the thickness of the portion 114 (112) Thickness 1/2 not more than is desirable.

이와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴은 부분적으로 다른 투과율을 가지는 하나의 마스크를 사용하여 형성한다. In this way, in part, the photoresist pattern having different thicknesses are partially formed by using a single mask having a different transmittance. 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. Mainly slit (slit) in order to control the light transmittance or a grid pattern, or a semi-transparent film that uses a mask. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다. At this time, the distance between the line width and pattern of the pattern is located between the slits, i.e. the width of the slit is preferably smaller than the resolution of the exposure device used at the time of exposure, in the case of using a translucent film, the other transmission in order to control the permeability when producing a mask, using a thin film having the thickness or can use other films.

이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분(B)에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막에 대응되는 부분(C)에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분(A)에서는 고분자가 거의 분해되지 않는다. The irradiated light to the photosensitive film through the same mask in the portion (B) which are exposed to light, the polymer will be completely broken down, in the portion (C) corresponding to the slit pattern or a translucent film is a dose of light ever since polymers are completely decomposed a non-state, in the portion (a) covered with the light-shielding film does not substantially decompose the polymer. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다. At this time, if a long exposure time must be not to do so because all molecules are decomposed.

이와 같이 선택 노광된 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남는다. When developing the exposed photosensitive film selected as described above, the polymer molecules are the only remaining undissolved part, in the center of the lower light irradiation leaving a photosensitive film of the small thickness than the portion that is not irradiated at all of the available light.

다음, 도 6c에 도시한 바와 같이, 감광막 패턴(112, 114)을 마스크로하여 기타 부분(B)의 노출되어 있는 제1 및 제2 데이터 배선층(61, 62)을 제거한다. Are removed next, as shown in Figure 6c, the photoresist pattern 112 and 114, the first and second data wiring (61, 62) which is exposed in the other part (B) as a mask.

이렇게 하면, 데이터선(62) 및 소스 전극(65), 데이터 패드(68) 및 드레인 전극(66)을 포함하는 데이터 배선이 형성된다. In this way, the data wire including a data line 62 and the source electrode 65, the data pad 68 and the drain electrode 66 are formed.

다음, 도 6d에 도시한 바와 같이, 슬릿 형성부(C) 하부에 위치하는 제2 데이터 배선층(662, 682)을 감광막 제2 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. Next, as shown in Figure 6d, remove a second data wiring (662, 682) located below the slit forming section (C) at the same time the photosensitive film into two parts dry etching with the 114 method. 이때, 데이터 배선부(A)의 감광막의 제1 부분(112) 역시 식각되므로 두께가 얇아진다. In this case, the first portion of the photosensitive film of the data line unit (A) (112), so also is etched thinner. 또한, 이때의 식각은 제1 데이터 배선층(661, 681)이 식각되지 않는 조건으로 행하여야 하며, 감광막 패턴의 제1 부분(112)이 완전히 식각되어 그하부의 제2 데이터 배선층(652, 662, 682)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다. Further, the etching at this time is the first data wiring (661, 681) is shall line that does not etch conditions, the first portion of the photoresist pattern 112 is completely etching the lower second data wiring layer (652, 662, 682) that it is thick the photoresist pattern preferably prevent the two revealed as a matter of course.

이렇게 하면, 감광막 제2 부분(114) 하부의 제2 데이터 배선층(662, 682)이 식각되어 제2 데이터 배선층(662, 682)에는 제1 데이터 배선층(661, 681)을 드러내는 슬릿이 형성된다. This way, photosensitive film a second portion (114) is etched a second data wiring (662, 682) of the bottom slit to expose a first data wiring (661, 681) a second data wiring (662, 682) is formed.

마지막으로 데이터 배선부(A)에 남아 있는 감광막 패턴의 제1 부분(112)을 에싱 작업에 의하여 제거하면, 도 5a 및 도 5b에 보인 바와 같은 구조를 얻을 수 있다. Finally, removal of the first portion 112 of the photoresist pattern remaining on the data line portion (A) by the ashing operation, it is possible to obtain a structure as shown in Figures 5a and 5b.

이어서, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 제거함으로써 도핑된 비정질 규소층 패턴(50)을 양쪽으로 분리시켜 반도체층 패턴(40)을 노출시킨다. Then, by separating the data line (62, 65, 66, 68) doped by removing by etching the doped amorphous silicon layer pattern 50, an amorphous silicon layer pattern 50 does not cover the both the semiconductor layer pattern 40 the exposed.

다음으로, 도 7a 및 도 7b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 증착하거나 유기막을 도포하여 보호막(70)을 형성한다. Next, as shown in Figures 7a and 7b, to deposit an inorganic insulating film such as silicon nitride or a protective film 70 by coating an organic film. 이어, 마스크를 이용한 사진 식각 공정으로 보호막(70)을 게이트 절연막(30)과 함께 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다. Then, a photolithography process using a mask to pattern the protective film 70 with the gate insulating film 30, the gate pad 24, a contact hole (74, 76 exposing the drain electrode 66 and the data pad 68, 78) to form a.

다음, 도 1 및 도 2에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 사진 식각하여 제2 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제1 및 제3 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다. Next, Figs. 1 and 2, by laminating an ITO or IZO film, and photo etching the second contact hole 76, the drain electrode 66 and the pixel electrode 82 and the first and the third is connected through a formed through the contact hole (74, 78) the gate pad 24 and the data pad 68 and the auxiliary gate pad 86 and the auxiliary data pad 88 connected to each respectively.

본 발명은 다음의 기술되는 청구 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 실시가 가능하다. The invention is susceptible to various modifications and embodiments without departing from the scope of the claims that the following description.

본 발명에 의하면 데이터 배선을 2중 구조로 하고 접촉부에서의 데이터 배선 한층에 슬릿을 형성하여 다른 도전 물질과 접촉되는 데이터 배선의 접촉부에 저저항을 갖게 하며, 동시에 접촉 특성을 향상시킬 수 있다. According to the present invention by forming a slit in the data line even in the contacts and the data line a double structure, and have a low resistance in the contact portion of the data line that is in contact with other conductive materials, it is possible to improve the contact properties at the same time.

Claims (5)

  1. 절연 기판 위에 형성되어 있는 게이트선과 상기 게이트선에 연결되어 있는 게이트 전극과 상기 게이트선 끝단에 연결되는 게이트 패드를 포함하는 게이트 배선, An insulated gate that includes a gate pad connected to the gate electrode and the gate line end that is connected to the gate line and the gate line is formed on the wiring substrate,
    상기 게이트 배선을 덮고 있는 게이트 절연막, A gate insulating film covering the gate wire,
    상기 게이트 절연막 위에 형성되어 상부층과 하부층의 이중층으로 이루어져 있는 데이터선과 상기 데이터선에 연결되는 소스 전극과 상기 소스 전극과 마주하는 드레인 전극과 상기 데이터선 끝단에 연결되는 데이터 패드를 포함하는 데이터 배선, The gate insulating film is formed on the data wire including a data pad connected to the upper layer and double layer as the drain electrode and the data line end to the data line and facing the source electrode and the source electrode connected to the data line, which consists of the lower layer,
    상기 게이트 배선과 상기 데이터 배선이 교차하여 이루는 화소 영역 내에 형성되어 있는 화소 전극, A pixel electrode in which the gate line and the data line is formed in the pixel region by crossing forming,
    상기 게이트 배선, 상기 데이터 배선 및 상기 화소 전극과 연결되어 있는 박막 트랜지스터, The gate wire and the data wire, and thin film transistors connected with the pixel electrode,
    상기 데이터 배선과 상기 박막 트랜지스터 위에 형성되어 있으며 상기 데이터 배선과 상기 게이트 배선의 일부를 노출시키는 접촉구를 가지는 보호막 It is formed on the data line and the thin film transistor and a protective film having a contact hole exposing a portion of the data wiring and the gate wiring
    을 포함하고, 상기 보호막에 형성되어 있는 접촉구를 통하여 노출된 상기 데이터 배선의 상기 상부층에 슬릿이 형성되어 상기 하부층의 일부가 노출되는 박막 트랜지스터 기판. The inclusion, and said data is a slit formed in the top layer of the wiring thin film transistor substrate that is part of the exposure of the lower layer exposed through the contact hole formed in the protective film.
  2. 제1항에서, In claim 1,
    상기 데이터 배선의 상기 상부층은 알루미늄 또는 알루미늄 합금 등의 비저항이 작은 물질로 이루어지고, 상기 데이터 배선의 상기 하부층은 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등의 물리 화학적 특성이 우수한 물질로 이루어진 박막 트랜지스터 기판. The upper layer of the data line is made of aluminum or an aluminum alloy or the like of the specific resistance is formed of a small substance, physico-chemical characteristics the thin film transistor substrate made of a fine material, such as the lower layer of the data line is chromium or a chromium alloy, molybdenum or a molybdenum alloy .
  3. 절연 기판 위에 게이트 패드, 게이트 전극 및 게이트선을 포함하는 게이트 배선을 형성하는 단계, Isolated forming a gate wiring including the gate pad, a gate electrode and a gate line on a substrate,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계, Forming a gate insulating film on the gate wiring,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계, Forming a semiconductor layer on the gate insulating film,
    상기 반도체층 위에 제1 데이터 배선층과 제2 데이터 배선층의 이중층으로 이루어져 있는 데이터선 및 소스 전극과 이중층으로 이루어져 있으며 상기 제1 데이터 배선층을 드러내도록 상기 제2 데이터 배선층 일부에 슬릿이 형성된 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, A first data wiring layer and the second consists of a data line and a source electrode and a double layer which consists of a double layer of the data wiring and the second drain electrode slit is formed in the second data wiring portion so as to expose the first data wiring and the data on the semiconductor layer forming a data line including a pad,
    상기 데이터 배선 위에 보호막을 형성하는 단계, Forming a protective film on the data line,
    상기 보호막에 상기 게이트 배선과 상기 데이터 배선의 일부를 노출시키는 접촉구를 형성하는 단계, Step of the protective film to form a contact hole exposing the gate line and a portion of the data line,
    상기 보호막에 형성된 상기 접촉구를 통하여 노출되는 상기 게이트 배선과 상기 데이터 배선에 접촉되는 화소 전극을 형성하는 단계 Forming a pixel electrode in contact with the gate line and the data line are exposed through the contact hole formed in the protective film
    를 포함하고, And including,
    상기 데이터 배선은 하나의 감광막 패턴을 사용하여 형성하는 박막 트랜지스터 기판의 제조 방법. The data line is a method of manufacturing a thin film transistor substrate to form using a single photoresist pattern.
  4. 제3항에서, In claim 3,
    상기 감광막 패턴은 노광기의 분해능보다 작은 슬릿을 이용하거나, 반투명막을 이용하여 중간 두께를 가지는 부분을 갖도록 형성하는 박막 트랜지스터 기판의 제조 방법. The photosensitive film pattern A method of manufacturing a thin film transistor substrate for use of small slits than the resolution of the exposure machine, or formed to have a portion having an intermediate thickness by using a translucent film.
  5. 제3항에서, In claim 3,
    상기 제1 데이터 배선층은 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금 등의 물리 화학적 특성이 우수한 물질로 적층하고, 상기 제2 데이터 배선층은 알루미늄 또는 알루미늄 합금 등의 비저항이 작은 물질로 적층하는 박막 트랜지스터 기판의 제조 방법. Said first data wiring layer of the thin film transistor substrate to be laminated with excellent physical and chemical properties, such as chromium or a chromium alloy, molybdenum or a molybdenum alloy material and the specific resistance, such as the second data wiring layer of aluminum or aluminum alloy laminated with a small material method.
KR1020010072592A 2001-11-21 2001-11-21 A thin film transistor array panel and a manufacturing method of the same KR20030042080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010072592A KR20030042080A (en) 2001-11-21 2001-11-21 A thin film transistor array panel and a manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010072592A KR20030042080A (en) 2001-11-21 2001-11-21 A thin film transistor array panel and a manufacturing method of the same

Publications (1)

Publication Number Publication Date
KR20030042080A true KR20030042080A (en) 2003-05-28

Family

ID=29570567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010072592A KR20030042080A (en) 2001-11-21 2001-11-21 A thin film transistor array panel and a manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR20030042080A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496204B1 (en) * 2014-10-06 2015-02-26 삼성디스플레이 주식회사 Method of manufacturing liquid crystal display
KR101497425B1 (en) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 Liquid crystal display and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497425B1 (en) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 Liquid crystal display and method of manufacturing the same
US8987742B2 (en) 2008-08-28 2015-03-24 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US9484363B2 (en) 2008-08-28 2016-11-01 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
KR101496204B1 (en) * 2014-10-06 2015-02-26 삼성디스플레이 주식회사 Method of manufacturing liquid crystal display

Similar Documents

Publication Publication Date Title
US6531392B2 (en) Method of forming a thin film transistor array panel using photolithography techniques
JP4761600B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US7504290B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3756363B2 (en) A method of manufacturing a thin film transistor substrate
KR100686228B1 (en) apparatus and method for photolithography, and manufacturing method for a thin film transistor array panel of a liquid crystal display using the same
JP4928665B2 (en) Wiring contact structure, method for forming the same, thin film transistor substrate including the same, and method for manufacturing the same
KR100905472B1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100456151B1 (en) Thin film transistor array substrate and method of manufacturing the same
KR100853220B1 (en) Method for manufacturing thin film transistor array panel for display device
JP4790134B2 (en) Method for manufacturing thin film transistor substrate for liquid crystal display device
KR20080109998A (en) Thin film transistor array panel and manufacturing method thereof
KR100695303B1 (en) Control signal part and fabricating method thereof and liquid crystal display including the control signal part and fabricating method thereof
KR100870013B1 (en) a thin film transistor array panel and a method for manufacturing the panel
JP5268211B2 (en) Thin film transistor substrate and manufacturing method thereof
JP4544860B2 (en) Method of manufacturing contact portion of semiconductor element, and method of manufacturing thin film transistor array substrate for liquid crystal display device including the same
CN1519955B (en) Thin film transistor array panel, its manufacture method and mask for such panel
JP2005513808A (en) Wiring structure and a thin film transistor substrate and a manufacturing method thereof using the same
KR100366768B1 (en) A contact portion of a wirings and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same
KR100925458B1 (en) Thin film transistor array panel and method manufacturing the same
KR20020036013A (en) Thin film transistor array panel, method for manufacturing the same, device testing the same
KR100865451B1 (en) TFT LCD pixel unit and manufacturing method thereof
JP2000164584A (en) Photoetching method for thin film and production of thin film transistor substrate for liquid crystal display employing the method
JP2005506683A (en) Contact structure and manufacturing method and the thin film transistor substrate and a manufacturing method thereof including the same that of the wiring
US20050221546A1 (en) Thin film transistor array panel and manufacturing method thereof
JP2001005038A (en) Thin film transistor substrate for liquid crystal display device and its production

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application