KR100739034B1 - 양방향 신호전달 시프트레지스터 - Google Patents

양방향 신호전달 시프트레지스터 Download PDF

Info

Publication number
KR100739034B1
KR100739034B1 KR1020040018816A KR20040018816A KR100739034B1 KR 100739034 B1 KR100739034 B1 KR 100739034B1 KR 1020040018816 A KR1020040018816 A KR 1020040018816A KR 20040018816 A KR20040018816 A KR 20040018816A KR 100739034 B1 KR100739034 B1 KR 100739034B1
Authority
KR
South Korea
Prior art keywords
signal
output
gate
input
flip
Prior art date
Application number
KR1020040018816A
Other languages
English (en)
Other versions
KR20050093888A (ko
Inventor
엄기명
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040018816A priority Critical patent/KR100739034B1/ko
Publication of KR20050093888A publication Critical patent/KR20050093888A/ko
Application granted granted Critical
Publication of KR100739034B1 publication Critical patent/KR100739034B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B13/00—Machines or devices designed for grinding or polishing optical surfaces on lenses or surfaces of similar shape on other work; Accessories therefor
    • B24B13/005—Blocking means, chucks or the like; Alignment devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/061—Work supports, e.g. adjustable steadies axially supporting turning workpieces, e.g. magnetically, pneumatically

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 반전 영상을 표시할 수 있는 발광 표시 장치에 적용될 수 있는 간단한 구조의 양방향 시프트레지스터를 제공한다.
본 발명에 따른 양방향 신호전달 시프트레지스터는 복수의 신호전달부를 포함하고, 제1방향으로 인접한 신호전달부의 출력신호인 제1 신호를 입력받으며, 제2방향으로 인접한 신호전달부의 출력신호인 제2 신호를 입력받는다. 또한 신호전달부는 제1, 제2, 제3 게이트 및 신호처리부를 포함한다. 제1 게이트는 제1 신호 및 제1 제어신호를 입력으로 하며, 제2 게이트는 제2 신호 및 제1 제어신호의 반전된 제2 제어신호를 입력으로 한다. 제3 게이트는 제1 및 제2 게이트의 출력을 입력으로 하며 제1 제어신호가 제1 레벨이면 제1 게이트의 출력에 의해 출력신호가 결정되며 제2 레벨이면 제2 게이트의 출력에 의해 출력신호가 결정된다. 신호처리부는 제3 게이트의 출력을 받아 소정의 신호전달 처리를 수행하여 상기 출력신호를 생성한다.
양방향신호전달, 시프트레지스터

Description

양방향 신호전달 시프트레지스터{Bidirectional signal transfer shift register}
도 1은 유기 전계 발광 소자의 개념도이다.
도 2는 유기EL 표시패널을 포함하는 유기EL 표시장치를 개략적으로 보여주는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 양방향신호전달 시프트레지스터(500)의 기본 구성을 보여주는 도면이다.
도 4는 본 발명의 제2 실시예에 따른 양방향신호전달 시프트레지스터(600)의 기본 구성을 보여주는 도면이다.
본 발명은, 양방향 신호전달 회로망에 관한 것으로, 특히 영상의 반전(反轉) 표시를 위하여 능동 매트릭스 발광 표시 장치의 구동회로에 적용될 수 있는 양방향 신호전달 시프트레지스터에 관한 것이다.
발광 표시 장치인 유기EL 표시장치는, 일반적으로 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다.
이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로도 불리며, 도 1에 나타낸 바와 같이 애노드(ITO), 유기 박막, 캐소드 전극층의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광셀들이 N×M 개의 매트릭스 형태로 배열되어 유기 EL 표시패널을 형성한다. 여기서, 애노드전극과 캐소드전극을 모두 투명전극으로 사용하면 양면표시가 가능하다. 즉, 유기발광층(EML)에서 발생되는 가시광은 투명 캐소드전극 및 투명 애노드전극과 상부 및 하부 유리기판을 통해 양방향으로 방출하게 된다. 이에 따라, 유기EL 소자를 사용한 양면표시 기능을 가지는 EL 소자는 앞쪽 및 뒷쪽에서 화상을 표시하게 된다.
이와 같은 유기EL 표시패널을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
도 2는 유기EL 표시패널을 포함하는 유기EL 표시장치를 개략적으로 보여주는 도면이다.
도 2에 도시된 바와 같이, 유기EL 표시장치는 유기EL 표시패널(100), 주사 구동부(200), 및 데이터 구동부(300)를 포함한다.
유기EL 표시패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 주사선(S1-Sn), 및 복수의 화소회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로(110)로 전달하며, 주사선(S1-Sn)은 선택 신호를 화소회로(110)로 전달한다. 화소회로(110)는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성된다. 이하에서는, 주사선(S1)에 연결된 화소를 'P1', 주사선(Sn)에 연결된 화소를 'Pn'이라고 명명한다.
주사 구동부(200)는 주사선(S1-Sn)에 각각 선택 신호를 순차적으로 인가한다. 데이터 구동부(300)는 데이터선(D1-Dm)에 화상 신호에 대응되는 데이터 전압을 인가한다.
주사 구동부(200) 및/또는 데이터 구동부(300)는 표시패널(100)에 전기적으로 연결될 수 있으며 또는 표시패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 가요성 인쇄 회로(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다. 이와는 달리 주사 구동부(200) 및/또는 데이터 구동부(300)는 표시 패널의 유리 기판 위에 직접 장착될 수도 있으며, 또는 유리 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.
한편, 양면표시가 가능한 유기EL 표시장치는 전면화면과 뒷면화면의 좌우가 바뀌게된다. 따라서 표시장치의 전면에 표시되는 화면과 뒷면에 표시되는 화면이 동일하기 위해서는, 전면표시의 경우에 데이터선(D1)에 인가되는 제1 데이터신호가 뒷면표시의 경우에는 데이터선(Dm)에 인가되고, 전면표시의 경우 데이터선(Dm)에 인가되는 제m 데이터신호가 데이터선(Dm)에 인가되어야 한다.
양면 표시에 더하여, 표시패널이 180°회전하는 경우와 같이 표시패널의 화면이 좌우뿐만 아니라 화면의 상하도 바뀌는 경우에는, 데이터 구동뿐만 아니라 주사 구동부도 주사선에 인가되는 선택신호를 양방향으로 인가하는 양방향 시프트레지스터를 포함하여야 한다.
이와 같이 양방향(bidirectional)으로 데이터신호 또는 주사 선택신호를 전달하도록 하는 양방향 신호전달 시프트레지스터가 절실히 요구되고 있는 실정이다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 반전 영상을 표시할 수 있는 발광 표시 장치에 적용될 수 있는 간단한 구조의 양방향 시프트레지스터를 제공하는 것이다.
본 발명의 하나의 특징에 따른 시프트레지스터는 복수의 신호전달부를 포함 하는 양방향 신호전달 시프트레지스터로서,
상기 신호전달부 각각은
제1방향으로 인접한 신호전달부의 출력신호인 제1 신호를 입력받으며, 제2방향으로 인접한 신호전달부의 출력신호인 제2 신호를 입력받고,
상기 제1 신호 및 제1 제어신호를 입력으로 하는 제1 게이트;
상기 제2 신호 및 상기 제1 제어신호의 반전된 제2 제어신호를 입력으로 하는 제2 게이트;
상기 제1 및 제2 게이트의 출력을 입력으로 하며, 상기 제1 제어신호가 제1 레벨이면 상기 제1 게이트의 출력에 의해 출력신호가 결정되며 제2 레벨이면 상기 제2 게이트의 출력에 의해 출력신호가 결정되는 제3 게이트; 및
상기 제3 게이트의 출력을 받아 소정의 신호전달 처리를 수행하여 상기 출력신호를 생성하는 신호처리부를 포함한다.
상기 제1, 제2 및 제3 게이트는 NAND 게이트일 수 있다.
상기 제2 제어신호 및 제1 제어신호는 서로 다른 신호선에 의해 인가될 수 있다.
상기 제1 방향으로 최초의 신호전달부의 상기 제1 게이트 및 상기 제2 방향으로 최초의 신호전달부의 상기 제2 게이트에는 시작신호가 입력될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기 에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2의 데이터구동부(200) 및 주사구동부(300)에 적용될 수 있는 시프트레지서터에 대하여 구체적으로 설명한다.
도 3은 본 발명의 제1 실시예에 따른 양방향신호전달 시프트레지스터(500)의 기본 구성을 보여주는 도면이다. 도 3에서, 신호가 반전된 반전신호는 '/'를 이용하여 표시한다. 예컨대, 시작신호(ST)의 반전신호는 '/ST'라고 표시한다.
양방향 시프트레지스터(500)는 각각이 한 쌍의 입력단자와 출력단자를 포함하는 복수의 플리플롭들(510∼540), 복수의 순방향 NAND게이트들(RN1∼RN4), 역방향 NAND게이트들(LN1∼LN4) 및 NAND게이트들(N1∼N4)을 포함한다.
일반적으로 도 2의 주사구동부(200) 및 데이터구동부(300)에 사용되는 시프트레지스터는 각각 주사선 및 데이터선의 수만큼의 플리플롭을 포함하나, 본 실시예에서는 설명의 간략화를 위하여 4개의 플리플롭을 포함하는 것을 예로써 설명한다. 또한, 신호가 플리플롭(510)에서 플리플롭(520), 플리플롭(530)을 거쳐 플리플롭(540)에 전달되는 방향을 순방향이라고 하고, 신호가 플리플롭(540)에서 플리플롭(530), 플리플롭(520)을 거쳐 플리플롭(510)에 전달되는 방향을 역방향이라고 한다.
먼저, 순방향NAND게이트(RN1)에는 시작신호(ST) 및 제어신호(CTS)가 입력되고, 역방향NAND게이트(LN1)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 플리플롭(520)의 출력신호가 입력된다. 순방향NAND게이트(RN1) 및 역방향NAND게이트(LN1)의 출력은 NAND게이트(N1)에 입력된다. NAND게이트(N1)의 출력은 입력단자(511)를 통하여 플리플롭(510)에 입력된다.
플리플롭(510)의 출력신호는 출력단자(512)를 통하여 순방향NAND게이트(RN2)의 하나의 입력이 된다. 즉, 순방향NAND게이트(RN2)에는 플리플롭(510)의 출력신호 및 제어신호(CTS)가 입력된다. 또한 역방향NAND게이트(LN2)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 플리플롭(530)의 출력신호가 입력된다. 순방향NAND게이트(RN2) 및 역방향NAND게이트(LN2)의 출력은 NAND게이트(N2)에 입력되고 NAND게이트(N2)의 출력은 입력단자(521)를 통하여 플리플롭(520)에 입력된다.
플리플롭(520)의 출력신호는 출력단자(522)를 통하여 순방향NAND게이트(RN3)의 하나의 입력이 된다. 즉, 순방향NAND게이트(RN3)에는 플리플롭(520)의 출력신호 및 제어신호(CTS)가 입력된다. 또한 역방향NAND게이트(LN3)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 플리플롭(540)의 출력신호가 입력된다. 순방향NAND게이트(RN3) 및 역방향NAND게이트(LN3)의 출력은 NAND게이트(N3)에 입력되고 NAND게이트(N3)의 출력은 입력단자(531)를 통하여 플리플롭(530)에 입력된다.
플리플롭(530)의 출력신호는 출력단자(532)를 통하여 순방향NAND게이트(RN4)의 하나의 입력이 된다. 즉, 순방향NAND게이트(RN4)에는 플리플롭(530)의 출력신호 및 제어신호(CTS)가 입력된다. 또한 역방향NAND게이트(LN4)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 시작신호(ST)가 입력된다. 순방향NAND게이트(RN4) 및 역방향NAND게이트(LN4)의 출력은 NAND게이트(N4)에 입력되고 NAND게이트(N4)의 출 력은 입력단자(541)를 통하여 플리플롭(540)에 입력된다.
다음으로, 순방향 신호전달을 위하여 하이레벨의 제어신호(CTS)가 인가되는 경우에 대하여 보다 구체적으로 설명한다.
먼저, NAND 게이트는 하나의 입력신호가 로우레벨이면 다른 입력신호에 상관없이 하이레벨의 신호를 출력하고, 하나의 입력신호가 하이레벨이면 다른 입력신호의 반전된 신호를 출력한다. 따라서 역방향 NAND게이트들(LN1∼LN4)의 하나의 입력이 반전된 제어신호(/CTS), 즉 로우레벨이므로 역방향 NAND게이트들(LN1∼LN4)은 항상 하이레벨의 신호를 NAND게이트(N1∼N4)의 하나의 입력으로 출력한다. 따라서, NAND게이트(N1∼N4)는 하나의 입력이 항상 하이레벨이 되므로 다른 하나의 입력, 즉 순방향 NAND게이트(RN1∼RN4)의 반전된 신호를 출력하게 된다.
이와 같은 사실에 따르면, 순방향 NAND게이트(RN1)는 하이레벨의 제어신호(CTS)와 시작신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N1)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(510)으로 출력한다. 플리플롭(510)은 클록신호(미도시)에 기초하여 입력된 시작신호(ST)를 지연시켜 출력단자(512)를 통하여 순방향 NAND게이트(RN2)로 출력한다.
순방향 NAND게이트(RN2)는 하이레벨의 제어신호(CTS)와 플리플롭(510)의 출력신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(520)으로 출력한다. 플리플롭(520)은 클록신호(미도시)에 기초하여 입력 된 시작신호(ST)를 지연시켜 출력단자(522)를 통하여 순방향 NAND게이트(RN3)로 출력한다.
순방향 NAND게이트(RN3)는 하이레벨의 제어신호(CTS)와 플리플롭(520)의 출력신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(530)으로 출력한다. 플리플롭(530)은 클록신호(미도시)에 기초하여 입력된 시작신호(ST)를 지연시켜 출력단자(532)를 통하여 순방향 NAND게이트(RN4)로 출력한다.
순방향 NAND게이트(RN4)는 하이레벨의 제어신호(CTS)와 플리플롭(530)의 출력신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(540)으로 출력한다. 플리플롭(540)은 클록신호(미도시)에 기초하여 입력된 시작신호(ST)를 지연시켜 출력단자(542)를 통하여 출력한다.
이와 같은 방법으로 시작신호(ST)는 플리플롭(510)에서부터 플리플롭(520), 플리플롭(530)을 거쳐 플리플롭(540)까지 순차적으로 전달되고, 각 플리플롭은 클록신호에 기초하여 지연된 신호를 출력하게 된다.
다음으로, 역방향 신호전달을 위하여 로우레벨의 제어신호(CTS)가 인가되는 경우에 대하여 보다 구체적으로 설명한다.
순방향 신호전달과 마찬가지로, NAND 게이트는 하나의 입력신호가 로우레벨이면 다른 입력신호에 상관없이 하이레벨의 신호를 출력하고, 하나의 입력신호가 하이레벨이면 다른 입력신호의 반전된 신호를 출력한다. 따라서 순방향 NAND게이트들(RLN1∼RLN4)의 하나의 입력이 제어신호(/CTS), 즉 로우레벨이므로 순방향 NAND게이트들(RLN1∼RLN4)은 항상 하이레벨의 신호를 NAND게이트(N1∼N4)의 하나의 입력으로 출력한다. 따라서, NAND게이트(N1∼N4)는 하나의 입력이 항상 하이레벨이 되므로 다른 하나의 입력, 즉 역방향NAND게이트(LN1∼LN4)의 반전된 신호를 출력하게 된다.
이와 같은 사실에 따르면, 역방향NAND게이트(LN4)는 하이레벨의 반전 제어신호(/CTS)와 시작신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N4)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(540)으로 출력한다. 플리플롭(540)은 클록신호(미도시)에 기초하여 입력된 시작신호(ST)를 지연시켜 출력단자(542)를 통하여 역방향NAND게이트(LN3)로 출력한다.
역방향NAND게이트(LN3)는 하이레벨의 반전 제어신호(/CTS)와 플리플롭(540)의 출력신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N3)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(530)으로 출력한다. 플리플롭(530)은 클록신호(미도시)에 기초하여 입력된 시작신호(ST)를 지연시켜 출력단자(532)를 통하여 역방향NAND게이트(LN2)로 출력한다.
역방향NAND게이트(LN2)는 하이레벨의 반전 제어신호(/CTS)와 플리플롭(530)의 출력신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(520)으로 출력한다. 플리플롭(520)은 클록신호(미도시)에 기초하여 입력된 시작신호(ST) 를 지연시켜 출력단자(522)를 통하여 역방향NAND게이트(LN1)로 출력한다.
역방향NAND게이트(LN1)는 하이레벨의 반전 제어신호(/CTS)와 플리플롭(520)의 출력신호(ST)의 NAND연산을 수행하여 반전된 시작신호(/ST)를 출력하고, NAND게이트(N1)는 이 반전된 시작신호(/ST)를 입력받아 시작신호(ST)를 플리플롭(510)으로 출력한다. 플리플롭(510)은 클록신호(미도시)에 기초하여 입력된 시작신호(ST)를 지연시켜 출력단자(512)를 통하여 출력한다.
이와 같은 방법으로 시작신호(ST)는 플리플롭(540)에서부터 플리플롭(530), 플리플롭(520)을 거쳐 플리플롭(510)까지 역방향으로 순차적으로 전달되고, 각 플리플롭은 클록신호에 기초하여 지연된 신호를 출력하게 된다.
도 4는 본 발명의 제2 실시예에 따른 양방향신호전달 시프트레지스터(600)의 기본 구성을 보여주는 도면이다.
양방향 신호전달 시프트레지스터(600)는 제어신호인 순방향 제어신호(CTR) 및 역방향 제어신호(CTL)에 의해 동작된다는 점이 도 3의 양방향신호전달 시프트레지스터(500)와 다르다.
즉, 도 3의 양방향 신호전달 시프트레지스터(500)는, 제어신호(CTS)의 반전된 신호가 역방향NAND게이트(LN1∼LN4)의 입력이 되나, 도 4의 양방향 신호전달 시프트레지스터(600)는 별개로 입력되는 역방향 제어신호(CTL)가 역방향NAND게이트(LN1∼LN4)의 입력이 된다.
도 4의 양방향 신호전달 시프트레지스터(600)의 상세한 설명은 도 3의 양방향 신호전달 시프트레지스터(500)와 동일하므로 생략한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
예컨대, 본 발명의 바람직한 실시예에서는 2개의 서로 다른 선택신호에 기초하여 동작하는 경우에 대하여 설명하였으나, 본 발명은 2개 이상 서로 다른 선택신호에 기초하여 동작하는 경우에도 적용할 수 있다. 다만 이 경우 부주사선의 수는 화소수의 3배가 되어야 할 것이다. 또한, 본 발명의 바람직한 실시예에서는 선택신호인가부가 주사구동부의 버퍼에 연결되는 경우에 대하여 설명하였으나, 선택신호인가부는 양방향 시프트레지시터 또는 레벨시프터에 연결될 수도 있고, 상기 주사구동부와 별개로 마련될 수도 있다.
본 발명에 따르면, NAND게이트를 이용하여 보다 간단하게 양방향 시프트레지스터를 구현할 수 있다.
또한, NAND게이트를 이용한 양방향 시프트레지스터를 이용하여 구동함으로써 양면 표시가 가능한 발광 표시 장치 또는 표시화면이 회전되는 발광 표시 장치에 양방향으로 영상이 표시될 수 있게 된다.

Claims (4)

  1. 복수의 신호전달부를 포함하는 양방향 신호전달 시프트레지스터에 있어서,
    상기 신호전달부 각각은
    제1방향으로 인접한 신호전달부의 출력신호인 제1 신호를 입력받으며, 제2방향으로 인접한 신호전달부의 출력신호인 제2 신호를 입력받고,
    상기 제1 신호 및 제1 제어신호를 입력으로 하는 제1 게이트;
    상기 제2 신호 및 상기 제1 제어신호의 반전된 제2 제어신호를 입력으로 하는 제2 게이트;
    상기 제1 및 제2 게이트의 출력을 입력으로 하며, 상기 제1 제어신호가 제1 레벨이면 상기 제1 게이트의 출력에 의해 출력신호가 결정되며 제2 레벨이면 상기 제2 게이트의 출력에 의해 출력신호가 결정되는 제3 게이트; 및
    상기 제3 게이트의 출력을 받아 소정의 신호전달 처리를 수행하여 상기 출력신호를 생성하는 신호처리부를 포함하는 양방향 신호전달 시프트레지스터.
  2. 제1항에 있어서,
    상기 제1, 제2 및 제3 게이트는 NAND 게이트인 양방향 신호전달 시프트 레지스터.
  3. 제1항에 있어서,
    상기 제2 제어신호 및 제1 제어신호는 서로 다른 신호선에 의해 인가되는 양방향 신호전달 시프트 레지스터.
  4. 제1항에 있어서,
    상기 제1 방향으로 최초의 신호전달부의 상기 제1 게이트 및 상기 제2 방향으로 최초의 신호전달부의 상기 제2 게이트에는 시작신호가 입력되는 양방향 신호전달 시프트 레지스터.
KR1020040018816A 2004-03-19 2004-03-19 양방향 신호전달 시프트레지스터 KR100739034B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040018816A KR100739034B1 (ko) 2004-03-19 2004-03-19 양방향 신호전달 시프트레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040018816A KR100739034B1 (ko) 2004-03-19 2004-03-19 양방향 신호전달 시프트레지스터

Publications (2)

Publication Number Publication Date
KR20050093888A KR20050093888A (ko) 2005-09-23
KR100739034B1 true KR100739034B1 (ko) 2007-07-12

Family

ID=37274819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040018816A KR100739034B1 (ko) 2004-03-19 2004-03-19 양방향 신호전달 시프트레지스터

Country Status (1)

Country Link
KR (1) KR100739034B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669472B1 (ko) * 2005-12-13 2007-01-16 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162928A (ja) * 2000-11-28 2002-06-07 Nec Corp 走査回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162928A (ja) * 2000-11-28 2002-06-07 Nec Corp 走査回路

Also Published As

Publication number Publication date
KR20050093888A (ko) 2005-09-23

Similar Documents

Publication Publication Date Title
JP4177821B2 (ja) 発光表示装置及びその駆動方法
US9245936B2 (en) Multi-display apparatus
US20140043219A1 (en) Light emitting device, electronic apparatus, and method of driving light emitting device
CN110911443A (zh) 平铺显示装置
US20060007768A1 (en) Demultiplexer, and light emitting display using the same and display panel thereof
CN111430433B (zh) 显示面板及显示装置
CN113129835A (zh) 显示面板和使用该显示面板的显示装置
JP2022071138A (ja) 表示装置
JP2006058893A (ja) 発光表示装置のディスプレイパネル駆動ドライバ，発光表示装置，及び発光表示装置のディスプレイパネル駆動方法
CN113508430B (zh) 像素电路、显示基板和显示装置
JP2012181396A (ja) 電気光学装置および電子機器
JP2006019142A (ja) 発光素子及び画像表示装置
KR100739034B1 (ko) 양방향 신호전달 시프트레지스터
US7855502B2 (en) Display device and method of driving the same
KR20050110198A (ko) 발광표시 장치의 데이터 드라이버 입력 제어회로 및 그방법
KR100570771B1 (ko) 발광표시 장치의 디스플레이 패널 구동 드라이버 및 그방법
KR100589383B1 (ko) 클락 제어 장치 및 이를 이용한 발광 표시 장치
KR100602347B1 (ko) 화면 표시 방향이 전환되는 발광 표시 장치
KR100742375B1 (ko) 양면구동 유기전계발광장치
KR100649250B1 (ko) 발광 표시 장치 및 발광 표시 패널
KR100625993B1 (ko) 테스트 포인트 라인을 구비한 유기 전계 발광 표시장치
KR20060017204A (ko) 양면 발광 표시 장치, 및 이를 이용한 휴대용 단말기
KR100570773B1 (ko) 발광표시 장치의 디스플레이 패널 구동 드라이버 및 그방법
KR100649247B1 (ko) 발광 표시 장치, 발광 표시 패널 및 그 데이터 구동장치
KR20070019562A (ko) 신호 전송 회로와 전기 광학 장치 및 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060727

Effective date: 20070531

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee