KR100649250B1 - 발광 표시 장치 및 발광 표시 패널 - Google Patents

발광 표시 장치 및 발광 표시 패널 Download PDF

Info

Publication number
KR100649250B1
KR100649250B1 KR1020040050671A KR20040050671A KR100649250B1 KR 100649250 B1 KR100649250 B1 KR 100649250B1 KR 1020040050671 A KR1020040050671 A KR 1020040050671A KR 20040050671 A KR20040050671 A KR 20040050671A KR 100649250 B1 KR100649250 B1 KR 100649250B1
Authority
KR
South Korea
Prior art keywords
signal
data
shift register
scan
light emitting
Prior art date
Application number
KR1020040050671A
Other languages
English (en)
Other versions
KR20060001533A (ko
Inventor
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050671A priority Critical patent/KR100649250B1/ko
Priority to US11/165,162 priority patent/US8013816B2/en
Publication of KR20060001533A publication Critical patent/KR20060001533A/ko
Application granted granted Critical
Publication of KR100649250B1 publication Critical patent/KR100649250B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

본 발명은, 구동회로의 출력단자에 테스트패드가 마련되어 구동회로를 테스트할 수 있는 COG 발광 표시 장치를 제공한다.
본 발명의 따른 발광 표시장치는, 선택신호를 전달하는 복수의 주사선, 데이터 신호를 전달하는 복수의 데이터선 및 주사선과 데이터선에 각각 연결되어 매트릭스 형태로 배열되는 복수의 화소를 포함하는 표시부와, 표시부와 동일 기판에 형성되며 선택신호를 생성하여 해당하는 주사선에 각각 인가하는 주사구동부 및 표시부와 동일 기판에 형성되며 데이터 신호를 생성하여 해당하는 데이터선에 각각 인가하는 데이터 구동부를 포함한다. 주사구동부는, 순차적으로 제1 레벨의 갖는 복수의 선택신호를 순차적으로 생성하여 복수의 출력단자를 통하여 각각 출력하는 시프트레지스터부와 시프트레지스터부의 복수의 출력단자들과 전기적으로 연결되도록 형성되는 복수의 테스트패드를 포함한다.
유기EL, COG, 검사, 시프트레지스터

Description

발광 표시 장치 및 발광 표시 패널{Light emitting display and light emitting panel}
도 1은 종래의 능동 매트릭스 방식의 화소회로도이다.
도 2는 본 발명의 실시예에 따른 유기EL 표시장치의 구성을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 주사구동부(300)의 구성을 개략적으로 보여주는 도면이다.
도 4는 시프트레지스터(500)의 기본 구성을 보여주는 도면이다.
도 5는 도 4의 A영역의 배치평면도를 보여주는 도면이다.
도 6은 도 5의 I-I' 부분의 단면도입니다.
본 발명은 발광 표시 장치에 관한 것으로, 특히 검사용 테스트 패드를 포함하는 유기EL 표시장치에 관한 것이다.
일반적으로 평판 표시 장치(Flat Panel Display)는 두 기판 사이에 측벽을 세워 밀폐된 용기를 제조하고, 이 용기의 내부에 적절한 소재를 배치하여 원하는 화면을 표시하는 장치로서, 최근 들어 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 인가되는 전압에 의해 액정이 교란되면서 빛이 산란되는 원리를 이용하는 액정 표시 장치(Liquid crystal display, LCD), 전자선에 의한 형광체 발광을 이용하는 전계방출 표시장치(Field Emission Display, FED), 유기물질의 전계발광을 이용하는 유기 전계 발광 표시장치(Organic electro-luminescent display, 이하 유기EL 표시장치) 등과 같은 여러 가지의 평면형 디스플레이가 개발되어 실용화되고 있다. 특히 화소마다 자발광 소자인 유기발광 다이오드(organic light emitting diode)를 갖는 유기EL 표시장치의 개발이 가속화되고 있는 실정이다.
일반적으로 유기EL 표시장치는, 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로도 불리며, 도 1에 나타낸 바와 같이 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광셀들이 N×M 개의 매트릭스 형태로 배열되어 유기 EL 표시패널을 형성한다.
이와 같은 유기EL 표시장치를 구동하는 방식에는 단순 구동(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트랜지스터의 일전극에 연결된 커패시터의 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 이와 같은 능동 매트릭스 방식은 화소의 커패시터에 의해 유지된 전압에 의해 구동되므로, 각 화소는 한 프레임동안 계속하여 데이터신호에 대응하는 영상을 표시할 수 있어 단순 매트릭스 방식에 비하여 표시특성이 우수하므로, 현재 단순 매트릭스 방식보다 널리 사용되고 있다.
도 1은 종래의 능동 매트릭스 방식의 화소회로도이다.
도 1에서와 같이, 유기EL 표시장치의 화소회로는 유기EL 소자(OLED), 2개의 트랜지스터(SM, DM) 및 커패시터(C)를 포함한다. 구동 트랜지스터(DM)는 전원 전압(VDD)에 소스가 연결되고, 게이트와 소스 사이에 커패시터(C)가 연결되어 있다. 커패시터(C)는 구동 트랜지스터(DM)의 게이트-소스 전압(VGS)을 일정 기간 유지한다. 스위칭 트랜지스터(SM)는 현재 주사선(Sn)으로부터의 선택신호에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 트랜지스터(DM)의 게이트로 전달한다. 유기EL 소자(OLED)는 캐소드가 기준 전압(Vss)에 연결되며 구동 트랜지스터(DM)를 통하여 인가되는 전류에 대응하는 빛을 발광한다.
종래의 유기EL 표시장치는 선택신호(Sn), 데이터신호(Dm) 등을 생성하여 화소에 인가하는 구동회로가 집적된 고밀도 집적회로를 제작하여 TAB(Tape automated bonding) 등과 같은 방법으로 화소가 배열된 어레이 기판에 연결되는 구성을 갖는다. 그러나 이와 같이 구동회로와 화소 어레이 기판이 TAB로 연결된 유기EL 표시장치는 어레이 기판과 구동회로를 연결하기 위한 다수의 리드(lead)가 필요하게 되어 제조 공정상 어려움이 있을 뿐만 아니라 표시장치의 신뢰성 및 수율을 저하시킬 수도 있다. 또한, 일반적으로 고밀도 집적회로의 가격이 높기 때문에 유기EL 표시장치의 가격 상승의 요인이 되기도 한다.
이러한 문제점을 해결하기 위하여, 화소회로가 배치된 화로 어레이 기판에 구동회로를 직접 집적하여 제작하는 유기EL 표시장치가 활발히 연구되고 있다. 이와 같이 화소회로가 배치된 화로 어레이 기판에 구동회로를 직접 집적하여 제작하는 유기EL 표시장치는 COG(Chip On Glass) 또는 SOP(System On Panel)이라고 한다. 이와 같이 COG 또는 SOP 유기EL 표시장치는 구동회로와 화소 어레이기판의 연결하는 별도의 과정이 불필요하게 되어 제품의 신뢰성 및 수율을 높일 수 있다.
그러나, 구동회로가 별도로 집적된 고밀도 집적회로를 이용하는 경우에는, 구동회로는 화소 어레이 기판과 연결되기 전에 연결단자를 통하여 동작 등을 테스트하는 것이 가능하였지만, COG 또는 SOP 표시장치의 경우에는 구동회로가 기판에 집적되면 구동회로의 동작 등을 테스트하기 어렵다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 구동회로의 출력단자에 테스트패드 가 마련되어 구동회로를 테스트할 수 있는 COG 발광 표시 장치를 제공하는 것이다.
본 발명의 하나의 특징에 따른 발광 표시 장치에 있어서,
선택신호를 전달하는 복수의 주사선, 데이터 신호를 전달하는 복수의 데이터선 및 상기 주사선과 상기 데이터선에 각각 연결되어 매트릭스 형태로 배열되는 복수의 화소를 포함하는 표시부;
상기 표시부와 동일 기판에 형성되며 상기 선택신호를 생성하여 해당하는 상기 주사선에 각각 인가하는 주사구동부; 및
상기 표시부와 동일 기판에 형성되며 상기 데이터 신호를 생성하여 해당하는 상기 데이터선에 각각 인가하는 데이터 구동부를 포함하고,
상기 주사구동부는, 순차적으로 제1 레벨의 갖는 상기 복수의 선택신호를 순차적으로 생성하여 복수의 출력단자를 통하여 각각 출력하는 시프트레지스터부; 및
상기 시프트레지스터부의 복수의 출력단자들과 전기적으로 연결되도록 형성되는 복수의 테스트패드를 포함한다.
상기 테스트패드는, 상기 출력단자를 형성하는 전극선 상에 절연되어 중첩되며 복수의 접촉구를 통하여 전기적으로 연결될 수 있다.
상기 시프트레지스터는 양방향 시프트레지스터일 수 있다.
본 발명의 다른 특징에 따른 발광 표시 패널은,
선택신호를 전달하는 복수의 주사선;
데이터 신호를 전달하는 복수의 데이터선;
상기 주사선과 상기 데이터선에 각각 연결되어 매트릭스 형태로 배열되는 복수의 화소; 및
상기 선택신호를 생성하여 해당하는 주사선에 각각 인가하는 주사구동부를 포함하고,
상기 주사구동부는, 순차적으로 제1 레벨의 갖도록 시프트되는 복수의 선택신호를 생성하여 복수의 출력단자를 통하여 각각 출력하는 시프트레지스터부; 및 상기 시프트레지스터부의 복수의 출력단자와 각각 전기적으로 연결되도록 형성되는 복수의 테스트패드를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2는 본 발명의 실시예에 따른 유기EL 표시장치의 구성을 보여주는 도면이다.
발광 표시 장치는 하나의 유리기판(100)에 형성되는 데이터구동부(200), 주사구동부(300) 및 표시부(400)를 포함한다.
표시부(400)는 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 주사선(S1-Sn), 및 복수의 화소회로(410)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로로 전달하며, 주사선(S1-Sn)은 선택 신호를 화소회로로 전달한다. 화소회로는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성되어 있다.
데이터 구동부(200)는 R, G, B 영상신호에 대응되는 데이터 신호를 표시부(400)의 데이터선(D1-Dm)에 인가한다. 주사 구동부(300)는 각각 선택 신호를 순차적으로 생성하여 표시부(400)의 주사선(S1-Sn)에 인가한다.
이와 같이 본 발명에 따른 발광 표시 장치는 하나의 기판에 표시부 및 구동회로들이 형성되는 COG 발광 표시 장치이다.
도 3은 본 발명의 실시예에 따른 주사구동부(300)의 구성을 개략적으로 보여주는 도면이다.
주사구동부(300)는 시프트레지스터(500), 레벨시프터(320) 및 버퍼(330)를 포함한다.
시프트레지스터(500)는 양방향 주사가 가능한 양방향 시프트레지스터로서, 시작신호(STV), 클록신호(CLK), 방향신호(CTS)를 제어부(미도시)로부터 공급받아, 각 주사선(S1 … Sn)에 인가될 선택신호를 생성하여 레벨시프터(320)로 출력한다. 구체적으로, 시프트레지스터(500)는 방향신호(CTS)가 순방향 신호이면 입력되는 클록신호(CLK)에 따라 시작신호(STV)를 순차적으로 시프트시켜 선택신호(S1~Sn)를 순차적으로 생성하여 출력한다. 한편, 방향신호(CTS)가 역방향이면 시프트레지스터(500)는 입력되는 클록신호(CLK)에 따라 시작신호(STV)를 역방향으 로 시프트시켜 선택신호(Sn∼S1)를 순차적으로 생성하여 출력한다.
레벨시프터(320)는 전원공급부(미도시)로부터 전원(Vdd, Vss)를 공급받아 시프트레지스터(500)로부터 입력받은 선택신호(S1∼Sn)를 소정의 전압레벨로 시프트한다.
버퍼(330)는 소정의 전압레벨로 시프트된 선택신호(S1∼Sn)를 버퍼링하였다가 표시부(400)의 해당 주사선(S1∼Sn)으로 인가한다.
도 4는 시프트레지스터(500)의 기본 구성을 보여주는 도면이다. 도 4에서, 신호가 반전된 반전신호는 '/'를 이용하여 표시한다. 예컨대, 시작신호(STV)의 반전신호는 '/STV'라고 표시한다.
양방향 시프트레지스터(500)는 각각이 한 쌍의 입력단자와 출력단자를 포함하는 복수의 플립플롭들(510∼540), 복수의 순방향 NAND게이트들(RN1∼RN4), 역방향 NAND게이트들(LN1∼LN4) 및 NAND게이트들(N1∼N4)을 포함한다.
일반적으로 도 2의 주사구동부(300) 및 데이터구동부(200)에 사용되는 시프트레지스터는 각각 주사선 및 데이터선의 수만큼의 플립플롭을 포함하나, 본 실시예에서는 설명의 간략화를 위하여 4개의 플립플롭을 포함하는 것을 예로써 설명한다. 또한, 신호가 플립플롭(510)에서 플립플롭(520), 플립플롭(530)을 거쳐 플립플롭(540)에 전달되는 방향을 순방향이라고 하고, 신호가 플립플롭(540)에서 플립플롭(530), 플립플롭(520)을 거쳐 플립플롭(510)에 전달되는 방향을 역방향이라고 한다.
먼저, 순방향NAND게이트(RN1)에는 시작신호(STV) 및 제어신호(CTS)가 입력되 고, 역방향NAND게이트(LN1)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 플립플롭(520)의 출력신호가 입력된다. 순방향NAND게이트(RN1) 및 역방향NAND게이트(LN1)의 출력은 NAND게이트(N1)에 입력된다. NAND게이트(N1)의 출력은 입력단자(511)를 통하여 플립플롭(510)에 입력된다.
플립플롭(510)의 출력신호는 출력단자(512)를 통하여 순방향NAND게이트(RN2)의 하나의 입력이 된다. 즉, 순방향NAND게이트(RN2)에는 플립플롭(510)의 출력신호 및 제어신호(CTS)가 입력된다. 또한 역방향NAND게이트(LN2)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 플립플롭(530)의 출력신호가 입력된다. 순방향NAND게이트(RN2) 및 역방향NAND게이트(LN2)의 출력은 NAND게이트(N2)에 입력되고 NAND게이트(N2)의 출력은 입력단자(521)를 통하여 플립플롭(520)에 입력된다.
플립플롭(520)의 출력신호는 출력단자(522)를 통하여 순방향NAND게이트(RN3)의 하나의 입력이 된다. 즉, 순방향NAND게이트(RN3)에는 플립플롭(520)의 출력신호 및 제어신호(CTS)가 입력된다. 또한 역방향NAND게이트(LN3)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 플립플롭(540)의 출력신호가 입력된다. 순방향NAND게이트(RN3) 및 역방향NAND게이트(LN3)의 출력은 NAND게이트(N3)에 입력되고 NAND게이트(N3)의 출력은 입력단자(531)를 통하여 플립플롭(530)에 입력된다.
플립플롭(530)의 출력신호는 출력단자(532)를 통하여 순방향NAND게이트(RN4)의 하나의 입력이 된다. 즉, 순방향NAND게이트(RN4)에는 플립플롭(530)의 출력신호 및 제어신호(CTS)가 입력된다. 또한 역방향NAND게이트(LN4)에는 제어신호(CTS)의 반전된 신호(/CTS) 및 시작신호(STV)가 입력된다. 순방향NAND게이트(RN4) 및 역방 향NAND게이트(LN4)의 출력은 NAND게이트(N4)에 입력되고 NAND게이트(N4)의 출력은 입력단자(541)를 통하여 플립플롭(540)에 입력된다.
다음으로, 순방향 신호전달을 위하여 하이레벨의 제어신호(CTS)가 인가되는 경우에 대하여 보다 구체적으로 설명한다.
먼저, NAND 게이트는 하나의 입력신호가 로우레벨이면 다른 입력신호에 상관없이 하이레벨의 신호를 출력하고, 하나의 입력신호가 하이레벨이면 다른 입력신호의 반전된 신호를 출력한다. 따라서 역방향 NAND게이트들(LN1∼LN4)의 하나의 입력이 반전된 제어신호(/CTS), 즉 로우레벨이므로 역방향 NAND게이트들(LN1∼LN4)은 항상 하이레벨의 신호를 NAND게이트(N1∼N4)의 하나의 입력으로 출력한다. 따라서, NAND게이트(N1∼N4)는 하나의 입력이 항상 하이레벨이 되므로 다른 하나의 입력, 즉 순방향 NAND게이트(RN1∼RN4)의 반전된 신호를 출력하게 된다.
이와 같은 사실에 따르면, 순방향 NAND게이트(RN1)는 하이레벨의 제어신호(CTS)와 시작신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N1)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(510)으로 출력한다. 플립플롭(510)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(512)를 통하여 순방향 NAND게이트(RN2)로 출력한다.
순방향 NAND게이트(RN2)는 하이레벨의 제어신호(CTS)와 플립플롭(510)의 출력신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(520)으 로 출력한다. 플립플롭(520)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(522)를 통하여 순방향 NAND게이트(RN3)로 출력한다.
순방향 NAND게이트(RN3)는 하이레벨의 제어신호(CTS)와 플립플롭(520)의 출력신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(530)으로 출력한다. 플립플롭(530)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(532)를 통하여 순방향 NAND게이트(RN4)로 출력한다.
순방향 NAND게이트(RN4)는 하이레벨의 제어신호(CTS)와 플립플롭(530)의 출력신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(540)으로 출력한다. 플립플롭(540)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(542)를 통하여 출력한다.
이와 같은 방법으로 시작신호(STV)는 플립플롭(510)에서부터 플립플롭(520), 플립플롭(530)을 거쳐 플립플롭(540)까지 순차적으로 전달되고, 각 플립플롭은 클록신호에 기초하여 지연된 신호를 출력하게 된다.
다음으로, 역방향 신호전달을 위하여 로우레벨의 제어신호(CTS)가 인가되는 경우에 대하여 보다 구체적으로 설명한다.
순방향 신호전달과 마찬가지로, NAND 게이트는 하나의 입력신호가 로우레벨이면 다른 입력신호에 상관없이 하이레벨의 신호를 출력하고, 하나의 입력신호가 하이레벨이면 다른 입력신호의 반전된 신호를 출력한다. 따라서 순방향 NAND게이트 들(RLN1∼RLN4)의 하나의 입력이 제어신호(/CTS), 즉 로우레벨이므로 순방향 NAND게이트들(RLN1∼RLN4)은 항상 하이레벨의 신호를 NAND게이트(N1∼N4)의 하나의 입력으로 출력한다. 따라서, NAND게이트(N1∼N4)는 하나의 입력이 항상 하이레벨이 되므로 다른 하나의 입력, 즉 역방향NAND게이트(LN1∼LN4)의 반전된 신호를 출력하게 된다.
이와 같은 사실에 따르면, 역방향NAND게이트(LN4)는 하이레벨의 반전 제어신호(/CTS)와 시작신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N4)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(540)으로 출력한다. 플립플롭(540)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(542)를 통하여 역방향NAND게이트(LN3)로 출력한다.
역방향NAND게이트(LN3)는 하이레벨의 반전 제어신호(/CTS)와 플립플롭(540)의 출력신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N3)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(530)으로 출력한다. 플립플롭(530)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(532)를 통하여 역방향NAND게이트(LN2)로 출력한다.
역방향NAND게이트(LN2)는 하이레벨의 반전 제어신호(/CTS)와 플립플롭(530)의 출력신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N2)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(520)으로 출력한다. 플립플롭(520)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(522)를 통하여 역방향NAND게이트(LN1)로 출력한다.
역방향NAND게이트(LN1)는 하이레벨의 반전 제어신호(/CTS)와 플립플롭(520)의 출력신호(STV)의 NAND연산을 수행하여 반전된 시작신호(/STV)를 출력하고, NAND게이트(N1)는 이 반전된 시작신호(/STV)를 입력받아 시작신호(STV)를 플립플롭(510)으로 출력한다. 플립플롭(510)은 클록신호(미도시)에 기초하여 입력된 시작신호(STV)를 지연시켜 출력단자(512)를 통하여 출력한다.
이와 같은 방법으로 시작신호(STV)는 플립플롭(540)에서부터 플립플롭(530), 플립플롭(520)을 거쳐 플립플롭(510)까지 역방향으로 순차적으로 전달되고, 각 플립플롭은 클록신호에 기초하여 지연된 신호를 출력하게 된다.
이와 같이 구성된 시프트레지스터(500)의 각 플립플롭의 출력단자(512, 522, 532, 542) 각각에는 출력되는 신호를 테스트하기 위한 테스트패드(512a, 522a, 532a, 542a)를 마련한다.
도 5는 도 4의 A영역의 배치평면도를 보여주는 도면이고, 도 6은 도 5의 I-I' 부분의 단면도입니다.
도 5에서와 같이, 플립플롭의 출력단자(512)가 길게 연장되어 형성되고 출력단자(512)의 대략 중앙영역에 대략 직사각형 형상으로 테스트패드가 형성된다.
도 6에서와 같이, 기판(100)상에는 차단층(110)이 형성되고, 차단층(110) 위에는 트랜지스터의 소스, 드레인 및 채널영역을 포함하는 반도체층들이 일반적으로 형성되고 이 반도체층 위에 게이트절연막(130)이 형성된다. 다만 테스트패드(512a)가 배치되는 영역에는 반도체층은 배치되지 않으므로 도시되지 않았다. 게이트절연막(130)상에는 트랜지스터의 게이트를 포함하는 전극선들을 포함하는 게이트층(140)이 형성된다. 이렇게 형성된 게이트층 상에는 층간절연막(150)이 형성된다.
층간절연막(150) 상에는 트랜지스터들의 소스 및 드레인을 연결하는 연결전극 및 데이터선 등을 포함하는 소스드레인층이 형성된다. 도 6에서는 소스드레인층으로서 전극선(512)이 형성된다. 전극(512) 위에는 평탄화막(170)이 형성된다. 그리고 테스트패드전극(512a)이 복수의 접촉구(C)를 통하여 전극(512)과 전기적으로 연결되도록 형성된다. 이렇게 하여 버퍼회로의 출력단자와 전기적으로 연결된 테스트패드(512a)가 완성된다.
이와 같이, 시프트레지스터(500)의 출력단자와 전기적으로 연결되는 테스트패드(512a)를 형성함으로써 테스트패드를 통하여 시프트레지스터의 출력을 테스트할 수 있으므로 COG 발광 표시 장치의 동작들을 완제품이 되기 전에 미리 검사할 수 있다. 따라서 불량으로 인한 제조비용의 낭비를 현저히 막을 수 있다.
이상에서 본 발명의 실시예에 대하여 설명하였지만, 본 발명의 권리범위는 실시예와 같은 구조에 한정되는 것은 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면, 주사구동부의 시프트레지스터의 출력단자에 테스트 회로를 마련함으로써 시프트레지스터의 출력을 테스트할 수 있다. 따라서, 주사구동부 등의 구동회로가 화소 어레이가 형성되는 기판 상에 형성되는 COG 또는 SOP 표시장치에서도 제품이 완성되기 전에 주사구동부의 동작을 테스트할 수 있어 불량제품을 미연에 방지할 수 있고, 이로부터 제조비용의 낭비를 막을 수 있다.

Claims (4)

  1. 발광 표시 장치에 있어서,
    선택신호를 전달하는 복수의 주사선, 데이터 신호를 전달하는 복수의 데이터선 및 상기 주사선과 상기 데이터선에 각각 연결되어 매트릭스 형태로 배열되는 복수의 화소를 포함하는 표시부;
    상기 표시부와 동일 기판에 형성되며 상기 선택신호를 생성하여 해당하는 상기 주사선에 각각 인가하는 주사구동부; 및
    상기 표시부와 동일 기판에 형성되며 상기 데이터 신호를 생성하여 해당하는 상기 데이터선에 각각 인가하는 데이터 구동부를 포함하고,
    상기 주사구동부는,
    순차적으로 소정의 기간동안 제1 레벨을 갖는 상기 복수의 선택신호를 생성하여 복수의 출력단자를 통하여 각각 출력하는 시프트레지스터부; 및
    상기 시프트레지스터부의 복수의 출력단자들과 전기적으로 연결되도록 형성되는 복수의 테스트패드
    를 포함하는 발광 표시 장치.
  2. 제1항에 있어서,
    상기 테스트패드는, 상기 출력단자를 형성하는 전극선 상에 절연되어 중첩되며 복수의 접촉구를 통하여 전기적으로 연결되는 발광 표시 장치.
  3. 제2항에 있어서,
    상기 시프트레지스터는 양방향 시프트레지스터인 발광 표시 장치.
  4. 발광 표시 패널에 있어서,
    선택신호를 전달하는 복수의 주사선;
    데이터 신호를 전달하는 복수의 데이터선;
    상기 주사선과 상기 데이터선에 각각 연결되어 매트릭스 형태로 배열되는 복수의 화소; 및
    상기 선택신호를 생성하여 해당하는 주사선에 각각 인가하는 주사구동부를 포함하고,
    상기 주사구동부는,
    순차적으로 소정의 기간동안 제1 레벨을 갖도록 시프트된 복수의 선택신호를 생성하여 복수의 출력단자를 통하여 각각 출력하는 시프트레지스터부; 및
    상기 시프트레지스터부의 복수의 출력단자와 각각 전기적으로 연결되도록 형성되는 복수의 테스트패드
    를 포함하는 발광 표시 패널.
KR1020040050671A 2004-06-30 2004-06-30 발광 표시 장치 및 발광 표시 패널 KR100649250B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040050671A KR100649250B1 (ko) 2004-06-30 2004-06-30 발광 표시 장치 및 발광 표시 패널
US11/165,162 US8013816B2 (en) 2004-06-30 2005-06-22 Light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050671A KR100649250B1 (ko) 2004-06-30 2004-06-30 발광 표시 장치 및 발광 표시 패널

Publications (2)

Publication Number Publication Date
KR20060001533A KR20060001533A (ko) 2006-01-06
KR100649250B1 true KR100649250B1 (ko) 2006-11-24

Family

ID=37104667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050671A KR100649250B1 (ko) 2004-06-30 2004-06-30 발광 표시 장치 및 발광 표시 패널

Country Status (1)

Country Link
KR (1) KR100649250B1 (ko)

Also Published As

Publication number Publication date
KR20060001533A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US8013816B2 (en) Light emitting display
US8264426B2 (en) Organic light emitting display device and a method for generating scan signals for driving an organic light emitting display device having a scan driver
US7936432B2 (en) Display device
CN110853555B (zh) 检测系统及使用该检测系统检测显示单元的方法
US20050200618A1 (en) Light-emitting display
US8174514B2 (en) Demultiplexer, and light emitting display using the same and display panel thereof
KR101450796B1 (ko) 표시 기판 및 이를 구비한 표시 패널
US7397450B2 (en) Image display and display panel thereof
US20080218090A1 (en) Light emitting device
KR20060096857A (ko) 표시 장치 및 그 구동 방법
US20050259490A1 (en) Switching control circuit for data driver of display device and method thereof
JP2006058893A (ja) 発光表示装置のディスプレイパネル駆動ドライバ，発光表示装置，及び発光表示装置のディスプレイパネル駆動方法
KR20060092666A (ko) 점등 테스트부를 구비한 평판 표시 장치
CN115394201B (zh) 显示面板和显示装置
KR100649250B1 (ko) 발광 표시 장치 및 발광 표시 패널
KR100649248B1 (ko) 발광 표시 장치 및 그 데이터 구동장치
KR102495832B1 (ko) 표시장치 및 이의 검사방법
KR101100943B1 (ko) 유기전계발광표시장치의 제조방법
KR100649247B1 (ko) 발광 표시 장치, 발광 표시 패널 및 그 데이터 구동장치
KR100570771B1 (ko) 발광표시 장치의 디스플레이 패널 구동 드라이버 및 그방법
KR100739034B1 (ko) 양방향 신호전달 시프트레지스터
KR100625993B1 (ko) 테스트 포인트 라인을 구비한 유기 전계 발광 표시장치
KR20080065118A (ko) 유기 전계 발광 표시장치용 어레이 기판
KR102636565B1 (ko) 유기발광 표시장치
KR100612280B1 (ko) 표시 패널의 검사 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 13