KR100669472B1 - 발광 표시 장치 및 그 구동 방법 - Google Patents

발광 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100669472B1
KR100669472B1 KR1020050122385A KR20050122385A KR100669472B1 KR 100669472 B1 KR100669472 B1 KR 100669472B1 KR 1020050122385 A KR1020050122385 A KR 1020050122385A KR 20050122385 A KR20050122385 A KR 20050122385A KR 100669472 B1 KR100669472 B1 KR 100669472B1
Authority
KR
South Korea
Prior art keywords
signal
control signal
response
signals
row
Prior art date
Application number
KR1020050122385A
Other languages
English (en)
Inventor
엄기명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050122385A priority Critical patent/KR100669472B1/ko
Application granted granted Critical
Publication of KR100669472B1 publication Critical patent/KR100669472B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters

Abstract

발광 표시 장치는 복수의 행에 각각 형성되어 있는 복수의 제1 주사선 및 제2 주사선, 양방향 시프트 레지스터, 복수의 제1 및 제2 구동부 및 선택 신호 인가부를 포함한다. 양방향 시프트 레지스터는 제1 제어 신호에 응답하여 제1 신호를 제1 방향으로 제1 기간만큼 시프트하면서 복수의 시프트 신호를 순차적으로 출력하며, 제2 제어 신호에 응답하여 제1 신호를 제2 방향으로 제1 기간만큼 시프트하면서 복수의 시프트 신호를 순차적으로 출력한다. 제1 구동부는 복수의 시프트 신호 중 두 신호와 제1 서브 클록 신호를 논리 연산하여 제1 선택 신호를 생성한다. 제2 구동부는 두 신호와 제1 서브 클록 신호에 대해서 제2 기간만큼 시프트되어 있는 제2 서브 클록 신호를 논리 연산하여 제2 선택 신호를 생성한다. 선택신호 인가부는 복수의 제1 및 제2 선택 신호 중 어느 하나의 선택 신호를, 제3 제어 신호에 응답하여 복수의 행 중 대응하는 제1 행의 제1 주사선과 제1 행에 소정 방향으로 인접한 제2 행의 제2 주사선에 인가하고, 제4 제어 신호에 응답하여 제1 행의 제2 주사선과 제2 행의 제1 주사선에 인가한다.
양방향 주사, 시프트레지스터, 플립플롭

Description

발광 표시 장치 및 그 구동 방법{LIGHT EMITTING DISPLAY AND THE METHOD THEREOF}
도 1은 발광 표시 장치를 개략적으로 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 화소 회로의 등가 회로도이다.
도 3은 본 발명의 실시예에 따른 발광 표시 장치의 주사 구동부의 구성을 개략적으로 보여주는 도면이다.
도 4는 도 3은 양방향 시프트레지스터의 구성을 보여주는 도면이다.
도 5는 도 4의 양방향 제어부의 구성을 보여주는 도면이다.
도 6은 순방향 주사의 경우 주사 구동부의 입력 및 출력 신호의 파형을 도시한 도면이다.
도 7은 역방향 주사의 경우 주사 구동부의 입력 및 출력 신호의 파형을 도시한 도면이다.
본 발명은, 발광 표시 장치 및 그 구동 방법에 관한 것이다.
발광 표시 장치에서 표시패널의 화면의 180°회전하여 상하가 바뀌는 경우, 주사 구동부의 주사선에 인가되는 선택신호를 양방향으로 인가하는 양방향 시프트레지스터를 포함하여야 한다. 표시패널의 위에서 아래 방향으로 순차적으로 선택신호가 인가되는 경우(이하 '순방향 주사' 라고 명명함)와 180°회전하여 상하가 바뀌어 아래에서 위 방향으로 순차적으로 선택신호를 인가되는 경우(이하 '역방향 주사'라고 명명함)에 따라 선택신호를 바꿔 인가해야 한다.
특히, 하나의 화소회로가 2개 이상의 서로 다른 선택신호, 예컨대 현재 주사선에 인가되는 제n 번째 선택신호와 직전 주사선에 인가되는 제n-1 번째 선택신호에 기초하여 동작하는 발광 표시 장치가 문제된다. 이와 같은 화소회로는 순방향 주사에서 먼저 제n-1 번째 주사선에 선택신호가 인가된 다음 제n번째 주사선에 다음 선택신호가 인가됨으로써 정상적으로 구동되는 배치구조를 갖는다. 따라서 역방향 주사에서는 주사선의 인가방향이 역전되어 제n 번째 주사선에 먼저 선택신호가 인가된 후 제n-1번째 주사선에 다음 선택신호가 인가되므로, 화소회로는 정상적으로 구동될 수 없게 된다.
이를 해결하기 위한 구성을 포함하는 유기 발광 표시 장치는 표시 패널의 각행에 위치하는 복수의 화소회로에 선택신호를 주사하기 위해 각 행마다 적어도 하나의 플립플롭을 포함한다. 따라서 적어도 표시 패널의 복수의 행 개수만큼 플립플롭이 필요하고 따라서 많은 트랜지스터와 큰 공간을 차지하는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 2개 이상의 서로 다른 선택신호가 순방향 또는 역방향에 따라 각 화소회로에 인가되어 양방향 주사가 가능 하며, 적은 공간을 차지하고 트랜지스터의 개수를 줄일 수 있는 발광 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 하나의 특징에 따른 발광 표시 장치는, 복수의 행에 각각 형성되어 있는 복수의 제1 주사선, 상기 복수의 행에 각각 형성되어 있는 복수의 제2 주사선, 제1 제어 신호에 응답하여 제1 신호를 제1 방향으로 제1 기간만큼 시프트하면서 복수의 출력단으로 순차적으로 출력하며, 제2 제어 신호에 응답하여 제1 신호를 제2 방향으로 상기 제1 기간만큼 시프트하면서 상기 복수의 시프트 신호를 순차적으로 출력하는 양방향 시프트 레지스터, 상기 복수의 시프트 신호 중 두 신호와 제1 서브 클록 신호를 논리 연산하여 상기 복수의 제1 주사선 각각의 제1 선택 신호를 생성하는 제1 구동부, 상기 두 신호와 상기 제1 서브 클록 신호에 대해서 제2 기간만큼 시프트되어 있는 제2 서브 클록 신호를 논리 연산하여 상기 복수의 제2 주사선 각각의 제2 선택 신호를 생성하는 제2 구동부, 그리고 상기 복수의 제1 및 제2 선택 신호 중 어느 하나의 선택 신호를, 상기 제1 제어신호에 대응하는 제3 제어 신호에 응답하여 상기 복수의 행 중 대응하는 제1 행의 상기 제1 주사선과 상기 제1 행에 소정 방향으로 인접한 제2 행의 상기 제2 주사선에 인가하고, 상기 제2 제어 신호에 대응하는 제4 제어 신호에 응답하여 상기 제1 행의 제2 주사선과 상기 제2 행의 제1 주사선에 인가하는 선택신호 인가부를 포함한다.
본 발명의 다른 특징에 따른 발광 표시 장치는, 복수의 행에 각각 형성되어 있는 복수의 제1 주사선, 상기 복수의 행에 각각 형성되어 있는 복수의 제2 주사 선, 입력 신호를 제1 기간만큼 시프트시켜 출력하는 제1 및 제2 플립플롭, 제1 제어 신호에 응답하여 상기 제1 플립플롭의 출력단을 상기 제2 플립플롭의 입력단에 연결하며, 제2 제어 신호에 응답하여 상기 제2 플립플롭의 출력단을 상기 제1 플립플롭의 입력단에 연결하는 양방향 제어부, 상기 제1 및 제2 플립플롭의 출력신호 및 제1 서브 클록 신호를 입력받는 제1 논리 회로, 상기 제1 및 제2 플립플롭의 출력 신호 및 제2 서브클록 신호를 입력받는 제2 논리 회로, 그리고 상기 제1 제어 신호에 대응하는 제3 제어신호에 응답하여 상기 제1 및 제2 논리 회로의 출력 신호를 각각 상기 복수의 행 중 제1 및 제2 행의 제1 주사선에 출력하고, 상기 제2 제어 신호에 대응하는 제4 제어신호에 응답하여 상기 제1 및 제2 논리 회로의 출력신호를 각각 상기 제1 및 제2 행의 제2 주사선으로 출력하는 선택신호 인가부를 포함한다.
본 발명의 또 다른 특징에 따른 발광 표시 장치의 구동 방법에 있어서, 복수의 행에 각각 형성되어 있는 복수의 제1 주사선 및 상기 복수의 행에 각각형성되어 있는 복수의 제2 주사선에 각각 복수의 제1 및 제2 선택신호를 전달하며, a) 제1 또는 제2 제어 신호에 응답하여 제1 신호를 제1 방향 또는 제2 방향으로 제1 기간만큼 시프트하면서 복수의 출력단으로 순차적으로 출력하는 단계, b) 상기 복수의 시프트 신호 중 두 신호와 제1 서브 클록 신호를 논리 연산하여 상기 제1 선택신호를 출력하고, 상기 두 신호와 제2 서브 클록 신호를 논리 연산하여 상기 2 선택신호를 출력하는 단계, 그리고 c) 상기 복수의 제1 및 제2 선택 신호중 어느 하나의 선택 신호를, 상기 제1 제어 신호에 대응하는 제3 제어 신호에 응답하여 상기 복수 의 행 중 대응하는 제1 행의 상기 제1 주사선과 상기 제1 행에 소정 방향으로 인접한 제2 행의 상기 제2 주사선에 인가하거나, 상기 제2 제어 신호에 대응하는 제4 제어 신호에 응답하여 상기 제1 행의 상기 제2 주사선과 상기 제2 행의 제1 주사선에 인가하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어던 구성요소를 "포함"한다고 할때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 표시 장치에 대한 한 실시예인 유기 발광 표시 장치와 주사 구동부에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 블록도이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치는 표시부(100), 주사 구동부(200), 데이터 구동부(300) 및 신호 제어부(400)를 포함 한다. 본 발명의 실시예에 따른 유기 발광 표시 장치는 신호 제어부(400)의 제어에 따라 표시부(100)에 양방향 표시가 가능하다. 주사 구동부(200)는 신호 제어부(400)의 순방향 및 역방향 제어 신호(CON_F, CON_R)에 따라 순방향 및 역방향으로 선택신호를 표시부(100)에 출력할 수 있다.
표시부(100)는 복수의 행 각각에 포함되는 복수의 제1 주사선(S11-S1n) 및 복수의 제2 주사선(S21-S2n)과 복수의 데이터선(D1-Dm) 및 복수의 화소(110)를 포함한다. 복수의 제1 및 제2 주사선(S11-S1n, S21-S2n)은 행 방향으로 뻗어 있으며 각각 선택 신호를 전달하고, 복수의 데이터선(D1-Dm)은 열 방향으로 뻗어 있으며 각각 데이터 신호를 전달한다. 그리고 각 화소(110)는 복수의 제1 및 제2 주사선(S11-S1n, S21-S2n) 중 해당하는 제1 및 제2 주사선과 복수의 데이터선(D1-Dm) 중 해당하는 데이터선에 의해 정의되는 화소 영역에 형성되어 있다. 이때, 화소(110)가 전류 기입형 화소인 경우에 데이터 신호는 전류이고, 전압 기입형 화소인 경우에 데이터 신호는 전압이다. 복수의 제1 및 제2 주사선에서 현재 선택 신호를 전달하려고 하는 주사선을 "현재 주사선"이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 "직전 주사선"이라 한다. 본 발명의 실시예에서 각 화소(110)에서 제1 주사선(S11-S1n)이 직전 주사선이고, 제2 주사선(S21-S2n)이 현재 주사선이다.
한편, 색 표시를 구현하기 위해서는 각 화소가 원색 중 하나의 색상을 고유하게 표시하거나 각 화소가 시간에 따라 번갈아 원색을 표시하게 하여, 이들 원색의 공간적 또는 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적 색(R), 녹색(G) 및 청색(B)을 들 수 있다. 이때, 시간적 합으로 색상을 표시하는 경우에는 한 화소에서 시간적으로 R, G 및 B 색상이 번갈아 표시되어서 한 색상이 구현된다. 그리고 공간적 합으로 색상을 표시하는 경우에는 R 화소, G 화소 및 B 화소의 세 화소에 의해 한 색상이 구현되므로, 각 화소를 부화소라 부르고 세 개의 부화소를 하나의 화소라 부르기도 한다. 또한, 공간적 합으로 색상을 표시하는 경우에는 R 화소, G 화소 및 B 화소가 행 방향 또는 열 방향으로 번갈아 가면서 배열될 수 있으며, 또는 세 화소가 삼각형의 세 꼭지점에 해당하는 위치에 배열될 수도 있다.
주사 구동부(200)는 표시부(100)의 제1 및 제2 주사선(S11-S1n, S21-S2n)에 연결되어 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 선택 신호를 주사선(S11-S1n, S21-S2n)에 인가한다. 이때, 주사 구동부(200)는 복수의 주사선(S11-S1n, S21-S2n)에 각각 인가되는 복수의 선택 신호가 차례로 게이트 온 전압을 가지도록 선택 신호를 인가할 수 있다. 그리고 선택 신호가 게이트 온 전압을 가지는 경우에, 해당 주사선에 연결되는 스위칭 트랜지스터가 턴온된다. 주사 구동부(200)는 신호 제어부(400)로부터 수신한 순방향 제어 신호(CON_F) 및 역방향 제어 신호(CON_R)에 따라 주사 방향을 결정한다. 순방향 제어 신호(CON_F)에 따라 순방향 주사인 경우에는 복수의 제1 주사선(S11-S1n)에서 제1 주사선(S11)부터 제1 주사선(S1n)까지 순으로, 복수의 제2 주사선(S21-S2n)에서 제2 주사선(S21)부터 제2 주사선(S2n)까지 순으로 선택신호를 순차적으로 인가한다. 이때, 제1 주사선(S1i)와 제2 주사선(S2(i-1))에는 동일한 선택신호가 인가된다. 반면, 역방향 제어 신호 (CON_R)에 따라 역방향 주사인 경우에는 복수의 제1 주사선(S11-S1n)에서 제1 주사선(S1n)부터 제1 주사선(S11)까지 순으로, 복수의 제2 주사선(S21-S2n)에서 제2 주사선(S2n)부터 제2 주사선(S21)까지 순으로 선택신호를 순차적으로 인가한다. 이때, 제1 주사선(S1i)와 제2 주사선(S2(i+1))에는 동일한 선택신호가 인가된다.
데이터 구동부(300)는 표시부(100)의 데이터선(D1-Dm)에 연결되어 계조를 나타내는 데이터 신호를 데이터선(D1-Dm)에 인가한다. 이러한 데이터 구동부(300)는 신호 제어부(400)로부터 입력되는 계조를 가지는 입력 영상 데이터(DR, DG, DB)를 전압 또는전류 형태의 데이터 신호로 변환한다.
신호 제어부(400)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 데이터(DR, DG, DB) 및 이의 표시를 제어하는 입력 제어 신호를 제공받는다. 입력 제어 신호에는 예를 들어 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록(MCLK)이 있다. 신호 제어부(400)는 입력 영상 데이터(DR, DG, DB)를 데이터 구동부(300)로 전달하고, 주사 제어 신호(CONT1), 순방향 제어 신호(CON_F) 및 역방향 제어 신호(CON_R)를 생성하여 주사 구동부(200)로 전달하고, 데이터 제어 신호(CONT2)를 생성하여 데이터 구동부(300)로 전달한다. 그리고 주사 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(SP), 클록 신호(CLK) 및 반전 클록 신호(/CLK)를 포함하며, 데이터 제어 신호(CONT2)는 한 행의 화소(110)에 대한 입력 영상 데이터 전달을 지시하는 수평 동기 시작 신호(STH)와 클록 신호를 포함한다.
한편, 신호 제어부(400)는 한 행분에 해당하는 입력 영상 데이터를 데이터 구동부(300)로 전달하는 경우에, 입력 영상 데이터(DR, DG, DB)를 세 개의 채널을 통해서 색상 별로 전달할 수도 있으며, 입력 영상 데이터(DR, DG, DB)를 하나의 채널을 통하여 차례로 전달할 수도 있다.
다음, 본 발명의 실시예에 따른 화소회로의 구조에 대해서 도 2를 참조하여 설명한다.
도 2는 본 발명의 실시예에 따른 화소 회로의 등가 회로도이다.
도 2에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 제1 주사선(S1n) 및 제2 주사선(S2n)에 연결된 화소 회로만을 도시하였다. 한편, 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 화소 회로(110)는 트랜지스터(M1-M5), 커패시터(Cst, Cvth), 및 유기 전계 발광 소자(OLED)를 포함한다.
트랜지스터(M1)는 유기 전계 발광 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전압(VDD)을 공급하기 위한 전원과 유기 전계 발광 소자(OLED) 간에 접속되고, 게이트에 인가되는 전압에 의하여 트랜지스터(M5)를 통하여 유기 전계 발광 소자(OLED)에 흐르는 전류를 제어한다. 트랜지스터(M2)는 직전 주사선(S1n)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다.
트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 일전극(A)이 접속되고, 커패시터(Cvth)의 타전극(B) 및 전압(VDD)을 공급하는 전원 간에 커패시터(Cst)와 트랜지스터(M4)가 병렬 접속된다. 트랜지스터(M4)는 직전 주사선(S1n)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 타전극(B)에 전원(VDD)을 공급한다.
트랜지스터(M3)는 현재 주사선(S2n)으로부터의 선택 신호에 응답하여 데이터 선(Dm)으로부터의 데이터를 커패시터(Cvth)의 타전극(B)으로 전달한다.
트랜지스터(M5)는 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드 간에 접속되고, 직전 주사선(S1n)으로부터의 선택 신호에 응답하여 트랜지스터(M1)의 드레인과 유기 전계 발광 소자(OLED)를 차단시킨다.
유기 전계 발광 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 본 발명의 실시예에 따르면, 유기 전계 발광 소자(OLED)의 캐소드에 연결되는 전압(VSS)은 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.
지금까지 본 발명의 실시예에 따른 화소회로로서 5개의 트랜지스터와 2개의 커패시터가 포함되는 것을 예로 들었지만, 본 발명은 이에 한정되지 않고 2이상의 선택신호에 의해 동작하는 모든 화소회로에 적용될 수 있다.
다음, 본 발명의 실시예에 따른 주사 구동부(200)에 대해서 도 3 내지 도 5를 참조하여 설명한다.
도 3은 도 1의 주사 구동부(200)의 구성을 계략적으로 보여주는 도면이다.
도 3에서와 같이 주사 구동부(200)는 양방향 시프트 레지스터(210), 복수의 NAND 게이트(NAND1-NAND6) 및 선택 신호 인가부(220)를 포함한다. 본 발명의 실시예에서는 n개의 NAND 게이트 중 설명의 편의를 위하여 6개만 도시하였다.
양방향 시프트레지스터(210)는 시작신호(SP), 순방향 제어신호(CON_F), 역방향 제어신호(CON_R), 클록신호(CLK) 및 반전 클록 신호(/CLK)를 입력받는다. 양방향 시프트 레지스터(210)는순방향 제어 신호(CON_F)에 응답하여 시작 신호(SP)를 순방향으로 반 클록(CLK)만큼 시프트하면서 복수의 출력단(O1-O4)으로 출력한다. 이때, 양방향 시프트레지스터(210)는 출력단(O1)부터 출력단(O2) 및 출력단(O3)를 거쳐 출력단(O4)의 순서대로 시작 신호(SP)를 반 클록(CLK)만큼 순차적으로 시프트하면서 출력한다. 반대로, 역방향 제어 신호(CON_R)에 응답하여 시작 신호(SP)를 역방향으로 반 클록(CLK)만큼 시프트하면서 복수의 출력단(O1-O4)으로 순차적으로 출력한다. 이때, 출력단(O4)부터 출력단(O3) 및 출력단(O2)을 거쳐 출력단(O1)의 순서대로 시작 신호(SP)를 반 클록(CLK)만큼 순차적으로 시프트하면서 출력한다.
NAND 게이트(NAND1-NAND6) 각각은 복수의 출력단( O1-O4) 중 대응하는 2개의 출력단으로부터 출력되는 신호 및 제1 및 제2 서브 클록 신호(SCLK1, SCLK2)중 하나를 입력받아 선택 신호를 출력한다. 2개의 출력단으로부터 출력되는 신호 및 하나의 서브 클록 신호(SCLK1, SCLK2)가 모두 하이 레벨일 때 NAND 게이트(NAND1-NAND6)는 로우 레벨 선택 신호를 출력한다.
선택신호 인가부(220)는 복수의 스위칭 소자(P1-P22)를 포함한다. 본 발명의 실시예에 따른 주사 구동부(200)의 선택신호 인가부(220)에서 복수의 스위칭 소자(P1-P22)는 p채널 전계효과 트랜지스터를 사용하였다. 특히 도 3에서는 PMOS(p-channel metal oxide semiconductor)트랜지스터를 사용하였다. 이들 트랜지스터(P1-P22)는 소스 전극과 드레인 전극을 형성하는 두 전극과 게이트 전극을 가진다. 순방향 제어 신호(CON_F) 및 역방향 제어 신호(CON_R)가 각각 트랜지스터(P1-P11)의 게이트 전극 및 트랜지스터(P12-P22)의 게이트 전극에 입력된다. 본 발명의 실시예에서는 선택신호 인가부(220)의 복수의 스위칭 소자(P1-P22)의 게이트 전극에 순방향 및 역방향 제어 신호(CON_F, CON_R)를 각각 인가하여 제어하였으나, 다른 제어 신호를 신호 제어부(400)에서 생성하여 사용할 수 있다. 또한 본 발명의 실시예에서는 순방향 및 역방향 제어신호 두개를 사용하여 선택신호 인가부(220)를 제어 하였으나, 하나의 제어 신호를 사용하여 선택신호 인가부(220)를 제어할 수 있다. 구체적으로, 복수의 스위칭 소자(P12-P22)는 복수의 스위칭 소자(P1-P11)로 사용하는 p채널 전계효과 트랜지스터와 반대 타입의 채널을 갖는 n채널 전계효과 트랜지스터를 사용하여 하나의 제어 신호 레벨을 달리하여 선택신호 인가부(220) 를 제어할 수 있다.
트랜지스터(P1)의 소스 전극은 NAND 게이트(NAND1)의 출력단에 연결되어 있고, 드레인 전극은 주사선(S11)에 연결되어 있으며, 게이트 전극에는 순방향 제어 신호(CON_F)가 인가된다. 트랜지스터(P12)의 소스 전극은 NAND 게이트(NAND1)의 출력단에 연결되어 있고, 드레인 전극은 주사선(S21)에 연결되어있으며, 게이트 전극에는 역방향 제어 신호(CON_R)가 인가된다. 트랜지스터(P7)의 소스 전극은 주사선(S12)에 연결되어있고, 드레인 전극은 주사선(S21)에 연결되어 있으며, 게이트 전극에는 순방향 제어 신호(CON_F)가 인가된다. 트랜지스터(P18)의 소스 전극은 주사선(S22)에 연결되어 있고, 드레인 전극은 주사선(S11)에 연결되어 있으며, 게이트 전극에는 역방향 제어 신호(CON_R)가 인가된다. 나머지 트랜지스터(P2-P6, P8-P11, P13-P17, P19-P22)도 마찬가지로 서로 연결되어 있다.
트랜지스터(P1-P6)는 순방향 제어 신호(CON_F)가 로우 레벨을 갖는 경우 모두 턴온되어 NAND 게이트(NAND1-NAND6)의 출력단으로부터 출력되는 선택신호(S1- S6)를 주사선(S11-S16)에 각각 인가하고, 트랜지스터(P7-P11)는 선택신호(S2-S6)를 주사선(S21-S25)에 각각 인가한다. 트랜지스터(P12-P17)는 역방향 제어 신호(CON_R)가 로우 레벨을 갖는 경우 모두 턴온되어 NAND 게이트(NAND1-NAND6)의 출력단으로부터 출력되는 선택신호(S1-S6)를 주사선(S21-S26)에 각각 인가하고, 트랜지스터(P18-P22)는 선택신호(S2-S6)를 주사선(S11-S15)에 각각 인가한다.
도 4는 본 발명의 실시예에 따른 주사 구동부(200)의 양방향 시프트 레지스터(210)를보여주는 도면이다.
도 4에서와 같이 양방향 시프트 레지스터(210)는 복수의 양방향 제어부(BC1-BC4) 및 복수의 플립플롭(SR1-SR4)을 포함한다. 도 4에서는 설명의 편의상 표시부(100)가 6개의 행에 형성된 제1 및 제2 주사선(S11-S16, S21-S26)만으로 이루지는 것으로 도시하였다. 이때, 양방향 시프트 레지스터(210)는 행의 개수(6)의 절반(3)보다 1개 많은 4개의 출력단을 가진다.
구체적으로, 양방향 시프트 레지스터(210)에서 각 양방향 제어부(BC1-BC4)는 순방향 및 역방향 제어 신호(CON_F, CON_R)를 수신하고, 양방향 제어부(BC1)는 순방향의 경우 시작 신호(SP)를 수신하며, 양방향 제어부(BC4)는 역방향의 경우 시작 신호(SP)를 수신한다. 양방향 제어부(BC1-BC4)의 출력단(out1-out4)은 각각 플립플롭(SR1-SR4)의 입력단(I1-I4)에 연결되어 있다. 양방향 제어부(BC1-BC4)는 순방향 및 역방향 제어 신호(CON_F, CON_R)에 따라 복수의 플립프롭(SR1-SR4)의 경로를 순방향 또는 역방향으로 구성한다. 순방향 제어 신호(CON_F)가 각 양방향 제어부(BC1-BC4)에 인가되면, 플립플롭(SR1)부터, 플립플롭(SR2) 및 플립플롭(SR3)을거쳐 플립플롭(SR4)까지 순차적으로 연결되는 ①과 같은 순방향 경로를 형성한다. 역방향 제어 신호(CON_R)가 각 양방향 제어부(BC1-BC4)에 인가되면, 플립플롭(SR4)부터, 플립플롭(SR3) 및 플립플롭(SR2)를 거쳐 플립플롭(SR1)까지 순차적으로 연결되는 ②와 같은 역방향 경로를 형성한다. 플립플롭(SR1)에는 클록 신호(CLK)가 입력되며, 출력단(Q1)은 양방향 제어부(BC2)의 입력단 및 NAND 게이트(NAND1, NAND2)의 입력단에 연결되어 있다. 플립플롭(SR2)에는 반전 클록 신호(/CLK)가 입력되며, 출력단(Q2)은 양방향 제어부(BC1, BC3)의 입력부 및 NAND 게이트(NANA1-NAND4)의 입력단에 각각 연결되어 있다. 플립플롭(SR3)에는 클록 신호(CLK)가 입력되며, 출력단(Q3)은 양방향 제어부(BC2, BC4)의 입력단 및 NAND 게이트(NANA3-NAND6)의 입력단에 각각 연결되어 있다. 플립플롭(SR4)에는 반전 클록 신호(/CLK)가 입력되고, 출력단(Q4)은 양방향 제어부(BC3)의 입력단 및 NAND 게이트(NAND5, NAND6)의 입력단에 각각 연결되어 있다. 플립플롭(SR1-SR4)은 순방향 제어 신호(CON_F)에 따라 순방향 경로 ①이 형성된 경우, 시작 신호(SP), 클록 신호(CLK), 반전 클록 신호(/CLK)를 이용하여, 순방향으로 시작 신호(SP)를 반 클록(CLK)만큼 시프트하면서 신호(sr1-sr4)를 출력한다. 반면에 역방향 제어 신호(CON_R)에 따라 역방향 경로 ②가 형성된 경우, 시작 신호(SP), 클록 신호(CLK), 반전 클록 신호(/CLK)를 이용하여, 역방향으로 시작 신호(SP)를 반 클록(CLK)만큼 시프트하면서 신호(sr1-sr4)를 출력한다.
NAND 게이트(NAND1-NAND6)는 각각 2개의 출력신호(sr1-sr4) 및 제1 및 제2 서브 클록 신호(SCLK1, SCLK2)중 하나를 입력받아 선택 신호(Sj : j는 1부터 6까지 자연수중 하나)를 출력한다. 2개의 출력 신호(sr1-sr4) 및 하나의 서브 클록 신호(SCLK1, SCLK2)가 모두 하이 레벨일 때 NAND 게이트(NAND1-NAND6)는 로우 레벨 선택 신호(Sj)를 출력한다. NAND 게이트(NAND1)는2개의 플립플롭(SR1, SR2) 및 제1 서브 클록 신호(SCLK1)가 인가되는 도선에 연결되어 있고, NAND 게이트(NAND2)는 2개의 플립플롭(SR1, SR2) 및 제2 서브 클록 신호(SCLK2)가인가되는 도선에 연결되어 있다. NAND 게이트(NAND3)는 2개의 플립플롭(SR2, SR3) 및 제1 서브 클록 신호(SCLK1)가 인가되는 도선에 연결되어 있고, NAND 게이트(NAND4)는 2개의 플립플롭(SR2, SR3) 및 제2 서브 클록 신호(SCLK2)가인가되는 도선에 연결되어 있다. NAND 게이트(NAND5)는 2개의 플립플롭(SR3, SR4) 및 제1 서브 클록 신호(SCLK1)가 인가되는 도선에 연결되어 있고, NAND 게이트(NAND6)는 2개의 플립플롭(SR3, SR4) 및 제2 서브 클록 신호(SCLK2)가 인가되는 도선에 연결되어 있다.
도 5를 참조하여 구체적으로 양방향 제어부(BC1-BC4)를 설명한다.
도 5는 본 발명의 실시예에 따른 주사 구동부(200)의 양방향 제어부(BC2)의 회로를 나타낸 도면이다.
도 5에 도시된 바와 같이, 양방향 제어부(BC2)는 두 개의 전송 게이트(TG, TG`)를 포함한다. 전송 게이트(TG)의 p 채널 소자의 게이트 전극에는 순방향 제어 신호(CON_F)가 인가되고, n 채널 소자의 게이트 전극에는 역방향 제어 신호(CON_R)가 인가된다. n 채널 소자 및 p 채널 소자의 제1 전극에는 플립플롭(SR1)의 출력단에 연결되어 있어, 신호(sr1)가 인가되고, 제2 전극은 출력단(out2)에 연결되어 있다. 전송 게이트(TG`)의 n 채널 소자의 게이트 전극에는 순방향 제어 신호(CON_F) 가 인가되고, p 채널 소자의 게이트 전극에는 역방향 제어 신호(CON_R)가 인가된다. n 채널 소자 및 p 채널 소자의 제1 전극은 플립플롭(SR3)의 출력단에 연결되어 있어, 신호(sr3)가 인가되고, 제2 전극은 출력단(out2)에 연결되어 있다. 나머지 양방향 제어부(BC1,BC3, BC4)도 유사한 구조를 갖으며, 양방향 제어부(BC1)는 양방향 제어부(BC2)에 비해 신호(sr1) 대신 시작 신호(SR_F)가, 신호(sr3) 대신 플립플롭(SR2)의 출력 신호(sr2)가 인가된다. 양방향 제어부(BC3)는 양방향 제어부(BC2)에 비해 신호(sr1) 대신 플립플롭(SR2)의 출력 신호(sr2)가, 신호(sr3) 대신 플립플롭(SR4)의 출력 신호(sr4)가 인가된다. 양방향 제어부(BC4)는 양방향 제어부(BC2)에 비해 신호(sr1) 대신 플립플롭(SR3)의 출력 신호(sr3)가, 신호(sr3) 대신 시작 신호(SP)가 인가된다. 순방향 주사의 경우 순방향 제어 신호(CON_F)가 로우 레벨이고 역방향 제어 신호(CON_R)가 하이 레벨이 된다. 그러면 전송 게이트(TG)는 턴온되어 신호(sr1)가 출력단(out2)으로 출력되고, 전송 게이트(TG`)는 턴오프되어 신호(sr3)는 차단된다. 반대로 역방향 주사의 경우 역방향 제어 신호(CON_R)가 로우 레벨이고, 순방향 제어 신호(CON_F)가 하이 레벨이 되면, 전송 게이트(TG`)는 턴온되어 신호(sr3) 가 출력단(out2)으로 출력되고, 전송 게이트(TG)는 턴오프되어 신호(sr1)는 차단된다. 다른 양방향 제어부(BC1-BC4)에서도 동일하게 동작한다.
본 발명의 실시예에 따른 주사 구동부에서는 순방향 제어 신호(CON_F) 및 양방향 제어신호(CON_R)를 각각 사용하였으나, 하나의 제어 신호를 이용하여 순방향 및 역방향 주사를 제어할 수 있다. 구체적으로, 주사 방향을 제어하는 제어 신호는 순방향 및 역방향 주사 경로에 따라 레벨이 다르며, 양방향 제어부(BC1-BC4)는 입 력되는 제어 신호의 레벨에 따라 순방향 또는 역방향 주사 경로를 형성할 수 있다.
이하, 도 6 및 도 7을 참조하여 본 발명의 실시예에 따른 주사 구동부의 동작을 설명한다.
도 6은 순방향일 때, 입력되는 신호(SP, CLK, /CLK, SCLK1, SCLK2)에 따라 출력되는 신호(sr1-sr4, S1-S6, S11-S16, S21-S26)를 도시한 것이다. 도 7은 역방향일 때, 입력되는 신호(SP, CLK, SCLK1, SCLK2)에 따라 출력되는 신호(sr1-sr4, S1-S6, S11-S16, S21-S26)를 도시한 것이다.
도 6에 도시된 바와 같이, 순방향 제어 신호(CON_F) 및 역방향 제어 신호(CON_R)가 각각 로우 레벨 및 하이 레벨이면, 순방향 경로 ①이 형성된다. 그러면 일정 구간에서 하이 레벨을 갖는 시작 신호(SP)가 양방향 제어부(BC1)에 입력되어 플립플롭(SR1)으로 전달되고, 클록신호(CLK)의 라이징 에지 타이밍(rising edge timing)에서 신호(sr1)가 출력된다. 출력된 신호(sr1)는 NAND 게이트(NAND1, NAND2) 및 플립플롭(SR2)에 입력된다. 플립플롭(SR2)은 신호(sr1)를 반 클록(CLK)만큼 시프트 시켜 신호(sr2)를 생성하고, NAND 게이트(NAND1-NAND4) 및 플립플롭(SR3)으로 출력시킨다. 플립플롭(SR3)은 신호(sr2)를 반 클록(CLK) 만큼 시프트시켜 신호(sr3)를 생성하고, NAND 게이트(NAND3-NAND6) 및 플립플롭(SR4)으로 출력시킨다. 플립플롭(SR4)은 신호(sr3)를 반 클록만큼 시프트시켜 신호(sr4)를 생성하고, NAND 게이트(NAND5, NAND6)로 출력시킨다. NAND 게이트(NAND1)는 제1 서브 클록 신호(SCLK1) 및 신호(sr1, sr2)가 모두 하이 레벨 구간(T11)에서 로우 레벨을 갖는 선택 신호(S1)를 생성하고, NAND 게이트(NAND2)는 제2 서브 클록 신호(SCLK2) 및 신호(sr1, sr2)가 모두 하이 레벨 구간(T12)에서 로우 레벨을 갖는 선택 신호(S2)를 생성한다. 이와 같은 방식으로 NAND 게이트(NAND3-NAND6)은 각각 구간(T13-T16)에서 로우 레벨의 펄스를 갖는 선택 신호(S3-S6)을 생성한다. 제1 및 제2 서브 클록 신호(SCLK1, SCLK2) 각각의 주기는 클록 신호(CLK) 주기의 반과 동일하며, 하이 레벨과 로우 레벨을 교대로 갖을 수 있다. 본 발명의 실시예에 따른 제1 및 제2 서브 클록 신호는 하이 레벨 구간이 로우 레벨 구간보다 짧다. 그러면 선택신호(Sn-1)가 로우 레벨에서 하이 레벨로 상승하는 구간과 선택신호(Sn)가 하이 레벨에서 로우 레벨로 변하는 구간이 겹치는 것을 방지할 수 있다. 선택신호 인가부(220)는 순방향 제어 신호(CON_F)에 따라 트랜지스터(P1-P11)는 모두 턴온되고, 트랜지스터(P12-P22)는 모두 턴으프된다. 그러면 주사선(S11)에는 선택신호(S1)가 인가되고, 주사선(S21) 및 주사선(S12)에는 선택신호(S2)가 인가된다. 주사선(S22) 및 주사선(S13)에는 선택신호(S3)가 인가되고, 주사선(S23) 및 주사선(S14)에는 선택신호(S4)가 인가되며, 주사선(S24) 및 주사선(S15)에는 선택신호(S5)가 인가된다. 또한, 주사선(S25)에는 선택신호(S6)가 인가된다.
이하, 역방향 주사 구동을 도 7을 참조하여 설명한다. 순방향 제어 신호(CON_F) 및 역방향 제어 신호(CON_R)가 각각 하이 레벨 및 로우 레벨이면, 역방향 경로 ②가 형성된다. 도 7에 도시된 바와 같이 일정 구간에서 하이 레벨을 갖는 시작 신호(SP)가 양방향 제어부(BC4)에 입력되어 플립플롭(SR4)으로 전달되고, 반전 클록신호(/CLK)의 라이징 에지 타이밍(rising edge timing)에서 신호(sr4)가 출력된다. 출력된 신호(sr4)는 NAND 게이트(NAND5, NAND6) 및 플립플롭(SR3)에 입력된 다. 플립플롭(SR3)은 신호(sr4)를 반 클록만큼 시프트 시켜 신호(sr3)를 생성하고, NAND 게이트(NAND3-NAND6) 및 플립플롭(SR2)으로 출력시킨다. 플립플롭(SR2)은 신호(sr3)를 반 클록만큼 시프트시켜 신호(sr2)를 생성하고, NAND 게이트(NAND1-NAND4) 및 플립플롭(SR1)으로 출력시킨다. 플립플롭(SR1)은 신호(sr2)를 반 클록만큼 시프트시켜 신호(sr1)를 생성하고, NAND 게이트(NAND1, NAND2)로 출력시킨다. NAND 게이트(NAND6)는 제2 서브 클록 신호(SCLK1) 및 신호(sr3, sr4)가 모두 하이 레벨 구간(T21)에서 로우 레벨을 갖는 선택 신호(S6)를 생성하고, NAND 게이트(NAND5)는 제1 서브 클록 신호(SCLK1) 및 신호(sr3, sr4)가 모두 하이 레벨 구간(T22)에서 로우 레벨을 갖는 선택 신호(S5)를 생성한다. 이와 같은 방식으로 NAND 게이트(NAND4-NAND1)는 각각 구간(T23-T26)에서 로우 레벨의 펄스를 갖는 선택 신호(S4-S1)을 생성한다. 선택신호 인가부(220)는 순방향 제어 신호(CON_F)에 따라 트랜지스터(P12-P22)는 모두 턴온되고, 트랜지스터(P1-P11)는 모두 턴오프된다. 그러면 주사선(S21)에는 선택신호(S1)가 인가되고, 주사선(s11) 및 주사선(S22)에는 선택신호(S2)가 인가된다. 주사선(S12) 및 주사선(S23)에는 선택신호(S3)가 인가되고, 주사선(S13) 및 주사선(S24)에는 선택신호(S4)가 인가되며, 주사선(S14) 및 주사선(S25)에는 선택신호(S5)가 인가된다. 또한, 주사선(S15) 및 주사선(S26)에는 선택신호(S6)가 인가된다.
이렇게 함으로써, 2개의 서로 다른 선택신호에 기초하여 동작하는 화소회로를 포함하는 표시패널이 180°회전되더라도 역방향 주사를 통하여 동일한 영상을 표시할 수 있다. 또한, 이와 같은 주사 구동부를 사용하면, 표시 패널에서 복수의 화소회로 행에 대응하여 필요한 시프트 레지스터의 개수는 행 수의 반에 해당하므로, 시프트 레지스터의 개수를 줄임으로써 트랜지스터의 개수를 크게 감소시키고, 주가 구동부가 차지하는 구간도 크게 감소시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명의 실시에에 따르면, 2개 이상의 서로 다른 선택신호에 기초하여 동작하는 화소회로를 포함하는 발광 표시 장치의 표시 패널이 180°회전하는 경우에도 정상적으로 영상을 표시 할 수 있는 발광 표시 장치 및 그 구동 방법을 제공하다.
또한, 본 발명의 실시예에 따르면, 주사구동부의 시프트 레지스터의 개수를 감소시킴으로써, 필요한 트랜지스터의 개수를 감소시키고, 주사 구동부가 차지하는 공간을 줄일 수 있는 발광 표시 장치 및 그 구동 방법을 제공한다.

Claims (17)

  1. 복수의 행에 각각 형성되어 있는 복수의 제1 주사선,
    상기 복수의 행에 각각 형성되어 있는 복수의 제2 주사선
    제1 제어 신호에 응답하여 제1 신호를 제1 방향으로 제1 기간만큼 시프트하면서 복수의 시프트 신호를 순차적으로 출력하며, 제2 제어 신호에 응답하여 상기 제1 신호를 제2 방향으로 상기 제1 기간만큼 시프트하면서 상기 복수의 시프트 신호를 순차적으로 출력하는 양방향 시프트 레지스터,
    상기 복수의 시프트 신호 중 두 신호와 제1 서브 클록 신호를 논리 연산하여상기 복수의 제1 주사선 각각의 제1 선택 신호를 생성하는 제1 구동부,
    상기 두 신호와 상기 제1 서브 클록 신호에 대해서 제2 기간만큼 시프트되어 있는 제2 서브 클록 신호를 논리 연산하여 상기 복수의 제2 주사선 각각의 제2 선택 신호를 생성하는 제2 구동부, 그리고
    상기 복수의 제1 및 제2 선택 신호 중 어느 하나의 선택 신호를, 상기 제1 제어신호에 대응하는 제3 제어 신호에 응답하여 상기 복수의 행 중 대응하는 제1 행의 상기 제1 주사선과 상기 제1 행에 소정 방향으로 인접한 제2 행의 상기 제2 주사선에 인가하고, 상기 제2 제어 신호에 대응하는 제4 제어 신호에 응답하여 상기 제1 행의 제2 주사선과 상기 제2 행의 제1 주사선에 인가하는 선택신호 인가부를 포함하는 발광 표시 장치.
  2. 제1항에 있어서,
    상기 선택신호 인가부는,
    상기 제3 제어 신호에 응답하여,
    상기 복수의 제1 및 제2 선택 신호를 각각 상기 제1 행에 대응하는 상기 복수의 제1 주사선에 전달하는 복수의 제1 스위치,
    상기 복수의 제1 스위치로부터의 상기 복수의 제1 및 제2 선택 신호를 각각상기 제2 행에 대응하는 상기 복수의 제2 주사선에 전달하는 복수의 제2 스위치,
    상기 제4 제어 신호에 응답하여
    상기 복수의 제1 및 제2 선택 신호를 각각 상기제1 행에 대응하는 상기 복수의 제2 주사선에 전달하는 복수의 제3 스위치, 그리고
    상기 복수의 제3 스위치로부터의 상기 복수의 제1 및 제2 선택 신호를 각각상기 제2 행에 대응하는 상기 복수의 제1 주사선에 전달하는 복수의 제4 스위치
    를 포함하는 발광 표시 장치.
  3. 제2항에 있어서,
    상기 제3 및 제4 제어 신호는 동일한 신호이고, 상기 복수의 제1 스위치와 복수의제2 스위치는 각각 제1 채널 타입의 트랜지스터이며, 상기 복수의 제3 스위치와 복수의 제4 스위치는 각각 상기 제1 채널 타입과 다른 제2 채널 타입의 트랜지스터인 발광 표시 장치.
  4. 제1항에 있어서,
    상기 양방향 시프트레지스터는,
    상기 제1 신호를상기 제1 기간만큼 시프트하면서 상기 복수의 시프트 신호를 각각 출력하는 복수의 플립플롭, 그리고
    상기 각 플립플롭의 입력단에 출력단이 연결되어, 상기 제1 제어 신호에 응답하여 상기 복수의 플립플롭을 상기 제1 방향으로 연결하고, 상기 제2 제어 신호에 응답하여 상기 복수의 플립플롭을 상기 제2 방향으로 연결하는 복수의 양방향 제어부를 포함하는 발광 표시 장치.
  5. 제4항에 있어서,
    상기 양방향 제어부는,
    상기 제1 제어 신호에 응답하여 상기 각 플립플롭으로부터의 상기 시프트 신호를 상기 제1 방향으로 인접한 플립플롭에 전달하는 제1 게이트, 그리고
    상기 제2 제어 신호에 응답하여 상기 각 플립플롭으로부터의 상기 시프트 신호를 상기 제2 방향으로 인접한 플립플롭에 전달하는 제2 게이트를 포함하는 발광 표시 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 서브 클록신호는 제1 레벨의 제1 펄스와 제2 레벨의 제2 펄스를 교대로 가지며, 상기 제2 기간은 상기 제1 기간의 절반에 해당하는 발광 표시 장치.
  7. 제6항에 있어서,
    상기 시프트 신호는 제3 기간 동안 상기 제1 레벨의 제3 펄스를 가지며,
    상기 제1 구동부는 상기 복수의 시프트 신호 중 두 신호와 상기 제1 서브 클록 신호가 공통으로 상기 제1 레벨을 가지는 기간 동안 상기 제1 선택 신호를 생성하며,
    상기 제2 구동부는 상기 복수의 시프트 신호 중 두 신호와 상기 제2 서브 클록 신호가 공통으로 상기 제1 레벨을 가지는 기간 동안 상기 제2 선택 신호를 생성하는 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제1 레벨은 하이 레벨이고, 상기 제2 레벨은 로우 레벨이며, 상기 제1 및 제 구동부는 각각 복수의 NAND 게이트를 포함하는 발광 표시 장치.
  9. 제7항에 있어서,
    상기 제1 펄스의 폭이 상기 제2 펄스의 폭보다 짧은 발광 표시 장치.
  10. 복수의 행에 각각 형성되어 있는 복수의 제1 주사선,
    상기 복수의 행에 각각 형성되어 있는 복수의 제2 주사선,
    입력 신호를 제1 기간만큼 시프트시켜 출력하는 제1 및 제2 플립플롭,
    제1 제어 신호에 응답하여 상기 제1 플립플롭의 출력단을 상기 제2 플립플롭의 입력단에 연결하며, 제2 제어 신호에 응답하여 상기 제2 플립플롭의 출력단을 상기 제1 플립플롭의 입력단에 연결하는 양방향 제어부,
    상기 제1 및 제2 플립플롭의 출력 신호 및 제1 서브 클록 신호를 입력받는 제1 논리 회로,
    상기 제1 및 제2 플립플롭의 출력 신호 및 상기 제1 서브 클록 신호에 대해서 제2 기간만큼 시프트되어 있는 제2 서브 클록 신호를 입력받는 제2 논리 회로, 그리고
    상기 제1 제어 신호에 대응하는 제3 제어신호에 응답하여 상기 제1 및 제2 논리 회로의 출력 신호를 각각 상기 복수의 행 중 제1 및 제2 행의 제1 주사선에 출력하고, 상기 제2 제어 신호에 대응하는 제4 제어신호에 응답하여 상기 제1 및 제2 논리 회로의 출력신호를 각각 상기 제1 및 제2 행의 제2 주사선으로 출력하는 선택신호 인가부를 포함하는 발광 표시 장치.
  11. 제10항에 있어서,
    상기 선택신호 인가부는,
    상기 제3 제어 신호에 응답하여 상기 제2 논리 회로의 출력 신호를 상기 제1 행의 제2 주사선에 출력하며,
    상기 제4 제어 신호에 응답하여 상기 제1 논리 회로의 출력 신호를 상기 제2 행의 제1 주사선에 출력하는 발광 표시 장치.
  12. 제10항에 있어서,
    상기 양방향 제어부는,
    상기 제1 플립플롭의 출력단과 상기 제2 플립플롭의 입력단 사이에 연결되어 상기 제1 제어 신호에 응답하여 턴온되는 제1 스위치, 그리고
    상기 제2 플립플롭의 출력단과 상기 제1 플립플롭의 입력단 사이에 연결되어 상기 제2 제어 신호에 응답하여 턴온되는 제2 스위치를 포함하는 발광 표시 장치.
  13. 제11항에 있어서,
    상기 신호인가부는,
    상기 제1 논리 회로의 출력단과 상기 제1 행의 제1 주사선 사이에 연결되어상기 제3 제어 신호에 응답하여 턴온되는 제1 스위치,
    상기 제2 논리 회로의 출력단과 상기 제2 행의 제1 주사선 사이에 연결되어 상기 제3 제어 신호에 응답하여 턴온되는 제2 스위치,
    상기 제1 스위치와 상기 제2 행의 제2 주사선에 연결되어 상기 제3 제어 신호에 응답하여 턴온되는 제3 스위치,
    상기 제1 논리 회로의 출력단과 상기 제1 행의 제2 주사선 사이에 연결되어 상기 제4 제어 신호에 응답하여 턴온되는 제4 스위치
    상기 제2 논리 회로의 출력단과 상기 제2 행의 제2 주사선 사이에 연결되어 상기 제4 제어 신호에 응답하여 턴온되는 제5 스위치, 그리고
    상기 제4 스위치와 상기 제2 행의 제1 주사선에 연결되어 상기 제4 제어 신호에 응답하여 턴온되는 제6 스위치를 포함한는 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제3 및 제4 제어 신호는 동일한 신호이고,
    상기 제1 내지 제3 스위치는 제1 채널 타입의 트랜지스터이고, 상기 제4 내지 제6 스위치는 상기 제1 채널과 다른 제2 채널 타입의 트랜지스터인 발광 표시 장치.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 및 제2 논리 회로는 NAND 게이트인 발광 표시 장치.
  16. 복수의 행에 각각 형성되어 있는 복수의 제1 주사선 및 상기 복수의 행에 각각 형성되어 있는 복수의 제2 주사선에 각각 복수의 제1 및 제2 선택신호를 전달하는 발광 표시 장치의 구동 방법에 있어서,
    a) 제1 또는 제2 제어 신호에 응답하여 제1 신호를 제1 방향 또는 제2 방향으로 제1 기간만큼 시프트하면서 상기 복수의 시프트 신호를 순차적으로 출력하는 단계,
    b) 상기 복수의 시프트 신호 중 두 신호와 제1 서브 클록 신호를 논리 연산하여 상기 제1 선택신호를 출력하고, 상기 두 신호와 제2 서브 클록 신호를 논리 연산하여 상기 2 선택신호를 출력하는 단계, 그리고
    c) 상기 복수의 제1 및 제2 선택 신호중 어느 하나의 선택 신호를, 상기 제1제어 신호에 대응하는 제3 제어 신호에 응답하여 상기 복수의 행 중 대응하는 제1 행의 상기 제1 주사선과 상기 제1 행에 소정 방향으로 인접한 제2 행의 상기 제2 주사선에 인가하거나, 상기 제2 제어 신호에 대응하는 제4 제어 신호에 응답하여 상기 제1 행의 상기 제2 주사선과 상기 제2 행의 제1 주사선에 인가하는 단계를 포함하는 발광 표시 장치의 구동 방법.
  17. 제16항에 있어서,
    상기 a) 단계에서,
    상기 제1 제어 신호에 응답하여 복수의 플립플롭을 상기 제1 방향으로 연결하는 단계,
    상기 제2 제어 신호에 응답하여 상기 복수의 플립플롭을 상기 제2 방향으로 연결하는 단계를 포함하는 발광 표시 장치의 구동 방법.
KR1020050122385A 2005-12-13 2005-12-13 발광 표시 장치 및 그 구동 방법 KR100669472B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050122385A KR100669472B1 (ko) 2005-12-13 2005-12-13 발광 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050122385A KR100669472B1 (ko) 2005-12-13 2005-12-13 발광 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100669472B1 true KR100669472B1 (ko) 2007-01-16

Family

ID=38013841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122385A KR100669472B1 (ko) 2005-12-13 2005-12-13 발광 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100669472B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074060A (ja) 1996-08-30 1998-03-17 Sharp Corp シフトレジスタ回路および画像表示装置
JP2000338937A (ja) 1999-05-28 2000-12-08 Nec Corp 走査回路
KR20050011849A (ko) * 2003-07-24 2005-01-31 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20050093888A (ko) * 2004-03-19 2005-09-23 삼성에스디아이 주식회사 양방향 신호전달 시프트레지스터
KR20050094668A (ko) * 2004-03-24 2005-09-28 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074060A (ja) 1996-08-30 1998-03-17 Sharp Corp シフトレジスタ回路および画像表示装置
JP2000338937A (ja) 1999-05-28 2000-12-08 Nec Corp 走査回路
KR20050011849A (ko) * 2003-07-24 2005-01-31 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20050093888A (ko) * 2004-03-19 2005-09-23 삼성에스디아이 주식회사 양방향 신호전달 시프트레지스터
KR20050094668A (ko) * 2004-03-24 2005-09-28 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법

Similar Documents

Publication Publication Date Title
US10679551B2 (en) Organic light emitting display device having gate driver configured to provide group gate signals
EP3327716B1 (en) Display device
EP1764772B1 (en) Organic light emitting diode display device and method of operating the same
US8581812B2 (en) Organic light emitting display device with data distributor
US9368056B2 (en) Display device
JP5472781B2 (ja) シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法
KR101108172B1 (ko) 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
US20170061890A1 (en) Pixel driving circuit, driving method for display device
EP3327715B1 (en) Display device
KR20210099973A (ko) 공통 led 구동 회로를 포함하는 발광 소자 기반 디스플레이 패널 및 발광 소자 디스플레이 장치
KR102409349B1 (ko) 표시장치
US20030063048A1 (en) Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof
US9990889B2 (en) Organic light-emitting display device and driving method thereof
CN112466244B (zh) 显示面板和显示装置
KR101155895B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100602358B1 (ko) 화상 신호 처리 방법 및 그것을 이용한 델타 구조의 표시장치
KR102122531B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
KR100669472B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100659712B1 (ko) 발광 표시 장치 및 그 구동 방법
EP1921750A1 (en) Driving circuit and organic light emitting diode display device including the same
KR100669471B1 (ko) 발광 표시 장치 및 그 구동 방법
JP2009134055A (ja) 表示装置
KR20210142872A (ko) 스캔 구동부 및 이를 포함하는 표시장치
KR20110033647A (ko) 액정표시장치 및 그 구동방법
KR100696695B1 (ko) 샘플/홀드 회로 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee