KR100735660B1 - 전기이중층 축전기 - Google Patents

전기이중층 축전기 Download PDF

Info

Publication number
KR100735660B1
KR100735660B1 KR1020040105467A KR20040105467A KR100735660B1 KR 100735660 B1 KR100735660 B1 KR 100735660B1 KR 1020040105467 A KR1020040105467 A KR 1020040105467A KR 20040105467 A KR20040105467 A KR 20040105467A KR 100735660 B1 KR100735660 B1 KR 100735660B1
Authority
KR
South Korea
Prior art keywords
current collector
base current
cell
stack structure
cell stack
Prior art date
Application number
KR1020040105467A
Other languages
English (en)
Other versions
KR20050002755A (ko
Inventor
이용욱
Original Assignee
(주) 스마트씽커즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 스마트씽커즈 filed Critical (주) 스마트씽커즈
Priority to KR1020040105467A priority Critical patent/KR100735660B1/ko
Publication of KR20050002755A publication Critical patent/KR20050002755A/ko
Priority to PCT/JP2005/022944 priority patent/WO2006064837A1/ja
Priority to TW094144215A priority patent/TW200629316A/zh
Application granted granted Critical
Publication of KR100735660B1 publication Critical patent/KR100735660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12—Stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/70—Current collectors characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/72—Current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 특히 개선된 단위 셀 및 셀 적층구조를 갖는 전기이중층 축전기에 관한 것이다. 본 발명에 따른 축전기는 셀 적층구조와, 상기 셀 적층구조의 외측 개별 집전체(15)에 각각 전기적으로 접속되는 리드 단자(19a,19b)와, 셀 적층구조를 밀봉하는 패킹 코트(20)를 포함하여 이루어진다. 상기 셀 적층구조는: 전해액이 함침된 한 쌍의 분극 전극(12), 양 전극(12) 사이에 배치되는 이온 투과성 세퍼레이터(13), 각 전극(12) 외측에 접하는 베이스 집전체(14)와 개별 집전체(15), 그리고 베이스 집전체(14)와 개별 집전체(15)의 테두리 사이에서 고착되어 전극(12)의 유동 및 전해액의 누설을 방지하는 개스킷(16)을 포함하는 단위 셀(11)이, 하나의 단위 셀(11)의 베이스 집전체(14)가 다른 하나의 단위 셀(11)의 베이스 집전체(14)에 면접하는 관계로, 서로 직렬 적층되어 이루어진 하나의 셀 쌍(17)이다. 특히, 상기 셀 쌍(17)에서 서로 면접 관계에 있는 한 쌍의 베이스 집전체(14)는 하나의 평면형 집전 시트(21)를 절곡하여 얻어진 형태로 서로 연결되어 있다.
전기이중층, 축전기, 단위 셀, 적층, 집전시트, 절곡

Description

전기이중층 축전기 {Electric Double Layer Capacitor}
도 1은 종래 전기이중층 축전기의 단면도.
도 2는 본 발명의 실시예에 따른 전기이중층 축전기의 단면도.
도 3은 도 2의 "A"부분 확대도.
도 4a,b,c,d는 도 2의 축전기 제조 과정을 순서대로 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
삭제
삭제
삭제
삭제
11. 단위 셀 12. 분극 전극
13. 세퍼레이터 14. 베이스 집전체
15. 개별 집전체 16. 개스킷
17. 셀 쌍 19a,b. 리드 단자
20. 패킹 코트 21. 집전 시트
22. 슬롯
삭제
삭제
본 발명은 전기이중층 축전기(electric double layer capacitor: 이하 '축전기'라 함)에 관한 것으로, 특히 개선된 단위 셀 및 셀 적층구조를 갖는 축전기에 관한 것이다.
축전기의 내전압(withstand voltage)은 전극에 함침된 전해액의 전기분해 전압에 의해 제한된다. 따라서 축전기는 일반적으로 소정의 내전압에 따라 또는 더 큰 저장 용량을 얻기 위하여, 다수의 단위 셀이 적층된 구조를 갖는다.
도 1은 다수의 단위 셀을 포함하는 종래의 축전기를 나타낸다. 단위 셀(1)은 전해액이 함침된 한 쌍의 분극 전극(2)과, 양 전극(2) 사이에 배치되는 이온 투과성 세퍼레이터(3)와, 각 전극(2)의 외측에 각각 접촉하는 한 쌍의 집전체(4)와, 양 집전체(4) 사이에서 전극(2)을 둘러 싸도록 배치되는 개스킷(5)을 포함한다. 각 단위 셀(1)은, 하나의 단위 셀(1)의 집전체(4)가 인접하는 다른 단위 셀(1)의 집전체(4)에 접촉하는 관계로, 서로 직렬 적층되어 셀 적층구조(6)를 형성한다. 그리고 셀 적층구조(6)는, 리드 단자(8)를 갖는 금속판(7)이 양측 집전체(4)에 각각 접촉하는 상태로, 패킹 코트(packing coat)(9)에 의해 밀봉된다.
축전기가 소정의 내전압을 얻기 위하여 또는 같은 크기에서 더 큰 저장 용량을 얻기 위하여는 단위 셀(1)의 각 요소(2,3,4,5) 간 및 적층된 단위 셀 간(1)의 접촉 저항이 가능한 억제되어야 한다. 이 분야의 기술에 따르면, 접촉 저항은 셀 적층구조(6)를 양측에서 가압하도록 된 스러스트(thrust) 구조(미도시)를 이용함으로써 감소되는 것으로 알려져 있다.
그러나 스러스트 압력이 실제로 각 요소(2,3,4,5)에 그리고 적층된 각 단위 셀(1)에 균일하게 작용하기 어렵다. 그로 인하여 전극(2) 층의 분열이나 뒤틀림 그리고 불균일한 접촉에 따른 손상이 발생한다. 또한 스러스트 동작 중에 적층된 단위 셀(1) 간의 접면에서 상호 어긋나기 쉬우며, 이 경우 단위 셀(1) 및 오버 코트(9)의 손상이나 균열이 발생한다. 이러한 문제들은 적층된 단위 셀의 수가 많을 수록 심해진다.
그리하여, 스러스트 구조가 사용된 축전기에 따르면 그 완제품의 신뢰성이 문제로 되는 것은 당연하며, 소정의 전기적 특성 또는 전기적 동작 안정성이 만족되지 않는다. 스러스트 압력이 균일하게 작용하도록 하기 위한 개선된 스러스트 구조가 여러가지로 제안된 바 있으나, 그 효과는 매우 약한 정도에 그친다.
본 발명은, 종래의 축전기에서의 문제점을 고려하여 이루어 진 것이다. 본 발명의 목적은 단위 셀을 구성하는 각 요소 및 적층된 각 단위 셀이 견고한 상태로 위치 정렬되도록 함으로써 우수한 전기적 특성 및 동작 안정성을 갖게 되는 축전기를 제공하고자 하는 것이다. 본 발명에서, 스러스트 구조와 같은 별도의 구조물은 사용되지 않는다.
본 발명의 일 양태에 따른 축전기는, 하나의 셀 쌍으로 된 셀 적층구조를 포함한다. 각 단위 셀은 전해액이 함침된 한 쌍의 분극 전극, 양 전극 사이에 배치되는 이온 투과성 세퍼레이터, 각 전극의 외측에 접촉하는 베이스 집전체와 개별 집전체, 그리고 베이스 집전체와 개별 집전체의 테두리 사이에서 고착되어 전극의 유동 및 전해액의 누설을 방지하는 개스킷으로 이루어진다. 각 단위 셀은, 하나의 단위 셀의 베이스 집전체가 다른 하나의 단위 셀의 베이스 집전체에 면접하는 관계로, 서로 직렬 적층되어, 하나의 셀 쌍으로 된 셀 적층구조를 형성한다. 이 셀 적층구조에서, 서로 면접 관계에 있는 두 개의 베이스 집전체는 하나의 평면형 집전 시트를 절곡하여 얻어진 형태로 서로 연결되어 있다. 축전기는, 상기 셀 적층구조의 외측 개별 집전체에 각각 전기적으로 접속되는 리드 단자와, 셀 적층구조를 밀봉하는 패킹 코트를 더 포함한다.
삭제
본 발명에 따르면, 각 단위 셀을 구성하는 소자들은 베이스 집전체와 개별 집전체 사이에서 고착되는 개스킷에 의하여 고정화된다. 따라서 외력에 의한 전극 층의 분열이나 소자들 간의 불균일한 접촉이 발생하지 않는다. 또한, 셀 적층구조에서 서로 적층된 각 단위 셀은 베이스 집전체을 매개로 하여 물리적으로 서로 연결되어 있으며, 엄밀하게 서로 독립적으로 존재하는 것은 아니다. 따라서 축전기 제조과정에서 또는 완제품 상태에서 외력에 의한 단위 셀 간 상호 어긋남이 발생하지 않는다. 본 발명의 이러한 특징들에 따른 효과로서, 축전기의 전기적 특성, 예를 들어 등가 직렬 저항 특성(equivalent serial resistance) 또는 전기적 동작 안정성 등이 향상된다.
이상에서 기재되거나 또는 기재되지 않은 본 발명의 특징과 효과들은, 첨부도면을 참조하여 설명하는 이하의 실시예 기재를 통하여 보다 명백해 질 것이다. 각 도면에서 동일한 요소에 대하여는 동일한 부호를 사용하였다.
도 2 및 도 3을 참조하면, 본 발명의 제1실시예에 따른 축전기는 하나의 셀 쌍(17)으로 된 셀 적층구조를 포함한다. 각 단위 셀(11)은 전해액이 함침된 한 쌍의 분극 전극(12), 양 전극(12) 사이에 배치되는 이온 투과성 세퍼레이터(13), 각 전극(12)의 외측에 접촉하는 베이스 집전체(14)와 개별 집전체(15), 그리고 베이스 집전체(14)와 개별 집전체(15)의 테두리 사이에서 고착되어 전해액의 누설을 방지하는 개스킷(16)을 포함한다. 각 단위 셀(11)은 서로 직렬 적층되어 하나의 셀 쌍(17)으로 된 셀 적층구조를 형성하는데, 이 때 하나의 단위 셀(11)의 베이스 집전체(14)는 다른 단위 셀(11)의 베이스 집전체(14)에 면접한다.
상기 셀 적층구조에서, 서로 면접 관계에 있는 각 베이스 집전체(14)는 하나의 평면형 집전 시트(도 4a의 부호 21)를 절곡하여 얻어진 형태로서 일측에서 서로 연결되어 있으며, 이 점에서 각각 독립적으로 제공되는 개별 집전체(15)와 다르다.
축전기는, 셀 적층구조의 외측에 위치하는 각 개별 집전체(15)에 전기적으로 접속되는 각 리드 단자(19a,19b)와, 셀 적층구조를 밀봉시키는 패킹 코트(20)를 더 포함한다. 도면에서는, 각 리드 단자(19a,19b)는 개별 집전체(15)에 접촉하는 금속판(18)으로부터 인출되거나, 또는 개별 집전체(15)로부터 직접 인출될 수 있음을 보여 준다.
상기 개스킷(16)의 재료로서, 열 가소성 재료 또는 열 경화성 재료가 모두 적용 가능하다. 패킹 코트(20)는 바람직하게 수지(예를 들어 에폭시, ABS 또는 PPS 수지 등) 몰드물이다.
집전체(14, 15)는 도전성의 플라스틱이나 고무 시트, 또는 금속 박(metallic foil)으로 이루어질 수 있다. 전해액은 희석 황산 수용액이나, 또는 프로필렌 카보네이트, 디에틸 카보네이트, 에틸 카보네이트, 에틸-메틸 카보네이트와 같은 비수용성 분극 용매에 테트라에틸 암모늄 테트라플루오로보레이트 등이 용해된 비수용성 전애액일 수 있다. 분극 전극(12)은 바람직하게 활성탄소 시트 또는 활성탄소 블록이다. 세퍼레이터(13)는 바람직하게 유리섬유로 이루어진 천, 또는 폴리프로필렌 폴리테트라플루오로에틸렌(PTFE), 폴리비닐리딘 플루오라이드(PVDF)로 이루어진 다공성 수지막이다. 다만, 이들 요소들은 위에서 예시된 재료와 다른 재료로 이루어질 수도 있다.
도 4a를 참조하면, 본 발명의 제1실시예에 따른 축전기를 제조하기 위하여 평면형 집전 시트(21)가 제공된다. 시트(21)에는 절곡용 슬롯(22)이 형성되며, 슬롯(22)의 좌·우면은 각각 베이스 집전체(14)로 된다. 각 베이스 집전체(14)의 테두리(23)는, 개스킷(16)과의 접합력 및 밀폐력을 높이기 위하여, 거칠게 처리된다. 도시되지 않았으나, 바람직하게 각 베이스 집전체(14)의 테두리(23)에 대응되는 각 개별 집전체(15)의 테두리도 동일하게 처리된다. 도면에서, 각 베이스 집전체(14)는 사각형이지만, 다르게는 원형일 수도 있다.
도 4b를 참조하면, 각 베이스 집전체(14) 상의 테두리(23)에 맞게 개스킷(16)을 배치하고, 개스킷(16) 내에 전극(12), 세퍼레이터(13), 전극(12), 개별 집전체(15)를 연속으로 적층한 다음, 양측 집전체(14,15)에 대하여 열 프레스를 가하여 압착시킨다. 이 때 개스킷(16)이 연화되면서 내부 소자들(12,13)이 서로 밀착되고, 개스킷(16)이 다시 경화되면서 양측 집전체(14,15) 사이에서 고착된다. 그리하여 소자(12,13,14,15) 간 위치 안정화된 각 단위 셀(11)이 형성된다.
도 4c를 참조하면, 각 단위 셀(11) 형성 후에 좌·우 베이스 집전체(14)를 서로 대접되는 방향으로 폴딩함으로써, 각 단위 셀(11)이 서로 적층되고 하나의 셀 쌍(17)으로 된 셀 적층구조가 형성된다. 이 셀 적층구조에서 적층된 각 단위 셀(11)은 베이스 집전체(14)를 매개로 하여 물리적으로 서로 연결되어 있다.
도 4d를 참조하면, 각 리드 단자(19a,19b)가 개별 집전체(15)에 전기적으로 접속된 상태에서, 셀 어셈블리(17)는 몰드(M) 내에 안착되고, 투입되는 액상의 수지에 의하여 밀봉된다. 리드 단자(19a,19b)는, 도 2에서와 같이, 필요에 의하여 절곡 처리된다.
이상의 실시예에서 알 수 있는 바와 같이, 각 단위 셀(11)을 구성하는 요소들(12,13,14,15,16)은 베이스 집전체(14)와 개별 집전체(15) 사이에서 고착되는 개스킷(16)에 의하여 위치 안정화된다. 따라서 외력에 의한 전극(2) 층의 분열이나 요소들(12,13,14,15,16) 간의 불균일한 접촉이 발생하지 않는다. 또한, 셀 적층구조에서 적층된 각 단위 셀(11)은 베이스 집전체(14)를 매개로 하여 물리적으로 서로 연결되어 있으며, 엄밀하게 서로 독립적으로 존재하는 것은 아니다. 따라서 축전기 제조과정에서 또는 완제품 상태에서 외력에 의한 단위 셀(11) 간 상호 어긋남이 발생하지 않는다.
삭제
삭제
삭제
삭제
삭제
본 발명에 따르면, 각 단위 셀을 구성하는 요소들은 개스킷에 의하여 안정화되고, 셀 적층구조에서 적층된 각 단위 셀은 베이스 집전체에 의하여 위치 안정화된다. 그 결과로서, 축전기의 축전기의 전기적 특성, 예를 들어 등가 직렬 저항 특성 또는 전기적 동작 안정성 등이 향상된다.

Claims (8)

  1. 하나의 셀 쌍(17)으로 된 셀 적층구조와, 상기 셀 적층구조의 외측 개별 집전체(15)에 각각 전기적으로 접속되는 리드 단자(19a,19b)와, 셀 적층구조를 밀봉하는 패킹 코트(20)를 포함하며;
    상기 셀 쌍(17)은: 전해액이 함침된 한 쌍의 분극 전극(12), 양 전극(12) 사이에 배치되는 이온 투과성 세퍼레이터(13), 각 전극(12)의 외측에 접촉하는 베이스 집전체(14)와 개별 집전체(15), 그리고 베이스 집전체(14)와 개별 집전체(15)의 테두리 사이에서 고착되어 전극(2)의 유동 및 전해액의 누설을 방지하는 개스킷(16)을 포함하는 단위 셀(11)이, 하나의 단위 셀(11)의 베이스 집전체(14)가 다른 하나의 단위 셀(11)의 베이스 집전체(14)에 면접하는 관계로, 서로 직렬 적층되어 이루어지고;
    상기 셀 쌍(17)에서 서로 면접 관계에 있는 한 쌍의 베이스 집전체(14)는 하나의 평면형 집전 시트(21)를 절곡하여 얻어진 형태로 서로 연결되어 있는 것을 특징으로 하는 전기이중층 축전기.
  2. 제1항에 있어서,
    상기 서로 대응하는 각 베이스 집전체(14)와 개별 집전체(15)의 테두리는, 개스킷(16)과의 접합력 및 밀폐력을 높이기 위하여, 거칠게 처리된 것을 특징으로 하는 전기이중층 축전기.
  3. 제1항에 있어서,
    상기 평면형 집전 시트(21)에는 절곡용 슬롯(22)이 형성되며, 절곡 공정을 통하여 슬롯(22)의 좌·우면은 각각 베이스 집전체(14)로 되는 것을 특징으로 하는 전기이중층 축전기.
  4. 제1항 또는 제2항에 있어서,
    상기 개스킷(16)은 열 가소성 또는 열 경화성 재료로 된 것으로, 베이스 집전체(14)와 개별 집전체(15)의 테두리 사이에서 열 압착으로 고착된 것을 특징으로 하는 전기이중층 축전기.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020040105467A 2004-12-14 2004-12-14 전기이중층 축전기 KR100735660B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040105467A KR100735660B1 (ko) 2004-12-14 2004-12-14 전기이중층 축전기
PCT/JP2005/022944 WO2006064837A1 (ja) 2004-12-14 2005-12-14 電気二重層コンデンサ
TW094144215A TW200629316A (en) 2004-12-14 2005-12-14 Electric double layer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040105467A KR100735660B1 (ko) 2004-12-14 2004-12-14 전기이중층 축전기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20-2004-0035506U Division KR200378038Y1 (ko) 2004-12-14 2004-12-14 전기이중층 축전기

Publications (2)

Publication Number Publication Date
KR20050002755A KR20050002755A (ko) 2005-01-10
KR100735660B1 true KR100735660B1 (ko) 2007-07-04

Family

ID=36587893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040105467A KR100735660B1 (ko) 2004-12-14 2004-12-14 전기이중층 축전기

Country Status (3)

Country Link
KR (1) KR100735660B1 (ko)
TW (1) TW200629316A (ko)
WO (1) WO2006064837A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141352B1 (ko) 2010-01-12 2012-05-03 삼성전기주식회사 전기 이중층 커패시터 및 그 제조방법
KR101108855B1 (ko) * 2010-06-23 2012-01-31 삼성전기주식회사 전기 화학 커패시터
US8488301B2 (en) 2011-02-28 2013-07-16 Corning Incorporated Ultracapacitor package design having slideably engagable bent tabs
KR20140122950A (ko) * 2013-04-11 2014-10-21 주식회사 아모텍 슈퍼 커패시터 및 그 제조방법
CN106527813B (zh) * 2016-11-22 2019-05-10 厦门天马微电子有限公司 一种触控显示面板及触控显示面板的驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6470052A (en) * 1987-08-12 1989-03-15 Philips Nv Table for supporting patient
JPS6479329A (en) * 1987-09-18 1989-03-24 Kobe Steel Ltd Method for refining molten al or molten al alloy
JPH0394412A (ja) * 1989-09-07 1991-04-19 Isuzu Motors Ltd 電気二重層コンデンサ
JPH097893A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd 電気二重層キャパシタ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666235B2 (ja) * 1989-09-02 1994-08-24 いすゞ自動車株式会社 電気二重層コンデンサ
JPH05315189A (ja) * 1992-04-01 1993-11-26 Nec Corp モールド外装型電気二重層コンデンサ及びその製造方法
JP2001250742A (ja) * 2000-03-07 2001-09-14 Nec Corp 電気二重層コンデンサとその製造方法
JP2001338850A (ja) * 2000-05-26 2001-12-07 Matsuo Electric Co Ltd 薄型板状コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6470052A (en) * 1987-08-12 1989-03-15 Philips Nv Table for supporting patient
JPS6479329A (en) * 1987-09-18 1989-03-24 Kobe Steel Ltd Method for refining molten al or molten al alloy
JPH0394412A (ja) * 1989-09-07 1991-04-19 Isuzu Motors Ltd 電気二重層コンデンサ
JPH097893A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd 電気二重層キャパシタ及びその製造方法

Also Published As

Publication number Publication date
TW200629316A (en) 2006-08-16
KR20050002755A (ko) 2005-01-10
WO2006064837A1 (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100848788B1 (ko) 결합부에서 전극 탭들의 크기가 동일한 전극조립체 및 이를포함하고 있는 전기화학 셀
US5859761A (en) Electric double-layer capacitor
KR101693916B1 (ko) 전기 화학 디바이스
KR101108855B1 (ko) 전기 화학 커패시터
JP6263214B2 (ja) 燃料電池用樹脂枠付き段差ｍｅａ
JP3422745B2 (ja) 電気二重層コンデンサ
KR100289542B1 (ko) 각형 리튬 2차 전지의 제조 방법
US20080016664A1 (en) Electrode design
JP2011014859A (ja) 電気二重層キャパシタ
KR20090041906A (ko) 쿼지바이폴라 구조를 갖는 적층형 전기화학셀
CN110383409B (zh) 具有分离体的电极双电层电容器
KR100953890B1 (ko) 쿼지바이폴라 구조를 갖는 전기화학셀
KR20040100991A (ko) 전기 이중층 커패시터 및 전기 이중층 커패시터 적층체
US20150002990A1 (en) Packaging structures of an energy storage device
KR100735660B1 (ko) 전기이중층 축전기
KR200378038Y1 (ko) 전기이중층 축전기
KR100720994B1 (ko) 초박형 전기 이중층 캐패시터의 제조방법
JP2006236937A (ja) 蓄電装置
KR101580086B1 (ko) 복합 구조로 형성된 전극조립체
JP3648152B2 (ja) 蓄電素子及びその製造方法
JP2010034120A (ja) 電気二重層キャパシタ
KR20120091184A (ko) 전기화학 전지 및 그 전지의 제조방법
CN109478692B (zh) 包括耦接至其长边的电极引线的电极组件
KR102013994B1 (ko) 슈퍼 커패시터 및 그 제조방법
JP2008117559A (ja) コイン型電気化学素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130712

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee