KR20120091184A

KR20120091184A - 전기화학 전지 및 그 전지의 제조방법

Info

Publication number: KR20120091184A
Application number: KR1020127011575A
Authority: KR
Inventors: 요에르크 카이저; 클라우스-루페르트 호헨타너
Original assignee: 리-텍 배터리 게엠베하
Priority date: 2009-10-05
Filing date: 2010-09-13
Publication date: 2012-08-17
Also published as: EP2486614A1; JP2013506967A; CN102687312A; DE102009048237A1; BR112012007806A2; WO2011042111A1; US20120282517A1

Abstract

본 발명 전기화학 전지(1)는 전기화학 전지의 케이싱(4) 내부에 배열된 하나 이상의 전극 스택(2)을 포함하고, 상기 전극 스택(2)은 적어도 제1 전극층(5) 및 제2 전극층(6)을 포함하며, 상기 제1 전극층(5) 및 제2 전극층(6) 사이에 세퍼레이터층(7)이 배열되고, 상기 제1 전극층(5)은 상기 제2 전극층(6)보다 작은 평면형 연장부를 가지며, 특히 기계적으로 안정시키는 에지층(8)이 제1 전극층(5)에 인접하여 배열된다.

Description

전기화학 전지 및 그 전지의 제조방법{ELECTROCHEMICAL CELL AND METHOD FOR PRODUCING SUCH A CELL}

본 발명은 특히 활성 물질로 이루어진 다수의 층을 갖는 전극 스택을 포함하는 전기화학 전지에 관한 것이다. 본 발명은 또한 이러한 전기화학 전지의 제조방법에 관한 것이다. 본 발명은 또한 적어도 하나의 이러한 전기화학 전지를 갖는 배터리에 관한 것이다.

애노드 및 캐소드가 교대로 배열되고 각 애노드 및 캐소드 사이에 세퍼레이터가 제공되는 리튬 이온 전지는 공지되어 있다. 특히 리튬 이온 전지에서, 캐소드는 일반적으로 애노드보다 작은 평면형 연장부를 갖는다. 따라서, 캐소드의 에지 영역에서 갭이 발생할 수 있어, 특히 전기화학 전지에 외압이 가해지는 경우 이 영역에서 애노드가 구부러질 수 있다. 구부러짐이 반복적으로 발생하는 부위에서, 전기화학 전지는 노화 현상을 보일 수 있다.

본 발명의 과제는 개선된 전기화학 전지를 제공하는 것이다.

상기 본 발명의 과제는 전기화학 전지의 케이싱 내부에 배열된 하나 이상의 전극 스택을 포함하는 전기화학 전지에 의하여 해결되는데, 여기서 전극 스택은 적어도 캐소드층 및 애노드층을 가지며, 제1 전극층 및 제2 전극층 사이에 세퍼레이터층이 배열되고, 캐소드층은 애노드층보다 작은 평면형 연장부를 갖는다. 이 전기화학 전지는 또한 에지층이 제1 전극층에 인접하여 배열되는 것을 특징으로 한다. 에지층은 바람직하게는 기계적으로 안정화시키도록 구현된다.

본 발명의 목적에서, 전극 스택은 갈바닉 전지의 한 부품으로서 또한 화학 에너지를 저장하고 전기 에너지를 방출하는 역할도 하는 장치인 것으로 이해된다. 이를 위하여, 전극 스택은 복수의 판형 소자, 적어도 2개의 전극, 즉 특히 애노드 및 캐소드 및 전해질의 적어도 일부를 수용하는 세퍼레이터를 포함한다. 바람직하게는, 적어도 하나의 애노드, 하나의 세퍼레이터 및 하나의 캐소드가 상하로 배열 또는 적층되며, 세퍼레이터는 적어도 부분적으로 애노드 및 캐소드 사이에 배열된다. 이러한 애노드, 세퍼레이터 및 캐소드의 순서는 전극 스택 내부에서 임의의 횟수로 반복될 수 있다. 판형 소자는 바람직하게는 압연되어 전극 롤을 형성한다. 이하에서, "전극 스택"이란 용어는 전극 롤에 대해서도 사용된다. 전기 에너지가 방출되기 전에, 저장된 화학 에너지는 전기 에너지로 변환된다. 충전시, 전극 스택, 즉 갈바닉 전지에 공급된 전기 에너지는 화학 에너지로 변환되어 저장된다. 전극 스택은 바람직하게는 다수의 전극쌍 및 세퍼레이터를 포함한다. 특히 바람직하게는, 일부 전극들은 상하로, 특히 서로 전기적으로 연결된다.

본 발명의 범위 내에서, 케이싱이란 용어는 전극 스택을 외부로부터 분리하는 적어도 부분적인 경계를 의미하는 것으로 이해된다. 케이싱은 바람직하게는 기체 및 액체 불투과성이므로, 환경과의 물질 교환이 일어날 수 없다. 전극 스택은 케이싱 내부에 배열된다. 적어도 하나의 전류 집전체, 특히 2개의 전류 집전체가 케이싱으로부터 연장되어 나와 전극 스택을 연결하는 역할을 한다. 외부로 연장되는 전류 집전체는 바람직하게는 전기화학 전지의 양극 단자 및 음극 단자를 나타낸다. 그러나, 다수의, 특히 4개의 전류 집전체가 케이싱으로부터 연장되어 나올 수 있다. 이 경우, 전기화학 전지가 서로 직렬로 연결된 2개의 전극 스택을 포함하는 경우, 상이한 전극 스택의 두 전극이 서로 연결된다.

전류 집전체는 전기 전도성 물질로부터 제조되는 소자이다. 이것은 기하학적으로 서로 분리된 두 지점 사이에서 전류를 전도하기 위해 사용된다. 본 발명의 경우, 전류 집전체는 전극 스택에 연결된다. 특히, 전류 집전체는 전극 스택의 동일한 유형의 모든 전극, 즉 캐소드 또는 애노드와 연결된다. 단락을 유발할 수 있으므로 전류 집전체를 동시에 전극 스택의 캐소드 및 애노드에 연결하지 않는 것은 자명하다. 그러나, 예컨대 두 전극 스택이 직렬로 연결된 경우에, 전류 집전체는 상이한 전극 스택의 상이한 전극에 연결될 수 있다. 하나 이상의 전류 집전체가 케이싱 밖으로 연장되어 나와 전기화학 전지를 외부와 연결하는 역할을 할 수 있다. 전류 집전체는 하나의 또는 다수의 전극과 일체형으로 제작될 수 있다. 전류 집전체는 특히 활성 전극 물질로 코팅되지 않는다는 점에서 전류 집전체와 전극이 구별될 수 있다.

제1 전극층에 에지층을 제공함으로써, 캐소드층을 기계적으로 확장할 수 있게 된다. 이러한 확장에 의하여, 압력이 동일하게 유지될 때, 전극층, 특히 캐소드층에서 표면압이 감소된다. 여기서, 캐소드층 및 에지층은 바람직하게는 동일 평면에 배열된다. 이후, 제1 전극층과 접촉하고 제1 전극층의 에지 영역에서 캐소드층과 특히 중첩하는 세퍼레이터층은 에지층에 의하여 지지될 수 있다. 이로써, 특히, 제1 전극층에서 떨어진 세퍼레이터층 측에 배치되는 애노드층도 또한 간접적으로 상기 에지층에 의해 지지된다. 이로써 세퍼레이터층 및 특히 또한 에지 영역에서 제2 전극층의 중첩 영역에서 구부러짐이 감소된다. 그렇지 않을 경우, 이러한 구부러짐은 특히 전기화학 전지가 외부로부터 힘, 특히 압력을 받을 때 일어날 수 있다. 이것은 특히 전기화학 전지가 제조되는 동안에도 일어날 수 있다.

에지층은 바람직하게는 제1 전극층의 적어도 한 측에 배열된다. 특히, 에지층은 전류 집전체가 캐소드층에 연결되는 제1 전극층의 측에 배열된다. 여기서, 전류 집전체는 활성 전극 물질로 코팅되지 않는 것이 바람직하다. 따라서, 전류 집전체의 단면 두께는 제1 전극층의 단면 두께보다 작을 수 있다. 에지층이 전류 집전체의 영역에 적용됨으로써, 에지층의 단면 두께와 전류 집전체의 단면 두께를 합하여 특히 전류 집전체 및 제1 전극층 사이의 계면 영역에서의 캐소드층의 단면 두께에 상당하는 단면 두께를 얻을 수 있다.

에지층은 바람직하게는 각각 제1 전극층의 적어도 두 대향 측에 배열된다. 따라서, 기본적으로 즉 에지층은 특히 서로 연결되지 않는 다수의 에지층 섹션으로 분할될 수 있다. 여기서, 캐소드층이 중심에서 제2 전극층에 대해 정렬되는 경우 캐소드층이 제2 전극층의 양쪽 축상 돌출 단부들에서 에지층에 의하여 지지될 수 있는 것이 특히 보장될 수 있다.

에지층은 바람직하게는 캐소드층의 전체 둘레에 배치된다. 이로써, 캐소드층의 둘레 영역이 보강될 수 있다. 특히, 이로써 애노드층이 둘레 영역에서 상기 에지층에 의하여 지지된다. 에지층은 캐소드층을 둘러싸서 특히 지지하는 프레임을 형성할 수 있다.

전극층은 바람직하게는 에지층과 함께 복합층을 형성한다. 여기서, 복합층은 바람직하게는 연속 캐소드층이 갖는 것과 동일한 기계적 특성을 갖는다. 이로써, 제1 전극층의 평면형 연장부가 더 작아서 일어날 수 있는 모든 단점이 보상될 수 있다.

복합층의 길이는 바람직하게는 제2 전극층의 길이에 상당한다. 복합층의 폭은 바람직하게는 제2 복합층의 폭에 상당한다.

복합층의 윤곽은 바람직하게는 제2 전극층의 윤곽에 상당한다. 여기서, "상당한다"는 용어는 크기의 개념으로서 넓게 해석될 수 있다. 이것은 또한 특히 제조 기술과 연관된 허용 공차를 포함한다. 또한, 두 길이 치수 모두에 대하여 한 자릿수 백분율 범위의 편차가 전체적으로 허용된다. 그러나, 편차는 비교적 작은 것이 바람직하고, 특히 기하학적 표면적에 대하여 5% 미만이다.

에지층은 바람직하게는 제1 전극층의 단면 두께에 실질적으로 상당하는 단면 두께를 갖는다. 또한, 에지층은 바람직하게는 제1 전극층의 경도에 대략 상당하는 경도를 갖는다. 유사한 기계적 특성, 특히 유사한 탄성 및/또는 가소성 특성을 가지므로, 에지층은 확장된 캐소드층을 시뮬레이션할 수 있다. 특히, 제1층은 캐소드층일 수 있고, 제2층은 애노드층일 수 있다.

본 발명은 또한 에지층을 전극층의 적어도 한 측에 적용하는 종류별 전기화학 전지의 제조방법에 의하여 해결된다. 에지층 및 제1 전극층은 동일 평면에 배열될 수 있다. 에지층은 제1 전극층의 적어도 한 측, 특히 전류 집전체가 제1 전극층에 연결되는 제1 전극층 측에 배열될 수 있다. 에지층은 바람직하게는 각각 제1 전극층의 적어도 두 대향측에 배열될 수 있다. 더 바람직하게는, 에지층은 제1 전극층 둘레에 배열될 수 있다. 바람직하게는, 제1 전극층 및 에지층을 합함으로써 복합층이 형성된다. 여기서도 앞에 개시된 이점들을 참조할 수 있다.

본 발명의 추가의 이점, 특징 및 응용 가능성은 도면을 참조로 한 이하의 상세한 설명으로 명백해질 것이다.

도 1은 팬케이크형의 본 발명에 따른 전기화학 전지의 단면을 도시한 것이다.
도 2는 에지층을 적용하기 전의 도 1에 도시된 바와 같은 전기화학 전지의 단면 상세도이다.
도 3은 에지층을 적용한 후의 도 1에 도시된 바와 같은 전기화학 전지의 단면 상세도이다.
도 4에서 a)는 에지층을 적용하기 전의 도 1에 도시된 바와 같은 전기화학 전지의 캐소드를 도시한 것이고, b)는 에지층을 적용한 후의 도 1에 도시된 바와 같은 전기화학 전지의 캐소드를 도시한 것이다.
도 5에서 a)는 에지층을 적용하기 전의 도 1에 도시된 바와 같은 대체 캐소드를 도시한 것이고, b)는 에지층을 적용한 후의 도 1에 도시된 바와 같은 대체 캐소드를 도시한 것이며, c)는 도 1에 도시된 바와 같은 전기화학 전지의 애노드를 도시한 것이다.

도 1은 본 발명에 따른 전기화학 전지(1)를 도시한 것이다. 상기 전기화학 전지(1)는 케이싱(4) 내부에 수용된 전극 스택(2)을 포함한다. 케이싱(4)은 실질적으로 포장 호일로부터 돌출된 2개의 성형 부품으로부터 이루어진다. 성형 부품은 딥드로잉 공정을 거쳐 도시된 형상으로 된다. 케이싱(4)은 대체로 탄성으로 제작되어 외부로부터 케이싱에 작용하는 힘이 전극 스택에 다시 전달될 수 있으므로 케이싱(4)은 외부로부터 가해지는 힘에 대하여 제한된 내성을 가진다. 전기화학 전지(1)의 에지 영역(F_R)에서 힘은 중심 영역(F_z)에서 발생하는 힘보다 클 수 있다.

도 1에는 다수의 전류 집전체(3)가 전극 스택(2)에 전기 전도 방식으로 연결되고 케이싱(4)을 통해 연장되어 나오는 것은 도시되어 있지 않다.

도 2는 도 1에 도시된 바와 같은 전기화학 전지(1)의 전극 스택(2)의 일부를 부분적으로 확대한 도면이다. 전극 스택(2)은 복수의 제1 전극층(5) 및 복수의 제2 전극층(6)을 포함한다. 전극층(5, 6)은 평면형으로 형성되며 평면(E)에 대하여 평행하게 배열된다. 제1 전극층(5) 및 제2 전극층(6)은 서로 교대로 배열된다. 이 경우 캐소드층인 각 제1 전극층(5) 및 이 경우 애노드층인 각 제2 전극층(6) 사이에는 각각 세퍼레이터층(7)이 배열된다.

전류 집전체(3)는 전극층(5, 6)의 외부에 배치되어 도시된다. 전극층(5, 6) 내부에서 전류 집전체(3)가 연장되어 전극(13, 14)을 형성한다. 따라서, 캐소드(13)는 캐소드층(5) 내부에 제공되고, 애노드(14)는 애노드층(6) 내부에 제공된다. 전류 집전체(3)는 각 전극(13, 14)과 함께 단일 부품으로서 제작될 수 있으나, 전류 집전체(3)는 또한 전극(13, 14)과 별도로 제작되어 이것에 전기 전도 방식으로 연결될 수도 있다.

캐소드층(5)은 애노드층(6)보다 작은 평면형 연장부를 갖는다. 따라서, 에지 영역(11)에서 애노드층(6)이 캐소드층(5)을 넘어 돌출하는 것을 알 수 있다. 따라서, 두 애노드층(6) 사이에 각각 갭(12)이 형성되며, 이 갭은 일 측이 캐소드층(5)의 일 측(9)에 의하여 한정된다. 갭(12)의 존재로 인하여, 층의 각 평면(E)에 대하여 수직으로 애노드층(6)에 외력이 가해지는 경우, 점선으로 나타낸 바와 같이 애노드층(6)이 에지 영역(11)에서 갭(12) 안으로 구부러질 수 있으므로 임의의 저항력이 대항하지 않는다. 이것은 전극 스택에서 노화 현상을 유도할 수 있다.

도 3은 에지층(8)의 적용 후의 도 2에 따른 전극 스택(2)의 일부를 도시한 것이다. 이것은 갭(12)이 폴리우레탄 에지층(8)으로 완전히 채워져 있음을 도시한다. 여기서, 에지층(8)은 캐소드층(5)의 일측(9)에 적용되고 캐소드층과 동일한 평면에 배열된다. 이 점에서, 캐소드층(5) 및 에지층(8)은 복합층(10)을 형성하고, 이 복합층은 각각 두 애노드층(6) 사이에 배열된다. 여기서는 갭(12)이 에지층(8)으로 채워지므로, 에지층(8)은 저항력을 제공하고 애노드층(6)이 에지 영역(11)에서 구부러지는 것을 방지할 수 있는 소자로서 기능한다. 에지층(8)은 또한 캐소드층(5)의 경도에 상당하는 경도를 갖는다.

에지층(8)은 특히 애노드층(6)에 대하여 기계적 안정화기로서 작용한다.

도 4a)는 에지층이 적용되기 전의 캐소드층(5)을 도시한 것이다. 캐소드층(5)은 길이(L₁) 및 폭(B₁)을 가진다. 전류 집전체(3)는 일 측(9)에서 캐소드에 연결된다.

도 4b)에서는, 에지층(8)이 캐소드층(5)의 측(9)에 적용된 것을 볼 수 있다. 에지층(8)은 캐소드층(5)의 다른 측에 적용되지 않는다. 캐소드층(5) 및 에지층(8)에 의하여 형성된 복합층(10)은 길이(L₂)를 가지나, 폭(B₁)은 캐소드층(5)의 상응하는 폭에서 변하지 않음을 알 수 있다.

도 5b)는 도 4에 도시된 바와 같은 본 발명의 개량을 도시한 것이다. 도 5b)에 도시된 바와 같이, 에지층(11)은 캐소드층(5)의 둘레 전체에서 캐소드층(5)에 적용됨으로써, 복합층(10)을 형성한다. 따라서, 복합층(10)의 길이(L₂) 및 폭(B₂)은 모두 캐소드층(5)의 길이(L₁) 및 폭(B₁) 보다 크다.

도 5c)는 본 발명에 따른 전기화학 전지의 애노드층(6)의 일례를 도시한 것이다. 여기서, 길이(L₂)는 복합층(10)의 길이(L₂)에 상당한다. 여기서, 애노드층(6)의 폭(B₂)은 복합층(10)의 폭(B₂)에 상당한다.

1 전기화학 전지
2 전극 스택
3 전류 집전체
4 케이싱
5 캐소드층
6 애노드층
7 세퍼레이터층
8 에지층
9 측
10 복합층
11 에지 영역
12 갭
13 캐소드
14 애노드
15 활성 캐소드 물질
16 활성 애노드 물질
E 평면
B 폭
L 길이
F 힘

Claims

전기화학 전지(1)에 있어서,
전기화학 전지의 케이싱(4) 내부에 배열되는 적어도 하나의 전극 스택(2)을 포함하고,
상기 전극 스택(2)은 적어도 하나의 제1 전극층(5) 및 적어도 하나의 제2 전극층(6)을 포함하고, 상기 제1 전극층(5) 및 제2 전극층(6) 사이에 세퍼레이터층(7)이 배열되고, 상기 제1 전극층(5)은 상기 제2 전극층(6)보다 작은 평면형 연장부를 포함하고,
특히 기계적으로 안정시키는 에지층(8)이 상기 제1 전극층(5)에 인접하여 배열되는 것을 특징으로 하는 전기화학 전지(1).
제1항에 있어서,
상기 제1 전극층(5) 및 상기 에지층(8)은, 공통 평면(E)에 배열되는 것을 특징으로 하는 전기화학 전지.
제1항 또는 제2항에 있어서,
상기 에지층(8)은 상기 제1 전극층(5)의 적어도 한 측(9), 특히 전류 집전체(3)가 상기 제1 전극층(5)에 연결되는 상기 제1 전극층의 한 측에 배열되는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 에지층(8)은, 적어도 상기 제1 전극층(5)의 각 두 대향 측(9)에 배열되는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 에지층(8)은, 상기 제1 전극층(5)의 둘레 전체에 배열되는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 전극층(5)은, 상기 에지층(8)과 함께 복합층(10)을 형성하는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 복합층(10)의 길이(L₃)는, 상기 제2 전극층(6)의 길이(L₂)에 대응하는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 복합층의 폭은, 상기 제2 전극층(6)의 폭에 대응하는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제8항 중 어느 한 항에 있어서,
상기 에지층(8)은, 상기 제1 전극층(5)의 단면 두께에 실질적으로 대응하는 단면 두께를 갖는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 에지층(8)은, 상기 제1 전극층(5)의 경도에 대략 대응하는 경도를 갖는 것을 특징으로 하는 전기화학 전지.
제1항 내지 제10항 중 어느 한 항에 있어서,
상기 제1 전극층은 캐소드층(5)이고,
상기 제2 전극층은 애노드층(6)인 것을 특징으로 하는 전기화학 전지.
제1항 내지 제11항 중 어느 한 항에 따른 전기화학 전지(1) 적어도 하나를 포함하는 배터리.
전기화학 전지(1)의 제조방법으로서,
상기 전기화학 전지(1)는 상기 전기화학 전지의 케이싱(4) 내부에 배열된 하나 이상의 전극 스택(2)을 포함하고, 상기 전극 스택(2)은 적어도 하나의 제1 전극층(5) 및 적어도 하나의 제2 전극층(6)을 포함하고, 상기 제1 전극층(5) 및 제2 전극층(6) 사이에 세퍼레이터층(7)이 배열되고, 상기 제1 전극층(5)은 상기 제2 전극층(6)보다 작은 평면형 연장부를 포함하고,
상기 에지층(8)은, 상기 제1 전극층(5)의 적어도 한 측에 적어도 배열하는 것을 특징으로 하는 제조방법.
제13항에 있어서,
상기 에지층(8) 및 상기 제1 전극층(5)은, 공통 평면(E)에 배열되는 것을 특징으로 하는 제조방법.
제13항 또는 제14항에 있어서,
상기 에지층(8)은, 상기 제1 전극층(5)의 적어도 한 측(9), 특히 전류 집전체(3)가 상기 제1 전극층에 연결되는 상기 제1 전극층(5)의 한 측에 배열되는 것을 특징으로 하는 제조방법..
제13항 내지 제15항 중 어느 한 항에 있어서,
상기 에지층(8)은, 적어도 상기 제1 전극층(5)의 각 두 대향 측(9)에 배열되는 것을 특징으로 하는 제조방법.
제13항 내지 제16항 중 어느 한 항에 있어서,
상기 에지층(8)은, 상기 제1 전극층(5)의 둘레 전체에 배열되는 것을 특징으로 하는 제조방법.
제13항 내지 제17항 중 어느 한 항에 있어서,
상기 제1 전극층(5)과 상기 에지층(8)의 복합에 의해 복합층(10)을 형성하는 것을 특징으로 하는 전기화학 전지.