KR20140122950A - 슈퍼 커패시터 및 그 제조방법 - Google Patents

슈퍼 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR20140122950A
KR20140122950A KR20130040059A KR20130040059A KR20140122950A KR 20140122950 A KR20140122950 A KR 20140122950A KR 20130040059 A KR20130040059 A KR 20130040059A KR 20130040059 A KR20130040059 A KR 20130040059A KR 20140122950 A KR20140122950 A KR 20140122950A
Authority
KR
South Korea
Prior art keywords
active material
material layer
separator
current collector
laminated
Prior art date
Application number
KR20130040059A
Other languages
English (en)
Inventor
노형탁
최원길
이병선
김종관
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR20130040059A priority Critical patent/KR20140122950A/ko
Priority to PCT/KR2013/003453 priority patent/WO2014168274A1/ko
Publication of KR20140122950A publication Critical patent/KR20140122950A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12—Stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/80—Gaskets; Sealings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명의 슈퍼 커패시터는 복수의 단위 모듈이 적층되는 축전 집합체를 포함하고, 상기 단위 모듈은 집전체와, 상기 집전체의 일면에 적층되는 제1활물질층과, 상기 집전체의 타면에 적층되는 제2활물질층과, 상기 제1활물질층에 적층되는 제1분리막과, 상기 제2활물질층에 적층되는 제2분리막을 포함하며, 상기 단위 모듈은 프레싱 공정에 의해 일체로 형성되어, 각 자재들 사이의 정렬 편차를 줄일 수 있고, 각 자재들 사이를 밀착시켜 틈새가 발생되는 것을 원천적으로 방지할 수 있다.

Description

슈퍼 커패시터 및 그 제조방법{SUPER CAPACITOR AND MANUFACTURING METHOD THEREOF}
본 발명은 분리막, 활물질층 및 집전체를 모듈화하여 하나의 모듈로 형성하고, 단위 모듈을 적층하여 형성함으로써, 조립공정을 단순화하고 분리막, 활물질층 및 집전체의 정렬 편차를 감소시킬 수 있는 슈퍼 커패시터 및 그 제조방법에 관한 것이다.
슈퍼 커패시터는 정전기적(electrostatic) 특성을 이용하기 때문에 전기 화학적 반응을 이용하는 배터리에 비하여 충방전 회수가 거의 무한대이고 반영구적으로 사용 가능하며, 에너지의 충방전 속도가 매우 빨라 그 출력 밀도가 배터리의 수십배 이상이다.
기존의 배터리로 구현 불가능한 이와 같은 초고용량 커패시터의 특성으로 인하여 산업계 전반에 걸쳐 그 응용 분야가 점차 확대되어 가고 있는 추세이다.
특히 전기자동차(Electric Vehicle, EV), 하이브리드 전기자동차(Hybrid Electric Vehicle, HEV) 또는 연료전지자동차(Fuel Cell Vehicle, FCV) 등과 같은 차세대 환경 친화 차량 개발 분야에 있어 에너지 버퍼로서 그 효용성은 날로 증가하고 있다.
즉, 초고용량 커패시터는 보조 에너지저장장치로서 배터리와 병용됨으로써, 순시적인 에너지의 공급과 흡수는 초고용량 커패시터가 담당하고, 평균적인 차량의 에너지 공급은 배터리가 담당함으로써 전반적인 차량 시스템의 효율 개선과 에너지 저장 시스템의 수명 연장 등의 효과를 기대할 수 있다.
또한, 이동전화나 동영상 레코더와 같은 휴대용 전자 부품에서 보조 전원으로 사용될 수 있으며, 그 중요성 및 용도가 크게 증가하고 있다.
이러한 슈퍼 커패시터는 크게 전기 이중층 커패시터(EDLC; electron double layer capacitor)와 전기화학적 산화-환원 반응을 이용하는 하이브리드 슈퍼 커패시터(Hybrid super capacitor)로 분류될 수 있다.
전기 이중층 커패시터는 표면에 전기 이중층이 생성되어 전하를 축적하는 반면, 하이브리드 슈퍼 커패시터는 전극물질 표면에 형성되는 전기 이중층과 함께 산화환원 반응에 의해 전하를 축적함으로써 상대적으로 더 많은 에너지를 축적할 수 있는 장점이 있다.
초고용량 커패시터는 정전기적(electrostatic) 특성을 이용하기 때문에 전기 화학적 반응을 이용하는 배터리에 비하여 충방전 회수가 거의 무한대이고 반영구적으로 사용 가능하며, 에너지의 충방전 속도가 매우 빨라 그 출력 밀도가 배터리의 수십배 이상이다.
종래의 슈퍼 커패시터는 한국 등록특허공보 10-1138548(2012년 4월 13일)에 개시된 바와 같이, 다수의 전극셀과 전해액 및 하우징으로 포함하고, 전극셀은 제1집전체와 제1집전체의 양면에 배치되는 제1활물질층을 갖는 제1전극과, 제2집전체와 제2집전체의 양면에 배치되는 제2활물질층을 갖는 제2전극과, 제1전극과 제2전극 사이를 배치되어 두 전극 사이를 전기적으로 분리하는 세퍼레이터를 포함하고, 제1전극과 제2전극이 교대로 적층되는 구조이다.
이와 같은 종래의 슈퍼 커패시터는 조립시 제1전극, 세퍼레이터, 제2전극이 순차적으로 적층되고, 제1전극의 경우 제1집전체의 양면에 제1활물질층이 적층되고, 제2전극의 경우 제2집전체의 양면에 제2활물질층이 적층되는 구조이다.
하지만, 종래의 슈퍼 커패시터를 조립할 때 각각의 부재들이 낱장으로 순차적으로 적층되기 때문에 적층하는 과정에서 정렬이 틀려지고 이에 따라 성능이 저하되는 문제가 있다.
또한, 종래의 슈퍼 커패시터는 각각의 부재들이 낱장으로 적층되기 때문에 집전체와 활물질층 사이 및 활물질층과 세퍼레이터 사이에 틈새가 발생될 우려가 있고, 이러한 틈새로 인하여 성능이 저하되는 문제가 있다.
또한, 종래의 슈퍼 커패시터는 각각의 부재들이 낱장으로 적층되기 때문에 조립 시간이 길어지는 문제가 있다.
한국 등록특허공보 10-1138548(2012년 4월 13일)
따라서, 본 발명의 목적은 집전체, 활물질층 및 분리막이 하나의 모듈로 일체화되고, 각 단위 모듈을 적층하여 제조됨으로써, 집전체, 활물질층 및 분리막 사이의 정렬 편차를 줄일 수 있는 슈퍼 커패시터 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 집전체, 활물질층 및 분리막을 프레싱 공정을 통해 압착하여 하나의 모듈로 제조함으로써, 집전체와 활물질층 사이, 활물질층과 분리막 사이가 밀착되어 틈새가 발생되는 것을 원천적으로 방지할 수 있고, 이에 따라 성능을 향상시킬 수 있는 슈퍼 커패시터 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 집전체, 활물질층 및 분리막이 하나의 모듈로 일체화되고, 각 단위 모듈을 적층하여 제조됨으로써, 조립시간을 단축할 수 있고 이에 따라 생산성을 향상시킬 수 있는 슈퍼 커패시터 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 슈퍼 커패시터는 복수의 단위 모듈이 적층되는 축전 집합체를 포함하고, 상기 단위 모듈은 집전체와, 상기 집전체의 일면에 적층되는 제1활물질층과, 상기 집전체의 타면에 적층되는 제2활물질층과, 상기 제1활물질층에 적층되는 제1분리막과, 상기 제2활물질층에 적층되는 제2분리막을 포함하며, 상기 단위 모듈은 프레싱 공정에 의해 일체로 형성되는 것을 특징으로 한다.
본 발명의 제1분리막 및 제2분리막은 제1활물질층 및 제2활물질층 보다 사이즈가 크게 형성되고, 상기 집전체는 상기 제1분리막 및 제2분리막 보다 사이즈가 크게 형성될 수 있다.
본 발명의 축전 집합체는 제1활물질층, 상기 제1활물질층에 적층되는 제1분리막, 상기 제1분리막에 적층되는 제2분리막, 상기 제2분리막에 적층되는 제2활물질층 및 상기 제2활물질층에 적층되는 집전체가 순차적으로 적층될 수 있다.
본 발명의 슈퍼 커패시터는 축전 집합체의 상면에 적층되는 상부 플레이트, 축전 집합체의 하면에 적층되는 하부 플레이트 및 축전 집합체의 측면에 배치되는 개스킷(gasket)을 더 포함하고, 상기 집전체의 가장자리는 개스켓에 고정될 수 있다.
본 발명의 슈퍼 커패시터 제조방법은 집전체의 일면에 제1활물질층을 적층하고, 상기 집전체의 타면에 제2활물질층을 적층하는 단계와, 상기 제1활물질층에 제1분리막을 적층하고, 상기 제2활물질층에 제2분리막을 적층하는 단계와, 상기 제1분리막에 제1커버를 적층하고, 상기 제2분리막에 제2커버를 적층하여 단위 모듈을 제조하는 단계와, 상기 단위 모듈을 프레싱 공정으로 가압하여 제1분리막, 제1활물질층, 집전체, 제2활물질층 및 제2분리막 사이를 밀착시켜 일체로 형성하는 단계를 포함한다.
상기한 바와 같이, 본 발명에 따른 슈퍼 커패시터는 집전체, 활물질층 및 분리막이 하나의 모듈로 일체로 형성되고, 복수의 단위 모듈을 적층하여 제조됨으로써, 집전체, 활물질층 및 분리막 사이의 정렬 편차를 줄일 수 있는 장점이 있다.
또한, 본 발명의 슈퍼 커패시터는 집전체, 활물질층 및 분리막을 프레싱 공정을 통해 압착하여 하나의 모듈로 제조함으로써, 집전체와 활물질층 사이, 활물질층과 분리막 사이가 밀착되어 틈새가 발생되는 것을 원천적으로 방지할 수 있고, 이에 따라 성능을 향상시킬 수 있는 장점이 있다.
또한, 본 발명의 슈퍼 커패시터는 집전체, 활물질층 및 분리막이 하나의 모듈로 일체화되고, 각 단위 모듈을 적층하여 제조됨으로써, 조립시간을 단축할 수 있고 이에 따라 생산성을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 단위 모듈의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 복수의 단위 모듈이 적층된 축전 집합체의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 단위 모듈을 이루는 자재가 적층되는 구조를 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 단위 모듈 제조방법을 나타낸 공정 상태도이다.
도 5는 본 발명의 일 실시예에 따른 슈퍼 커패시터의 사시도이다.
도 6은 본 발명의 일 실시예에 따른 슈퍼 커패시터의 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 1은 본 발명의 일 실시예에 따른 슈퍼 커패시터 단위 모듈의 단면도이고, 도 2는 본 발명의 일 실시예에 따른 단위 모듈이 적층된 축전 집합체의 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 일 실시예에 따른 슈퍼 커패시터는 집전체, 활물질층 및 분리막이 하나의 단위 모듈(100)로 일체로 형성되고, 일체로 형성된 단위 모듈(100)이 복수로 적층되어 축전 집합체를 이룬다.
단위 모듈(100)은 음극과 양극 중 하나가 될 수 있고, 음극과 양극이 교대로 적층되는 구조를 갖는다.
이러한 단위 모듈(100)은 도 1에 도시된 바와 같이, 집전체(10)와, 집전체(10)의 일면에 적층되는 제1활물질층(20)과, 집전체(10)의 타면에 적층되는 제2활물질층(30)과, 제1활물질층(20)에 적층되는 제1분리막(40)과, 제2활물질층(30)에 적층되는 제2분리막(50)을 포함한다.
집전체(10)는 알루미늄 박 또는 구리 박(foil)으로 형성될 수 있고, 이온의 이동을 효율적으로 수행하고 균일한 도핑 공정을 위해 다수의 관통홀이 구비된 메쉬 형태도 적용이 가능하다.
제1활물질층(20) 및 제2활물질층(30)은 둘 중 하나가 음극 활물질층이 되고, 나머지 하나가 양극 활물질층이 되는 것으로, 이온을 가역적으로 도핑 및 탈도핑할 수 있는 활성탄 및 바인더를 포함할 수 있고, 카본 블랙 및 용매 등으로 구성되는 도전재가 포함될 수 있다.
제1분리막(40) 및 제2분리막(50)은 천연 펄프계로 부직포나 종이 등이 적용될 수 있고, 이외에 전기 방사 방법에 의해 고분자 물질을 전기 방사하여 나노 섬유를 만들고, 나노 섬유가 축적되어 다수의 기공을 갖는 나노 웹 형태로 형성될 수 있다.
여기에서, 집전체(10), 제1 및 제2활물질층(20,30) 및 제1 및 제2분리막(40,50)은 사이즈가 서로 다르게 형성된다. 즉, 제1활물질층(20) 및 제2활물질층(30)의 경우 사용 목적에 따라 설계과정에서 최적의 두께 및 사이즈가 결정되고, 제1분리막(40) 및 제2분리막(50)은 제1활물질층(20) 및 제2활물질층(30)을 각각 덮고 측면에 감싸져서 제1활물질층(20) 및 제2활물질층(30)을 봉지할 수 있도록 제1활물질층(20) 및 제2활물질층(30)에 비해 큰 사이즈를 갖도록 형성되고, 집전체(10)는 이후 공정에서 복수로 적층된 단위 모듈(100)을 케이싱에 고정시킴과 아울러 외부 단자와 연결될 수 있도록 제1분리막(40) 및 제2분리막(50) 보다 큰 사이즈를 갖는다.
구체적으로 살펴보면, 도 3에 도시된 바와 같이, 제1활물질층(20) 및 제2활물질층(30)의 길이(H1) 및 폭(T1)이 가장 작고, 제1분리막(40) 및 제2분리막(50)의 길이(H2) 및 폭(T2)은 제1활물질층(20) 및 제2활물질층(30)을 덮을 수 있도록 제1활물질층(20) 및 제2활물질층(30)의 길이(H1) 및 폭(T1)에 비해 크고, 집전체(10)의 길이(H3) 및 폭(T3)은 제1분리막(40) 및 제2분리막(50)에 비해 크게 형성된다.
이와 같이, 집전체(10), 활물질층(20,30) 및 분리막(40,50)은 서로 사이즈가 다르기 때문에 적층할 때 정확한 위치에 정렬시켜야 되고, 정렬 편차가 발생되면 성능이 저하된다.
따라서, 본 실시예에서는 집전체(10), 제1활물질층(20), 제2활물질층(30), 제1분리막(40) 및 제2분리막(50)을 하나의 모듈로 일체로 형성하여 각 자재들 사이의 정렬 위치를 정확하게 일치시킨다.
단위 모듈(100)을 제조하는 공정을 살펴보면, 도 4에 도시된 바와 같이, 먼저, 집전체(10)의 일면에 제1활물질층(20)을 적층하고, 집전체(10)의 타면에 제2활물질층(30)을 적층한다.
여기에서, 제1활물질층(20) 및 제2활물질층(30)은 시트 형태로 형성한 후 집전체(10)의 양면에 부착하는 방법이 적용될 수 있고, 활물질, 도전제, 결합제 및 유기 용매 등을 혼합하여 슬러리를 제조한 다음, 슬러리를 집전체(10)의 양면에 코팅하여 형성하는 방법도 적용이 가능하다.
그리고, 제1활물질층(20)에 제1분리막(40)을 적층하고, 제2활물질층(30)에 제2분리막(50)을 적층한다. 그리고, 제1분리막(40)에 제1커버(60)를 적층하고, 제2분리막(50)에 제2커버(62)를 적층하여 하나의 단위 모듈을 완성한다.
이와 같은 단위 모듈(100)에 프레싱 공정을 실시하여 각 자재들 사이를 상호 밀착시켜 활물질층(20,30)과 분리막(40,50) 사이 및 활물질층(20,30)과 집전체(10) 사이에 틈새가 발생되는 것을 방지하고, 각 자재들의 위치를 정확하게 정렬시켜 정렬 편차 발생을 최소화한다.
구체적으로, 단위 모듈(100)을 일정 간격을 두고 배치되는 두 개의 가압 롤러(70,72) 사이를 통과시키면 각각의 자재들이 가압되면서 상호 밀착된다. 이러한 프레싱 공정에서 제1커버(60) 및 제2커버(62)가 최외측에 위치되어 가압 롤러(70,72)와 접촉되므로 각 자재들이 손상되는 것을 방지할 수 있다.
이와 같이, 제조되는 단위 모듈을 적층하여 축전 집합체를 형성하게 되는데, 축전 집합체는 도 2에 도시된 바와 같이, 하나의 단위 모듈(100)의 제1분리막(40)과 연이어 적층되는 단위 모듈(100)의 제2분리막(50)이 상호 적층된 구조를 갖게 된다.
즉, 축전 집합체는 집전체(10)와, 집전체(10)의 일면에 적층되는 제1활물질층(20)과, 제1활물질층(20)에 적층되는 제1분리막(40)과, 제1분리막(40)에 적층되는 제2분리막(50)과, 제2분리막(50)에 적층되는 제2활물질층(30)이 순차적으로 적층되는 구조를 갖게 된다.
여기에서, 분리막은 제1분리막(40)과 제2분리막(50)으로 이중구조로 형성되므로 전해액을 흡습할 수 있는 면적을 크게 할 수 있고 이에 따라 성능을 향상시킬 수 있다.
이와 같이,구성되는 본 실시예에 따른 축전 집합체는 단위 모듈(100)을 롤 프레싱 공정에 의해 가압하여 일체로 형성하기 때문에 단위 모듈을 이루는 각 자재들 사이의 밀착력을 향상시켜 자재들 사이에 틈새가 발생되는 것을 방지할 수 있다.
이에 따라, 각 자재들 간의 틈새 발생으로 인한 저항이 높아지는 현상을 방지할 수 있고, 충방전시 압하력 변동에 의한 각 자재 간에 틈새가 발생되어 자재 간 거리가 멀어지는 것을 방지할 수 있다.
그리고, 단위 모듈(100)을 롤 프레싱 공정에 의해 가압하여 일체로 형성하기 때문에 각 자재들 사이의 정렬 위치를 정밀하게 맞출 수 있고, 복수의 단위 모듈(100)을 적층할 때 각 자재들 사이의 정렬 편차가 발생되는 것을 최소화할 수 있다.
그리고, 단위 모듈을 일체로 형성하고, 단위 모듈을 적층하여 축전 집합체를 제조하기 때문에 각각의 자재를 낱장으로 적층할 때에 비해 작업시간을 줄일 수 있고 이에 따라 생산성을 향상시킬 수 있다.
도 5는 본 발명의 실시예에 따른 슈퍼 커패시터의 사시도이고, 도 6은 본 발명의 일 실시예에 따른 슈퍼 커패시터의 단면도이다.
본 발명의 일 실시예에 따른 슈퍼 커패시터는 복수의 단위 모듈(100)을 적층하여 형성되는 축전 집합체(200)와, 축전 집합체(200)의 상면에 배치되는 상부 플레이트(110)와, 축전 집합체(200)의 하면에 배치되는 하부 플레이트(120)와, 상부 플레이트(110)와 하부 플레이트(120)에 고정되고 축전 집합체(200)의 측면에 배치되어 전해액의 누액과 전기적 단락을 방지하기 위한 한 쌍의 개스킷(gasket)(130)을 포함한다.
이때, 개스킷(130)은 적층된 단위 모듈(100)이 상하면에 설치되는 상부 플레이트(110) 및 하부 플레이트(120)와 밀착될 수 있도록 연결빔(140)이 관통하는 개스킷 홀(150)이 형성된다.
연결빔(140)은 상부 플레이트(110) 및 하부 플레이트(120) 중 어느 하나에 고정되는 지지단(141) 및 지지단(141)에 연결되어 상부 플레이트(110) 및 하부 플레이트(120) 중 나머지 하나에 연결되는 빔로드(142)로 형성된다.
여기서, 연결빔(140)은 세라믹, 절연처리가 된 금속 및 내화학성이 확보된 고분자 등의 재질로 형성될 수 있다.
본 발명의 실시예에 따른 지지단(141)은 연결빔(140)의 회전을 억제하기 위해 사각형태로 형성되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며 연결빔의 회전을 억제할 수 있는 모든 형태들 중 하나로 형성될 수 있다.
상부 플레이트(110)는 단위 모듈(100)의 양극(+)이 최 외곽으로 배치되어 있는 상면에 밀착되며, 하부 플레이트(120)는 단위 모듈(100)의 음극(-)이 최 외곽으로 배치되어 있는 하면에 밀착된다.
그리고, 개스킷(130)에 집전체(10)의 가장자리가 고정되어 다수로 적층되는 단위 모듈(100)을 지지해주는 역할을 한다.
도 5 및 도 6을 참고하면 하부 플레이트(120)에는 연결빔(140)의 회전을 억제하여 고정하기 위한 고정부(131)가 형성되며, 상부 플레이트(110)에는 하부 플레이트(120)와 단위 모듈(100)을 통과해 도달한 연결빔(140)을 고정하기 위한 볼트(650)가 삽입되는 앤드홀(132)이 형성된다.
여기서, 고정부(131)는 연결빔(140)의 지지단(141)을 고정하기 위해 지지단에 대응하는 형태로 형성되어 있는 지지단 체결면(1311)과 연결빔(140)의 빔로드(142)가 통과되는 연결홀(1132)로 형성된다.
본 발명의 실시예에서는 양극(+)이 최 외곽으로 배치되어 있는 제1 면에 하부 플레이트(120)가 밀착되며, 음극(-)이 최 외곽으로 배치되어 있는 제2 면에 상부 플레이트(110)가 밀착되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 내부 적층되는 단위 축전 모듈의 극성에 따라 상부 플레이트(110)와 하부 플레이트(120)가 밀착되는 면은 변경될 수 있다.
전술한 구조에 의해 연결빔(140)은 하부 플레이트(120)의 고정부(131)에 의해 고정된 후 개스킷(130) 및 앤드홀(132)을 관통하여 상부 플레이트(110)에 도달하여 볼트(160)에 의해 체결 고정된다.
보다 상세하게는 하부 플레이트(120)의 지지단 체결면(1311)에 연결빔(140)의 지지단(141)이 고정되면서 연결홀(1132)을 통해 빔로드(142)가 관통하고, 관통한 빔로드(142)가 내부적층 되어있는 단위 축전 모듈들의 개스킷(130)을 통과해 상부 플레이트(110)의 앤드홀(132)까지 도달하면 빔로드(142)의 선단과 볼트(160)가 체결 고정된다.
이와 같이, 본 발명의 실시예에서는 연결빔(140)의 지지단(141)을 하부 플레이트(120)에 고정시킨 상태에서 빔로드(142)를 다수의 단위 축전 모듈들의 개스킷과 상부 플레이트(110)에 관통시켜 하나의 볼트(160)를 이용하여 밀착 체결하므로 초과 또는 부족압력의 인가를 방지할 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
10: 집전체 20: 제1활물질층
30: 제2활물질층 40: 제1분리막
50: 제2분리막 60: 제1커버
62: 제2커버 100: 단위 모듈
200: 축전 집합체

Claims (7)

  1. 복수의 단위 모듈이 적층되는 축전 집합체를 포함하고,
    상기 단위 모듈은 집전체;
    상기 집전체의 일면에 적층되는 제1활물질층;
    상기 집전체의 타면에 적층되는 제2활물질층;
    상기 제1활물질층에 적층되는 제1분리막; 및
    상기 제2활물질층에 적층되는 제2분리막을 포함하며,
    상기 단위 모듈은 프레싱 공정에 의해 일체로 형성되는 것을 특징으로 하는 슈퍼 커패시터.
  2. 제1항에 있어서,
    상기 제1분리막 및 제2분리막은 제1활물질층 및 제2활물질층 보다 사이즈가 크게 형성되고, 상기 집전체는 상기 제1분리막 및 제2분리막 보다 사이즈가 크게 형성되는 것을 특징으로 하는 슈퍼 커패시터.
  3. 제1항에 있어서,
    상기 축전 집합체는 제1활물질층, 상기 제1활물질층에 제1분리막, 상기 제1분리막에 적층되는 제2분리막, 상기 제2분리막에 적층되는 제2활물질층 및 상기 제2활물질층에 적층되는 집전체가 순차적으로 적층되는 것을 특징으로 하는 슈퍼 커패시터.
  4. 제1항에 있어서,
    상기 축전 집합체의 상면에 적층되는 상부 플레이트, 축전 집합체의 하면에 적층되는 하부 플레이트 및 축전 집합체의 측면에 배치되는 개스킷(gasket)을 포함하고,
    상기 집전체의 가장자리는 개스켓에 고정되는 것을 특징으로 하는 슈퍼 커패시터.
  5. 집전체의 일면에 제1활물질층을 적층하고, 상기 집전체의 타면에 제2활물질층을 적층하는 단계;
    상기 제1활물질층에 제1분리막을 적층하고, 상기 제2활물질층에 제2분리막을 적층하는 단계;
    상기 제1분리막에 제1커버를 적층하고, 상기 제2분리막에 제2커버를 적층하여 단위 모듈을 제조하는 단계;
    상기 단위 모듈을 프레싱 공정으로 가압하여 제1분리막, 제1활물질층, 집전체, 제2활물질층 및 제2분리막 사이를 밀착시켜 일체로 형성하는 단계를 포함하는 슈퍼 커패시터 제조방법.
  6. 제5항에 있어서,
    상기 프레싱 공정이 완료되면 제1커버와 제2커버를 분리한 후 단위 모듈을 복수로 적층하여 축전 집합체를 제조하는 단계를 더 포함하는 슈퍼 커패시터 제조방법.
  7. 제5항에 있어서,
    상기 단위 모듈의 프레싱 공정은 단위 모듈을 두 가압 롤러 사이를 통과시켜 가압하는 것을 특징으로 하는 슈퍼 커패시터 제조방법.
KR20130040059A 2013-04-11 2013-04-11 슈퍼 커패시터 및 그 제조방법 KR20140122950A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130040059A KR20140122950A (ko) 2013-04-11 2013-04-11 슈퍼 커패시터 및 그 제조방법
PCT/KR2013/003453 WO2014168274A1 (ko) 2013-04-11 2013-04-23 슈퍼 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130040059A KR20140122950A (ko) 2013-04-11 2013-04-11 슈퍼 커패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140122950A true KR20140122950A (ko) 2014-10-21

Family

ID=51689673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130040059A KR20140122950A (ko) 2013-04-11 2013-04-11 슈퍼 커패시터 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR20140122950A (ko)
WO (1) WO2014168274A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101646164B1 (ko) * 2015-03-25 2016-08-08 주식회사 아모텍 초고용량 커패시터 제조방법
US10204746B2 (en) 2015-03-25 2019-02-12 Amotech Co., Ltd. Separation membrane for super capacitor, super capacitor comprising same, and manufacturing method therefor
US10608314B2 (en) 2016-03-10 2020-03-31 Samsung Electronics Co., Ltd Connection member and electronic device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206809A (ja) * 1990-11-30 1992-07-28 Shinei Kk 電気二重層コンデンサ
JP2947215B2 (ja) * 1997-03-28 1999-09-13 日本電気株式会社 電気二重層コンデンサ及びその製造方法
JP2001250742A (ja) * 2000-03-07 2001-09-14 Nec Corp 電気二重層コンデンサとその製造方法
JP4749581B2 (ja) * 2001-03-23 2011-08-17 Ｕｄトラックス株式会社 電気二重層キャパシタモジュールの製造方法
KR100735660B1 (ko) * 2004-12-14 2007-07-04 (주) 스마트씽커즈 전기이중층 축전기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101646164B1 (ko) * 2015-03-25 2016-08-08 주식회사 아모텍 초고용량 커패시터 제조방법
US10204746B2 (en) 2015-03-25 2019-02-12 Amotech Co., Ltd. Separation membrane for super capacitor, super capacitor comprising same, and manufacturing method therefor
US10608314B2 (en) 2016-03-10 2020-03-31 Samsung Electronics Co., Ltd Connection member and electronic device including the same

Also Published As

Publication number Publication date
WO2014168274A1 (ko) 2014-10-16

Similar Documents

Publication Publication Date Title
KR101693916B1 (ko) 전기 화학 디바이스
KR101802102B1 (ko) 전극 및 전극을 갖는 전지
US20120196167A1 (en) Electrode assembly for a battery and method for manufacturing same
US20120050953A1 (en) Method of manufacturing lithium ion capacitor and lithium ion capacitor manufactured using the same
US9443663B2 (en) Electric double-layer capacitor
JP5680868B2 (ja) リチウムイオンキャパシタ
KR100644529B1 (ko) 분리막 시트 및 이를 이용한 전기 이중층 캐패시터의제조방법
US9093228B2 (en) Method for producing electric storage device, and electric storage device
KR20180113417A (ko) 리튬 이차전지의 제조방법
KR20140122950A (ko) 슈퍼 커패시터 및 그 제조방법
KR101646164B1 (ko) 초고용량 커패시터 제조방법
KR101515672B1 (ko) 2 이상의 양극 및 음극을 포함하는 전극 조립체 및 이에 의한 전기 화학 소자
US20110310529A1 (en) Electrochemical capacitor and method for manufacturing the same
KR101558417B1 (ko) 초고용량 커패시터
KR20130085572A (ko) 캐패시터 및 캐패시터 제조방법
US10204746B2 (en) Separation membrane for super capacitor, super capacitor comprising same, and manufacturing method therefor
KR102013994B1 (ko) 슈퍼 커패시터 및 그 제조방법
KR101153610B1 (ko) 2차 전원용 전극 및 이를 포함하는 2차 전원
US20140340817A1 (en) Super capacitor
KR100644528B1 (ko) 적층형 전기 이중층 캐패시터의 제조방법
US20190180948A1 (en) Electric double layer capacitor
KR101211667B1 (ko) 파우치형 슈퍼 커패시터 및 이의 제작 방법
KR101792602B1 (ko) 전극 집전체의 중첩이 최소화된 전극조립체를 포함하는 전지셀
CN219716932U (zh) 一种三电极电池
KR101108811B1 (ko) 리튬 이온 캐패시터의 제조 방법 및 이로부터 제조된 리튬 이온 캐패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application