KR100726985B1 - Plasma Display Apparatus - Google Patents

Plasma Display Apparatus Download PDF

Info

Publication number
KR100726985B1
KR100726985B1 KR1020050096762A KR20050096762A KR100726985B1 KR 100726985 B1 KR100726985 B1 KR 100726985B1 KR 1020050096762 A KR1020050096762 A KR 1020050096762A KR 20050096762 A KR20050096762 A KR 20050096762A KR 100726985 B1 KR100726985 B1 KR 100726985B1
Authority
KR
South Korea
Prior art keywords
waveform
sustain
plasma display
voltage level
electrode
Prior art date
Application number
KR1020050096762A
Other languages
Korean (ko)
Other versions
KR20070041054A (en
Inventor
박기락
배종운
유성환
조윤주
황두용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050096762A priority Critical patent/KR100726985B1/en
Priority to CNA2006101417099A priority patent/CN1971688A/en
Publication of KR20070041054A publication Critical patent/KR20070041054A/en
Application granted granted Critical
Publication of KR100726985B1 publication Critical patent/KR100726985B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 더욱 상세하게는 고해상도 플라즈마 디스플레이 패널을 고속 구동할 수 있는 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device capable of driving a high resolution plasma display panel at high speed.

본 발명에 따른, 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극과, 상기 스캔 전극을 교차하도록 형성된 어드레스 전극의 상기 교차 지점이 각각의 R, G, B 서브 픽셀을 이루고, 상기 R, G, B 서브 픽셀이 델타형으로 배치되는 플라즈마 디스플레이 패널 및 서스테인 전극에 제1 파형을 리셋 기간의 셋다운 기간부터 스캔 전극으로 첫 번째 스캔 파형이 인가되기 이전까지의 기간에서 인가하고, 제1 파형 보다 전압 레벨이 높은 제2 파형을 제1 파형 인가 후에 인가하는 서스테인 구동부를 포함하고, 리셋 기간 이전에 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에는 정극성 파형이 인가되고, 다른 전극에는 부극성 파형이 인가되는 프리 리셋 기간을 포함하는 것을 특징으로 한다.According to the present invention, a plasma display device includes a scan electrode and a sustain electrode, and the intersection points of the address electrodes formed to intersect the scan electrode constitute respective R, G, and B subpixels, and the R, G, and B subpixels. The first waveform is applied to the delta-type plasma display panel and the sustain electrode in a period from the set-down period of the reset period until the first scan waveform is applied to the scan electrode, and the voltage level higher than the first waveform. A pre-reset period including a sustain driver for applying two waveforms after applying the first waveform, wherein a positive waveform is applied to one of the scan electrodes and the sustain electrode and a negative waveform is applied to the other electrode before the reset period Characterized in that it comprises a.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 2는 종래의 플라즈마 디스플레이 장치의 화상을 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing an image of a conventional plasma display apparatus.

도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 도이다.3 is a view for explaining a plasma display device according to an embodiment of the present invention.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 설명하기 위한 도이다.4 is a diagram for describing a plasma display panel according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 격벽 구조를 설명하기 위한 도이다.5 is a diagram for describing a barrier rib structure of a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구동 파형을 설명하기 위한 도이다.6 is a view for explaining a driving waveform of the plasma display device according to an embodiment of the present invention.

도 7은 본 발명의 일실시예에 따른 제1 파형 및 제2 파형의 전압 레벨을 설명하기 위한 도이다.7 is a diagram illustrating voltage levels of a first waveform and a second waveform according to an embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 제1 파형에서 상승하는 제2 파형을 설명하기 위한 도이다.8 is a diagram for describing a second waveform rising from the first waveform according to another exemplary embodiment of the present invention.

도 9는 도 8의 제1 파형에서 제2 파형으로의 상승 기울기를 설명하기 위한 도이다.FIG. 9 is a diagram for describing a rising slope from the first waveform to the second waveform of FIG. 8.

도 10은 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 장치의 구동 파형을 설명하기 위한 도이다.10 is a view for explaining a driving waveform of the plasma display device according to another embodiment of the present invention.

도 11은 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 장치의 구동 파형을 설명하기 위한 도이다.11 is a view for explaining a driving waveform of the plasma display device according to another embodiment of the present invention.

***** 도면의 주요부분에 대한 부호의 설명********** Explanation of symbols for main parts of drawing *****

300; 플라즈마 디스플레이 패널 310; 데이터 구동부300; Plasma display panel 310; Data driver

320; 스캔 구동부 330; 서스테인 구동부320; Scan driver 330; Sustain drive

410; 후면 글라스 420; 하부 유전체층410; Rear glass 420; Bottom dielectric layer

430; 격벽430; septum

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 더욱 상세하게는 고해상도 플라즈마 디스플레이 패널을 고속 구동할 수 있는 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device capable of driving a high resolution plasma display panel at high speed.

일반적으로 플라즈마 디스플레이 장치(Plasma Display Apparatus)는 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 서브 픽셀을 이루는 플라즈마 디스플레이 패널을 포함한다. 각 서브 픽셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 장치는 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display device includes a plasma display panel in which a partition wall formed between a front substrate and a rear substrate forms one unit sub pixel. Each subpixel is filled with a main discharge gas such as neon (Ne), helium (He), or a mixture of neon and helium (Ne + He), and an inert gas containing a small amount of xenon. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display device has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 상술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front substrate in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are formed on a front glass 101, which is a display surface on which an image is displayed. A rear substrate 110 having a plurality of address electrodes 113 arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면기판(100)은 하나의 서브 픽셀에서 상호 방전시키고 서브 픽셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO(Indium Thin Oxide) 물질로 형성된 투명 전극(a)과 금속 재질로 제작된 버스 전극(b)으로 구비된 스캔 전극 및 서스테인 전극(103)의 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(104)에 의해 덮혀진다. 유전체층(104) 전면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front substrate 100 is a scan electrode 102 and a sustain electrode 103 for mutually discharging and maintaining light emission of one subpixel, that is, a transparent electrode formed of a transparent indium thin oxide (ITO) material. It is covered by one or more dielectric layers 104 to limit the discharge current of the scan electrode and the sustain electrode 103 provided with a bus electrode (b) made of a metal material and to insulate the electrode pairs. A protective layer 105 in which magnesium oxide (MgO) is deposited is formed on the entire surface of the dielectric layer 104 to facilitate discharge conditions.

후면기판(110)은 복수개의 방전 공간 즉, 픽셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 서스테인 방전시 화상 표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 유전체층(115)이 형성된다.The rear substrate 110 is arranged in such a manner that a plurality of discharge spaces, that is, partitions 112 of a stripe type (or well type) for forming pixels are maintained in parallel. In addition, a plurality of address electrodes 113 for performing address discharge are arranged in parallel with the partition wall 112. On the upper side of the rear substrate 110, R, G and B phosphors 114 which emit visible light for displaying an image during sustain discharge are coated. A dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

도 2는 종래의 플라즈마 디스플레이 장치의 화상을 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing an image of a conventional plasma display apparatus.

도 2에 도시된 바와 같이, 플라즈마 디스플레이 장치는 하나의 프레임 기간을 방전횟수가 서로 다른 복수개의 서브필드로 나누고, 입력되는 영상 신호의 계조값에 해당하는 서브필드 기간에 플라즈마 디스플레이 패널을 발광시켜줌으로써 화상이 구현된다.As shown in FIG. 2, the plasma display apparatus divides one frame period into a plurality of subfields having different discharge times, and emits a plasma display panel in a subfield period corresponding to a gray value of an input image signal. An image is implemented.

각 서브필드는 방전을 균일하게 일으키기 위한 리셋 기간, 서브 픽셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다.Each subfield is divided into a reset period for uniformly generating a discharge, an address period for selecting a subpixel, and a sustain period for implementing gray levels according to the number of discharges. For example, when the image is to be displayed with 256 gray levels, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields.

아울러, 8개의 서브필드들 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 여기서, 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조(Gray level)를 구현할 수 있게 된다.In addition, each of the eight subfields is divided into a reset period, an address period, and a sustain period. Here, the sustain period is increased at the ratio of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. As described above, since the sustain period is changed in each subfield, gray levels of an image can be realized.

한편, 종래에는 R(Red), G(Green), B(Blue)의 단위 서브 픽셀이 서로 델타 (delta)형으로 배치되어 단위 픽셀을 이루는 델타형 플라즈마 디스플레이 패널이 제안되었다. 단위 서브 픽셀을 델타형으로 배치함으로써, 플라즈마 디스플레이 패널에 형성되는 총 픽셀 수를 보다 증가시킬 수 있다. 이와 같은 델타형 플라즈마 디스플레이 패널의 구조를 갖는 플라즈마 디스플레이 장치는 늘어난 픽셀 수, 즉 고해상도를 구현하기 위한 고속 구동이 요구된다. 즉, 어드레스 펄스 인가시, 어드레스 방전이 늦게 일어나는 지터(jitter) 현상 등과 같은 문제점 극복이 필요하다.On the other hand, a delta type plasma display panel in which unit subpixels of R (Red), G (Green), and B (Blue) are arranged in a delta type with each other to form a unit pixel is proposed. By arranging the unit subpixels in a delta type, the total number of pixels formed in the plasma display panel may be further increased. The plasma display device having the structure of such a delta type plasma display panel requires high-speed driving to realize an increased number of pixels, that is, high resolution. That is, it is necessary to overcome problems such as a jitter phenomenon in which address discharge is late when an address pulse is applied.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 플라즈마 디스플레이 장치를 개선하여 고해상도를 구현할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display apparatus capable of realizing high resolution by improving the plasma display apparatus.

또한, 본 발명의 다른 목적은 플라즈마 디스플레이 장치를 개선하여 고속 구동을 할 수 있는 플라즈마 디스플레이 장치를 제공하는 것이다.Further, another object of the present invention is to provide a plasma display device capable of high speed driving by improving the plasma display device.

또한, 본 발명의 또 다른 목적은 오방전을 방지하고, 안정적인 구동을 할 수 있는 플라즈마 디스플레이 장치를 제공하는 것이다.In addition, another object of the present invention is to provide a plasma display device which can prevent erroneous discharge and enable stable driving.

또한, 본 발명의 또 다른 목적은 어드레스 방전에 필요한 시간을 단축할 수 있는 플라즈마 디스플레이 장치를 제공하는 것이다.Further, another object of the present invention is to provide a plasma display device capable of shortening the time required for address discharge.

상기의 목적을 달성하기 위하여, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극과, 상기 스캔 전극을 교차하도록 형성된 어드레스 전극의 상기 교차 지점이 각각의 R, G, B 서브 픽셀을 이루고, 상기 R, G, B 서브 픽셀이 델타형으로 배치되는 플라즈마 디스플레이 패널 및 서스테인 전극에 제1 파형을 리셋 기간의 셋다운 기간부터 스캔 전극으로 첫 번째 스캔 파형이 인가되기 이전까지의 기간에서 인가하고, 제1 파형 보다 전압 레벨이 높은 제2 파형을 제1 파형 인가 후에 인가하는 서스테인 구동부를 포함하고, 리셋 기간 이전에 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에는 정극성 파형이 인가되고, 다른 전극에는 부극성 파형이 인가되는 프리 리셋 기간을 포함하는 것을 특징으로 한다. In order to achieve the above object, in the plasma display device of the present invention , the intersection of the scan electrode and the sustain electrode and the address electrode formed to intersect the scan electrode constitutes each of the R, G, and B subpixels, and the R The first waveform is applied to the plasma display panel and the sustain electrode in which the G and B subpixels are arranged in a delta type, from the set down period of the reset period until the first scan waveform is applied to the scan electrode. And a sustain driver for applying a second waveform having a higher voltage level after applying the first waveform, wherein a positive waveform is applied to one of the scan electrodes and the sustain electrode before the reset period, and a negative waveform is applied to the other electrodes. And a pre-reset period to be applied.

본 발명의 플라즈마 디스플레이 패널은 표시면의 대각선 길이 방향으로 50 인치 이상인 것을 특징으로 한다.The plasma display panel of the present invention is characterized by being 50 inches or more in the diagonal length direction of the display surface.

본 발명의 플라즈마 디스플레이 패널은 상기 서브 픽셀을 구획하는 격벽을 더 포함하며, 상기 격벽에 의해 구획된 서브 픽셀의 형상은 다각형을 이루는 것을 특징으로 한다.The plasma display panel of the present invention further includes a partition wall partitioning the subpixels, and the shape of the subpixel partitioned by the partition wall forms a polygon.

본 발명의 격벽에 의해 구획되는 서브 픽셀은 폐쇄형 또는 개방형인 것을 특징으로 한다. The subpixel partitioned by the partition of the present invention is characterized in that the closed or open type.

본 발명의 제1 파형의 전압 레벨은 그라운드(GND) 레벨인 것을 특징으로 한다.The voltage level of the first waveform of the present invention is characterized in that the ground (GND) level.

본 발명의 제1 파형의 전압 레벨은 일정한 것을 특징으로 한다.The voltage level of the first waveform of the present invention is characterized by a constant.

본 발명의 제1 파형의 전압 레벨은 가변하는 것을 특징으로 한다.The voltage level of the first waveform of the present invention is variable.

본 발명의 서스테인 구동부는 상기 리셋 기간의 셋다운 기간 동안 지속적으로 상기 서스테인 전극에 상기 제1 파형을 인가하는 것을 특징으로 한다.The sustain driver of the present invention is configured to apply the first waveform to the sustain electrode continuously during the setdown period of the reset period.

본 발명의 제2 파형의 전압 레벨은 서스테인 방전 전압 레벨 이하인은 것을 특징으로 한다.The voltage level of the second waveform of the present invention is characterized by being below the sustain discharge voltage level.

본 발명의 제2 파형은 상기 제1 파형에 연속하여 점진적으로 상승하도록 인 가되는 것을 특징으로 한다.The second waveform of the present invention is characterized in that it is added to gradually rise in succession to the first waveform.

본 발명의 제1 파형의 전압 레벨에서 상기 제2 파형의 전압 레벨로 상승하는 상승 파형의 기울기는 서스테인 기간에 인가되는 서스테인 파형의 상승 기울기와 같거나 작은 것을 특징으로 한다.The slope of the rising waveform rising from the voltage level of the first waveform to the voltage level of the second waveform of the present invention is characterized in that it is less than or equal to the rising slope of the sustain waveform applied in the sustain period.

본 발명의 서스테인 구동부는 복수의 서브필드로 이루어지는 프레임에서 소정의 서브필드에 상기 제1 파형을 인가하도록 조절하는 것을 특징으로 한다.The sustain driver according to the present invention is characterized in that the frame is configured to apply the first waveform to a predetermined subfield in a frame consisting of a plurality of subfields.

본 발명의 소정의 서브필드는 저계조 서브필드인 것을 특징으로 한다.The predetermined subfield of the present invention is characterized by being a low gradation subfield.

본 발명의 소정의 서브필드는 적어도 하나 이상인 것을 특징으로 한다.The predetermined subfield of the present invention is characterized by at least one or more.

본 발명의 정극성 파형은 서스테인 방전 전압 레벨과 동일한 것을 특징으로 한다. The positive waveform of the present invention is characterized in that it is equal to the sustain discharge voltage level.

본 발명의 부극성 파형은 상기 셋다운 기간에 인가되는 셋다운 파형의 최저 전압 레벨과 동일한 최저 전압 레벨을 갖는 것을 특징으로 한다.The negative waveform of the present invention is characterized by having the lowest voltage level equal to the lowest voltage level of the setdown waveform applied in the setdown period.

본 발명의 부극성 파형은 상기 최저 전압 레벨로 점진적으로 하강하는 파형을 갖는 것을 특징으로 한다.The negative waveform of the present invention is characterized by having a waveform that gradually falls to the lowest voltage level.

이하에서는 본 발명에 따른 구체적인 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, a specific embodiment according to the present invention will be described.

도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 도이다.3 is a view for explaining a plasma display device according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(300), 데이터 구동부(310), 스캔 구동부(320), 서스테인 구동부(330)를 구비한다.As shown in FIG. 3, the plasma display apparatus according to the exemplary embodiment includes a plasma display panel 300, a data driver 310, a scan driver 320, and a sustain driver 330.

플라즈마 디스플레이 패널(300)은 전면 기판(미도시)과 후면 기판(미도시)이 합착된다. 전면 기판에는 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)이 형성되고, 후면 기판에는 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 지 Xm)이 형성된다.The plasma display panel 300 is bonded to a front substrate (not shown) and a rear substrate (not shown). The front substrate has scan electrodes (Y 1 to Yn) and the sustain electrode (Z) are formed, the rear substrate has scan electrodes (Y 1 to Yn) and the sustain electrode (Z) and a plurality of address electrodes (X 1 if Xm crossing ) Is formed.

여기서, 스캔 전극(Y1 내지 Yn)과 어드레스 전극 (X1 지 Xm)의 교차 지점에서 단위 서브 픽셀을 형성할 때, 본 발명의 일실시예에 따른 R(Red), G(Green), B(Blue)의 단위 서브 픽셀은 델타형으로 배치되어 하나의 화상을 표시하는 단위 픽셀을 이루게 된다. 즉, R, G, B 단위 서브 픽셀의 교차 지점을 연결하는 연결선은 델타형을 이룬다. 이로써, 동일 크기의 플라즈마 디스플레이 패널에 형성되는 픽셀 수의 집적도를 증가시켜 고해상도 구현이 가능하다. 아울러, 픽셀의 델타형 배치 구조에 의하여 표시 면적이 증가하기 때문에, 발광 효율을 향상시킬 수 있다. 델타형 플라즈마 디스플레이 패널에 관한 보다 상세한 설명은 이후 도 4 내지 도 5를 통하여 기술하기로 한다.Here, when forming the unit subpixel at the intersection of the scan electrodes (Y 1 to Yn) and the address electrodes (X 1 to Xm), R (Red), G (Green), B according to an embodiment of the present invention The unit subpixels of (Blue) are arranged in a delta form to form a unit pixel displaying one image. That is, the connecting lines connecting the intersection points of the R, G, and B subpixels form a delta type. As a result, a high resolution may be realized by increasing the degree of integration of the number of pixels formed in the same size plasma display panel. In addition, since the display area is increased by the delta type arrangement of the pixels, the light emission efficiency can be improved. A more detailed description of the delta type plasma display panel will be described later with reference to FIGS. 4 to 5.

데이터 구동부(310)는 플라즈마 디스플레이 패널(300)에 형성된 어드레스 전 극들(X1 내지 Xm)에 데이터를 인가한다. 여기서, 데이터는 외부에서 입력되는 영상신호를 처리하는 영상신호 처리부(미도시)에서 처리된 영상신호 데이터이다. 데이터 구동부(310)는 타이밍 컨트롤러(미도시)로부터의 데이터 타이밍 제어 신호(CTRX)에 응답하여 데이터를 샘플링하고 래치한 다음, 어드레스 전압(Va)을 갖는 어드레스 파형을 각각의 어드레스 전극들(X1 내지 Xm)에 인가한다.The data driver 310 applies data to address electrodes X 1 to Xm formed in the plasma display panel 300. Here, the data is video signal data processed by a video signal processor (not shown) for processing a video signal input from the outside. The data driver 310 samples and latches data in response to a data timing control signal CTRX from a timing controller (not shown), and then applies an address waveform having an address voltage Va to each of the address electrodes X 1. To Xm).

스캔 구동부(320)는 플라즈마 디스플레이 패널(300)에 형성된 스캔 전극들(Y1 내지 Yn)을 구동한다. 스캔 구동부(320)는 타이밍 컨트롤러(미도시)로부터의 스캔 타이밍 제어 신호(CTRY)에 응답하여 리셋 기간의 셋업 기간 동안, 서스테인 전압(Vs)과 셋업 전압(Vsetup)의 조합으로 상승 램프 파형(Ramp-up)을 이루는 셋업 파형을 스캔 전극들(Y1 내지 Yn)에 인가한다. 이후, 스캔 구동부(320)는 리셋 기간의 셋다운 기간 동안, 셋업 펄스에 이어 하강 램프 파형(Ramp-down)을 이루는 셋다운 파형을 스캔 전극들(Y1 내지 Yn)에 인가한다. 이후, 스캔 구동부(320)는 어드레스 기간 동안, 스캔 기준 전압(Vsc)에서 스캔 전압(-Vy)으로 인가되는 스캔 파형을 스캔 전극들(Y1 내지 Yn) 각각에 순차적으로 인가한다. 이후, 스캔 구동부(320)는 서스테인 기간 동안, 그라운드(GND) 레벨에서 서스테인 전압(Vs)으로 인가되는 표시 방전을 하기 위한 적어도 하나 이상의 서스테인 파형을 스캔 전극들(Y1 내지 Yn)에 인가한다.The scan driver 320 drives the scan electrodes Y 1 to Yn formed in the plasma display panel 300. The scan driver 320 generates a rising ramp waveform Ramp in a combination of the sustain voltage Vs and the setup voltage Vsetup during the setup period of the reset period in response to the scan timing control signal CTRY from the timing controller (not shown). The setup waveform forming -up) is applied to the scan electrodes Y 1 to Yn. Thereafter, the scan driver 320 applies a set down waveform to the scan electrodes Y 1 to Yn during the set down period of the reset period, which forms a falling ramp waveform Ramp-down following the setup pulse. Thereafter, the scan driver 320 sequentially applies a scan waveform applied to the scan electrodes Y1 to Yn from the scan reference voltage Vsc to the scan voltage -Vy during the address period. Thereafter, the scan driver 320 applies at least one sustain waveform to the scan electrodes Y1 to Yn for the display discharge applied to the sustain voltage Vs at the ground GND level during the sustain period.

서스테인 구동부(330)는 플라즈마 디스플레이 패널(300)에 공통 전극을 이루 며 형성된 서스테인 전극(Z)을 구동한다. 본 발명의 일실시예에 따른 서스테인 구동부(330)는 타이밍 컨트롤러(미도시)로부터의 스캔 타이밍 제어 신호(CTRZ)에 응답하여 리셋 기간의 셋다운 기간부터 스캔 전극으로 첫 번째 스캔 파형이 인가되기 이전까지의 기간까지 제1 파형을 서스테인 전극(Z)에 인가한다. 이러한, 제1 파형은 부극성을 이루는 셋다운 파형과 전위차를 줄여 셋다운 기간 동안 벽전하 소거가 과도하게 이루어지는 것을 억제한다. 벽전하가 충분히 유지됨에 따라 리셋 기간에 이은 어드레스 기간 동안 안정적인 어드레스 방전을 일으켜, 고속 구동을 가능케 한다. 이에 관한 보다 상세한 설명은 이후 도 6 내지 도 11을 통해 기술하기로 한다.The sustain driver 330 drives the sustain electrode Z which forms a common electrode on the plasma display panel 300. The sustain driver 330 according to an exemplary embodiment of the present invention, from the set down period of the reset period until the first scan waveform is applied to the scan electrode in response to the scan timing control signal CTRZ from the timing controller (not shown). The first waveform is applied to the sustain electrode Z by the period of. The first waveform reduces the potential difference between the setdown waveform forming the negative polarity and suppresses excessive wall charge cancellation during the setdown period. As the wall charge is sufficiently maintained, stable address discharge occurs during the address period following the reset period, thereby enabling high speed driving. A more detailed description thereof will be described later with reference to FIGS. 6 to 11.

이후, 서스테인 구동부(330)는 제1 파형이 인가 후 어드레스 기간 동안, 제1 파형 보다 전압 레벨이 높은 전압 레벨(Vzb)을 갖는 제2 파형을 서스테인 전극(Z)에 인가한다. 이후, 서스테인 구동부(330)는 서스테인 기간 동안, 그라운드(GND) 레벨에서 서스테인 전압(Vs)으로 인가되는 표시 방전을 하기 위한 적어도 하나 이상의 서스테인 파형을 서스테인 전극(Z)에 인가하게 된다.Thereafter, the sustain driver 330 applies the second waveform having the voltage level Vzb having a higher voltage level than the first waveform to the sustain electrode Z during the address period after the first waveform is applied. Thereafter, the sustain driver 330 applies at least one sustain waveform to the sustain electrode Z for the display discharge applied to the sustain voltage Vs at the ground GND level during the sustain period.

도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 설명하기 위한 도이다.4 is a diagram for describing a plasma display panel according to an exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 후면 기판은 후면 글라스(410)와, 후면 글라스(410) 상에 형성되는 하부 유전체층(420)과, 하부 유전체층(420) 상에 형성되는 격벽(430)을 포함한다. As shown in FIG. 4, the rear substrate of the plasma display panel according to the embodiment of the present invention includes a rear glass 410, a lower dielectric layer 420 formed on the rear glass 410, and a lower dielectric layer 420. It includes a partition wall 430 formed on).

격벽(430)은 도 3과 같이, 스캔 전극과 어드레스 전극이 서로 교차하여 이루 는 각각의 서브 픽셀을 구획한다. 도 4에 도시된 격벽은(430)은 하나의 서브 픽셀을 구획하는 형상이 육각형을 이루며, 격벽에 의해 구획되는 R, G, B 서브 픽셀은 서로 델타형으로 배치된다. As illustrated in FIG. 3, the partition 430 partitions each subpixel formed by the scan electrode and the address electrode crossing each other. The partition 430 illustrated in FIG. 4 has a hexagonal shape in which one subpixel is partitioned, and R, G, and B subpixels partitioned by the partition are delta-shaped to each other.

델타형 플라즈마 디스플레이 패널은 단위 픽셀의 배열을 델타 형상으로 이룸으로써, 플라즈마 디스플레이 패널에 형성되는 픽셀 개수를 늘릴 수 있다. 이는 R, G, B 서브 픽셀이 모여 하나의 픽셀을 형성할 때, 픽셀의 행(row) 방향 피치를 종래 보다 증가시킬수 있기 때문이다. 즉, 동일 선상에 서브 픽셀이 형성되어 하나의 픽셀을 이루는 종래의 플라즈마 디스플레이 패널과 비교하여 고정세 및 고집적이 유리할 뿐 아니라, 화면 중에 비발광 영역을 점유하는 비율이 작기 때문에 발광 효율이 향상된다.The delta type plasma display panel can increase the number of pixels formed in the plasma display panel by arranging the unit pixels in a delta shape. This is because, when the R, G, and B subpixels are gathered to form one pixel, the row direction pitch of the pixels can be increased than in the related art. That is, compared with the conventional plasma display panel in which subpixels are formed on the same line to form one pixel, high definition and high integration are advantageous, and light emission efficiency is improved because the ratio of occupying the non-light emitting area in the screen is small.

한편, 격벽(430)에 의해 구획되는 서브 픽셀의 형상에 따라 델타형 플라즈마 디스플레이 장치의 방전 특성 및 발광 효율이 달라진다. 따라서, 본 발명의 일실시예에서는 필요에 따라 격벽의 구조를 달리하여 서브 픽셀의 형상을 임의로 변형하도록 한다. 예컨대, 도 4에 도시된 플라즈마 디스플레이 패널처럼 서브 픽셀의 형상을 육각형으로 할 수 있으며, 삼각형 또는 사각형 등과 같은 다각형으로 할 수도 있다.On the other hand, the discharge characteristics and the luminous efficiency of the delta type plasma display device vary according to the shape of the subpixel partitioned by the partition wall 430. Therefore, in an embodiment of the present invention, the shape of the subpixel is arbitrarily modified by changing the structure of the partition wall as necessary. For example, as in the plasma display panel illustrated in FIG. 4, the shape of the subpixel may be hexagonal, or may be polygonal such as triangle or square.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 격벽 구조를 설명하기 위한 도이다.5 is a diagram for describing a barrier rib structure of a plasma display panel according to an exemplary embodiment of the present invention.

도 5에 도시된 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 격벽 구조에 따라 서브 픽셀이 폐쇄형 또는 개방형을 이룬다. 도 5의 (a)는 격벽에 의해 구획되는 서브 픽셀이 서로 폐쇄되는 폐쇄형 구조를 나타낸 것이며, 도 5의 (b)는 격벽에 의해 구획되는 서브 픽셀이 서로 개방되는 개방형 구조를 나타낸 것이다.As illustrated in FIG. 5, in the plasma display panel according to the exemplary embodiment, subpixels are closed or open according to a partition structure. FIG. 5A illustrates a closed structure in which subpixels partitioned by partition walls are closed to each other, and FIG. 5B illustrates an open structure in which subpixels partitioned by partition walls are opened to each other.

(a)와 같은 폐쇄형 구조는 방전 공간이 최대화됨에 따라 발광 효율을 보다 향상시킬 수 있는 장점이 있다. 또한, (b)와 같은 개방형 구조는 서브 픽셀 간에 열(column) 방향으로 개방됨에 따라 가스의 주입과 배기가 용이한 장점이 있다. 이에 따라, 본 발명의 일실시예에서는 플라즈마 디스플레이 패널의 격벽 구조를 폐쇄형으로 형성할 수 있으며, 다른 실시예로 플라즈마 디스플레이 패널의 격벽 구조를 개방형으로 형성할 수 있다. 또 다른 실시예로 하나의 플라즈마 디스플레이 패널의 격벽 구조를 일부는 폐쇄형으로 또 다른 일부는 개방형으로 형성할 수 있다. 이와 같은 고해상도 및 고휘도를 갖는 플라즈마 디스플레이 패널을 구동하기 위하는 플라즈마 디스플레이 장치의 구동 파형을 살펴보면 다음과 같다.The closed structure as shown in (a) has an advantage of further improving luminous efficiency as the discharge space is maximized. In addition, the open structure as shown in (b) has the advantage of easy gas injection and exhaust as it is opened in the column direction between subpixels. Accordingly, in one embodiment of the present invention, the barrier rib structure of the plasma display panel may be formed in a closed type, and in another embodiment, the barrier rib structure of the plasma display panel may be formed in an open type. In another embodiment, a partition structure of one plasma display panel may be partially closed and another partially open. The driving waveforms of the plasma display apparatus for driving the plasma display panel having high resolution and high brightness are as follows.

도 6은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구동 파형을 설명하기 위한 도이다.6 is a view for explaining a driving waveform of the plasma display device according to an embodiment of the present invention.

도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.As shown in FIG. 6, a plasma display apparatus according to an embodiment of the present invention includes a reset period for initializing all cells, an address period for selecting a cell to be discharged, a sustain period for maintaining discharge of a selected cell, and The driving is divided into an erasing period for erasing wall charges in the discharged cell.

리셋 기간에 있어서, 셋업 기간에는 스캔 전극(Y)에 상승 램프 파형(Ramp-up)을 이루는 셋업 파형이 인가된다. 셋업 파형에 의해 전화면의 방전셀 내에는 약 한 암방전(Dark Discharge)의 셋업 방전이 일어난다. 셋업 방전에 의해 어드레스 전극(X)과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다.In the reset period, a setup waveform that forms a rising ramp waveform Ramp-up is applied to the scan electrode Y in the setup period. The setup waveform causes about dark discharge (Dark Discharge) in the full discharge cell. Due to the setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y.

셋다운 기간에는 스캔 전극(Y)에 셋업 파형이 공급된 후, 셋업 파형의 최고 전압 레벨보다 낮은 정극성 전압 레벨로부터 부극성 전압 레벨까지 하강하는 하강 램프 파형(Ramp-down)을 이루는 셋다운 파형이 인가된다. 셋다운 파형은 방전셀 내에 셋다운 방전, 즉 미약한 소거 방전을 일으킴으로써, 픽셀 내에 과도하게 형성된 벽전하를 충분히 소거시키게 된다. 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 픽셀 내에 균일하게 잔류된다.In the set-down period, after the setup waveform is supplied to the scan electrode (Y), the set-down waveform is applied to form a ramp ramp down from the positive voltage level lower than the maximum voltage level of the setup waveform to the negative voltage level. do. The setdown waveform causes setdown discharge, that is, weak erase discharge, in the discharge cell, thereby sufficiently erasing wall charges excessively formed in the pixel. The wall charges such that the address discharges can be stably generated by the set-down discharges remain uniformly in the pixels.

어드레스 기간에는 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 파형이 스캔 전극(Y)에 인가됨과 아울러, 스캔 파형과 동기되어 어드레스 전극(X)에 정극성의 어드레스 파형이 인가된다. 스캔 파형과 어드레스 파형의 전압 차와 리셋 기간에 생성된 벽전압이 더해지면서 어드레스 파형이 인가되는 픽셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 픽셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.In the address period, a negative scan waveform falling from the scan reference voltage Vsc is applied to the scan electrode Y, and a positive address waveform is applied to the address electrode X in synchronization with the scan waveform. As the voltage difference between the scan waveform and the address waveform and the wall voltage generated in the reset period are added, an address discharge is generated in the pixel to which the address waveform is applied. In the pixel selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied.

본 발명의 일실시예에 따른 셋다운 기간과 어드레스 기간에는 서스테인 전극(Z)에 제1 파형을 리셋 기간의 셋다운 기간부터 스캔 전극(Y)으로 첫 번째 스캔 파형이 인가되기 이전까지의 기간에서 인가하고, 제1 파형 보다 전압 레벨이 높은 제2 파형을 제1 파형 인가 후에 인가한다.In the set down period and the address period according to an embodiment of the present invention, the first waveform is applied to the sustain electrode Z in the period from the set down period of the reset period to before the first scan waveform is applied to the scan electrode Y. The second waveform having a higher voltage level than the first waveform is applied after the first waveform is applied.

제1 파형을 서스테인 전극(Z)으로 인가함에 따라 서스테인 전극(Z)과 스캔 전극(Y)의 전압 차를 줄어든다. 줄어든 전압 차에 의해 셋다운 기간에서 픽셀 내의 벽전하들이 과도하게 소거되는 것을 방지되고, 이에 따라 어드레스 기간 동안 어드레스 방전에 참여하는 벽전하의 양을 충분히 확보할 수 있다. 또한, 제1 파형과 제1 파형에 이은 제2 파형을 서스테인 전극(Z)에 인가함에 따라, 서스테인 전극(Z)과 스캔 전극(Y)의 전압차가 줄어들어 픽셀의 벽전압 상태가 안정화되어 오방전을 억제할 수 있다. As the first waveform is applied to the sustain electrode Z, the voltage difference between the sustain electrode Z and the scan electrode Y is reduced. The reduced voltage difference prevents the wall charges in the pixel from being excessively erased in the set down period, thereby ensuring a sufficient amount of wall charges participating in the address discharge during the address period. In addition, as the first waveform and the second waveform following the first waveform are applied to the sustain electrode Z, the voltage difference between the sustain electrode Z and the scan electrode Y is reduced to stabilize the wall voltage state of the pixel, thereby erroneously discharging. Can be suppressed.

이에 따라, 인가되는 어드레스 파형에 대해 어드레스 방전이 늦게 발생되는 지터 현상이 개선되고, 스캔 파형과 어드레스 파형 인가시 오방전이 억제되어, 어드레스 파형이 인가될 때, 어드레스 방전에 필요한 시간을 단축할 수 있다. 즉, 델타형 플라즈마 디스플레이 패널을 갖는 플라즈마 디스플레이 장치를 고속 구동할 수 있다. 특히, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 표시면의 대각선 길이 방향으로 50 인치 이상인 경우에 안정적인 고속 구동을 할 수 있는 효과가 있다.As a result, the jitter phenomenon in which the address discharge is generated late with respect to the applied address waveform is improved, and misdischarge is suppressed when the scan waveform and the address waveform are applied, so that the time required for the address discharge when the address waveform is applied can be shortened. . That is, the plasma display device having the delta type plasma display panel can be driven at high speed. In particular, the plasma display panel according to the exemplary embodiment of the present invention has an effect of enabling stable high-speed driving when the display panel has a diagonal length of 50 inches or more.

서스테인 기간에는 스캔 전극(Y)과 서스테인 전극(Z) 중 하나 이상에 교번적으로 서스테인 파형(Sus)이 인가된다. 어드레스 방전에 의해 선택된 픽셀은 픽셀 내의 벽전압과 서스테인 파형이 더해지면서 매 서스테인 파형이 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.In the sustain period, a sustain waveform Su is alternately applied to at least one of the scan electrode Y and the sustain electrode Z. In the pixel selected by the address discharge, as the wall voltage and the sustain waveform in the pixel are added, a sustain discharge, that is, a display discharge occurs between the scan electrode Y and the sustain electrode Z every time the sustain waveform is applied.

서스테인 방전이 완료된 후 소거 기간에서는, 파형의 폭이 좁고, 전압 레벨이 낮은 램프 파형(Ramp-ers)을 이루는 소거 파형이 서스테인 전극(Z)에 공급되어 전화면의 픽셀 내에 잔류하는 벽전하를 소거시킬 수 있다.In the erase period after the sustain discharge is completed, an erase waveform forming a ramp waveform with a narrow width and a low voltage level is supplied to the sustain electrode Z to erase the wall charge remaining in the pixel on the full screen. You can.

도 7은 본 발명의 일실시예에 따른 제1 파형 및 제2 파형의 전압 레벨을 설명하기 위한 도이다.7 is a diagram illustrating voltage levels of a first waveform and a second waveform according to an embodiment of the present invention.

도 7에 도시된 바와 같이, 본 발명의 일실시예에 따른 제1 파형의 전압 레벨은 제2 파형의 전압 레벨 보다는 낮다. 여기서, 제2 파형은 어드레스 기간 동안 인가되는 스캔 기준 파형의 정극성 전압 레벨과 전압차를 줄이기 위해 정극성의 전압 레벨을 갖는다. 바람직하게는 서스테인 기간 동안 인가되는 서스테인 파형의 서스테인 방전 전압 레벨과 같거나 낮도록 한다. 또한, 제1 파형은 셋다운 기간 동안 인가되는 셋다운 파형의 부극성 전압 레벨과 전압차를 줄이기 위해 상술한 정극성의 제2 파형 보다 전압 레벨이 낮아야 한다. 스캔 전극과 서스테인 전극 간에 적절한 소거 방전을 일으키며, 오방전을 방지하기 위해 제1 파형의 전압 레벨을 그라운드 레벨(GND)과 같거나 높도록 한다. 이로써, 별도의 전압 공급원을 추가하지 않고, 제1 파형을 공급할 수 있다.As shown in FIG. 7, the voltage level of the first waveform according to an embodiment of the present invention is lower than the voltage level of the second waveform. Here, the second waveform has a positive voltage level to reduce the voltage difference with the positive voltage level of the scan reference waveform applied during the address period. Preferably it is equal to or lower than the sustain discharge voltage level of the sustain waveform applied during the sustain period. In addition, the first waveform should have a lower voltage level than the above-described second waveform of the positive polarity in order to reduce the voltage difference with the negative voltage level of the setdown waveform applied during the setdown period. Appropriate erase discharge is generated between the scan electrode and the sustain electrode, and the voltage level of the first waveform is equal to or higher than the ground level GND to prevent mis-discharge. Thereby, a 1st waveform can be supplied without adding a separate voltage supply source.

한편, 본 발명의 일실시예에 따른 제1 파형은 전압 레벨을 일정하게 유지함으로써, 제1 파형에 의해 픽셀 내의 벽전하 상태가 급변하는 것을 억제함과 아울러, 서스테인 구동부에서 안정적으로 전압을 공급할 수 있다.On the other hand, the first waveform according to an embodiment of the present invention by maintaining a constant voltage level, it is possible to suppress the sudden change of the wall charge state in the pixel by the first waveform, and to stably supply the voltage in the sustain driver. have.

또한, 본 발명의 다른 실시예에로 제1 파형의 전압 레벨을 가변하도록 한다. 예컨대, 셋다운 파형의 전압 레벨이 급변하거나, 셋다운 파형의 최저 전압 레벨이 과도하게 높거나 낮을 경우, 이에 적응적으로 제1 파형의 전압 레벨을 가변함으로써, 안정적인 구동을 할 수 있고, 충분한 벽전하를 확보할 수 있다. In another embodiment of the present invention, the voltage level of the first waveform may be varied. For example, when the voltage level of the set-down waveform is suddenly changed or the lowest voltage level of the set-down waveform is excessively high or low, the voltage level of the first waveform is adaptively changed to thereby enable stable driving and provide sufficient wall charge. It can be secured.

이를 위해 본 발명의 일실시예에서는 제1 파형을 리셋 기간의 셋다운 기간 동안 지속적으로 서스테인 전극에 인가하도록 한다. 즉, 스캔 전극에 인가되는 셋다운 파형에 대응하여 소정의 전압 레벨을 갖도록 제1 파형을 지속적으로 인가하여 앞서 언급한 안정적인 구동을 하고, 안정적인 벽전하 상태를 유지한다.To this end, in an embodiment of the present invention, the first waveform is continuously applied to the sustain electrode during the setdown period of the reset period. That is, the first waveform is continuously applied to have a predetermined voltage level corresponding to the set-down waveform applied to the scan electrode to maintain the above-mentioned stable driving and maintain a stable wall charge state.

한편, 도 6에서는 제1 파형에 이은 제2 파형을 인가할 때, 전압이 급격히 상승하는 일례를 도시하였지만, 다른 실시예로 다음 도 8과 같이, 제1 파형에 이은 제2 파형을 전압이 점진적으로 상상하도록 한다.6 illustrates an example in which the voltage rapidly increases when the second waveform is applied to the first waveform. In another embodiment, as shown in FIG. 8, the voltage gradually increases in the second waveform following the first waveform. Imagine yourself.

도 8은 본 발명의 다른 실시예에 따른 제1 파형에서 상승하는 제2 파형을 설명하기 위한 도이다.8 is a diagram for describing a second waveform rising from the first waveform according to another exemplary embodiment of the present invention.

도 8에 도시된 바와 같이, 본 발명의 다른 실시예에서는 서스테인 전극(Z)으로제1 파형에 이은 제2 파형을 인가할 때, 제2 파형을 제1 파형에 연속하여 점진적으로 상승하도록 인가한다. 이처럼, 점진적으로 상승하는 상승 파형을 서스테인 전극(Z)에 인가하면, 종래에 스캔 전극(Y)에 인가되는 구동 파형에서 발생되는 노이즈를 저감시킬 수 있다. 즉, 전압이 점진적으로 상승하는 파형에 의해 순간 전압 변화율이 감소됨으로써, 플라즈마 디스플레이 패널의 전극 간의 정전용량(Capacitance)을 통한 커플링(Coupling)의 영향이 저감된다. 노이즈를 억제함에 따라 델타형 플라즈마 디스플레이 패널을 보다 안정적으로 고속 구동을 할 수 있다.As shown in FIG. 8, in another embodiment of the present invention, when the second waveform subsequent to the first waveform is applied to the sustain electrode Z, the second waveform is applied to gradually rise in succession to the first waveform. . As described above, when the rising waveform gradually rising is applied to the sustain electrode Z, noise generated in the driving waveform applied to the scan electrode Y can be reduced. That is, the rate of change of the instantaneous voltage is reduced by the waveform in which the voltage gradually rises, thereby reducing the influence of coupling through capacitance between the electrodes of the plasma display panel. By suppressing the noise, the delta type plasma display panel can be stably driven at high speed.

도 9는 도 8의 제1 파형에서 제2 파형으로의 상승 기울기를 설명하기 위한 도이다.FIG. 9 is a diagram for describing a rising slope from the first waveform to the second waveform of FIG. 8.

도 9에 도시된 바와 같이, 본 발명의 다른 실시예에서는 (a)와 같이 제1 파형으로부터 제2 파형으로 상승하는 기울기, 즉 제1 기울기를 (b)와 같이 어드레스 기간 이후의 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 서스테인 파형의 상승 기울기, 즉 제2 기울기와 같거나 작도록 하는 것이 바람직하다. As shown in FIG. 9, in another embodiment of the present invention, a slope rising from the first waveform to the second waveform as shown in (a), that is, the first slope is scanned in the sustain period after the address period as shown in (b). It is preferable that the rising slope of the sustain waveform applied to the electrode Y or the sustain electrode Z is equal to or smaller than the second slope.

서스테인 파형을 인가할 때, 서스테인 파형의 상승 기간에는 에너지 회수 및 공급부(미도시)에 구비되는 인덕터(L)와 커패시터(C)의 공진에 의해 공급되는 에너지를 이용하여 서스테인 파형을 상승시킴으로써, 구동 회로의 손상을 억제하고, 소비 전력을 저감시키며, 구동 파형에 발생되는 노이즈를 저감시킨다. When the sustain waveform is applied, the sustain waveform is raised by using the energy supplied by the resonance of the inductor L and the capacitor C included in the energy recovery and supply unit (not shown) in the rising period of the sustain waveform. It suppresses damage to a circuit, reduces power consumption, and reduces noise generated in driving waveforms.

본 발명의 다른 실시예에서는 이와 같은 L-C 공진에 의해 공급되는 에너지를 이용하여 제1 파형으로부터 제2 파형을 상승시킴으로써, 별도의 구동 회로를 구성하지 않고도, 구동 파형의 노이즈를 저감시킴과 아울러, 회로의 손상을 억제하도록 한다. 도시된 상승 파형의 기울기는 에너지 공급 시 그 스위칭 타이밍(timing)을 조절함으로써, 조절할 수 있다. 이에 따라, 상승 파형의 기울기를 서스테인 파형의 상승 기울기와 동일하게 하거나 그 보다 완만하게 함으로써, 보다 안정적으로 제1 파형에 이은 제2 파형을 인가한다.In another embodiment of the present invention, by raising the second waveform from the first waveform by using the energy supplied by the LC resonance, the noise of the driving waveform is reduced and the circuit is reduced without configuring a separate driving circuit. To prevent damage. The slope of the rising waveform shown can be adjusted by adjusting its switching timing upon energization. Accordingly, by making the slope of the rising waveform equal to or more gentle than the rising slope of the sustain waveform, the second waveform subsequent to the first waveform is more stably applied.

도 10은 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 장치의 구동 파형을 설명하기 위한 도이다.10 is a view for explaining a driving waveform of the plasma display device according to another embodiment of the present invention.

도 10에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 서스테인 구동부는 복수의 서브필드로 이루어지는 프레임에서 소정의 서브필드에 제1 파형을 인가하도록 조절한다. 바람직하게는 하나의 프레임 내에서 적어도 하나 이상의 서스테인 파형의 개수가 상대적으로 적은 서브필드, 즉 저계조 서브필드에 제1 파형을 인 가한다.As shown in FIG. 10, the sustain driver according to another embodiment of the present invention adjusts to apply a first waveform to a predetermined subfield in a frame including a plurality of subfields. Preferably, the first waveform is added to a subfield having a relatively small number of at least one sustain waveform in one frame, that is, a low gray subfield.

즉, 도10과 같이, 한 프레임의 복수의 서브필드 중에서 저계조 서브필드인 제1, 제2 및 제3 서브필드는 어드레스 기간에서의 어드레스 방전이 불안정하므로 제1, 제2 및 제3 서브필드의 셋다운 기간 동안 서스테인 전극(Z)에 제1 파형을 인가하고, 나머지 서브필드에서는 셋다운 기간 동안 서스테인 전극(Z)에 제2 파형을 인가한다. 이로써, 저계조 서브필드에서의 어드레스 방전을 안정시켜 전체 구동을 안정화시켜 오방전을 방지하고, 안정적인 구동을 할 수 있다.That is, as shown in FIG. 10, the first, second, and third subfields of the low gray level subfields among the plurality of subfields of one frame have unstable address discharge in the address period. The first waveform is applied to the sustain electrode Z during the set down period, and the second waveform is applied to the sustain electrode Z during the set down period. As a result, the address discharge in the low gradation subfield can be stabilized, thereby stabilizing the entire drive, preventing erroneous discharge, and enabling stable driving.

도 11은 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 장치의 구동 파형을 설명하기 위한 도이다.11 is a view for explaining a driving waveform of the plasma display device according to another embodiment of the present invention.

도 11에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 장치의 구동 파형은 리셋 기간 이전에 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에는 정극성 파형이 인가되고, 다른 전극에는 정극성 파형의 역극성 파형이 인가되는 프리 리셋(Pre-Reset) 기간을 포함한다.As shown in FIG. 11, the driving waveform of the plasma display device according to another embodiment of the present invention is a positive waveform is applied to one of the scan electrode and the sustain electrode before the reset period, and the positive waveform is applied to the other electrode. And a pre-reset period during which the reverse polarity waveform of the polarity waveform is applied.

예컨대, 도 11과 같이, 프리 리셋 기간에는 셋다운 기간에 인가되는 셋다운 파형의 최저 전압 레벨과 동일한 최저 전압 레벨로 점진적으로 하강하는 부극성 파형이 스캔 전극에 인가된다. 또한, 서스테인 방전 전압 레벨과 동일한 정극성 파형이 서스테인 전극에 인가된다. 즉, 프리 리셋 파형이 인가된다. 이때, 어드레스 전극에는 그라운드(GND) 레벨의 0 V가 인가된다. For example, as shown in FIG. 11, in the pre-reset period, a negative waveform gradually decreasing to the lowest voltage level equal to the lowest voltage level of the set-down waveform applied in the set-down period is applied to the scan electrode. In addition, a positive waveform equal to the sustain discharge voltage level is applied to the sustain electrode. In other words, a pre-reset waveform is applied. At this time, 0 V of the ground (GND) level is applied to the address electrode.

전체 픽셀들에서는 스캔 전극과 서스테인 전극 사이와, 서스테인 전극과 어드레스 전극 사이에 암방전이 일어나며, 벽전하가 형성된다. 매 프레임 마다 최초 서브필드의 리셋 기간 이전에 프리 리셋 파형이 인가됨에 따라, 전 픽셀들은 동일한 벽전하 분포를 가지며, 초기화된다.In all pixels, dark discharge occurs between the scan electrode and the sustain electrode, and between the sustain electrode and the address electrode, and wall charges are formed. As the pre-reset waveform is applied before the reset period of the first subfield every frame, all pixels have the same wall charge distribution and are initialized.

프리 리셋 기간을 통하여 안정된 벽전하 상태를 확보함으로써, 한 프레임 동안 각 서브필드의 셋업 파형의 최고 전압 레벨을 낮출 수 있다. 또한, 최고 전압 레벨을 낮아짐에 따라 셋업 기간이 줄어들어 충분한 구동 마진을 확보할 수 있어 고해상도를 갖는 델타형 플라즈마 디스플레이 패널을 구동할 수 있다.By ensuring a stable wall charge state through the pre-reset period, it is possible to lower the highest voltage level of the setup waveform of each subfield during one frame. In addition, as the highest voltage level is lowered, the setup period is reduced to secure sufficient driving margin, thereby driving a delta type plasma display panel having high resolution.

또한, 본 발명의 또 다른 실시예에서는 본 발명의 일실시예에서와 같이, 셋다운 기간과 어드레스 기간에는 서스테인 전극(Z)에 제1 파형을 리셋 기간의 셋다운 기간부터 스캔 전극(Y)으로 첫 번째 스캔 파형이 인가되기 이전까지의 기간에서 인가하고, 제1 파형 보다 전압 레벨이 높은 제2 파형을 제1 파형 인가 후에 인가한다.In another embodiment of the present invention, as in the embodiment of the present invention, the first waveform is first applied to the sustain electrode Z from the set-down period of the reset period to the scan electrode Y in the set-down period and the address period. In the period until the scan waveform is applied, a second waveform having a higher voltage level than the first waveform is applied after the first waveform is applied.

리셋 기간, 어드레스 기간 및 서스테인 기간에 대한 내용은 도 6 내지 도 10을 통해 충분히 설명하였으므로 생략하기로 한다.The details of the reset period, the address period, and the sustain period have been described fully with reference to FIGS. 6 to 10 and will be omitted.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all aspects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서와 같이 본 발명은 플라즈마 디스플레이 장치를 개선함으로써, 고해상도를 구현할 수 있는 효과가 있다.As described above, the present invention has the effect of realizing high resolution by improving the plasma display device.

또한, 본 발명은 플라즈마 디스플레이 장치를 개선함으로써, 고속 구동을 할 수 있는 효과가 있다.In addition, the present invention has the effect that can be driven at high speed by improving the plasma display device.

또한, 본 발명은 오방전을 방지하고, 안정적인 구동을 할 수 있는 효과가 있다.In addition, the present invention has the effect of preventing erroneous discharge, and stable driving.

또한, 본 발명은 어드레스 방전에 필요한 시간을 단축할 수 있는 효과가 있다.In addition, the present invention has the effect of reducing the time required for address discharge.

Claims (19)

스캔 전극 및 서스테인 전극과, 상기 스캔 전극을 교차하도록 형성된 어드레스 전극의 상기 교차 지점이 각각의 R, G, B 서브 픽셀을 이루고, 상기 R, G, B 서브 픽셀이 델타형으로 배치되는 플라즈마 디스플레이 패널 및A plasma display panel in which the intersection points of the scan electrode and the sustain electrode and the address electrode formed to intersect the scan electrode constitute R, G, and B subpixels, and the R, G, and B subpixels are arranged in a delta shape. And 상기 서스테인 전극에 제1 파형을 리셋 기간의 셋다운 기간부터 상기 스캔 전극으로 첫 번째 스캔 파형이 인가되기 이전까지의 기간에서 인가하고, 상기 제1 파형 보다 전압 레벨이 높은 제2 파형을 상기 제1 파형 인가 후에 인가하는 서스테인 구동부를 포함하고, The first waveform is applied to the sustain electrode in a period from the set-down period of the reset period until the first scan waveform is applied to the scan electrode, and the second waveform having a higher voltage level than the first waveform is applied to the first waveform. It includes a sustain drive unit for applying after the application, 상기 리셋 기간 이전에 상기 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에는 정극성 파형이 인가되고, 다른 전극에는 부극성 파형이 인가되는 프리 리셋 기간을 포함하는 것And a pre-reset period in which a positive waveform is applied to one of the scan electrodes and the sustain electrode and a negative waveform is applied to the other electrode before the reset period. 을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device characterized in that. 제1항에 있어서,The method of claim 1, 상기 플라즈마 디스플레이 패널은The plasma display panel 상기 서브 픽셀을 구획하는 격벽을 더 포함하며, 상기 격벽에 의해 구획된 서브 픽셀의 형상은 다각형을 이루는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a partition wall partitioning the sub pixel, wherein the shape of the sub pixel partitioned by the partition wall forms a polygon. 제2항에 있어서,The method of claim 2, 상기 격벽에 의해 구획되는 서브 픽셀은 폐쇄형 또는 개방형인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the subpixels partitioned by the partition wall are closed or open. 제1항에 있어서,The method of claim 1, 상기 플라즈마 디스플레이 패널은 표시면의 대각선 길이 방향으로 50 인치 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the plasma display panel is 50 inches or more in the diagonal length direction of the display surface. 제1항에 있어서,The method of claim 1, 상기 제1 파형의 전압 레벨은 그라운드(GND) 레벨인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage level of the first waveform is a ground level. 제1항에 있어서,The method of claim 1, 상기 제1 파형의 전압 레벨은 일정한 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage level of the first waveform is constant. 제1항에 있어서,The method of claim 1, 상기 제1 파형의 전압 레벨은 가변하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage level of the first waveform is variable. 제1항에 있어서,The method of claim 1, 상기 서스테인 구동부는 The sustain drive unit 상기 리셋 기간의 셋다운 기간 동안 지속적으로 상기 서스테인 전극에 상기 제1 파형을 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치. And applying the first waveform to the sustain electrode continuously during the set-down period of the reset period. 제1항에 있어서,The method of claim 1, 상기 제2 파형의 전압 레벨은 서스테인 방전 전압 레벨 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage level of the second waveform is equal to or less than the sustain discharge voltage level. 제1항에 있어서,The method of claim 1, 상기 제2 파형은 상기 제1 파형에 연속하여 점진적으로 상승하도록 인가되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the second waveform is applied to gradually rise in succession to the first waveform. 제10항에 있어서,The method of claim 10, 상기 제1 파형의 전압 레벨에서 상기 제2 파형의 전압 레벨로 상승하는 상승 파형의 기울기는 서스테인 기간에 인가되는 서스테인 파형의 상승 기울기와 같거나 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.And the slope of the rising waveform rising from the voltage level of the first waveform to the voltage level of the second waveform is equal to or less than the rising slope of the sustain waveform applied in the sustain period. 제1항에 있어서,The method of claim 1, 상기 서스테인 구동부는 The sustain drive unit 복수의 서브필드로 이루어지는 프레임에서 소정의 서브필드에 상기 제1 파형을 인가하도록 조절하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And applying the first waveform to a predetermined subfield in a frame composed of a plurality of subfields. 제12항에 있어서,The method of claim 12, 상기 소정의 서브필드는 저계조 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.And said predetermined subfield is a low gradation subfield. 제12항에 있어서,The method of claim 12, 상기 소정의 서브필드는 적어도 하나 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least one predetermined subfield. 삭제delete 제1항에 있어서,The method of claim 1, 상기 정극성 파형은 서스테인 방전 전압 레벨과 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.And said positive waveform is the same as the sustain discharge voltage level. 제1항에 있어서,The method of claim 1, 상기 부극성 파형은 상기 셋다운 기간에 인가되는 셋다운 파형의 최저 전압 레벨과 동일한 최저 전압 레벨을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치.And wherein the negative waveform has a lowest voltage level equal to a lowest voltage level of the set down waveform applied in the set down period. 제17항에 있어서,The method of claim 17, 상기 부극성 파형은 상기 최저 전압 레벨로 점진적으로 하강하는 파형을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치.And wherein the negative waveform has a waveform that gradually falls to the lowest voltage level. 삭제delete
KR1020050096762A 2005-10-13 2005-10-13 Plasma Display Apparatus KR100726985B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050096762A KR100726985B1 (en) 2005-10-13 2005-10-13 Plasma Display Apparatus
CNA2006101417099A CN1971688A (en) 2005-10-13 2006-09-27 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096762A KR100726985B1 (en) 2005-10-13 2005-10-13 Plasma Display Apparatus

Publications (2)

Publication Number Publication Date
KR20070041054A KR20070041054A (en) 2007-04-18
KR100726985B1 true KR100726985B1 (en) 2007-06-14

Family

ID=38112475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096762A KR100726985B1 (en) 2005-10-13 2005-10-13 Plasma Display Apparatus

Country Status (2)

Country Link
KR (1) KR100726985B1 (en)
CN (1) CN1971688A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010090944A (en) * 2000-04-08 2001-10-22 김영남 method of driving a plasma display panel having delta type elements and the driving device
KR20040085986A (en) * 2003-04-02 2004-10-08 엘지전자 주식회사 Plasma display panel and method and apparatus for driving the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010090944A (en) * 2000-04-08 2001-10-22 김영남 method of driving a plasma display panel having delta type elements and the driving device
KR20040085986A (en) * 2003-04-02 2004-10-08 엘지전자 주식회사 Plasma display panel and method and apparatus for driving the same

Also Published As

Publication number Publication date
KR20070041054A (en) 2007-04-18
CN1971688A (en) 2007-05-30

Similar Documents

Publication Publication Date Title
US7796096B2 (en) Plasma display apparatus
US8305299B2 (en) Plasma display device
KR100726985B1 (en) Plasma Display Apparatus
KR20050080233A (en) Panel driving method
KR100903647B1 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR100740100B1 (en) Driving method of plasma display panel and plasma display device
KR100536217B1 (en) Driving method of plasma display panel and gray display method of plasma display panel and plasma display device
KR100784522B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR20060086775A (en) Driving method for plasma display panel
KR20090106804A (en) Plasma display apparatus
JP2006251624A (en) Plasma display device
KR100774870B1 (en) Plasma Display Apparatus
KR100806311B1 (en) Plasma display panel device
US8098216B2 (en) Plasma display apparatus and driving method thereof
KR100560513B1 (en) Driving method of plasma display panel and plasma display device
KR100581945B1 (en) Driving method of plasma display panel
KR100793086B1 (en) Plasma Display Apparatus
KR100625539B1 (en) Driving Method for Plasma Display Panel
KR100719033B1 (en) Driving apparatus and method for plasma display panel
KR100747176B1 (en) Plasma Display Apparatus and Driving Method there of
KR100811549B1 (en) Plasma Display Apparatus
KR20090050309A (en) Plasma display apparatus
KR20070005266A (en) Plasma display apparatus and driving method thereof
KR20060010914A (en) Driving method of plasm display panel
KR20100059526A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee