KR100721357B1 - 반도체 장치 및 적층형 반도체 장치 - Google Patents

Abstract

한쪽의 주면에 복수의 전극이 배열 설치된 반도체 소자와, 절연 기판에 복수의 도전층이 배열 설치된 배선 기판을 구비하고, 상기 배선 기판은 상기 반도체 소자의 외연부를 따라 대략 ㄷ자 형상으로 배열 설치되며, 상기 배선 기판에서의 상기 도전층의 일단이 상기 반도체 소자의 전극에 접속되고, 또한 상기 도전층의 다른 쪽의 주면 측에서 상기 반도체 소자와는 다른 방향으로 도출되어 이루어지는 것을 특징으로 하는 반도체 장치를 사용하여 적층형 반도체 장치를 형성한다.

적층형 반도체 장치, 반도체 소자, 적층 부품, 인터포저, 배선 접속부, 배선 접촉부, 적층 접촉부, 접촉 전극

Description

반도체 장치 및 적층형 반도체 장치{SEMICONDUCTOR DEVICE AND STACKED SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치에 관한 것으로, 상세하게는 반도체 소자를 적층하여 이루어지는 적층형 반도체 장치에 관한 것이다.

최근, 반도체 장치의 고성능화에 따라, 복수의 반도체 소자를 적층한 적층형 반도체 장치가 보급되어 오고 있다. 이와 같은 적층형 반도체 장치에 있어서, 적층되는 반도체 소자 사이를 배선하는 배선 방법은 와이어 본딩 방식이 일반적이었다.

도 1에는 와이어 본딩 방식을 사용하여 배선된 적층형 반도체 장치(100)의 구성예를 나타낸다.

도 1을 참조하면, 인터포저(interposer)(111) 상에 절연체(103)를 통하여 반도체 소자(101)가 설치되며, 또한 상기 반도체 소자(101) 상에 절연체(104)를 통하여 반도체 소자(102)가 설치되어 있다. 또한, 반도체 소자(101)에는 도시하지 않은 능동 소자, 수동 소자 등이 배열 설치되어 있으며, 이들 소자에 접속된 배선 접속부(105)로부터 와이어(107)를 사용한 와이어 본딩 방법에 의해 상기 인터포저의 콘택트부(109)에 배선이 되어 있다.

마찬가지로, 반도체 소자(102)에는 도시하지 않은 능동 소자, 수동 소자 등이 배열 설치되어 있으며, 이들 소자에 접속된 배선 접속부(106)로부터 와이어(108)를 사용한 와이어 본딩 방법에 의해 상기 인터포저의 콘택트부(109)에 배선이 되어 있다. 또한, 상기 반도체 소자(101, 102) 및 와이어(107, 108) 등은 MOLD 수지(110)에 의해 상기 인터포저(111)에 고정되어 있다.

상기한 바와 같은 와이어 본딩 방법을 사용한 적층형 반도체 장치(100)의 경우, 와이어의 루프 형상의 차이, 또는 배선 접속부와 와이어의 접속부의 저항값의 편차 등 와이어 본딩의 가공 편차에 기인하는 문제가 염려된다.

또한, 와이어로 배선하기 위해서 반도체 소자 상의 배선 접속부가 노출되어 있을 필요가 있기 때문에, 반도체 소자를 적층하는 경우에, 항상 상단의 반도체 소자가 하단의 반도체 소자보다 작아야 한다고 하는 사이즈의 제한이 발생하여, 적층형 반도체 장치를 형성하는 경우의 설계의 자유도가 제한되어 버리는 문제가 있었다.

그래서, 본 발명에 있어서는 상기의 과제를 해결한, 신규하고 유용한 반도체 장치를 제공하는 것을 목적으로 하고 있다. 본 발명의 구체적인 과제는 종래의 반도체 소자의 배선인 와이어 본딩에 비교하여 배선의 정밀도가 좋고, 가공의 편차가 적은 배선 및 반도체 소자를 갖는 반도체 장치를 제공하는 것에 있다.

본 발명의 다른 과제는 반도체 소자를 적층할 때의 사이즈의 제한을 없게 하여, 적층형 반도체 장치의 설계 자유도를 높이는 것이다.

본 발명에서는 상기의 과제를, 한쪽의 주면(主面)에 복수의 전극이 배열 설치된 반도체 소자와, 절연 기판에 복수의 도전층이 배열 설치된 배선 기판을 구비하고, 상기 배선 기판은 상기 반도체 소자의 외연부(外緣部)를 따라 대략 ㄷ자 형상으로 배열 설치되며, 상기 배선 기판에서의 상기 도전층의 일단(一端)이 상기 반도체 소자의 전극에 접속되고, 또한 상기 도전층의 다른 단이 상기 반도체 소자의 다른 쪽의 주면 측에서 상기 반도체 소자와는 다른 방향으로 도출(導出)되어 이루어지는 것을 특징으로 하는 반도체 장치를 사용하여 해결한다.

본 발명에 의하면, 상기 반도체 소자의 외연부를 따르도록 상기 배선 기판의 상기 도전층을 사용한 배선이 형성되어 있기 때문에, 루프 형상으로 형성되는 종래의 와이어 배선에 비교하여, 배선부를 형성했을 때의 배선 길이를 최단으로 할 수 있으며, 또한 배선 길이의 편차를 최소한으로 억제하는 것이 가능해진다.

본 발명에 의하면, 절연 기판에 도전층을 배치하여 배선기판으로 하고, 상기 배선 기판을 상기 반도체 소자의 외연을 따르도록 배치함으로써, 상기 절연 기판 상에 다른 반도체 소자를 적층하는 것이 가능해진다. 그 때문에, 반도체 소자 상에 상기 반도체 소자와 동일한 사이즈, 또는 상기 반도체보다 큰 사이즈의 반도체 소자를 적층하는 것이 가능하게 되고, 적층형 반도체 소자를 형성할 때의 반도체 소자의 크기의 제한이 없어져, 적층형 반도체 장치의 설계 자유도가 높아진다.

도 1은 종래의 와이어 본딩식 배선을 사용한 적층형 반도체 장치의 구성을 나타내는 도면.

도 2는 본 발명에 따른 적층형 반도체 장치의 구성으로써, 반도체 소자의 사이즈가 동일한 경우의 구성예를 나타내는 도면.

도 3은 본 발명에 따른 적층형 반도체 장치의 구성으로써, 반도체 소자의 사이즈가 다른 경우의 구성예를 나타내는 도면.

도 4는 도 2에 나타낸 적층형 반도체 장치의 배선 방법을 나타내는 도면.

도 5는 도 4에 나타낸 배선 방법의 상세를 나타내는 도면.

도 6(a)는 반도체 소자의 개관을 나타내는 사시도이며, 도 6(b)는 도 6(a)에 나타낸 반도체 소자에 적층 부품을 설치한 개관을 나타내는 사시도.

도 7(a)는 본 발명에 따른 적층 부품을 나타낸 평면도(그 1)이며, 도 7(b)는 도 7(a)에 나타낸 적층 부품을 구부려 반도체 소자에 부착했을 때의 형상으로 한 사시도(그 1).

도 8(a)는 본 발명에 따른 적층 부품을 나타낸 평면도(그 2)이며, 도 8(b)는 도 8(a)에 나타낸 적층 부품을 구부려 반도체 소자에 부착했을 때의 형상으로 한 사시도(그 2).

도 9(a)는 본 발명에 따른 반도체 소자의 배선의 접속 방법을 나타내는 단면도(그 1)이며, 도 9(b)는 도 9(a)에 나타낸 반도체 소자의 배선의 접속 방법을 나타내는 사시도(그 1).

도 10(a)는 본 발명에 따른 반도체 소자의 배선의 접속 방법을 나타내는 단면도(그 2)이며, 도 10(b)는 도 10(a)에 나타낸 배선의 접속 방법을 나타내는 사시도(그 2).

도 11(a)는 본 발명에 따른 반도체 소자의 배선의 접속 방법을 나타내는 단면도(그 3)이며, 도 11(b)는 도 11(a)에 나타낸 배선의 접속 방법을 나타내는 사시도(그 3).

도 12(a)∼(c)는 본 발명에 따른 반도체 소자의 배선의 접속 방법의 공정을 나타내는 단면도(그 1).

도 13(a), 도 13(b)는 본 발명에 따른 반도체 소자의 배선의 접속 방법의 공정을 나타내는 단면도(그 2).

도 14(a)는 도 2에 나타낸 적층형 반도체 장치를 MOLD 수지에 의해 고정한 구성을 나타내는 도면이며, 도 14(b)는 도 3에 나타낸 적층형 반도체 장치를 MOLD 수지에 의해 고정한 구성을 나타내는 도면.

도 15(a)는 도 14(b)에 나타낸 적층형 반도체 장치를 사용한 수광(受光) 장치의 구성도(그 1)이며, 도 15(b)는 도 14(b)에 나타낸 적층형 반도체 장치를 사용한 수광 장치의 구성도(그 2).

도 16은 도 2에 나타낸 적층형 반도체 장치의 변경예.

도 2∼도 15의 도면에 의거하여, 본 발명의 실시형태에 대하여 설명한다.

도 2는 본 발명에 따른 적층형 반도체 장치(10)의 구성을 나타내는 단면도이다. 도 2를 참조하면, 상기 적층형 반도체 장치(10)의 개략은, 인터포저(11) 상에 반도체 소자(1∼3)가 배열 설치된 구성으로 되어 있다. 상기 반도체 소자(1∼3)는 상기 반도체 소자(1∼3) 각각의 하면으로부터 측면, 또한 상면의 외연을 따르도록 설치된 각각의 적층 부품(4∼6)에 의해 유지되어 있다.

상기 반도체 소자(1∼3)에는 각각 도시하지 않은, 예를 들면 능동형 소자, 수동형 소자 등의 소자가 형성되어 있으며, 그들 소자에 접속하는 배선 접속부(1a∼3a)가 설치되고, 또한 상기 배선 접속부(1a∼3a) 상에는 각각 배선 접촉부(1b∼3b)가 설치되어 있다. 상기 배선 접촉부(1b∼3b)는 상기 적층 부품(4∼6)에 설치된, 후술하는 배선부와 접속되어 있다.

상기한 배선부와, 상기 배선부에 접속하는 상기 적층 부품(4∼6)의 하부에 설치된 각각의 적층 접촉부(1c∼3c)에 의해 상기 적층형 반도체 장치(10)의 배선이 형성되어 있다. 형성된 배선은 적층 접촉부(1c)를 통하여 상기 인터포저의 콘택트부(9)에 접속되어 있다. 이와 같은 배선 구조의 상세에 대해서는 후술한다.

이와 같이, 종래의 와이어 본딩에 대체되는 배선부를 갖는 적층 부품을 사용함으로써, 적층형 반도체 장치를 형성하고 있기 때문에, 반도체 소자의 배선 접속부 상의 공간에 반도체 소자를 탑재 배치하는 것이 가능하게 되어, 도 2에 나타낸 바와 같이 동일 사이즈의 반도체 소자를 적층하여 적층형 반도체 장치를 형성하는 것이 가능해진다.

또한, 이와 같은 적층 부품을 사용하여 적층형 반도체 장치를 형성하는 경우에는 동일 사이즈의 반도체 소자뿐만 아니라, 도 3에 나타낸 바와 같이 다른 사이즈의 반도체 소자에 의해 적층형 반도체 장치를 형성하는 것이 가능하게 되어, 적층형 반도체 장치를 형성할 때의 반도체 소자의 사이즈의 제한이 없어진다.

도 3은 상기한 적층 부품을 사용하여 각각 다른 사이즈인 상기 반도체 소자 (1), 반도체 소자(2') 및 반도체 소자(3')에 의해 적층형 반도체 장치(20)를 형성한 구성의 단면도이다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

도 3을 참조하면, 상기 반도체 소자(1) 상에 상기 반도체 소자(1)보다 사이즈가 작은 반도체 소자(2')가, 또한 상기 반도체 소자(2')보다 크고 상기 반도체 소자(1)보다 작은 반도체 소자(3')가 상기 인터포저(11) 상에 적층되어 있다. 상기 반도체 소자(1, 2', 3')는 상기 반도체 소자(1, 2', 3')의 각각의 하면으로부터 측면, 또한 상면의 외연을 따르도록 설치된 각각의 적층 부품(4'∼6')에 의해 유지되어 있다.

상기 반도체 소자(1, 2', 3')의 한쪽의 주면(상면)에는 각각 도시하지 않은, 예를 들면 능동형 소자, 수동형 소자 등의 소자가 형성되어 있으며, 그들 소자에 접속하는 배선 접속부(1a, 2a', 3a')가 설치되고, 또한 상기 배선 접속부(1a, 2a', 3a') 상에는 각각 배선 접촉부(1b, 2b', 3b')가 설치되어 있다. 상기 배선 접촉부(1b, 2b', 3b')는 상기 적층 부품(4'∼6')에 설치된, 후술하는 배선부와 접속되어 있다.

상기한 배선 부품과, 상기 배선부에 접속하는 상기 적층 부품(4'∼6')의 하부에 설치된 각각의 적층 접촉부(1c∼3c)에 의해 상기 적층형 반도체 장치(10)의 배선이 형성되어 있다. 형성된 배선은 적층 접촉부(1c)를 통하여 상기 인터포저의 콘택트부(9)에 접속되어 있다.

본 도면에 나타낸 바와 같이, 상기한 적층 부품을 사용함으로써, 반도체 소 자 상에 상기 반도체 소자보다 큰 반도체 소자를 적층하는 적층형 반도체 장치를 형성하는 것이 가능해진다. 즉, 적층형 반도체 장치를 형성할 때의 반도체 소자의 사이즈의 제한이 없어지기 때문에, 적층형 반도체 장치를 설계할 때의 자유도가 향상하는 효과를 나타낸다.

다음으로, 상기한 적층 부품에 따른 배선 방법의 상세에 관하여, 이하 도 4에 의거하여 설명한다. 도 4는 도 2에 나타낸 적층형 반도체 장치의 일부를 확대한 도면이다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 일부 설명을 생략한다.

도 4를 참조하면, 먼저 상기 적층 부품(4)의 경우를 예로 들어 보면, 상기 적층 부품(4)의 개략은 절연체로 이루어지는 박판(薄板)을 대략 ㄷ자 형상으로 구부려서 상기 반도체 소자(1)의 하면으로부터 측면, 상면의 외연을 따르도록 형성된 배선 기판(4a), 및 상기 배선 기판(4a)의 상기 반도체 소자(1)에 내접하는 측의 면에 형성된 배선부(4b), 또한 상기 배선부(4b)의 내측에 형성된 절연체로 이루어지는 보호층(4c)으로 이루어진다.

또한, 상기 배선부(4b)는 상기 반도체 소자(1)의 상면측(상기 배선 접속부가 설치된 측)의 상기 배선 기판(4a)의 관통 구멍을 통하여 상기 배선 기판(4a)의 외측에 도출되며, 상기 배선부(4b) 상에 접촉 전극(4g)이 형성되어 있다. 마찬가지로, 상기 배선부(4b)는 상기 반도체 소자(1)의 하면측(상기 상면측에 대향하는 측)에서 상기 배선 기판(4a)의 관통 구멍을 통하여 상기 배선 기판(4a)의 외측에 도출되며, 상기 배선부(4b)에 접촉 전극(4f)이 형성되어 있다.

상기 접촉 전극(4g)은 상기 적층 부품(5)에 배치된 배선부(5b)에 접촉하는 접촉 전극(5f)과 접속되어 있으며, 상기 접촉 전극(4f)은 상기 인터포저(11)에 형성된 배선부(도시 생략)를 통하여 그 하면에 설치된 콘택트부(9)에 전기적으로 접속되어 있다. 또한, 상기 배선부(4b)와 상기 배선 접촉부(1b)는 접촉 전극(4h)을 통하여 접속되어 있다.

상기 적층 부품(5)에 배치된 배선부(5b)는 상기 배선부(4b)의 경우와 마찬가지로, 배선 기판(5a)과 보호층(5c) 사이에 끼워진 구조로 되어 있으며, 상기 반도체 소자(2)의 하면, 외연 및 상면을 따르도록 형성되어 있다.

또한, 상기 배선부(5b)는 상기 반도체 소자(2)의 상면측(배선 접속부가 형성되어 있는 측)의 상기 배선 기판(5a)의 관통 구멍으로부터 도출되며, 상기 배선부(5b) 상에 접촉 전극(5g)이 형성되어 있다. 또한, 상기 배선부(5b)와 상기 배선 접촉부(2b)는 접촉 전극(5h)을 통하여 접속되어 있다.

다음으로, 상기 적층 부품(6)에 대하여 보면, 상기 적층 부품(6)에 배치된 배선부(6b)는 상기 배선부(4b, 5b)의 경우와 마찬가지로, 배선 기판(6a)과 보호층(6c) 사이에 끼워진 구조로 되어 있으며, 상기 반도체 소자(3)의 하면, 외연 및 상면을 따르도록 형성되어 있다.

또한, 상기 배선부(6b)는 상기 반도체 소자(3)의 하면측의 상기 배선 기판(6a)의 관통 구멍으로부터 도출되며, 상기 배선부(6b)에 접촉 전극(6f)이 형성되어 있다. 상기 배선부(6b)는 상기 접촉 전극(6f, 5g)을 통하여 상기 배선부(5b)와 접속되어 있다. 또한, 상기 배선부(6b)와 상기 배선 접촉부(3b)는 접촉 전극(6h)을 통하여 접속되어 있다.

이와 같이, 반도체 소자(1∼3)의 각각의 배선 접속부(1a∼3a) 및 상기 인터포저(11)의 상기 콘택트부(9)가 상기 적층 부품(4∼6)에 의해 전기적으로 접속되어 있다. 또한, 상기 적층 부품(4∼6)은 각각 상기 반도체 소자(1∼3)를 유지하는 역할도 수행하고 있다. 또한, 이와 같은 적층 부품을 채용한 구조의 상세에 대하여, 적층 부품(5)을 예로 들어, 이하 도 5를 사용하여 상세하게 설명한다.

도 5는 상기 적층 부품(5) 및 상기 반도체 소자(2)의 다른 확대도이다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 일부 설명을 생략한다.

이러한 구성에 있어서, 상기 반도체 소자(2)는 예를 들면 25㎛ 이상의 두께를 갖고, 도시하지 않은 능동 소자, 수동 소자가 배열 설치되며, 이들 소자에 전기적으로 접속된, 예를 들면 Al로 이루어지는 상기 배선 접속부(2a)를 배치하는 Si 반도체 칩이다. 또한, 상기 배선 접속부(2a) 상에는 배선 접촉부(2b)가 형성되어 있다.

상기한 바와 같이, 상기 배선 기판(5a)은 상기 반도체 소자(2)의 하면으로부터 측면, 또한 상면의 외연을 따르도록 배열 설치되며, 절연체의 박막, 예를 들면 두께 20∼75㎛ 정도의 폴리이미드로 이루어진다.

상기 배선 기판(5a)의 내측에 형성된 상기 배선부(5b)는 두께 2∼10㎛의 동(Cu)으로 이루어진다.

또한, 상기 배선부(5b)를 덮도록 형성되는 보호층(5c)은 택크(tack)성을 갖 는 절연체로 이루어지는 박막, 예를 들면 두께 5㎛의 폴리이미드 막으로부터 형성된다. 상기 보호층(5c)에는 점착성(粘着性)을 가진, 예를 들면 폴리이미드의 양면 테이프를 사용하면, 상기 양면 테이프의 점착력에 의해 상기 배선부(5b)와 상기 배선 기판(5a)을 상기 반도체 소자(2)에 고정할 수 있다. 이 때문에, 특히 MOLD 수지 등의 고정용 응고제를 사용할 필요가 없어진다.

또한, 상기 배선부(5b)는 상기 반도체 소자(2)의 하면측에서 상기 배선 기판(5a)에 형성된 관통 구멍(5d)을 통하여 상기 배선 기판(5a)의 외측에 도출되며, 또한 Ni(2㎛)/Au(0.5㎛) 도금층 상에 땜납 도금층(10㎛)이 형성되어 배선 전극(5f)이 형성되어 있다.

마찬가지로 하여, 상기 배선부(5b)는 상기 반도체 소자(1)의 상면측에서 상기 배선 기판(5a)에 형성된 관통 구멍(5e)을 통하여 상기 배선 기판(5a)의 외측에 도출되며, 또한 Ni(2㎛)/Au(0.5㎛) 도금층 상에 땜납 도금층(10㎛)이 형성되어 배선 전극(5g)이 형성되어 있다.

또한, 상기 배선부(5b)와 상기 배선 접촉부(2b)는 상기 배선부(5b)의 표면 상에 형성된 상기 접촉 전극(5h)에 의해 전기적으로 접속된다. 상기 접촉 전극(5h)은 Au의 스터드 범프(stud bump), 또는 Ni(2㎛)/Au(0.5㎛) 도금층 상에 땜납 도금층(1O㎛)이 형성된 구성으로 되어 있다.

본 발명에 따른 적층 부품을 사용한 적층형 반도체 장치에서는 반도체 소자의 외연을 따른 배선 형상이 되기 때문에, 종래의 와이어 본딩식에 비교하여 와이어 본딩의 배선 스페이스가 필요 없게 되므로, 보다 소형화하는 것이 가능하게 된 다.

또한, 반도체 소자의 상면 또는 하면에 다른 반도체 소자를 배열 설치하여 적층 구조로 하는 것이 용이하다. 즉, 상기한 바와 같이, 예를 들면 반도체 소자 상에 상기 반도체 소자와 같은 사이즈, 또는 보다 큰 다른 반도체 소자를 탑재 배치하는 적층 구조가 가능하게 되고, 적층하는 반도체 소자의 사이즈의 제한이 없어지게 되어 적층형 반도체 장치의 설계의 자유도가 넓어진다.

또한, 상기 적층 부품(5)에서는 상기 배선부(5b)가 상기 반도체 소자(2)와 접하는 면이 절연물로 이루어지는 상기 보호층(5c)으로 덮여지는 구조로 되어 있다. 이 때문에, 상기 적층 부품(5)을 사용하는 경우에, 상기 반도체 소자(2)의 상기 배선부(5b)와 대향하는 면에 절연막을 형성할 필요가 없다.

또한, 본 발명에 따른 적층형 반도체 장치를 복수 사용하여 실장하는 경우에는, 상기 배선 기판(5a)에 의해 상기 배선부(5b)가 덮여지는 구조로 되어 있기 때문에, 상기 배선부(5b)가 인접하는 다른 적층형 반도체 장치의 배선부와 접촉하여 전기적으로 단락(短絡)하는 문제가 없다. 그 때문에, 본 발명에 따른 적층형 반도체 장치의 설치를 좁은 피치로 행하는 것이 가능해진다.

또한, 상기 적층 부품(5)을 사용하여, 상기 배선부(5b)를 사용한 배선을 행하는 경우, 종래의 와이어 방식에 비하여 배선 길이의 편차가 적고, 배선 길이의 길이가 동일하여 매우 높은 정밀도의 배선이 가능해진다. 이것은 향후 고성능화가 진행되는 SiP(시스템·인·패키징)를 고려한 경우, 예를 들면 전기 특성, 고속화 등의 면에서 유리하게 된다.

다음으로, 상기한 적층 부품을 반도체 소자에 장착하는 방법에 관하여 도 6(a)∼(b)를 사용하여 설명한다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 번호를 붙이고 설명을 생략한다.

도 6(a)는 상기 반도체 장치(2)의 사시도이다. 상기 반도체 소자에는 상기한 바와 같이, 도시하지 않은, 예를 들면 능동형 소자, 수동형 소자 등의 소자가 형성되어 있으며, 그들 소자에 접속하는 배선 접속부(2a)가 설치되고, 또한 상기 배선 접속부(2a) 상에는 각각 배선 접촉부(2b)가 설치되어 있다.

도 6(b)는 상기 반도체 소자(2)에 상기 적층 부품(5)을 장착한 사시도이다. 상기 반도체 소자(1)에 상기 적층 부품(5)을 4개 장착한 사시도를 나타내고 있다. 상기 적층 부품(5)을 상기 반도체 소자(2)에 장착할 때에는, 상기 적층 부품(5)의 상기 접촉 전극(5h)(본 도면에서는 도시 생략, 도 5에 나타냄)을 상기 배선 접촉부(2b)에 접촉시킬 필요가 있다. 정확한 위치 맞춤을 필요로 하기 때문에, 상기 적층 부품(5)에 얼라인먼트 마크(alignment mark)(5i)를 배열 설치한다.

또한, 이와 같이 반도체 소자에 적층 부품을 장착하고, 적층하기 전에 상기 반도체 소자(2) 및 적층 부품(5)을 조합시킨 도 6(b)의 상태에서, 개별 성능 시험을 행하는 것도 가능하다.

다음으로, 상기한 적층 부품의 제조 방법에 관하여 이하 도 7(a)∼(b)에 의거하여 설명한다.

도 7(a)는 도 7(b)에 나타낸 바와 같이, 대략 ㄷ자 형상으로 구부러진 상기 적층 부품(5)을 평면 상으로 전개한 도면이다. 상기 적층 부품(5)은 이하의 요령 으로 제조된다.

먼저, 폴리이미드로 이루어지는 상기 배선 기판(5a)의 표면에 상기 반도체 소자(2)의 두께에 대응하고, 또한 상기 배선 접촉부(2b)의 위치에 대응한, 예를 들면 Cu로 이루어지는 상기 배선부(5b)를 형성한다.

또한, 상기 배선부(5b)의 일부를 덮도록, 예를 들면 폴리이미드로 이루어지는 상기 보호층(5c)을 형성하여, 상기 적층 부품(5)를 형성한다.

상기 배선 기판(5a) 및 상기 보호층(5c)에 폴리이미드를 사용하고 있는 것은 적층형 반도체를 형성하는 공정에 있어서, 예를 들면 MOLD 공정(175℃), 땜납 리플로우 공정(240℃), 기판 실장시의 열공정(260℃) 등 고온에 노출되는 공정이 있어, 내열성이 요구되기 때문이다. 내열성을 갖는 절연체이면, 다른 재료를 사용하는 것도 가능하다.

도 7(b)는 상기 적층 부품(5)을 대략 ㄷ자 형상으로 구부려서, 상기 반도체 소자(2)에 부착하는 상태로 한 사시도이다.

또한, 상기 적층 부품(5)은 상기 반도체 소자(2)와, 상기 반도체 소자(2)와 같은 크기의 반도체 소자를 적층하는 경우에 사용하는 적층 부품이지만, 다른 크기의 반도체 소자를 적층하는 경우의 적층 부품의 제조 방법의 예를 이하 도 8(a)∼(b)에 나타낸다.

도 8(a)는 도 3에 나타낸 다른 크기의 반도체 소자를 적층하는, 대략 ㄷ자 형상으로 구부러진 상기 적층 부품(4')을 평면에 전개한 평면도이다.

도 8(a)를 참조하면, 폴리이미드로 이루어지는 배선 기판(4a')은 다른 크기 의 반도체 소자를 적층하기 위해서, 도시한 바와 같이 사다리꼴과 직사각형을 조합시킨 형상으로 되어 있다. 그래서, 상기 배선 기판(4a') 상에 상기 적층 부품(4')에 의해 유지되는 반도체 소자, 또한 상기 반도체 소자에 적층하는 다른 반도체 소자의 배선 접촉부에 대응한, 예를 들면 Cu로 이루어지는 배선부(4b')를 형성한다.

또한, 상기 배선부(4b')의 일부를 덮도록, 예를 들면 폴리이미드로 이루어지는 상기 보호층(4c')을 형성하여 상기 적층 부품(5)을 형성한다.

도 8(b)는 상기 적층 부품(4')을 대략 ㄷ자 형상으로 구부려서 상기 반도체 소자(1)에 부착하는 상태로 한 사시도이다. 도 3에 나타낸 바와 같이, 상기 적층 부품(4')에 의해 상기 반도체 소자(1)가 유지되며, 또한 상기 적층 부품(4') 상에 상기 반도체 소자(1)보다 작은 상기 반도체 소자(2')가 적층된다.

다음으로, 적층 부품의 반도체 소자에의 설치 방법에 관하여 이하 도 9(a), (b)∼도 13(a), (b)에서 설명한다.

도 9(a)∼(b)는 상기 적층 부품(5)을 상기 반도체 소자(1)에 설치하는 설치 방법을 나타낸 도면이며, 도 9(a)는 그 단면도를, 도 9(b)는 그 사시도를 나타낸다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

도 9(a)를 참조하면, 상기 반도체 소자(2)는 대략 ㄷ자 형상으로 구부러진 상기 적층 부품(5)의 ㄷ자 형상 공간에 수용되어 있다. 상기 적층 부품(5)은 온도 제어 부착 블록(201) 상에 탑재 배치되어 있다. 여기서, 상기 온도 제어 부착 블록에 의해 상기 적층 부품(5) 및 상기 반도체 소자(2)의 온도 제어를 행하면서, 접 속 지그(200)에 의해 상기 배선 접촉부(2b)와 상기 적층 부품(5)의 상기 접촉 전극(5h)(본 도면에서는 도시 생략, 도 5에 나타냄)을 전기적으로 접속한다. 상기 접속은 상기 접촉 전극(5h)의 구성 재료의 일부인 땜납의 리플로우 처리에 의해 행하여진다. 그 때, 접속은 상기 배선 접촉부(2b) 및 상기 접촉 전극(5h)의 수에 따라 일점(一點)씩 행하여진다.

도 9(b)는 도 9(a)에 나타낸 설치 방법의 사시도이며, 도시한 바와 같이 접속 툴(200)에 의해 상기 배선 접촉부(2b) 및 상기 접촉 전극(5h)은 일점씩 접속된다. 또한, 도 9(a)∼(b)에 나타낸 설치 방법은, 다음에 나타내는 도 10(a)∼(b)와 같이 변경하는 것이 가능하다.

도 10(a)∼(b)는 도 9(a)∼(b)에 나타낸 상기 적층 부품(5)을 상기 반도체 소자(1)에 설치하는 설치 방법의 변경예이며, 도 10(a)는 그 단면도를, 도 10(b)는 그 사시도를 나타낸다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

도 10(a)를 참조하면, 본 도면에서는 도 9(a)에서 사용되고 있던 상기 접속 툴(200)이 접속 툴(300)로 변경되어 있다. 이것은 접속 툴의 형상을 변경하여 복수의 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)의 접속을 동시에 행하기 위해서이다.

도 10(b)를 참조하면, 복수의 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)의 접속 개소(箇所)를 상기 접속 툴(300)에 의해 동시에 행한다. 이 때문에, 상기한 도 9(a)∼(b)의 경우에 비하여, 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)의 접 속 작업의 효율이 향상한다.

또한, 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)의 접속 작업의 효율을 더 높이기 위해서, 접속 방법을 이하 도 11(a)∼(b)로 변경하여도 좋다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

도 11(a)를 참조하면, 본 도면에서는 접속 툴(400)이 사용되고 있지만, 상기 접속 툴(400)은 상기 접속 툴(300)보다 더 큰 접속 툴이다. 본 도면에 나타내는 배선의 접속 방법에서는 상기 접속 툴(400)을 사용하여, 접속되는 상기 배선 접촉부(2b)와 상기 접촉 전극(5h) 모두를 동시에 접속한다.

도 11(b)는 도 11(a)에 나타낸 접속 방법의 사시도이지만, 복수의 상기 적층 부품(5) 및 각각의 적층 부품(5)의 상기 배선 접촉부(2b)와 상기 접촉 전극(5h) 모두를 동시에 접속한다. 이 때문에, 도 10(a)∼(b)에 나타낸 경우에 비하여 작업 효율을 더 향상시키는 것이 가능하다.

또한, 다음에 상기 반도체 소자(2)에 상기 적층 부품(5)을 부착하고, 또한 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)을 접속하여 상기 적층 부품(5)을 상기 반도체 소자(2)에 설치하는 공정의 예로서, 다음에 도 l2(a)∼(c)를 사용하여 순서대로 설명한다.

도 12(a)∼(c)는 상기 적층 부품(5)을 상기 반도체 소자(2)에 설치하는 설치 공정을 순서대로 나타낸 것이다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

먼저, 도 12(a)를 참조하면, 평면 형상으로 되어 있는 상기 적층 부품(5)의 상기 접촉 전극(5h)(본 도면에서는 도시 생략, 도 5에 나타냄)의 상기 배선 접촉부(2b)에의 접속 작업을 최초로 행한다.

그 후, 도 12(b)에 나타낸 바와 같이, 상기 적층 부품(5)의 굽힘 가공을 행하여, 우선 상기 반도체 소자(2)의 상면으로부터 측면을 따르도록 상기 적층 부품(5)의 굽힘 가공을 행한다.

다음으로, 도 12(c)에 나타낸 바와 같이, 상기 반도체 소자(2)의 하면을 따르도록 상기 적층 부품(5)를 구부려서 상기 적층 부품(5)의 상기 반도체 소자(2)에의 설치를 완성한다. 또한, 도 12(a)∼(c)에 나타낸 공정은, 다음에 도 13(a)∼(b)와 같이 변경하는 것도 가능하다.

도 13(a)∼(b)는 상기 적층 부품(5)를 상기 반도체 소자(1)에 설치하는 공정을 순서대로 나타낸 것이다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

먼저, 도 l3(a)를 참조하면, 미리 본 도면에 나타내는 형상으로 구부려진 상기 적층 부품(5)을 상기 반도체 소자(2)에 상기 반도체 소자(2)의 하면 및 측면의 외연을 따르도록 탑재 배치한다.

그 후, 도 13(b)에 나타낸 바와 같이, 상기 적층 부품(5)을 구부린다. 그 다음에, 도 9(a)∼(b)의 설명에서 상기한 바와 같이, 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)을 접속한다. 또한, 이 때의 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)의 접속 방법은 도 10(a)∼(b)에 나타낸 방법으로도 좋고, 또한 도 11(a)∼(b)에 나타낸 방법을 가지고 행하는 것도 가능하다.

이와 같이, 상기 배선 접촉부(2b)와 상기 접촉 전극(5h)을 접속하고, 상기 적층 부품(5)을 구부려, 상기 적층 부품(5)을 상기 반도체 소자(2)에 설치하는 순서는 임의로 변경하여 행할 수 있으며, 순서를 변경하여 행하여도 동일하게 설치하는 것이 가능하다.

다음으로, 적층 부품을 사용하여 형성한 적층형 반도체 장치의 실시형태의 예에 대하여 도 14(a), (b)∼도 15(a), (b)를 사용하여 설명한다.

도 14(a)∼(b)는 본 발명에 따른 적층 부품을 사용하여 형성한 적층형 반도체 장치의 예이다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

먼저, 도 14(a)를 참조하면, 본 도면에 나타내는 적층형 반도체 장치(10A)는 도 2에 나타낸 상기 적층형 반도체 장치(10)의 변경예이다.

본 실시형태에서는 상기 반도체 소자(1∼3) 및 상기 적층 부품(4∼6)이 상기 인터포저(11)에 MOLD 수지(500)에 의해 고정되어 있다. 도 2에 나타내는 적층형 반도체 장치(10)의 경우, 상기 적층 부품(4∼6)에 의해 상기 반도체 소자(l∼3)가 상기 인터포저(11)에 고정되기 때문에, 종래의 적층형 반도체 장치에서 필요했던 MOLD 수지가 필요없게 되는 효과가 있다. 그러나, 본 도면 14(a)에 나타낸 바와 같이, 상기 MOLD 수지(500)에 의해 상기 반도체 소자(1∼3) 및 적층 부품(4∼6)을 고정한 경우, 고정된 것에 따른 안정성이 증가하여, 상기 적층형 반도체 소자(10A)에 충격이 가해졌을 때에, 반도체 소자의 박리 등의 문제가 발생할 가능성이 더욱 적어져, 신뢰성이 더 향상되는 효과가 있다.

또한, 도 14(b)는 도 3에 나타낸 적층형 반도체 장치(20)의 변경예이다.

본 실시형태에서는 상기 반도체 소자(1, 2', 3') 및 상기 적층 부품(4', 5', 6')이 상기 인터포저(11)에 MOLD 수지(500)에 의해 고정되어 있다. 이 경우도 마찬가지로, 상기 MOLD 수지(500)에 의해 상기 반도체 소자(1, 2', 3') 및 적층 부품(4', 5', 6')을 고정한 경우, 고정된 것에 따른 안정성이 증가하여, 상기 적층형 반도체 소자(20A)에 충격이 가해졌을 때에, 반도체 소자의 박리 등의 문제가 발생할 가능성이 더욱 적어져, 신뢰성이 더 향상되는 효과가 있다.

또한, 본 도면 14(b)에 나타낸 적층형 반도체 장치(20A)에 수광부를 구비하는 반도체 소자를 적재한 실시예를 이하 도 15(a)∼(b)에 나타낸다.

도 15(a)는 상기 적층형 반도체 장치(20A)의 상기 반도체 소자(3)에 수광부(600)를 적재한 예인, 적층형 반도체 장치(20B)의 단면도이다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

상기 적층형 반도체 장치(20B)에서는 상기 MOLD 수지(500)의 상부에 개구부(501)를 설치하여, 상기 반도체 소자(3') 상에 수광부(600)를 탑재하고 있다. 상기 수광부(600)에는 예를 들면 지문 센서, 수광 소자 등을 사용하는 것이 가능하다.

또한, 상기 반도체 소자(1, 2)에는 구동 회로, 출력 회로, 연산 회로 등을 탑재한다. 이와 같은 본 발명에 따른 적층형 반도체 장치에서는 종래의 제품에 비교하여 와이어 본딩의 스페이스가 필요없기 때문에, 전체의 패키지를 소형화할 수 있다. 또한, 반도체 소자의 배선 접속부 상의 공간에 다른 반도체 소자를 적층하 는 것이 가능하게 되어, 상기 반도체 소자와 같은 크기, 또는 더 큰 반도체 소자를 적층하는 것이 가능하다. 즉, 적층형 반도체 장치에 있어서, 적층되는 반도체 소자의 크기의 제한이 없기 때문에, 설계의 자유도가 크다고 하는 장점이 있다. 또한, 배선 부분이 절연체로 덮이는 구조로 되어 있기 때문에, 적층형 반도체 장치를 복수 실장하는 경우에, 인접하는 반도체 장치에서 배선이 접촉하는 문제가 발생하지 않기 때문에 고밀도 실장이 가능해진다.

또한, 도 15(b)에는 도 15(a)에 나타낸 적층형 반도체 장치(2B)의 변경예인 적층형 반도체 장치(20C)의 단면도를 나타낸다.

본 도면에 나타낸 상기 적층형 반도체 장치(20C)의 경우, MOLD 수지(500A)에 광을 투과하는 재질을 사용하고 있다. 그 때문에, MOLD 수지에 개구부를 설치할 필요가 없다. 상기 적층형 반도체 장치(20C)에서도 종래의 제품에 비교하여 전체의 패키지를 소형화하는 것이 가능하다. 또한, 이 경우도 종래의 제품에 비교하여 전체의 패키지를 소형화할 수 있고, 또한 적층형 반도체 장치에서 적층되는 반도체 소자의 크기의 제한이 없기 때문에, 설계의 자유도가 크다고 하는 장점이 있다. 또한, 배선 부분이 절연체로 덮이는 구조로 되어 있기 때문에, 적층형 반도체 장치를 복수 실장하는 경우에, 인접하는 반도체 장치에서 배선이 접촉하는 문제가 발생하지 않기 때문에, 고밀도 실장이 가능해진다.

이상, 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 상기의 특정 실시예에 한정되는 것은 아니며, 특허청구범위에 기재한 요지 내에서 여러가지 변형·변경이 가능하다.

예를 들면, 도 16은 도 2에 나타낸 상기 적층형 반도체 장치(10)에 있어서, 상기 반도체 소자(2, 3)를 사용하지 않고 상기 반도체 소자(1) 및 적층 부품(4)만을 사용하며, 또한 상기 반도체 소자(1) 상에 상기 수광부(600)를 구비한 반도체 장치(10B)의 예를 나타낸다. 다만, 도면 중 앞에서 설명한 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.

상기 반도체 장치(10B)의 경우, 적층하지 않고 반도체 소자를 단층으로 사용하고 있다. 이 경우, 종래와 같은 플립 칩(flip-chip) 접합에서는 곤란하였던 수광부(600)를 지문 센서로서 사용하는 것이 가능해진다. 이 경우, 손가락으로 압력이 가해지면, 상기 배선 기판(4a)이 완충재가 되어 응력을 흡수하는 효과가 있다.

또한, 이 외에도 본 발명의 반도체 장치는 필요에 따라 변형·변경하는 것이 가능하며, 실시형태에서 상기한 내용에 한정되는 것은 아니다.

Claims (11)

1. 한쪽의 주면(主面)에 복수의 전극이 배열 설치된 반도체 소자와, 절연 기판에 복수의 도전층이 배열 설치된 배선 기판을 구비하고,

   상기 배선 기판은 절연 기판, 상기 절연 기판의 내측 표면에 형성된 복수의 도전층 및 상기 복수의 도전층을 덮는 보호 절연층으로 이루어지며,

   상기 배선 기판은 상기 반도체 소자의 외연부(外緣部)를 따라 상기 보호 절연층을 내측으로 하여 대략 ㄷ자 형상으로 배열 설치되며, 상기 반도체 소자의 측면에 접하고, 또한 상기 반도체 소자의 한쪽 주면 및 상기 반도체 소자의 다른쪽 주면의 일부를 선택적으로 덮고,

   상기 배선 기판의 상기 절연 기판의 내측 표면에서의 상기 복수의 도전층의 일단(一端)이 상기 반도체 소자의 한쪽의 주면에서 상기 전극에 접속되며, 또한 상기 복수의 도전층의 다른 단이 상기 반도체 소자의 다른 쪽의 주면 측에서 상기 절연 기판을 관통하여 상기 반도체 소자와는 다른 방향으로 도출(導出)되어 이루어지는 것을 특징으로 하는 반도체 장치.
2. 삭제
3. 제 1 항에 있어서,

   상기 도전층은 상기 반도체 소자를 실장하는 실장판의 콘택트부에 전기적으로 접속되는 것을 특징으로 하는 반도체 장치.
4. 제 1 항에 있어서,

   상기 도전층은 다른 반도체 소자에 배열 설치된 전극에 전기적으로 접속되는 것을 특징으로 하는 반도체 장치.
5. 삭제
6. 제 1 항에 있어서,

   상기 도전층은 금속 재료로 이루어지는 것을 특징으로 하는 반도체 장치.
7. 제 1 항에 있어서,

   상기 절연 기판은 폴리이미드로 이루어지는 것을 특징으로 하는 반도체 장치.
8. 제 1 항에 있어서,

   상기 보호 절연층은 폴리이미드로 이루어지는 것을 특징으로 하는 반도체 장치.
9. 제 1 항에 있어서,

   상기 보호 절연층은 점착성(粘着性)을 갖고, 상기 점착성에 의해 상기 배선 기판을 상기 반도체 소자에 고정하는 것을 특징으로 하는 반도체 장치.
10. 삭제
11. 제 1 항, 제 3 항, 제 4 항, 또는 제 6 항 내지 제 9 항 중 어느 한 항에 기재된 반도체 장치를 사용한, 복수의 반도체 소자가 적층되어 형성되는 적층형 반도체 장치.

Images