KR100721199B1 - 컬럼 스트로브 신호 생성 회로 - Google Patents

컬럼 스트로브 신호 생성 회로 Download PDF

Info

Publication number
KR100721199B1
KR100721199B1 KR1020050111272A KR20050111272A KR100721199B1 KR 100721199 B1 KR100721199 B1 KR 100721199B1 KR 1020050111272 A KR1020050111272 A KR 1020050111272A KR 20050111272 A KR20050111272 A KR 20050111272A KR 100721199 B1 KR100721199 B1 KR 100721199B1
Authority
KR
South Korea
Prior art keywords
strobe signal
signal
strobe
test mode
output
Prior art date
Application number
KR1020050111272A
Other languages
English (en)
Inventor
박기천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050111272A priority Critical patent/KR100721199B1/ko
Application granted granted Critical
Publication of KR100721199B1 publication Critical patent/KR100721199B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 리드 동작을 위한 제 1 리드스트로브 신호와 라이트 동작을 위한 제 1 라이트스트로브 신호를 생성하는 커멘드디코더 및; 제 1 테스트모드 신호 및 제 2 테스트모드 신호에 응답하여 상기 커멘드디코더로부터 입력된 제 1 리드스트로브 신호 및 제 1 라이트스트로브 신호를 소정 구간 지연시킨 제 2 리드스트로브 신호 및 제 2 라이트스트로브 신호를 생성하는 스트로브 신호 처리부를 포함하여 구성되는 컬럼 스트로브 신호 생성 회로에 관한 것이다.
리드스트로브 신호, 라이트스트로브 신호, 테스트모드 신호

Description

컬럼 스트로브 신호 생성 회로{Circuit for generating a strobe signal}
도 1은 종래의 컬럼 스트로브 신호 생성회로의 구성을 도시한 것이다.
도 2는 종래의 어드레스 및 데이터의 스트로빙(strobing) 과정을 도시한 것이다.
도 3은 본 발명의 컬럼 스트로브 신호 생성회로의 구성을 도시한 것이다.
도 4는 본 발명의 스트로브 신호 처리부의 구성을 도시한 것이다.
도 5는 본 발명의 어드레스 및 데이터의 스트로빙(strobing) 과정을 도시한 것이다.
본 발명은 컬럼 스트로브 신호 생성회로에 관한 것으로, 더욱 구체적으로는 리드(read) 동작에 필요한 스트로브 신호와 라이트(write) 동작에 필요한 스트로브 신호를 별도로 분리하여 지연시킬 수 있는 테스트모드를 구현함으로써, 스트로빙 시 발생하는 불량 발생의 원인을 용이하게 규명할 수 있고, 지연(delay)이 필요없 는 스트로브 신호가 불필요하게 지연되는 현상을 방지할 수 있도록 한 컬럼 스트로브 신호 생성회로에 관한 것이다.
도 1은 종래의 컬럼 스트로브 신호 생성회로의 구성을 도시한 것이고, 도 2는 종래의 어드레스 및 데이터의 스트로빙(strobing) 과정을 도시한 것이다.
도 1에 도시한 바와 같이, 종래의 컬럼 스트로브 신호 생성회로는 우선, 커멘드디코더(COMDEC, 10)에서 커멘드 신호(CASB, RASB, WEB, CSB)를 입력받아 리드스트로브 신호(cas_rd)와 라이트스트로브 신호(cas_wt)를 생성한다. 그리고 나서, 스트로브 신호처리부(CAS Control, 20)는 커멘드디코더(COMDEC, 10)로부터 리드스트로브 신호(cas_rd)와 라이트스트로브 신호(cas_wt)를 입력받아 조합스트로브 신호(rdwt_strobe)를 생성하여 스트로브 신호 생성부(30)에 전달한다. 이때, 스트로브 신호 생성부(30)는 커멘드디코더(COMDEC, 10)로부터 리드(read)와 라이트(write) 동작을 구분하기 위한 라이트 인에이블 신호(write_en)를 입력받아 어드레스 및 데이터를 스트로빙 하기 위한 스트로브 신호를 생성하게 되는데, 좀더 구체적으로 어드레스 스트로브 생성부(YI strobe, 32)는 조합스트로브 신호(rdwt_strobe)와 라이트 인에이블 신호(write_en)를 입력받아 컬럼어드레스(col_add)를 스트로빙하기 위한 어드레스 스트로브 신호(yi_stp)를 생성하고, 입출력 센스엠프 스트로브 생성부(IOSA strobe, 34)는 조합스트로브 신호(rdwt_strobe)와 라이트 인에이블 신호(write_en)를 입력받아 로컬입출력 데이터(lio)를 스트로빙하기 위한 제 1 스트로브 신호(yi_stp)를 생성하며, 라이트 드라이버 스트로브 생성부(WDRV strobe, 36)는 조합스트로브 신호(rdwt_strobe)와 라이트 인에이블 신호(write_en)를 입력받아 글로벌입출력 데이터(gio)를 스트로빙하기 위한 제 2 스트로브 신호(gio_stp)를 생성한다.
여기서, 스트로브 신호처리부(CAS Control, 20)는 조합스트로브 신호(rdwt_strobe)를 소정 구간 지연시킬 수 있는 테스트모드를 구비하고 있다. 이때, 테스트모드에 의해 생성된 조합스트로브 신호(rdwt_strobe)에 의해 소정 구간 지연된 어드레스 스트로브 신호(yi_stp)와 제 1 스트로브 신호(yi_stp) 및 제 2 스트로브 신호(gio_stp)가 생성되어, 스트로브 신호와 스트로빙될 어드레스 및 데이터 간의 마진(margin)을 확보할 수 있게 되므로 스트로빙 시 스트로브 신호가 어드레스 또는 데이터보다 빨라 발생하는 불량 여부를 확인할 수 있게 된다.
그러나, 종래의 스트로브 신호처리부(CAS Control, 20)의 테스트모드는 리드스트로브 신호(cas_rd)와 라이트스트로브 신호(cas_wt)를 조합한 조합스트로브 신호(rdwt_strobe)를 지연시켜 스트로빙 시 불량 여부를 확인하므로, 테스트모드를 통해 불량이 확인되어도 리드 동작에서 발생한 불량인지 라이트 동작에서 발생한 불량인지 확인할 수 없는 문제가 있었다.
또한, 도 2에서 도시한 바와 같이 컬럼어드레스(Column address) 보다 어드레스 스트로브 신호(yi_stp, 실선)가 빨라 마진(margin)이 확보되지 않아 스트로빙 시 오류가 발생한 경우에 있어서, 오류 확인을 위해 테스트 모드를 사용하여 조합스트로브 신호(rdwt_strobe)를 지연시키면 라이트 동작에 필요한 스트로브 신호(wdrv_stp) 뿐만아니라, 지연이 필요없는 스트로브 신호(iosa_stp)까지도 지연되므 로 어드레스 엑세스 타임(tAA)이 증가하는 문제도 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 리드(read) 동작에 필요한 스트로브 신호와 라이트(write) 동작에 필요한 스트로브 신호를 별도로 분리하여 지연시킬 수 있는 테스트모드를 구현함으로써, 스트로빙 시 발생하는 불량 발생의 원인을 용이하게 규명할 수 있고, 지연(delay)이 필요없는 스트로브 신호가 불필요하게 지연되는 현상을 방지할 수 있도록 한 컬럼 스트로브 신호 생성회로를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 리드 동작을 위한 제 1 리드스트로브 신호와 라이트 동작을 위한 제 1 라이트스트로브 신호를 생성하는 커멘드디코더 및; 제 1 테스트모드 신호 및 제 2 테스트모드 신호에 응답하여 상기 커멘드디코더로부터 입력된 제 1 리드스트로브 신호 및 제 1 라이트스트로브 신호를 소정 구간 지연시킨 제 2 리드스트로브 신호 및 제 2 라이트스트로브 신호를 생성하는 스트로브 신호 처리부를 포함하여 구성되는 컬럼 스트로브 신호 생성 회로를 제공한다.
본 발명에 있어서, 상기 스트로브 신호 처리부는 상기 제 1 테스트모드 신호 의 인에이블에 응답하여 상기 제 1 리드스트로브 신호를 소정구간 지연시킨 제 2 리드스트로브 신호를 생성하는 리드스트로브 신호 처리부 및, 상기 제 2 테스트모드 신호의 인에이블에 응답하여 상기 제 1 라이트스트로브 신호를 소정구간 지연시킨 제 2 라이트스트로브 신호를 생성하는 라이트스트로브 신호 처리부를 포함하여 구성되는 것이 바람직하다.
본 발명에 있어서, 상기 스트로브 신호 처리부는 상기 제 1 테스트모드 신호 또는 상기 제 2 테스트모드 신호가 디스에이블 상태일 때 지연되지 않은 상기 제 2 리드스트로브 신호 또는 상기 제 2 라이트스트로브 신호를 생성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제 2 리드스트로브 신호와 상기 제 2 라이트스트로브 신호를 입력받아 Y 디코더(Y DEC)에 입력되는 컬럼어드레스를 스트로브하기 위한 어드레스 스트로브 신호를 생성하는 어드레스 스트로브 신호 생성부와; 상기 제 2 리드스트로브 신호를 입력받아 입출력 센스엠프(IOSA)에 입력되는 데이터를 스트로브하기 위한 제 1 스트로브 신호를 생성하는 제 1 스트로브 신호 생성부 및; 상기 제 2 라이트스트로브 신호를 입력받아 라이트드라이브(WDRV)에 입력되는 데이터를 스트로브하기 위한 제 2 스트로브 신호를 생성하는 제 2 스트로브 신호 생성부를 포함하는 스트로브 신호 생성부를 더 포함하여 구성되는 것이 바람직하다.
본 발명에 있어서, 상기 리드스트로브 신호 처리부는 상기 제 1 리드스트로브 신호 및 상기 제 1 테스트모드 신호를 버퍼링한 신호를 입력받아 논리연산하여 출력하는 제 1 논리소자와; 상기 제 1 리드스트로브 신호 및 상기 제 1 테스트모드 신호를 입력받아 논리연산하여 출력하는 제 2 논리소자와; 상기 제 2 논리소자의 출력신호를 소정구간 지연시키는 지연부 및; 상기 지연부의 출력신호와 상기 제 1 논리소자의 출력신호를 입력받아 논리연산하여 출력하는 제 3 논리소자를 포함하여 구성되는 것이 바람직하다.
본 발명에 있어서, 상기 라이트스트로브 신호 처리부는 상기 제 1 라이트스트로브 신호 및 상기 제 2 테스트모드 신호를 버퍼링한 신호를 입력받아 논리연산하여 출력하는 제 1 논리소자와; 상기 제 1 라이트스트로브 신호 및 상기 제 2 테스트모드 신호를 입력받아 논리연산하여 출력하는 제 2 논리소자와; 상기 제 2 논리소자의 출력신호를 소정구간 지연시키는 지연부 및; 상기 지연부의 출력신호와 상기 제 1 논리소자의 출력신호를 입력받아 논리연산하여 출력하는 제 3 논리소자를 포함하여 구성되는 것이 바람직하다.
본 발명에 있어서, 상기 라이트스트로브 신호 처리부는 상기 제 1 라이트스트로브 신호 및 상기 제 2 테스트모드 신호를 버퍼링한 신호를 입력받아 논리연산하여 출력하는 제 1 논리소자와; 상기 제 1 라이트스트로브 신호 및 상기 제 2 테스트모드 신호를 입력받아 논리연산하여 출력하는 제 2 논리소자와; 상기 제 2 논리소자의 출력신호를 소정구간 지연시키는 지연부 및; 상기 지연부의 출력신호와 상기 제 1 논리소자의 출력신호를 입력받아 논리연산하여 출력하는 제 3 논리소자를 포함하여 구성되는 것이 바람직하다.
본 발명에 있어서, 상기 제 1 논리소자 내지 상기 제 3 논리소자는 부정논리 곱 연산을 수행하는 것을 특징으로 한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3은 본 발명의 컬럼 스트로브 신호 생성회로의 구성을 도시한 것이고, 도 4는 본 발명의 스트로브 신호 처리부의 구성을 도시한 것이며, 도 5는 본 발명의 어드레스 및 데이터의 스트로빙(strobing) 과정을 도시한 것이다..
도시된 바와 같이, 본 실시예의 컬럼 스트로브 신호 생성회로는 리드 동작을 위한 제 1 리드스트로브 신호(cas_rd)와 라이트 동작을 위한 제 1 라이트스트로브 신호(cas_wt)를 생성하는 커멘드디코더(10) 및; 상기 커멘드디코더(10)로 부터 입력된 제 1 리드스트로브 신호(cas_rd)를 제 1 테스트모드 신호(tm_rdstp_delay)의 인에이블에 응답하여 소정구간 지연시켜 제 2 리드스트로브 신호(rd_strobe)를 생성하는 리드스트로브 신호 처리부(22)와, 제 1 라이트스트로브 신호(cas_wt)를 제 1 테스트모드 신호(tm_rdstp_delay)와 제 2 테스트모드 신호(tm_wtstp_delay)의 인에이블에 응답하여 소정구간 지연시켜 제 2 라이트스트로브 신호(wt_strobe)를 생성하는 라이트스트로브 신호 처리부(24)를 포함하는 스트로브 신호 처리부(20)를 포함한다.
여기서, 리드스트로브 신호 처리부(22)는 좀 더 구체적으로 제 1 리드스트로브 신호(cas_rd) 및 제 1 테스트모드 신호(tm_rdstp_delay)의 반전 신호를 입력받아 부정논리곱 연산을 수행하는 난드게이트(ND1)와; 제 1 리드스트로브 신호(cas_rd) 및 제 1 테스트모드 신호(tm_rdstp_delay)를 입력받아 부정논리곱 연산을 수행하는 난드게이트(ND2)와; 난드게이트(ND2)의 출력신호를 소정구간 지연시키는 지연부(delay, 220) 및; 지연부(delay, 220)의 출력신호와 난드게이트(ND1)의 출력신호를 입력받아 부정논리곱 연산하여 제 2 리드스트로브 신호(rd_strobe)를 출력하는 난드게이트(ND3);를 포함하여 구성되는 것이 바람직하다. 또한, 라이트스트로브 신호 처리부(24)는 좀 더 구체적으로 제 1 라이트스트로브 신호(cas_wt) 및 제 2 테스트모드 신호(tm_wtstp_delay)의 반전 신호를 입력받아 부정논리곱 연산을 수행하는 난드게이트(ND4)와; 제 1 라이트스트로브 신호(cas_wt) 및 제 2 테스트모드 신호(tm_wtstp_delay)를 입력받아 부정논리곱 연산을 수행하는 난드게이트(ND5)와; 난드게이트(ND5)의 출력신호를 소정구간 지연시키는 지연부(delay, 240) 및 지연부(delay, 240)의 출력신호와 난드게이트(ND4)의 출력신호를 입력받아 부정논리곱 연산하여 제 2 라이트스트로브 신호(wt_strobe)를 출력하는 난드게이트(ND6)를 포함하여 구성되는 것이 바람직하다.
또한, 본 실시예의 컬럼 스트로브 신호 생성회로는 제 2 리드스트로브 신호(rd_strobe)와 제 2 라이트스트로브 신호(wt_strobe)를 입력받아 Y 디코더(Y DEC, 42)에 입력되는 컬럼어드레스(col_add)를 스트로빙 하기 위한 어드레스 스트로브 신호(yi_stp)를 생성하는 어드레스 스트로브 신호 생성부(Yi strobe, 32)와 제 2 리드스트로브 신호(rd_strobe)를 입력받아 입출력 센스엠프(IOSA, 44)에 입력되는 로컬입출력데이터(lio)를 스트로빙 하기 위한 제 1 스트로브 신호(iosa_stp)를 생성하는 제 1 스트로브 신호 생성부(IOSA strobe, 34) 및 제 2 라이트스트로브 신호(wt_strobe)를 입력받아 라이트드라이브(WDRV, 46)에 입력되는 글로벌 입출력 데이터(gio)를 스트로빙 하기 위한 제 2 스트로브 신호(wdrv_stp)를 생성하는 제 2 스트로브 신호 생성부(WDRV strobe, 36)를 포함한 스트로브 신호 생성부(30)를 포함하여 구성되는 것이 바람직하다.
이와 같이 구성된 컬럼 스트로브 신호 생성회로의 동작을 구체적으로 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 우선, 커멘드디코더(10)에 커멘드신호(CASB, RASB, WEB, CSB)가 입력되어 리드 동작을 위한 제 1 리드스트로브 신호(cas_rd)와 라이트 동작을 위한 제 1 라이트스트로브 신호(cas_wt)가 분리되어 생성된다.
다음으로, 스트로브 신호 처리부(20)는 제 1 리드스트로브 신호(cas_rd)와 제 1 라이트스트로브 신호(cas_wt)를 입력받아, 제 2 리드스트로브 신호(rd_strobe)와 제 2 라이트스트로브 신호(wt_strobe)를 생성하는데, 이때 어드레스 및 데이터의 스트로빙 시 불량이 발생하는지 여부를 확인할 수 있는 테스트모드를 동작시킬 수 있다.
여기서, 테스트모드의 동작을 도 4를 참고하여 좀 더 구체적으로 살펴보면 다음과 같다. 우선, 리드스트로브 신호처리부(22)에서 제 1 테스트모드 신호(tm_rdstp_delay)가 하이레벨로 천이하여 인에이블 되면 난드게이트(ND1)의 일단에는 하이레벨의 제 1 테스트모드 신호(tm_rdstp_delay)가 반전되어 로우레벨의 신호가 입력되므로 난드게이트(ND1)는 일정한 하이레벨을 출력하게 된다. 이때, 제 1 리드스트로브 신호(cas_rd)가 로우레벨에서 하이레벨로 천이하고, 다시 하이레벨에서 로우레벨로 천이하는 신호(이하, '로우-하이-로우 천이 신호'라고 표시한다.)라고 가정하면, 난드게이트(ND2)는 일단에 제 1 테스트모드 신호(tm_rdstp_delay)가 입력되고, 타단은 로우-하이-로우 천이 신호인 제 1 리드스트로브 신호(cas_rd)가 입력되어 하이-로우-하이 천이 신호를 출력하게 된다. 다음으로, 난드게이트(ND2)의 출력신호는 지연부(delay, 220)를 거치면서 소정 구간 지연된 상태의 하이-로우-하이 천이 신호가 되어 난드게이트(ND3)의 일단에 입력되므로, 하이레벨의 난드게이트(ND1) 출력신호를 타단으로 입력받는 난드게이트(ND3)는 제 1 리드스트로브 신호(cas_rd)에 비해 소정 구간 지연된 상태의 로우-하이-로우 천이 신호를 제 2 리드스트로브 신호(rd_strobe)로 출력하게 된다.
또한, 라이트스트로브 신호처리부(24)에서 제 2 테스트모드 신호(tm_wtstp_delay)가 하이레벨로 인에이블되어 테스트모드가 동작하게 되면 라이트스트로브 신호처리부(24)는 제 1 라이트스트로브 신호(cas_wt)에 비해 소정구간 지연된 제 2 라이트스트로브 신호(wt_strobe)로 출력하게 되는데, 구체적인 동작설명은 리드스트로브 신호처리부(22)에서와 동일하므로 자세한 설명은 생략한다.
한편, 제 1 테스트모드 신호(tm_rdstp_delay)와 제 2 테스트모드 신호(tm_wtstp_delay)가 모두 하이레벨이 되면 제 2 리드스트로브 신호(rd_strobe)와 제 2 라이트스트로브 신호(wt_strobe)가 각각 제 1 리드스트로브 신호(cas_rd)와 제 1 라이트스트로브 신호(cas_wt)에 비해 소정구간 지연되어 생성된다. 한편, 제 1 테스트모드 신호(tm_rdstp_delay)와 제 2 테스트모드 신호(tm_wtstp_delay)가 모두 로우레벨인 경우 제 2 리드스트로브 신호(rd_strobe)는 제 1 리드스트로브 신호(cas_rd)와 동일하고, 제 2 라이트스트로브 신호(wt_strobe)는 제 1 라이트스트로브 신호(cas_wt)와 동일하게 된다.
이와 같이, 본 발명의 컬럼 스트로브 신호 생성회로는 제 1 테스트모드 신호(tm_rdstp_delay)와 제 2 테스트모드 신호(tm_wtstp_delay)의 인에이블 여부에 따라 제 2 리드스트로브 신호(rd_strobe)와 제 2 라이트스트로브 신호(wt_strobe)의 지연 여부가 각각 분리되어 결정되므로, 리드 동작에 필요한 어드레스 스트로브 신호(yi_stp)와 제 1 스트로브 신호(iosa_stp)의 지연 여부와 라이트 동작에 필요한 어드레스 스트로브 신호(yi_stp)와 제 2 스트로브 신호(wdrv_stp)의 지연 여부를 제 1 테스트모드 신호(tm_rdstp_delay)와 제 2 테스트모드 신호(tm_wtstp_delay)의 인에이블 여부에 따라 결정할 수 있다.
그 결과, 스트로빙 시 발생한 불량의 원인을 리드 동작과 라이트 동작 별로 구분하여 확인할 수 있는데, 예를 들어 도 5에서 도시한 바와 같이 컬럼어드레스(Column address) 보다 어드레스 스트로브 신호(yi_stp, 실선)가 빨라 마진 (margin)이 확보되지 않아 스트로빙 시 오류가 발생한 경우에 있어 제 2 테스트모드 신호(tm_wtstp_delay)를 하이레벨로 설정함으로써, 제 2 라이트스트로브 신호(wt_strobe)는 제 1 라이트스트로브 신호(cas_wt)에 비해 소정구간 지연되어 형성되고, 이에 따라 제 2 라이트스트로브 신호(wt_strobe)에 의해 형성되는 어드레스 스트로브 신호(yi_stp, 실선)와 제 2 스트로브 신호(wdrv_stp, 실선)도 소정 구간 지연되어 형성되므로 컬럼어드레스(Column address)와 어드레스 스트로브 신호(yi_stp, 실선) 간에 마진(margin)을 확보된다. 다만 이때, 제 1 테스트모드 신호(tm_rdstp_delay)를 로우레벨로 설정하면 제 2 리드스트로브 신호(rd_strobe)는 제 1 리드스트로브 신호(cas_rd)와 동일하므로, 제 1 리드스트로브 신호(rd_strobe)에 형성되는 어드레스 스트로브 신호(yi_stp, 실선)와 제 1 스트로브 신호(iosa_stp, 실선)에는 지연이 발생하지 않아 마진(margin)이 변화되지 않는다.
이와 같이 제 2 테스트모드 신호(tm_wtstp_delay)의 인에이블에 의하여 상기 마진 부족에 의한 불량이 되면 상기 불량의 원인은 라이트 동작에 기인한 것임을 확인할 수 있고, 반대로, 제 1 테스트모드 신호(tm_rdstp_delay)의 인에이블에 의해 상기 불량이 해결되면 상기 불량의 원이은 리드 동작에 기인한 것임을 확인할 수 있는 것이다.
이상 설명한 바와 같이, 본 발명에 따른 컬럼 스트로브 신호 생성회로는 리드(read) 동작에 필요한 스트로브 신호와 라이트(write) 동작에 필요한 스트로브 신호를 별도로 분리하여 지연시킬 수 있는 테스트모드를 구현함으로써, 스트로빙 시 발생하는 불량 발생의 원인을 용이하게 규명할 수 있는 효과를 가진다.
또한, 본 발명의 테스트모드를 통해 지연(delay)이 필요없는 스트로브 신호가 불필요하게 지연되는 현상을 방지하여 어드레스 엑세스 타임의 증가를 방지할 수 있는 효과도 가진다.

Claims (8)

  1. 리드 동작을 위한 제 1 리드스트로브 신호와 라이트 동작을 위한 제 1 라이트스트로브 신호를 생성하는 커멘드디코더 및;
    제1 테스트모드 신호에 응답하여 상기 제1 리드스트로브 신호를 소정구간 지연시킨 제2 리드스트로브 신호를 생성하고, 제2 테스트모드 신호에 응답하여 상기 제1 라이트스트로브 신호를 소정구간 지연시킨 제2 라이트스트로브 신호를 생성하는 스트로브 신호 처리부를 포함하는 컬럼 스트로브 신호 생성 회로.
  2. 제 1항에 있어서, 상기 스트로브 신호 처리부는 상기 제 1 테스트모드 신호의 인에이블에 응답하여 상기 제 1 리드스트로브 신호를 소정구간 지연시킨 제 2 리드스트로브 신호를 생성하는 리드스트로브 신호 처리부 및,
    상기 제 2 테스트모드 신호의 인에이블에 응답하여 상기 제 1 라이트스트로브 신호를 소정구간 지연시킨 제 2 라이트스트로브 신호를 생성하는 라이트스트로브 신호 처리부를 포함하여 구성되는 컬럼 스트로브 신호 생성 회로.
  3. 제 1 항에 있어서, 상기 스트로브 신호 처리부는 상기 제 1 테스트모드 신호 또는 상기 제 2 테스트모드 신호가 디스에이블 상태일 때 지연되지 않은 상기 제 2 리드스트로브 신호 또는 상기 제 2 라이트스트로브 신호를 생성하는 것을 특징으로 하는 컬럼 스트로브 신호 생성 회로.
  4. 제 1 항에 있어서, 상기 제 2 리드스트로브 신호와 상기 제 2 라이트스트로브 신호를 입력받아 Y 디코더(Y DEC)에 입력되는 컬럼어드레스를 스트로브하기 위한 어드레스 스트로브 신호를 생성하는 어드레스 스트로브 신호 생성부와;
    상기 제 2 리드스트로브 신호를 입력받아 입출력 센스엠프(IOSA)에 입력되는 데이터를 스트로브하기 위한 제 1 스트로브 신호를 생성하는 제 1 스트로브 신호 생성부 및;
    상기 제 2 라이트스트로브 신호를 입력받아 라이트드라이브(WDRV)에 입력되는 데이터를 스트로브하기 위한 제 2 스트로브 신호를 생성하는 제 2 스트로브 신호 생성부를 포함하는 스트로브 신호 생성부를 더 포함하여 구성되는 컬럼 스트로브 신호 생성 회로.
  5. 제 1 항에 있어서, 상기 리드스트로브 신호 처리부는 상기 제 1 리드스트로브 신호 및 상기 제 1 테스트모드 신호를 버퍼링한 신호를 입력받아 논리연산하여 출력하는 제 1 논리소자와;
    상기 제 1 리드스트로브 신호 및 상기 제 1 테스트모드 신호를 입력받아 논 리연산하여 출력하는 제 2 논리소자와;
    상기 제 2 논리소자의 출력신호를 소정구간 지연시키는 지연부 및;
    상기 지연부의 출력신호와 상기 제 1 논리소자의 출력신호를 입력받아 논리연산하여 출력하는 제 3 논리소자를 포함하여 구성되는 컬럼 스트로브 신호 생성 회로.
  6. 제 5 항에 있어서, 상기 제 1 논리소자 내지 상기 제 3 논리소자는 부정논리곱 연산을 수행하는 것을 특징으로 하는 컬럼 스트로브 신호 생성 회로.
  7. 제 1 항에 있어서, 상기 라이트스트로브 신호 처리부는 상기 제 1 라이트스트로브 신호 및 상기 제 2 테스트모드 신호를 버퍼링한 신호를 입력받아 논리연산하여 출력하는 제 1 논리소자와;
    상기 제 1 라이트스트로브 신호 및 상기 제 2 테스트모드 신호를 입력받아 논리연산하여 출력하는 제 2 논리소자와;
    상기 제 2 논리소자의 출력신호를 소정구간 지연시키는 지연부 및;
    상기 지연부의 출력신호와 상기 제 1 논리소자의 출력신호를 입력받아 논리연산하여 출력하는 제 3 논리소자를 포함하여 구성되는 컬럼 스트로브 신호 생성 회로.
  8. 제 7 항에 있어서, 상기 제 1 논리소자 내지 상기 제 3 논리소자는 부정논리곱 연산을 수행하는 것을 특징으로 하는 컬럼 스트로브 신호 생성 회로.
KR1020050111272A 2005-11-21 2005-11-21 컬럼 스트로브 신호 생성 회로 KR100721199B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111272A KR100721199B1 (ko) 2005-11-21 2005-11-21 컬럼 스트로브 신호 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111272A KR100721199B1 (ko) 2005-11-21 2005-11-21 컬럼 스트로브 신호 생성 회로

Publications (1)

Publication Number Publication Date
KR100721199B1 true KR100721199B1 (ko) 2007-05-23

Family

ID=38278020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111272A KR100721199B1 (ko) 2005-11-21 2005-11-21 컬럼 스트로브 신호 생성 회로

Country Status (1)

Country Link
KR (1) KR100721199B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980056135A (ko) * 1996-12-28 1998-09-25 김광호 듀얼포트로 동작하는 싱크로너스 디램
KR19990075644A (ko) * 1998-03-23 1999-10-15 윤종용 데이터 스트로우브 신호를 사용한 데이터 입력 회로
KR20010036469A (ko) * 1999-10-08 2001-05-07 김영환 디디알 에스지램
KR20010057380A (ko) * 1999-12-22 2001-07-04 박종섭 입력 데이터 스트로브와 출력 데이터 스트로브가 분리된반도체메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980056135A (ko) * 1996-12-28 1998-09-25 김광호 듀얼포트로 동작하는 싱크로너스 디램
KR19990075644A (ko) * 1998-03-23 1999-10-15 윤종용 데이터 스트로우브 신호를 사용한 데이터 입력 회로
KR20010036469A (ko) * 1999-10-08 2001-05-07 김영환 디디알 에스지램
KR20010057380A (ko) * 1999-12-22 2001-07-04 박종섭 입력 데이터 스트로브와 출력 데이터 스트로브가 분리된반도체메모리 장치

Similar Documents

Publication Publication Date Title
US20060253663A1 (en) Memory device and method having a data bypass path to allow rapid testing and calibration
US20070002648A1 (en) Semiconductor memory device
JP4870325B2 (ja) テストモードのために選択的にイネーブルされる出力回路を有するメモリ装置及びそのテスト方法
US6515922B1 (en) Memory module
JP5450109B2 (ja) 半導体記憶装置および半導体記憶装置の試験方法
KR100761394B1 (ko) 반도체 메모리 장치
US9362005B2 (en) Semiconductor device for parallel bit test and test method thereof
US7257752B2 (en) Circuit and method for performing built-in self test and computer readable recording medium for storing program thereof
KR100377709B1 (ko) 리크 불량을 효과적으로 검출 가능한 반도체 기억 장치
KR100911186B1 (ko) 반도체 장치 및 그 장치의 데이터 출력 방법
US7248068B2 (en) Semiconductor device and method for testing semiconductor device
KR100721199B1 (ko) 컬럼 스트로브 신호 생성 회로
US6385104B2 (en) Semiconductor memory device having a test mode decision circuit
US20070257716A1 (en) Dft Technique for Stressing Self-Timed Semiconductor Memories to Detect Delay Faults
US20060268637A1 (en) Input/output line sharing apparatus of semiconductor memory device
KR20070078215A (ko) 반도체 메모리 장치
KR100772724B1 (ko) 반도체 메모리 장치
JP5049538B2 (ja) 半導体記憶装置
KR100792367B1 (ko) 반도체 메모리 장치
KR100728979B1 (ko) 반도체 메모리 장치의 데이터 경로 불량 테스트 회로
KR20090047974A (ko) 테스트 회로 및 그의 제어 방법
KR20070048390A (ko) 페리 영역 테스트 회로
US7130231B2 (en) Method, apparatus, and computer program product for implementing enhanced DRAM interface checking
JP4255953B2 (ja) 半導体装置
KR100426445B1 (ko) 반도체 메모리 소자의 주변회로 빌트-인 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee