KR100718757B1 - 볼 그리드 어레이 부품 탑재 기판의 층수 견적 장치와 방법 및 층수 견적 프로그램을 기록한 기록 매체 - Google Patents
볼 그리드 어레이 부품 탑재 기판의 층수 견적 장치와 방법 및 층수 견적 프로그램을 기록한 기록 매체 Download PDFInfo
- Publication number
- KR100718757B1 KR100718757B1 KR1020050056147A KR20050056147A KR100718757B1 KR 100718757 B1 KR100718757 B1 KR 100718757B1 KR 1020050056147 A KR1020050056147 A KR 1020050056147A KR 20050056147 A KR20050056147 A KR 20050056147A KR 100718757 B1 KR100718757 B1 KR 100718757B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- wiring
- bottleneck
- electrode
- bottle neck
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Image Processing (AREA)
Abstract
Description
Claims (12)
- 주변측부터 중심측에 걸쳐서 다수의 핀이 마련된 전자 부품을 탑재하는 전자 부품 탑재 기판에 관해, 상기 핀에 접속하는 전극으로부터 배선을 상기 주변측으로 인출하기 위해 필요한 배선층의 수를 견적하는 층수 견적 장치로서,하나의 배선층에 대해, 상기 전극끼리를 연결하여 이루어지는 복수의 라인의 중에서, 해당 라인을 빠져나감이 가능한 상기 배선의 수에 비해, 해당 라인보다도 상기 중심측에 있는 상기 전극의 수가 많은 해당 라인을, 보틀넥 라인으로서 검출하는 보틀넥 라인 검출 수단과,이 보틀넥 검출 수단에서 검출된 상기 보틀넥 라인보다도 상기 중심측에 있는 상기 전극중, 해당 보틀넥 라인을 빠져나감이 가능한 상기 배선의 수를 공제한 나머지를 다음의 배선층에도 배치하는 배선층 증설 수단과,상기 다음의 배선층에 대해 상기 보틀넥 라인 검출 수단 및 상기 배선층 증설 수단의 각 처리를 실행시키는 반복 수단을 구비하는 것을 특징으로 하는 층수 견적 장치.
- 제 1항에 있어서,상기 BGA 부품의 상기 핀이 마련된 면은 사각형이고,상기 보틀넥 라인 검출 수단은, 상기 사각형에 대향하는 상기 배선층을, 해당 사각형의 중심을 통과한 직선에 의해 복수의 영역으로 분할하고, 이들의 영역마 다 상기 보틀넥 라인을 검출하는 것을 특징으로 하는 층수 견적 장치.
- 제 2항에 있어서,상기 보틀넥 라인 검출 수단은, 상기 사각형의 중심과 4개의 정점을 연결하는 직선에 의해 4개의 영역으로 분할하는 것을 특징으로 하는 층수 견적 장치.
- 제 1항에 있어서,상기 보틀넥 라인 검출 수단은, 검출한 상기 보틀넥 라인상의 상기 전극으로부터의 배선을 상기 주변측으로 인출하고, 또한 상기 보틀넥 라인보다 중심측에 위치하는 전극으로부터의 배선을, 상기 보틀넥 라인상의 전극을 피함과 함께, 상기 보틀넥 라인을 가로질러서 주변측으로 인출하는 것을 특징으로 하는 층수 견적 장치
- 제 2항에 있어서,상기 보틀넥 라인 검출 수단은,상기 배선층을 상기 복수의 영역으로 분할하는 배선층 분할 수단과,상기 전극끼리를 소정의 규칙에 따라 연결함에 의해 상기 라인을 결정하는 라인 결정 수단과,이 라인 결정 수단에서 결정된 라인을 빠져나감이 가능한 상기 배선의 수를 산출하는 빠저나가는 배선 수 산출 수단과,상기 라인 결정 수단에서 결정된 라인보다도 상기 중심측에 있는 상기 전극의 수를 산출하는 중심측 전극 수 산출 수단과,상기 빠저나가는 배선 수 산출 수단에서 산출된 상기 배선의 수에 비해, 상기 중심측 전극 수 산출 수단에서 산출된 상기 전극의 수가 많으면, 해당 라인을 상기 보틀넥 라인으로 결정하는 보틀넥 라인 결정 수단을 구비한 것을 특징으로 하는 청구항 2 기재된 층수 견적 장치.
- 제 5항에 있어서,상기 소정의 규칙은, 해당 라인을 빠져나감이 가능한 상기 배선의 수와 해당 라인에 포함되는 상기 전극의 수와의 합이 최소가 되는 것을 특징으로 하는 층수 견적 장치.
- 주변측부터 중심측에 걸쳐서 다수의 핀이 마련된 전자 부품을 탑재하는 전자 부품 탑재 기판에 관해, 상기 핀에 접속하는 전극으로부터 배선을 상기 주변측으로 인출하기 위해 필요한 배선층의 수를 견적하는 층수 견적 방법에 있어서,하나의 배선층에 대해, 상기 전극끼리를 연결하여 이루어지는 복수의 라인의 중에서, 해당 라인을 빠져나감이 가능한 상기 배선의 수에 비해, 해당 라인보다도 상기 중심측에 있는 상기 전극의 수가 많은 해당 라인을, 보틀넥 라인으로서 검출하는 보틀넥 라인 검출 스텝과,이 보틀넥 검출 스텝에서 검출된 상기 보틀넥 라인보다도 상기 중심측에 있는 상기 전극중, 해당 보틀넥 라인을 빠져나감이 가능한 상기 배선의 수를 공제한 나머지를 다음의 배선층에도 배치하는 배선층 증설 스텝과,상기 다음의 배선층에 대해 상기 보틀넥 라인 검출 스텝 및 상기 배선층 증설 스텝의 각 처리를 실행시키는 반복 스텝을 구비한 것을 특징으로 하는 층수 견정 방법.
- 주변측부터 중심측에 걸쳐서 다수의 핀이 마련된 전자 부품을 탑재하는 전자 부품 탑재 기판에 관해, 상기 핀에 접속하는 전극으로부터 배선을 상기 주변측으로 인출하기 위해 필요한 배선층의 수를 견적하는 층수 견적 프로그램을 기록한 기록 매체로서,하나의 배선층에 대해, 상기 전극끼리를 연결하여 이루어지는 복수의 라인의 중에서, 해당 라인을 빠져나감이 가능한 상기 배선의 수에 비해, 해당 라인보다도 상기 중심측에 있는 상기 전극의 수가 많은 해당 라인을, 보틀넥 라인으로서 검출하는 보틀넥 라인 검출 수단과,이 보틀넥 검출 수단에서 검출된 상기 보틀넥 라인보다도 상기 중심측에 있는 상기 전극중, 해당 보틀넥 라인을 빠져나감이 가능한 상기 배선의 수를 공제한 나머지를 다음의 배선층에도 배치하는 배선층 증설 수단, 및상기 다음의 배선층에 대해 상기 보틀넥 라인 검출 수단 및 상기 배선층 증설 수단의 각 처리를 실행시키는 반복 수단으로서 컴퓨터를 기능시키기 위한 층수 견적 프로그램을 기록한 기록 매체.
- BGA 부품 탑재 기판상에 설정된 분할 영역마다, 전극 위치와, 전극 구성 및 비어 구성과, 배선폭과, 배선 및 비어의 갭 간격을 이용하여, 인출 배선이 가능한 한 꽉차는 전극의 연속 선분군인 보틀넥 라인을 탐색하는 보틀넥 라인 검출 수단과,상기 보틀넥 라인 검출 수단에 의해 상기 보틀넥 라인이 검색 된 것을 조건으로 하여, 외측으로 인출 배선을 인출할 수 없는 전극을 다음 층의 영역으로 비어로 떨어뜨리고, 상기 보틀넥 라인이 존재함에 의해 나머지 전극으로부터의 인출 배선을 끌기 위해 배선층을 늘리는 배선층 증설 수단을 갖는 것을 특징으로 하는 층수 견적 장치.
- BGA 부품 탑재 기판상에 설정된 분할 영역마다, 전극 위치와, 전극 구성 및 비어 구성과, 배선폭과, 배선 및 비어의 갭 간격을 이용하여, 인출 배선이 가능한 한 꽉차는 전극의 연속 선분군인 보틀넥 라인을 탐색하는 보틀넥 라인 검출 스텝과,상기 보틀넥 라인 검출 수단에 의해 상기 보틀넥 라인이 검색된 것을 조건으로 하여, 외측으로 인출 배선을 인출할 수 없는 전극을 다음 층의 영역으로 비어로 떨어뜨리고, 상기 보틀넥 라인이 존재함에 의해 나머지 전극으로부터의 인출 배선을 끌기 위해 배선층을 늘리는 배선층 증설 스텝을 실행하는 것을 특징으로 하는 층수 견적 방법.
- 제 10항에 있어서,상기 인출 배선이 꽉차는 전극의 연속 선분군을 빠져나가는 것이 가능한 배선 수보다도, 대상 영역 내에서 상기 인출 배선이 꽉차는 전극의 연속 선분군보다 내측의 전극 수가 많은 경우, 그 차의 수를, 상기 인출 배선이 꽉차는 전극의 연속 선분군보다 외측에 배선을 인출할 수 없는 전극 수로서 계수하는 것을 특징으로 하는 층수 견적 방법.
- BGA 부품 탑재 기판상에 설정된 분할 영역마다, 전극 위치와, 전극 구성 및 비어 구성과, 배선폭과, 배선 및 비어의 갭 간격을 이용하여, 인출 배선이 가능한 한 꽉차는 전극의 연속 선분군인 보틀넥 라인을 탐색하는 기능과,상기 보틀넥 라인 검출 수단에 의해 상기 보틀넥 라인이 검색된 것을 조건으로 하여, 외측으로 인출 배선을 인출할 수 없는 전극을 다음 층의 영역으로 비어로 떨어뜨리고, 상기 보틀넥 라인이 존재함에 의해 나머지 전극으로부터의 인출 배선을 끌기 위해 배선층을 늘리는 기능을 컴퓨터에 실행시키는 것을 특징으로 하는 층수 견적 프로그램을 기록한 기록 매체.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2004-00195579 | 2004-07-01 | ||
JP2004195579A JP4086816B2 (ja) | 2004-07-01 | 2004-07-01 | Bga部品搭載基板の層数見積もり装置及び方法並びに層数見積もりプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060048596A KR20060048596A (ko) | 2006-05-18 |
KR100718757B1 true KR100718757B1 (ko) | 2007-05-15 |
Family
ID=35515497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050056147A KR100718757B1 (ko) | 2004-07-01 | 2005-06-28 | 볼 그리드 어레이 부품 탑재 기판의 층수 견적 장치와 방법 및 층수 견적 프로그램을 기록한 기록 매체 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7356790B2 (ko) |
JP (1) | JP4086816B2 (ko) |
KR (1) | KR100718757B1 (ko) |
CN (1) | CN100452058C (ko) |
TW (1) | TWI315045B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9241063B2 (en) | 2007-11-01 | 2016-01-19 | Google Inc. | Methods for responding to an email message by call from a mobile device |
JP5125768B2 (ja) * | 2008-05-29 | 2013-01-23 | 富士通株式会社 | 電源網解析装置、電源網解析方法及び電源網解析プログラム |
US8443324B2 (en) * | 2011-03-14 | 2013-05-14 | International Business Machines Corporation | Routing and timing using layer ranges |
ES2682255T3 (es) | 2011-12-02 | 2018-09-19 | Fate Therapeutics, Inc. | Métodos mejorados de tratamiento de isquemia |
US9452186B2 (en) | 2011-12-02 | 2016-09-27 | Fate Therapeutics, Inc. | Enhanced stem cell composition |
US10851412B2 (en) | 2013-03-15 | 2020-12-01 | Fate Therapeutics, Inc. | Cell potency assay for therapeutic potential |
JP6277398B2 (ja) * | 2013-08-27 | 2018-02-14 | 株式会社ユーテック | プラズマcvd装置及び配管内の成膜方法 |
US9454634B1 (en) * | 2014-12-31 | 2016-09-27 | Cadence Design Systems, Inc. | Methods, systems, and computer program product for an integrated circuit package design estimator |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249559A (ja) * | 2002-02-22 | 2003-09-05 | Handotai Rikougaku Kenkyu Center:Kk | 多層配線装置および配線方法並びに配線特性解析・予測方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3386977B2 (ja) | 1997-06-05 | 2003-03-17 | 新光電気工業株式会社 | 多層回路基板 |
JPH11260955A (ja) | 1998-03-11 | 1999-09-24 | Shinko Electric Ind Co Ltd | 多層回路基板 |
JP2000090140A (ja) | 1998-09-14 | 2000-03-31 | Mitsubishi Electric Corp | プリント基板面積層数予測方法 |
JP2000332117A (ja) | 1999-05-21 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
JP2000331038A (ja) | 1999-05-21 | 2000-11-30 | Nec Corp | 概略配線経路層割り当て方式 |
US6574780B2 (en) * | 1999-10-29 | 2003-06-03 | International Business Machines Corporation | Method and system for electronically modeling and estimating characteristics of a multi-layer integrated circuit chip carrier |
JP2001267430A (ja) | 2000-03-21 | 2001-09-28 | Nec Microsystems Ltd | マクロセル配置装置およびマクロセル配置方法 |
GB2366108A (en) * | 2000-07-14 | 2002-02-27 | Vhsoft Technologies Company Lt | Vectorization of raster images |
JP3864836B2 (ja) | 2002-04-19 | 2007-01-10 | 株式会社デンソー | 回路基板の配線構造 |
JP3616611B2 (ja) * | 2002-05-14 | 2005-02-02 | 株式会社東芝 | 半導体集積回路装置の設計装置、半導体集積回路の設計方法および半導体集積回路設計プログラム |
JP4018994B2 (ja) * | 2003-02-17 | 2007-12-05 | 株式会社Nec情報システムズ | 基板層数見積もりシステム、方法、プログラム |
US20060168551A1 (en) * | 2003-06-30 | 2006-07-27 | Sanyo Electric Co., Ltd. | Integrated circuit having a multi-layer structure and design method thereof |
-
2004
- 2004-07-01 JP JP2004195579A patent/JP4086816B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-28 KR KR1020050056147A patent/KR100718757B1/ko not_active IP Right Cessation
- 2005-06-28 TW TW094121624A patent/TWI315045B/zh not_active IP Right Cessation
- 2005-06-30 US US11/169,584 patent/US7356790B2/en not_active Expired - Fee Related
- 2005-07-01 CN CNB2005100821911A patent/CN100452058C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249559A (ja) * | 2002-02-22 | 2003-09-05 | Handotai Rikougaku Kenkyu Center:Kk | 多層配線装置および配線方法並びに配線特性解析・予測方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4086816B2 (ja) | 2008-05-14 |
US20060005153A1 (en) | 2006-01-05 |
KR20060048596A (ko) | 2006-05-18 |
TW200615801A (en) | 2006-05-16 |
US7356790B2 (en) | 2008-04-08 |
JP2006019495A (ja) | 2006-01-19 |
TWI315045B (en) | 2009-09-21 |
CN100452058C (zh) | 2009-01-14 |
CN1716266A (zh) | 2006-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100718757B1 (ko) | 볼 그리드 어레이 부품 탑재 기판의 층수 견적 장치와 방법 및 층수 견적 프로그램을 기록한 기록 매체 | |
US20050254699A1 (en) | Apparatus and method for detecting defect and apparatus and method for extracting wire area | |
US8081814B2 (en) | Linear pattern detection method and apparatus | |
US7512501B2 (en) | Defect inspecting apparatus for semiconductor wafer | |
US10304178B2 (en) | Method and system for diagnosing a semiconductor wafer | |
US6505333B1 (en) | Automatic placement and routing of semiconductor integrated circuits | |
US20070245286A1 (en) | Wiring layout apparatus, wiring layout method, and wiring layout program for semiconductor integrated circuit | |
JP4429593B2 (ja) | 半導体装置のレイアウト検証方法 | |
JP4190748B2 (ja) | 半導体不良解析用のcadツール及び半導体不良解析方法 | |
JP2007114073A (ja) | 針痕検出装置および針痕検出方法 | |
US6780656B2 (en) | Correction of overlay offset between inspection layers | |
US10649026B2 (en) | Apparatus for and method of net trace prior level subtraction | |
US6586263B2 (en) | Correction of overlay offset between inspection layers in integrated circuits | |
JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
US20050233480A1 (en) | Clearance inspection apparatus and clearance inspection method | |
JP2006190844A (ja) | 基板間の共通欠陥判別方法 | |
US20070031982A1 (en) | Method of classifying defects and apparatus for performing the method | |
CN106650107B (zh) | 一种集成电路版图精确定位短路点的方法 | |
JP2010073073A (ja) | レイアウト設計方法、装置及びプログラム | |
JP5799508B2 (ja) | 欠陥検査装置及び欠陥検査方法 | |
JP2013062378A (ja) | 位置決め装置、および位置決め方法 | |
JP5900540B2 (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
JP2000258353A (ja) | 欠陥検査方法及びその装置 | |
JPH1117015A (ja) | 半導体集積回路のレイアウト方法 | |
JP2003007779A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150417 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170421 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |